SU886223A2 - Устройство дл генерировани сигналов заданной формы - Google Patents

Устройство дл генерировани сигналов заданной формы Download PDF

Info

Publication number
SU886223A2
SU886223A2 SU792855473A SU2855473A SU886223A2 SU 886223 A2 SU886223 A2 SU 886223A2 SU 792855473 A SU792855473 A SU 792855473A SU 2855473 A SU2855473 A SU 2855473A SU 886223 A2 SU886223 A2 SU 886223A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
digital
input
multiplexer
output
Prior art date
Application number
SU792855473A
Other languages
English (en)
Inventor
Александр Николаевич Кренев
Original Assignee
Ярославский государственный университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ярославский государственный университет filed Critical Ярославский государственный университет
Priority to SU792855473A priority Critical patent/SU886223A2/ru
Application granted granted Critical
Publication of SU886223A2 publication Critical patent/SU886223A2/ru

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

I
Изобретение относитс  к импульсной технике и может быть использовано дл  получени  сложных модулирующих сигналов дл  систем передачи дискретной информации с ограниченным спектром.
Известно устройство, содержащее генератор, импульсов, счетчик, выходы которого соединены со входами блока пам ти, выходы которого подключены ко входам цифроаналогового преобразовател , выход которого  вл етг с  выходом устройства, два элемента И, элемент НЕ, дешифраторы минимальной и максимальной кодовых комбинаций , причем генератор импульсов подключен к первым входам первого и второго элементов И, вторые входы которых соединены с выходами дешифраторов максимальной и минимальной кодовых комбинаций соответственно, входы которых подключены к выходам счетчика, входы сложени  и вычитани  которого подключены к выходам первого и второго элементов И соответст- венно, а вход синхронизации устройства соединен с третьим входом первого элемента И и через элемент НЕ с третьим входом второго элемен та ИГ1.
Однако данное устройство обладает недостаточно широкими функциональными возможност ми, так как не позвол ет получить синхронизирован10 ные генерированные сигналы, относительно симметричные некоторого фиксированного значени  напр жени .
Цель изобретени  - расгаирение функциональных возможностей путем
15 генерировани  сложных синхронизируемых сигналов, симйетричнь1х относите-льно своего среднего значени .
Поставленна  цель достигаетс  тем что в устройстве дл  генерировани 

Claims (1)

  1. 20 сигналов заданной формы, содержащем генератор импульсов, выход которого соединен с первыми входами первого и второго элементов И, вторые входы которьпс соединены друг с другом через инвертор, а третий вход соединен соответственно с выходами первого и второго дешифраторов, разр дные входы которых соединены между собой и подключены через реверсивный счетчик к выходам элементов И, а через блок пам ти ко входам цифроаналогового преобразовател , введены п элементов НЕ и п-канальный д ухразр дный мультиплексор, разр дные выходы которого, кроме последнего, подключены к младшим разр дным входам цифроаналоговогс преобразовател , а вход управлени  соединен со входом синхронизации циф роаналогового преобразовател  и входом старшего разр да устройства, пер вые входы п-канального двухразр дного мультиплексора соединены с выхода ми блока пам ти непосредственно, а вторые входы соединены с выходами блока пам ти через элементы НЕ. На чертеже представлена функциональна  схема устройства. Устройство содержит элемент 1 НЕ элементы 2 и 3 И, реверсивный счетчик 4, дешифраторы 5 и 6, блок 7 пам ти , цифроаналоговый преобразователь (НАЛ) 8, генератор 9 импульсов элементы i О НЕ, п-канальный двухразр дный мультиплексор 1. На черте же также показан вход 2 синхронизации . С помощью элементов 10 НЕ, мультиплексора 11, а также синхрон ноге управлени  п + разр дом цифроанааогового преобразовател  8 и муль типлексора 11, достигаетс  формирование синхронизируемьпс симметричных функций. В случае использовани  дифроаналогового преобразовател  8с внутренней буферной пам тью, вход . синхронизации его соединен с выходом генератора 9 импульсов. Устройство работает следующим образом . На вход 12 синхронизации подаетс  бинарный сигнал, несущий информацию а с выхода генератора 9 импульсов Следуют тактовые импульсы с периодсУм не больше, чем 1/2 длительности самого короткого информационного импул са (где к - количество разр дов счет чика 4). Если в первый момент времени после включени  счетчик 4 находитс  в промежуточном состо нии (не в экстремальном),то с выходов дешифраторов 5 и 6 минимальной и мак симальной кодовых комбинаций на входы элементов 2 и 3 И воздействуют логические I:. Допустим, что в момент включени  на вход 12 синхронизации устройства воздействовала логическа  1.. В этЬм случае тактовые импульсы проход т вход сложени  счетчика А через элемент 2 И. По мере поступлени  тактовых импульсов на счетчик 4 на адреснйге входы блока 7 пам ти поступает сигнал с соответствующих выходов счетчика 4, который подаетс  также на входы дешифратораi 5 и 6 экстремальных кодовых комбинаций . Блок 7 пам ти осуществл ет функциональное преобразование двоичного кода счетчика 4 в код большей разр дности п, линейно св занный с требуемым значением выходного напр жени  устройства в данный момент времени. Кодовые комбинации (слова) с выхода блока 7 -пам ти подаютс  через элементы 10 НЕ и двухразр дный п-канальный мультиплексор 11 на соответствующие входы цифроаналогового преобразовател  8. Если на вход управлени  мультиплексора I I воздейст вует логическа  -, то кодовые комбинации через него проход т с первых видов всех п разр дов не инвертиру сь и подаютс  на соответствующие входы младших разр дов цифроаналогового преобразовател  8. Если на вход управлени  мультиплексора 1 Г воздействует логический О, то кодовые комбинации на цифроаналоговый преобразователь 8 через мультиплексор 1 проход т со вторых входов инвертирую  сь элементами 10 НЕ. Воздействие на вход цифроаналогового преобразовател  8 логической I (при воздействии на остальные п входов нулевой кодовой комбинации с выходов мультиплексора 11 вызывает по вление на его выходе соответствующего напр жени  и„ , равного 0,5 и,,гдеи„а редел етс  по формуле Ц +aU-. При воздействии на йходы цифроаналогового преобразовател  8 последовательности кодовых комбинаций с выхода мультиплексора I1 на его выходе формируетс  сигнал U(t), причем Ur,,,iU, и акоПосле достижени  полного заполнени  счетчика , сигнал навЫходе дешифратора 6 максимальной кодовой комбинации замен етс  на логический О, а на выходе дешифратора 5 минимальной кодовой комбинации сохран  I , в результате етс  логическа  чего оба элемента 2 и ЗИ закрыты и тактовые импульсы на счетчик 4 не поступают.. На выходе цифроаналогового преобразовател  8 фиксируетс  заданный таблицей истинности.блока 7 пам ти, некоторый уровень напр жени , лежаи(ий в инвервале (Ц .. . макс Устойчивое состо ние схемы сохран ет с  до замены на входе синхронизации устройства логической I на логичес кий О. В этом случае элемент 2 И остаетс  в закрытом состо нии, а на втором входе элемента 3 И после ин-. вертировани  элементом 1 НЕ логический О замен етс  на логическую 1 и элемент 3 И открываетс . Тактовые импульсы, проход  через эле мент 3 И воздействуют на вход вычитани  счетчика 4. Воздействие логического О на п+ разр д цифроаналогового преобразовател  8 вызы .вает по вление на его выходе минимально возможного напр жени  U (при воздействии на остальные п входов нулевой кодовой комбинации с вых дов мультиплексора П ). При воздействии на вход управлени  мультиплексор 11 логического О информаци  на его выход подаетс  со вторых входов и, следовательно, инвертируетс  элементами 10 НЕ. Инвертированной после довательности кодовых комбинаций соответствует инвертированный сигнал. Таким образом в этом случае сигнал на выходе цифроаналогового преобразовател  8 измен етс  в интервале йии n+V Формирование сигнала закапчиваетс  при по влении на выходе дешифратора 5 минимальной кодовой комбинации логического О, в результате чего элемент 3 И закрываетс  и на выходе цифроаналогового преобразовател  8 фиксируетс  заданкый уровень напр жени . Это устойчивое состо ние устройства сохран етс  до замены на входе синхронизации устройства логического О на логическую 1, после чего процесс формировани  сигнала повторитс . Таким образом, предлагаемое устройство позвол ет формировать сложные синхронизируемые сигналы, симметричные относительно своего среднего значени . Формула изобретени  Устройство дл  генерировани  сигналов заданной формы по авт. св. № 811237,о т личающеес  тем, что, с целью расширени  функциональных возможностей, в него введены п элементов НЕ и п-канальный двухразр дный мультиплексор, разр дные выходы которого, кроме последнего , подключены к младшим разр дным входам цифроаналогового преобразовател , а вход управлени  соединен со входом старшего разр да цифроаналогового преобразовател  и входом синхронизации устройства, первые входы п-канального двухразр дного мультиплексора соединены с выходами блока пам ти непосредственно, а вторые входы соединены с выходами блока пам ти через элементы НЕ. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 811237, кл. Н 03 К 3/64, 1979.
SU792855473A 1979-12-11 1979-12-11 Устройство дл генерировани сигналов заданной формы SU886223A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU792855473A SU886223A2 (ru) 1979-12-11 1979-12-11 Устройство дл генерировани сигналов заданной формы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU792855473A SU886223A2 (ru) 1979-12-11 1979-12-11 Устройство дл генерировани сигналов заданной формы

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU811237 Addition

Publications (1)

Publication Number Publication Date
SU886223A2 true SU886223A2 (ru) 1981-11-30

Family

ID=20866082

Family Applications (1)

Application Number Title Priority Date Filing Date
SU792855473A SU886223A2 (ru) 1979-12-11 1979-12-11 Устройство дл генерировани сигналов заданной формы

Country Status (1)

Country Link
SU (1) SU886223A2 (ru)

Similar Documents

Publication Publication Date Title
KR940005006B1 (ko) 분할비율이 변화될 수 있는 주파수 분할회로
US4100541A (en) High speed manchester encoder
SU886223A2 (ru) Устройство дл генерировани сигналов заданной формы
JPS5938769B2 (ja) D/a変換回路
JPH0578104B2 (ru)
JPH1084281A (ja) Da変換装置
JPH04129332A (ja) 逐次比較型a/d変換装置
JPS61256826A (ja) D/aコンバ−タ
KR930022880A (ko) 음성 데이타 보간회로
US4805508A (en) Sound synthesizing circuit
SU907852A1 (ru) Устройство дл ограничени спектра частотно-манипулированного сигнала
JP2576657B2 (ja) タイミング信号発生器
SU957424A1 (ru) Генератор импульсов
ES318469A1 (es) Un procedimiento utilizado en transmisiën de datos para elaborar un cëdigo definitivo
SU811237A1 (ru) Устройство дл генерировани сигналовзАдАННОй фОРМы
SU928418A1 (ru) Регистр
SU834852A2 (ru) Генератор радиоимпульсов со случай-НыМи пАРАМЕТРАМи
SU959274A1 (ru) Аналого-цифровой стробоскопический преобразователь
KR890009126A (ko) 통신시스템에서 압축 변환한 데이타를 신장 변환하는 장치
SU746480A1 (ru) Цифровой генератор модулирующего сигнала
JPH039661B2 (ru)
SU1422376A1 (ru) Устройство дл формировани импульсов
JPH118548A (ja) カウンタ
SU1571761A1 (ru) Аналого-цифровой преобразователь
SU976503A1 (ru) Перестраиваемый делитель частоты