TH6559B - ระบบไมโครคอมพิวเตอร์ซึ่งใช้กลไกชดเชยตำแหน่งในการเพิ่มความจุของหน่วยความจำลับที่สามารถรองรับได้ - Google Patents
ระบบไมโครคอมพิวเตอร์ซึ่งใช้กลไกชดเชยตำแหน่งในการเพิ่มความจุของหน่วยความจำลับที่สามารถรองรับได้Info
- Publication number
- TH6559B TH6559B TH9001000512A TH9001000512A TH6559B TH 6559 B TH6559 B TH 6559B TH 9001000512 A TH9001000512 A TH 9001000512A TH 9001000512 A TH9001000512 A TH 9001000512A TH 6559 B TH6559 B TH 6559B
- Authority
- TH
- Thailand
- Prior art keywords
- memory
- position signal
- factor
- processor
- secret
- Prior art date
Links
- 241000287828 Gallus gallus Species 0.000 claims 1
- 102000005877 Peptide Initiation Factors Human genes 0.000 claims 1
- 108010044843 Peptide Initiation Factors Proteins 0.000 claims 1
Abstract
การเพิ่มความจุของหน่วยความจำลับที่อุปกรณ์ควบคุมหน่วยความจำลับสามารถรองรับได้ สามารถทำได้ด้วยการเลื่อนความสัมพันธ์ระหว่างขั้วสัญญาณตำแหน่งออกของหน่วยประมวลผลกลางและขั้วสัญญาณตำแหน่งเข้าของอุปกรณ์ควบคุมหน่วยความจำลับและการเพิ่มขนาดของบรรทัดในหน่วยความจำลับขึ้นเป็นสองเท่าให้สอดคล้องกันในบางกรณี อุปกรณ์ตรรกเพิ่มเติมจะสร้างรอบหน่วยความจำที่ซ่อนไว้ขึ้นเพื่อดึงเอาไบทจำนวนที่เท่ากับขนาดของบรรทัดขนาดใหม่กลับคืนมาจากหน่วยความจำไม่ว่าสายสัญญาณข้อมูลจะมีความกว้างเท่าใดก็ตาม การอ่านหน่วยความจำลับพลาดดจะทำให้มีการริเริ่มรอบหนีวยความจำที่ซ่อนไว้ และ อุปกรณ์ตรรกอีกอุปกรณ์หนึ่งจะสร้างสัญญาณตำแหน่งของหน่วยความจำซึ่งหน่วยประมวลผลกลางไม่ได้สร้างขึ้นหน่วยประมวลผลกลางและอุปกรณ์ควบคุมหน่วยความจำลับจะไม่สามารถเห็นรอบหน่วยความจำที่ซ่อนไว้เนื่องจากการยับยั้งไม่ให้สัญญาณ READY เปลี่ยนแปลงจนกระทั่งสิ้นสุดรอบหน่วยความจำที่ซ่อนไว้และรอบหน่วยความจำตามปกติทั้งสองรอบ
Claims (4)
1. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสายตามที่ได้บรรยายไว้ในข้อถือสิทธิข้อที่ 9 ในกรณีที่ ปัจจัยตรรกสำหรับสร้างสัญญาณตำแหน่งดังกล่าวจะสร้างสัญญาณตำแหน่งเข้าไปยังหนีวยความจำที่สามารถเรียกใช้ได้แบบสุ่มดังกล่าว 1
2. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสายตามที่ได้บรรยายไว้ในข้อถือสิทธิข้อที่ 11 ในกรณีที่สัญญาณตำแหน่งเข้าซึ่งปัจจัยตรรกสำหรับสร้างสัญญาณตำแหน่งดังกล่าวได้สร้างไปยังหน่วยความจำที่สามารถเรียกใช้ได้แบบสุ่มดังกล่าวแตกต่างจากสัญญาณตำแหน่ง ที่ช่องสัญญาณตำแหน่งออกของหน่วย ประมวลผลกลางดังกล่าว 1
3. ระบบไมโครคอมพิวเตอร์ชนิดสายสัญญาณหลายสายตามที่ได้บรรยายไว้ในข้อถือสิทธิข้อที่ 11 หรือข้อที่ 2 ซึ่งยังประกอบด้วยปัจจัยสำหรับริเริ่มรอบที่ซ่อนไว้ซึ่งต่อวงจรอยู่กับหน่วยประมวลผลกลางดังกล่าวและกับอุปกรณ์ควบคุมหน่วยความจำลับดังกล่าวและจะมีปฏิกิริยาตอบสนองต่อการอ่านหน่วยความจำลับพลาดที่อุปกรณ์ควบคุมหน่วยความจำลับดังกล่าวได้ระบุด้วยการสร้างรอบการอ่านหน่วยความจำรอบที่ซ่อนไว้ 1
4. ระบบไมโครคอมพิวเตอร์ชนิดหลายสายตามที่ได้บรรยายไว้ข้อถือสิทธิข้อที่ หรือข้อที่ 2 ในกรณีที่มีการต่อช่องสัญญาณตำแหน่งออกของหน่วยประมวลผลกลาง A3 ถึง A30 เข้ากับช่องสัญญาณตำแหน่งเข้า CCA2 ถึง CCA29 ของอุปกรณ์ควบคุมหน่วยความจำดังกล่าว และมีการต่อช่องสัญญาณตำแหน่งออกของหน่วยประมวลผลกลาง A2 เข้ากับปัจจัยตรรกสำหรับสร้างสัญญาณตำแหน่งดังกล่าว
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TH16108A TH16108A (th) | 1995-06-23 |
| TH6559B true TH6559B (th) | 1997-03-26 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4733346A (en) | Data processor with multiple register blocks | |
| KR850003008A (ko) | 데이타처리 시스템 아키텍처 | |
| US3952289A (en) | Controller for linking a typewriter console to a processor unit | |
| KR970002617A (ko) | 양방향 동기 다중 드롭 데이터 버스를 갖는 데이터 처리 시스템 | |
| TH6559B (th) | ระบบไมโครคอมพิวเตอร์ซึ่งใช้กลไกชดเชยตำแหน่งในการเพิ่มความจุของหน่วยความจำลับที่สามารถรองรับได้ | |
| TH16108A (th) | ระบบไมโครคอมพิวเตอร์ซึ่งใช้กลไกชดเชยตำแหน่งในการเพิ่มความจุของหน่วยความจำลับที่สามารถรองรับได้ | |
| US5498981A (en) | Ready signal control apparatus capable of automatically deactivating ready signal | |
| CA2016399A1 (en) | Microcomputer system employing address offset mechanism to increase the supported cache memory capacity | |
| JPS55123739A (en) | Memory content prefetch control system | |
| JP2739786B2 (ja) | マルチ・プロセッサシステム | |
| JPS55157022A (en) | Output circuit for microcomputer | |
| KR100193759B1 (ko) | 캐시메모리의 데이타 갱신방법 | |
| GB1331786A (en) | Selecting circuits | |
| KR940006299Y1 (ko) | 공유 메모리의 동시 억세스 제어장치 | |
| KR970004521B1 (ko) | 컴퓨터 입출력(i/o)보드 제어장치 | |
| KR930004901B1 (ko) | 디램을 사용한 컴퓨터 시스템의 메모리 제어장치 | |
| JPS59231625A (ja) | アドレス設定方式 | |
| JPS5622157A (en) | Process system multiplexing system | |
| KR900010178Y1 (ko) | 램 출력 보호회로 | |
| JPS57109022A (en) | Control system for common signal bus | |
| JPH05173876A (ja) | 増設メモリボード | |
| CN1332327C (zh) | 可同时由数据总线输入及输出数据的电脑系统 | |
| KR0125578Y1 (ko) | 타이콤 입/출력 보드에서 집적화된 데이타 경로 제어기 | |
| JPH0716190Y2 (ja) | 自動販売機の制御装置 | |
| JPS58197536A (ja) | デバイス選択方式 |