TW200937639A - Structure and method for forming power devices with carbon-containing region - Google Patents

Structure and method for forming power devices with carbon-containing region Download PDF

Info

Publication number
TW200937639A
TW200937639A TW097148745A TW97148745A TW200937639A TW 200937639 A TW200937639 A TW 200937639A TW 097148745 A TW097148745 A TW 097148745A TW 97148745 A TW97148745 A TW 97148745A TW 200937639 A TW200937639 A TW 200937639A
Authority
TW
Taiwan
Prior art keywords
carbon
region
fet
forming
body regions
Prior art date
Application number
TW097148745A
Other languages
English (en)
Inventor
James Pan
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of TW200937639A publication Critical patent/TW200937639A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/218—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the implantation in a compound semiconductor of both electrically active and inactive species in the same semiconductor region to be doped n-type or p-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

200937639 六、發明說明： 【發明所屬之技術領域3 參考相關申請案 此申請案對於2007年12月14曰提申的美國臨時申請案 5 No· 61/013,953作權利主張，該案對於各種用途被整體合併 於本文中以供參考。 本發明概括有關半導體技術且更特別有關具有摻破區 域之半導體功率裝置及其形成方法。
❹ 【先前技術：J 10 發明背景 一般而言’一η-通道溝槽閘極功率MOSFET係包括一n-型基材而其上形成有一η-型磊晶層。基材係實施厘〇51^下 的汲極。一ρ-型體部區延伸至磊晶層中。溝槽延伸經過體 部區且進入被體部區及基材所劃界之磊晶層的部分（常稱 15為漂移區）中。一閘極介電層形成於各溝槽的側壁及底部 上。源極區側翼式包圍溝槽。重體部區在相鄰的源極區之 © 間形成於體部區内。閘極電極（譬如來自多晶矽)係充填溝槽 且實施MOSFET的閘極，一介電蓋係覆蓋住溝槽且亦部份 地延伸於源極區上方。一頂側金屬層電性接觸源極區及重 2〇體部區。一底側金屬層係接觸基材。 此等習知的功率裝置中，獲得較高崩潰電壓的代價常 在於較高的接通電阻(Rdson)。因此，需要具有可改良功率 裝置的崩潰電壓而不負面地影響其他裝置特徵之技術。 I：發明内容3 3 200937639 發明概要 根據本發明的一實施例，一場效電晶體(FET)係包括位 於一第二傳導類型的一半導體區上方之一第一傳導類型的 體部區。體部區係形成與半導體區之p-n接面。第二傳導類 5 型的源極區延伸於體部區上方。源極區形成與體部區之p-n 接面。閘極電極與體部區相鄰地延伸但藉由一閘極介電質 與其絕緣。一含碳區域在體部區下方延伸於半導體區中。 一實施例中，半導體區係進一步包括一基材，其上可 供含碳區域延伸，及第二傳導類型的一漂移區，其延伸於 10 含碳區域與體部區之間。基材具有大於漂移區者之一摻雜 濃度。 另一實施例中，含碳區域直接接觸於基材且與體部區 呈分隔。 另一實施例中，各閘極電極係配置在一與體部區相鄰 15 地延伸且終止於半導體區内之溝槽中。 另一實施例中，各溝槽進一步包括一配置於閘極電極 下方之屏蔽電極。閘極及屏蔽電極藉由一間電極介電層彼 此絕緣。 另一實施例中，各溝槽包括一在閘極電極下方沿著溝 20 槽底部延伸之厚底部介電質。 另一實施例中，閘極電極側向地延伸於半導體及體部 區上方且重疊於源極區。 另一實施例中，含碳區域整體延伸於溝槽下方。 另一實施例中，含碳區域抵靠溝槽的側壁。 200937639 另一實施例中，含碳區域為第二傳導類型。 根據本發明的一實施例，一用於形成一場效電晶體 (FET)之方法係包括形成一含碳區域於一基材上方。一磊晶 層形成於含喊區域上方。磊晶層具有比基材更低的一摻雜 5 ’農度。一第—傳導類型的一體部區係形成於磊晶層中。磊 曰曰層為一第二傳導類型且形成與體部區之一p-n接面。閘極 t極與體部區相鄰地形成但呈絕緣。第二傳導類型的源極 區形成於體部區中。源極區形成與體部區之p-n接面。 ❹ -實施例中’含碳區域係蟲晶地形成， 10 另一實施例中，含碳區域直接接觸於基材。 另一實施例中’含碳區域為第二傳導類型。 另一實施例中，形成延伸至半導體區中之溝槽。溝槽 係容置有閘極電極。 另一實施例中，含碳區域整體延伸於溝槽下方。 15 另一實施例中，溝槽延伸至含碳區域中。 圖式簡單說明 ® 第1A-1C圖為根據本發明的一實施例顯示一用於形成 一屏蔽閘極溝槽功率MOSFET之示範性方法的簡化橫 圖； 、。？ 第1D圖為根據本發明的一實施例顯示—含碳層内的— 示範性碳濃度輪廓之示意圖； 第2圖為根據本發明另一實施例顯示一示範性屏蔽^ μ 極溝槽功率MOSFET之簡化橫剖視圖； 第3圖為根據本發明的一實施例顯示一示範性溝槽門 20 200937639 極功率MOSFET之簡化橫刳視圖； 第4圖為根據本發明的一實施例之一示範平面性閘極 MOSFET的簡化橫刮視圖；及 第5A-5D圖為根據本發明又另一實施例顯示一用於形 5成一屏蔽閘極溝槽功率MOSFET之示範性方法的簡化橫剖 視圖。
【實施方式J 較佳實施例之詳細說明 根據本發明的實施例，揭露有關於積體電路及其處理 10之技術。更特定言之，本發明提供用於包括一含碳層的功 率場效電晶體(FETs)之方法及裝置。含碳層被組構為可提 供一較高崩潰電壓及下文更完整地描述的其他有利特徵構 造。僅供範例，本發明已就溝槽功率^1〇51^1>的脈絡予以 描述’但請瞭解本發明具有遠為更寬廣的可適用性範圍。 15譬如，本發明可施用至平面性功率MOSFET且亦可施用至 溝槽閘極及平面性閘極IGBTs。 依據實施例而定’含碳層可形成於一溝槽閘極FET的漂 移區中。或者，含碳層可抵靠住延伸至漂移區中之溝槽的 側壁。部分實施例中，含碳層具有一階化輪廓以容許從相 20鄰矽區之平順轉折。上述特徵構造可位於此處所描述的實 施例及其明顯變異例之一或多者中。熟習該技藝者將從此 揭示瞭解到許多變異、修改及替代方式。 第1A-1C圖為顯示根據本發明的一實施例之一用於形 成一屏蔽閘極溝槽功率MOSFET之示範性方法的簡化橫剖 200937639 視圖。第1A圖中，一含碳層104形成於一基材100上方。譬 如，基材100可為一矽基材、一III-V化合物基材、一矽/錯 (SiGe)基材、一磊晶基材、一矽晶絕緣體(SOI)基材、一諸 如液晶顯示器（LCD)、電漿顯示器、電致發光(EL)燈顯示器 5 等顯示器基材、或一發光二極體(LED)基材。所顯示的實施 例係為一η-通道M0SFET，且基材100可包括η-型摻雜物諸 如磷、砷及/或其他V族元素。 10 15 部分實施例中，含碳層104可為一含碳的矽磊晶層、— 含碳的矽·鍺磊晶層、或其不同組合。部分實施例中，含碳 層104可由一磊晶製程形成。磊晶製程可使用一含矽前驅物 諸如矽烷(SilLO及一含碳前驅物諸如烷烴（譬如丙烷）以形 成含碳層104。部分實施例中，含碳前驅物可具有約丨標準 立分公分每分鐘(seem)及約1000 seem之間的流率。部分實 施例中，含碳層1〇4可具有約ΐχΐ〇18至約lxl02i之間的碳濃 度。對於圖示的η-通道M0SFET實施例，含碳層1〇4可包括 η-型摻雜物諸如麟、神及/或其他ν族摻雜物。部分實施例 中’含碳層104可具有約500Α至約5 μιη之間的厚度。其他 實施例中，含碳層1〇4可具有約1 μιη的厚度。 第1Β圖中’ η_型磊晶層1〇5形成於含碳層上方。部 20分實施例中，磊晶層105可為一矽磊晶層、一矽-鍺磊晶層、 或其一組合。磊晶層1〇5可具有η-型摻雜物諸如磷、砷及/ 或其他V族摻雜物。 部分實施例中，含碳層104及磊晶層1〇5由不同製程形 成。其他實施例中，含碳層104及磊晶層1〇5在單一製程中 200937639 形成。譬如，在含碳層1〇4的形成期間，將譬如丙烷等含碳 刖驅物添加至處理室内以與矽前驅物交互作用。含碳層1〇4 形成之後，將含碳前驅物之流予以降低及/或關掉，使得其 中很少有碳或沒有碳之磊晶層1〇5形成於含碳層1〇4上方。 5 第1C圖中，p-型體部區106可形成於磊晶層105中或上 方。部分實施例中，可藉由將摻雜物植入磊晶層1〇5中來形 成體部區106。其他實施例中，可藉由磊晶層1〇5上方的磊 晶製程來形成體部區丨〇6。利用習知技術形成延伸經過體部 區106且終止於被體部區1〇6及基材1〇〇所劃界的磊晶層105 10 一區域内之溝槽102。被體部區106及基材100所劃界之磊晶 層105的區域常稱為漂移區。利用已知製程來形成用以襯墊 於溝槽102底部及下側壁之屏蔽介電層1〇ι。 屏蔽電極11〇(譬如，包含經摻雜或未摻雜多晶矽)係利 用習知技術形成於各溝槽1〇2的一底部部分中。延伸於屏蔽 15電極110上方之間電極介電質1〇3(譬如包含氧化物）利用習 知技術形成於各溝槽中。利用已知技術來形成用以襯墊於 上溝槽側壁之閘極介電層107。部分實施例中，閘極介電層 107薄於屏蔽介電層1〇卜閘極電極115利用習知方法形成於 各溝槽102的一上部分中。N-型源極區12〇利用已知技術形 2〇 成於與溝槽相鄰之體部區106中。 閘極介電質107可譬如包含氧化物、氮化物、氮氧化 物、介電材料、高k介電質或其不同組合。部分實施例中， 高k介電質可為下列的一或多者：氧化鋁（Al2〇3)、氧化铪 (Hf〇2)、氮氧化姶(HfON)、矽酸铪(HfSi04)、氧化锆(Zr02)、 200937639 氮氧化鉛(ZrON)、矽酸鍅(ZrSi04)、氧化釔(Υ2〇3)、氧化鑭 (La203)、氧化鈽(ce〇2)、氧化鈦(Ti〇2)、氧化组(Ta2〇5)、或 其任何組合。閘極介電質107可譬如由一化學氣相沉積 (CVD)製程、一物理氣相沉積(PVD)製程、或其他已知製程 5 形成。閘極電極115可譬如包含多晶矽；非晶矽；含金屬材 料諸如Ru、Ti、Ta、W、Hf ;金屬氮化物堆積式閘極；金 屬氧化物閘極諸如Ru〇2或Ir02 ;金屬氮化物閘極諸如 MoN、WN、TiN、TaN、TaAIN ;多晶矽SiGe ;閘極矽化物 Ο 諸如CoSb或NiSi;或其不同組合。閘極電極115可譬如由一 10 CVD製程、一PVD製程、一電化鍍覆製程、一無電極鍍覆 製程或其他已知技術形成。 第1A圖中，一介電層125鋪設於閘極電極115。介電層125 可譬如包含氧化物、氣化物、氮氧化物、其他介電材料或其 不同組合。部分實施例中，介電層125可為一蝴_碟_石夕酸鹽_ 15 玻璃(BPSG)層，其可譬如由一CVD製程形成。雖然將介電 層125顯不為具有一平頂表面，部分實施例中，介電層125 ® 具有一圓頂形狀並延伸至溝槽102外且重疊於源極區12〇。 接觸開口 130在相鄰溝槽之間形成於體部區1〇6的一中 心部分中。部分實施例中，利用一具有對應於開口n〇的圖 20案之圖案狀罩幕來形成接觸開口 130。圖案狀罩幕可譬如為 一圖案狀光阻層或一圖案狀介電層。P+重體部區165沿著各 接觸開口 130底部形成於體部區106中。可利用諸如將換雜 物經由接觸開口 130植入體部區106中等習知技術來形成重 體部區165。 9 200937639 一頂側源極互連層（未完全顯示）形成於結構上方，而實 質地充填接觸開口 130。源極互連層沿著接觸開口23〇底部 與重體部區235產生直接電性接觸，並至少沿著接觸開口 130侧壁與源極區120產生直接電性接觸。源極互連層可譬 5如包含銅、鎢、鋁、鋁銅、鈦、钽、鈷、鎳、鉑、多晶石夕、 或其不同組合。源極互連層可由一CVD製程、一PVD製程、 一電化學鍍覆製程及/或一無電極鍍覆製程形成。一背侧及 極互連層（未圖示）可形成於基材1〇〇的背側上。没極互連層 可包含與頂側源極互連層類似的材料，並可以類似於頂側 10 源極互連層之方式被形成。 雖然第1A-1C圖只顯示一個溝槽102且結構呈現不對 稱，請瞭解此處所顯示與描述的橫剖視圖所對應之設計係 為一其中使一胞元重覆多次形成完整裝置之以胞元為基礎 的設計。 15 第1C圖中，含碳層104可直接地位於磊晶層1〇5底下或 内。部分實施例中，含碳層104的一底表面109可藉由與基 材100分隔而與其相鄰。其他實施例中，底表面109可直接 地接觸基材100。如第1A圖所示’含碳層的頂表面1〇8 延伸於溝槽102底下。 20 第1D圖為顯示根據本發明的一實施例之含碳層1〇4内 的一示範性碳濃度輪廓之圖形。部分實施例中，含碳層104 内的碳分佈可具有一高斯分佈輪廓。部分實施例中，接近 含碳層104的頂表面108之碳濃度係約為1x 1 〇18。其他實施例 18 中，接近含碳層104的底表面109之碳濃度亦約為1x10 。又 200937639 5 10 15 Ο 20 其他實施例巾，含碳層1()4之高斯分佈輪_峰值處之碳濃 度約為lxlO2〗。又其他實施例中，含碳層1〇4具有階化碳分 佈輪廓以容許來自相鄰矽區之平順轉折。譬如，含碳層104 的碳濃度係自含碳層104的底表面1〇9及頂表面1〇8逐漸增 局以抵達層1 〇4的中心區中之一峰值濃度。 含碳層10 4可有利地具有增加的能帶間隙藉以理想地 增问雪崩崩潰電壓（avalanche breakdown voltage)。並且，含 碳層104可有利地增加功率MOSFET的熱傳導性(thermal ⑶nductivity)。為此，功率MOSFET的操作期間所產生的熱 量可經由含碳層104更快地消散。 雖然含碳層104被顯示為延伸於溝槽102下方，其可形 成為延伸往上更高且抵靠溝槽102的側壁。第2圖顯示此結 構。第2圖的結構實質地類似第1(：圖，唯一差異在於含碳層 l〇4a形成為沿著溝槽1〇2的侧壁往上延伸。如圖所示，含碳 層l〇4a的頂表面1U係與體部區125相鄰但藉由〜型漂移區 l〇5b與其分隔。用於形成含碳層1〇4a之材料及方法係類似 於上文參照第1C圖描述的含碳層1〇4者，唯一差異在於含碳 層104a厚於含碳層1〇4。 第3圖為根據本發明另一實施例之一示範性溝槽閘極 MOSFET的簡化橫剖視圖。此實施例實質地類似於第π圖 的實施例，唯一差異在於閘極電極145底下並未形成屏蔽電 極。取而代之’ 一在部分實施例中厚於閘極介電質1〇7之介 電層（亦即常稱為厚底部介電質TBO者)係沿著溝槽底部延 伸於閘極電極145底下。 11 200937639 第4圖為根據本發明又另一實施例之一示範性平面性 MOSFET的簡化橫剖視圖。第4圖的結構係為第3圖所示的 溝槽閘極MOSFET之平面性閘極變異，且因此許多上文就 不同實施例的含碳層所描述之相同製程及結構性變異亦適 5 用於第4圖的結構。 第4圖中，含碳層205延伸於基材200上方。部分實施例 中，用於形成含碳層205及基材200的材料及方法係類似於 第1C圖的含碳層104及基材100。N-型磊晶層210形成於含碳 層205上方。部分實施例中，含碳層205形成於磊晶層210 ^ 10 内。用於形成磊晶層210之材料及方法可類似於第1C圖的磊 晶層105。 閘極介電層215及閘極電極220的堆積體利用已知技術 形成於蠢晶層210上方。體部區225利用習知技術形成於磊 晶層210中。源極區230利用習知技術形成於體部區225中。 15重體部接觸開口形成於體部區225中且稍後充填有接觸材 料240 〇接觸材料240可形成延伸於該結構上方但與閘極電 極220絕緣之一頂侧源極互連層（未圖示）的部份。 0 第5A_5D圖為根據本發明另一實施例顯示一用於形成 一屏蔽閘極溝槽功率MOSFET之示範性方法的簡化橫剖視 20圖。第5A圖中，磊晶層304可形成於基材300上方。用於形 成基材300之材料及方法可類似於第1A圖的基材1〇〇。磊晶 層304可為一經摻雜或未摻雜矽磊晶層或矽鍺磊晶層。用 於形成一η-型MOSFET之部分實施例中，磊晶層304可具有 磷、砷或其他V族摻雜物等摻雜物。 12 200937639 第5B圖中，玎進行一碳植入製程391以將碳植入磊晶層 304中以形成含碳層304a。碳植入製程391可被設計用來形 成與第1A-1D圖的含破層具有相似換雜物輪廓之含碳層 304a。 5 第5C圖中，磊晶層305形成於含碳層304a上方。部分實 施例中’用於形成磊晶層305之材料及方法可類似於第 圖的磊晶層105。第5D圖中，溝槽結構與其中材料以及體部 • 區306、源極區320、重體部區165及接觸開口 130皆實質地 類似於第1C圖者且可使用與上述相似的技術來形成這些區 10 及結構。 雖然此處所顯示及描述的不同實施例中只使用一個含 碳區域，結構中可採用多重此等區域。並且，此處所描述 之根據本發明的技術並不限於任何特定類型的電晶體且可 15實行於其中想要在裝置中併入有一含碳層之多種不同的骏 置中。譬如，熟習該技藝者可修改第^冗圖所描繪的製程 ® 頃序以形成：ρ·通道屏蔽閘極溝槽閘極MOSFET(亦即，— 錢構上類似於第1C圖者之電晶體，唯-差異在於所有妙 區的傳導類型皆倒反）；η-通道屏蔽閘極溝槽IGBT(亦即， 扣〜在結構上類似於第1(：圖者之電晶體，唯一差異在於使用 P里基材而非n-型基材）；P-通道屏蔽閘極IGBT(亦即，— ^結構上類似於第1C圖者之電晶體，但基材保持n_型除 、石夕區具有相反傳導性）；第3圖中之溝槽閘極MOSFET 的P通道變異，第4圖巾之溝槽閘極的ρ·通道及〜 通道1GBT變異’第4圖中之平面性閘極MOSFET的p-通道及 13 200937639 η-通道IGBT變異；平面性閘極及溝槽閘極同步FET(亦即， 整合式溝槽閘極或屏蔽閘極或平面性閘極M〇SFET及肖特 基整流器（Schottky rectifier));側向傳導M〇SFET之溝槽閘 極及平面性閘極變化例（亦即，一其中不使汲極接觸部成為 5頂側之電晶體)及所有上述裝置之超接面變異（亦即，具有交 替傳導類型矽的直行之裝置）。 因此，上文雖為本發明之特定實施例的完整描述可 採用不同的修改、變異及替代方式。本發明的範圍因此不 應限於此處所述的實施例，而是由申請專利範圍所界定。 ίο 【圖式簡單說明】 〇 第1A-1C圖為根據本發明的一實施例顯示一用於形成 一屏蔽閘極溝槽功率M0SFET之示範性方法的簡化橫剖視 圖； 第1D圖為根據本發明的一實施例顯示一含碳層内的一 15示範性破濃度輪廓之示意圖； 第2圖為根據本發明另一實施例顯示一示範性屏蔽閘 極溝槽功率M0SFET之簡化橫剖視圖；
第3圖為根據本發明的一實施例顯示一示範性溝槽閘 極功率M0SFET之簡化橫剖視圖； 20 第4圖為根據本發明的一實施例之一示範平面性閘極 M0SFET的簡化橫剖視圖；及 第5A-5D圖為根據本發明又另一實施例顯示一用於开多 成一屏蔽閘極溝槽功率Μ 0 S F E T之示範性方法的簡化橫剖 視圖 14 200937639 【主要元件符號說明】 100,200,300 …基材 111…含碳層104a的頂表面 101···屏蔽介電層 115,145,220…閘極電極 102…溝槽 120,320…源極區 103···間電極介電質 125…介電層 104,104a,205，304a".含碳層 130…接觸開口 105,210 "·η-型蟲晶層 165,235…重體部區 105b…η-型漂移區 225,306…體部區 106…ρ-型體部區 230…源極區，接觸開口 107,215···閘極介電層 240···接觸材料 108···含碳層104的頂表面 304,305…蟲晶層 109···含碳層104的底表面 110···屏蔽電極 391…碳植入製程 ⑩ 15

Claims (1)

  1. 200937639 七、申請專利範圍： 1. 一種場效電晶體(FET)，包含： 位於一第二傳導類型的一半導體區上方之一第一 傳導類型的體部區，該等體部區係形成與該半導體區之 p-n接面； 位於該等體部區上方之該第二傳導類型的源極 區，該等源極區形成與該等體部區之p-n接面； 閘極電極，其與該等體部區相鄰地延伸但藉由一閘 極介電質與之絕緣； © 一含碳區域，其在該等體部區下方延伸於該半導體 區中。 2. 如申請專利範圍第1項之FET，其中該半導體區係進一步 包含： 一基材，其上可供該含碳區域延伸；及 該第二傳導類型的一漂移區，其延伸於該含碳區域 與該等體部區之間，其中該基材具有大於該漂移區者之 一掺雜濃度。 〇 3. 如申請專利範圍第2項之FET，其中該含碳區域係直接接 觸於該基材且與該等體部區呈分隔。 4. 如申請專利範圍第1項之FET，其中各該閘極電極係配置 在一與該等體部區相鄰地延伸且終止於該半導體區内 之溝槽中。 5_如申請專利範圍第4項之FET，其中各該溝槽進一步包括 一配置於該閘極電極下方之屏蔽電極，該閘極及屏蔽電 16 200937639 極藉由一間電極介電層彼此絕緣。 6. 如申請專利範圍第4項之FET，其中各該溝槽包括一在該 閘極電極下方沿著該溝槽底部延伸之厚底部介電質。 7. 如申請專利範圍第1項之FET，其中該等閘極電極侧向地 延伸於該等半導體及體部區上方且重疊於該等源極區。 8. 如申請專利範圍第4項之FET，其中該含碳區域整體延伸 於該等溝槽下方。
    9. 如申請專利範圍第4項之FET，其中該含碳區域抵靠該等 溝槽的側壁。 10. 如申請專利範圍第1項之FET，其中該含碳區域為該第二 傳導類型。 11. 一種用於形成一場效電晶體(FET)之方法，包含： 形成一含碳區域於一基材上方； 形成一磊晶層於該含礙區域上方，該磊晶層具有比 該基材更低的一摻雜濃度； 將一第一傳導類型的一體部區形成於該磊晶層 中，該磊晶層為一第二傳導類型，該體部區形成與該磊 晶層之一ρ-η接面； 將閘極電極形成為與該等體部區相鄰但呈絕緣；及 將該第二傳導類型的源極區形成於該等體部區 中，該等源極區形成與該等體部區之ρ-η接面。 12. 如申請專利範圍第11項之方法，其中該含碳區域被磊晶 地形成。 13. 如申請專利範圍第11項之FET，其中該含碳區域直接接 17 200937639 觸於該基材。 14. 如申請專利範圍第11項之FET，其中該含碳區域為該第 二傳導類型。 15. 如申請專利範圍第11項之FET，其中該含碳區域中的碳 具有一高斯輪廓(Gaussian profile)。 16. 如申請專利範圍第11項之FET，進一步包含： 形成延伸至該半導體區中之溝槽，該等溝槽係容置 有該等閘極電極。 17. 如申請專利範圍第16項之方法，進一步包含： © 形成該等閘極電極之前： 形成一用以襯墊於各該溝槽的下側壁及底部之屏 蔽介電層； 形成一屏蔽電極於各該溝槽的一下部中；及 ， 形成一間電極介電層於該屏蔽電極上方之各該溝 槽中。 18. 如申請專利範圍第16項之方法，進一步包含： 形成該閘極電極之前，形成一沿著該溝槽底部延伸 © 之厚底部介電質。 19. 如申請專利範圍第11項之方法，其中該等閘極電極側向 地延伸於該半導體及體部區上方且重疊於該等源極區。 20. 如申請專利範圍第16項之方法，其中該含碳區域整體延 伸於該等溝槽下方。 21. 如申請專利範圍第16項之方法，其中該等溝槽延伸至該 含碳區域中。 18
TW097148745A 2007-12-14 2008-12-15 Structure and method for forming power devices with carbon-containing region TW200937639A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1395307P 2007-12-14 2007-12-14
US12/334,393 US7994573B2 (en) 2007-12-14 2008-12-12 Structure and method for forming power devices with carbon-containing region

Publications (1)

Publication Number Publication Date
TW200937639A true TW200937639A (en) 2009-09-01

Family

ID=40795891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148745A TW200937639A (en) 2007-12-14 2008-12-15 Structure and method for forming power devices with carbon-containing region

Country Status (4)

Country Link
US (2) US7994573B2 (zh)
CN (1) CN101971331B (zh)
TW (1) TW200937639A (zh)
WO (1) WO2009079458A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193579B2 (en) 2008-07-29 2012-06-05 Rohm Co., Ltd. Trench type semiconductor device and fabrication method for the same
KR20100073665A (ko) * 2008-12-23 2010-07-01 주식회사 동부하이텍 트렌치형 ｍｏｓｆｅｔ 소자 및 방법
JP4685953B2 (ja) * 2009-07-17 2011-05-18 Ｄｏｗａエレクトロニクス株式会社 横方向を電流導通方向とする電子デバイス用エピタキシャル基板およびその製造方法
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8816429B2 (en) * 2011-07-07 2014-08-26 Fairchild Semiconductor Corporation Charge balance semiconductor devices with increased mobility structures
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8581619B2 (en) * 2011-08-25 2013-11-12 Stmicroelectronics International N.V. Impedance calibration circuit and method
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US8729637B2 (en) * 2011-10-05 2014-05-20 International Business Machines Corporation Work function adjustment by carbon implant in semiconductor devices including gate structure
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
CN103151254A (zh) * 2013-03-18 2013-06-12 北京大学 一种锗基肖特基结的制备方法
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
EP3770971A1 (en) * 2019-07-26 2021-01-27 Nexperia B.V. Pseudo schottky diode
CN113299750A (zh) * 2020-02-21 2021-08-24 苏州东微半导体股份有限公司 半导体功率器件

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318915A (en) * 1993-01-25 1994-06-07 North Carolina State University At Raleigh Method for forming a p-n junction in silicon carbide
US5543637A (en) 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
US6153920A (en) * 1994-12-01 2000-11-28 Lucent Technologies Inc. Process for controlling dopant diffusion in a semiconductor layer and semiconductor device formed thereby
JPH09270513A (ja) 1996-03-29 1997-10-14 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置およびその製造方法
JPH10242153A (ja) 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
JPH11260752A (ja) 1998-03-11 1999-09-24 Seiko Epson Corp 半導体装置の製造方法
JP4965756B2 (ja) 2000-04-12 2012-07-04 株式会社東芝 半導体装置
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
GB0127479D0 (en) 2001-11-16 2002-01-09 Koninl Philips Electronics Nv Trench-gate semiconductor devices and the manufacture thereof
US6784488B2 (en) 2001-11-16 2004-08-31 Koninklijke Philips Electronics N.V. Trench-gate semiconductor devices and the manufacture thereof
GB0130018D0 (en) 2001-12-15 2002-02-06 Koninkl Philips Electronics Nv Semiconductor devices and their manufacture
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
CN100544026C (zh) * 2002-12-20 2009-09-23 克里公司 碳化硅功率mos场效应晶体管及制造方法
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
KR20060022926A (ko) 2004-09-08 2006-03-13 현대자동차주식회사 디젤 엔진의 배기가스 재순환장치
US7842537B2 (en) * 2005-02-14 2010-11-30 Intel Corporation Stressed semiconductor using carbon and method for producing the same
US7714381B2 (en) 2005-04-01 2010-05-11 Semiconductor Components Industries, Llc Method of forming an integrated power device and structure
US7446354B2 (en) * 2005-04-25 2008-11-04 Semiconductor Components Industries, L.L.C. Power semiconductor device having improved performance and method
KR100822035B1 (ko) 2006-10-31 2008-04-15 한국전력공사 균열 산화막이 형성된 증기 발생기 전열관 시편 제작 방법
US7741200B2 (en) * 2006-12-01 2010-06-22 Applied Materials, Inc. Formation and treatment of epitaxial layer containing silicon and carbon

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220140141A1 (en) * 2019-02-07 2022-05-05 Rohm Co., Ltd. Semiconductor device
US12100764B2 (en) * 2019-02-07 2024-09-24 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
CN101971331B (zh) 2012-09-05
US20090302381A1 (en) 2009-12-10
CN101971331A (zh) 2011-02-09
WO2009079458A1 (en) 2009-06-25
US7994573B2 (en) 2011-08-09
US20110263086A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
TW200937639A (en) Structure and method for forming power devices with carbon-containing region
JP7786512B2 (ja) 半導体装置
US11538933B2 (en) Schottky diode integrated into superjunction power MOSFETs
CN100524809C (zh) 场效应晶体管半导体器件
US8969950B2 (en) Integrated MOSFET-Schottky diode device with reduced source and body Kelvin contact impedance and breakdown voltage
TW200935603A (en) Structure and method for forming power devices with high aspect ratio contact openings
US20140209999A1 (en) Semiconductor device
JP2016163049A (ja) ダイオード領域用のゲート電極とコンタクト構造とを含んでいるトレンチ構造を備えた半導体デバイス
TW200935604A (en) Structure and method for forming trench gate transistors with low gate resistance
CN102184952A (zh) 一种垂直电容耗尽型功率器件及制作方法
CN106024856B (zh) 包括平面栅极和沟槽场电极结构的半导体器件
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
WO2014083771A1 (ja) 半導体素子及びその製造方法
US10147813B2 (en) Tunneling field effect transistor
US20230207687A1 (en) Semiconductor device
US8928050B2 (en) Electronic device including a schottky contact
CN107910268B (zh) 功率半导体器件及其制造方法
JP2010027833A (ja) 炭化珪素半導体装置およびその製造方法
JP7439417B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
WO2025038601A1 (en) Wide bandgap trench gate semiconductor device with buried gate
US12009419B2 (en) Superjunction semiconductor device and method of manufacturing same
JP7697210B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7851878B2 (ja) 半導体装置
JP2025044047A (ja) 半導体装置
CN121793406A (zh) 沟槽型场效应晶体管fet