TW201220405A - A method for fabricating a GaN thin film transistor - Google Patents

Description

201220405 六、發明說明： 【發明所屬之技術領域】 本發明是有關於一種氮化鎵電晶體的製作方法，特別 是指一種增強式（Enhancement mode，E-mode)氮化鎵電晶體 的製作方法。 【先前技術】 參閱圖1，圖1是一傳統氮化鎵電晶體結構，包含一基 板11、一具有依序由該基板11表面形成的一第一氮化鎵轰 晶膜121、一氮化鋁鎵磊晶膜122,與一第二氮化鎵磊晶膜 123的半導體層12、一形成在該半導體層12頂面的介電層 13、一形成在該介電層13頂面的閘極14，及分別形成在該 介電層13兩側的一源極15及一汲極16。 而該氮化鎵電晶體由於其結構中的該第一氮化鎵磊晶 膜121與該氮化鋁鎵磊晶膜122會產生大量的極化電荷以 形成二維電子氣（2DEG)，使得電晶體需在空泛模式 (Depletion mode)操作，在此空泛模式操作的電晶體一般稱 為常開式（normal on)電晶體，由於常開式電晶體的臨界電壓 (threshold voltage)為負值，因此，在閘極零偏壓時電晶體仍 會導通電流’而會形成額外的功率耗損；此外，當前述的 氮化鎵電晶體應用於高功率電路系统時，由於高功率電路 系統需在極高的偏壓環境下操作，容易產生瞬間脈衝電 壓’如電晶體的臨界電壓不夠高，也會導致高功率元件不 正常導通，造成元件誤動作而影響系統的穩定度。 為了改善傳統氮化鎵電晶體，使其具有高臨界電壓、 201220405 对高壓、高輸出功率及增強式操作之特性，美國專利第 US7655962號專利揭露一種在AlGaN通道下方加入阻障 層’利用阻障層的極化電荷空乏通道的電荷，並同時利用 深凹陷式閘極結構（deep recessed gate)，使得電晶體在零偏 壓時不導通，而成為增強式電晶體；此外，在美國第 2007/0295993公開號專利，則揭露一種CF4電漿處理方 式，令氟離子進入AlGaN通道中空乏通道的電荷，使得電 曰曰體在零偏壓時不導通，而成為增強式電晶體；然而，前 述的深凹陷式閘極結構須導入表面蝕刻，此方式容易造成 電晶體的表面狀態（surface state)密度增加，容易影響電晶體 的電流特性及可靠度；而利用eh電漿處理方式，雖然可藉 由將氟離子導入元件中而提高臨界電壓，然而受限於氟離 子的擴散能力，利用CF4電漿處理方式提昇的臨界電壓範圍 最多為+0.9V，仍無法滿足需求。 因此，如何在維持氮化鎵電晶體元件可靠度的條件

下’提供一具有高臨界電壓、耐冑壓、高輸出功率及增強 式操作特性的氮域電晶❹丨為本技術領域者不斷發:的 方向之'。 【發明内容】 種製備具有高臨界 因此，本發明之目的，即在提供一 電壓的增強式氮化鎵電晶體的方法。 於是，本發明-種氮化鎵電晶體的製作方法包含一準 備步驟、-開口形成步驟、一離子佈值步驟、—介電層形 成步驟、一源/汲極沉積步驟，及一閘極沉積步驟。 201220405 該準備步驟是先準備一發光元件，該發光元件具有一 基板，及一形成在該基板上之半導體磊晶層，且該半導體 蠢晶層含有N型氮化鎵系半導體材料。 該開口形成步驟是先於該半導體磊晶層表面形成一由 絕緣材料構成的第一遮覆層，及一形成於該第一遮覆層表 面的第二遮覆層，且該第二遮覆層定義出一令將該第一遮 覆層部分表面裸露之開口。 該離子佈值步驟，是以離子佈值方式自該開口向下對 該半導體i晶層料P型離子佈值，於該半導縣晶層形 成一摻雜區，之後將該第一、二遮覆層移除，令該半導體 蟲晶層露出。 該介電層形成步驟是於該半導體磊晶層上沉積一層由 面介電常數材料構成的介電層。 該源/汲極沉積步驟是以微影蝕刻方式將該介電層對應 該摻雜區兩側的結構移除至該半導體磊晶層裸露出，接著 於該裸露出的半導體磊晶層沉積金屬，於該摻雜區兩側形 成一源極及一沒極。 該問極沉積步驟是於該介電層的預定表面沉積金屬形 成一閘極’即可完成該氮化鎵電晶體的製作。 本發明之功效在於：利用離子佈值方式直接於該半導 體磊晶層中形成一 Ρ型摻雜區，得到一 ρ_Ν接面，而得以 提高臨界電壓，並再於該半導體磊晶層的摻雜區上形成介 電層’即可得到一同時具有高臨界電壓及低漏電流的增強 式氮化鎵電晶體。 201220405 【實施方式】 有關本發明之前述及其他技術内容、特點與功效，在 以下配合參考圖式之一個較佳實施例的詳細說明中，將可 清楚的呈現。 參閱圖2,本發明一種氮化鎵電晶體的製作方法的較佳 實施例，是可用以製作如圖2所示的氮化鎵電晶體。 該氮化鎵電晶體包含一基板21、一半導體磊晶層22、 一介電層23,及一電極單元24。 該基板21可選自透明或不透明的絕緣材料構成，例如 藍寶石（sapphire)、矽（silicon)，或破化矽（siiiccm carbide)， 由於該基板21及該半導體磊晶層22的材料選擇為此技術 領域者所周知’且非為本發明之重點，因此不再多加贅 述。 於本實施例中，該基板21是以藍寶石構成，該半導體 磊晶層22是由N-型氮化鎵系半導體材料構成，具有一由該 基板21表面依序向上形成的一第一氮化鎵（GaN)磊晶膜 22卜一氮化鋁鎵（AlGaN)磊晶膜222、一第二氮化鎵磊（GaN) 曰曰膜223，及一自該第二氮化鎵磊晶膜223頂面的預定區域 向下形成的p型掺雜區224。 該介電層23形成在該第二氮化鎵磊晶膜223頂面的預 定區域並遮覆該p型摻雜區224，由高介電常數材料構成， 可使該氮化紹鎵蟲晶膜222的載子及電荷增加，而提升閉 極243偏壓(正值)，適用於本發明該較佳實施例的高介電常 數材料為 Al2〇3、Hf02、La2〇3、Ce〇2，HfA1〇，Ti 201220405

Zr〇2。 該電極單元24由導電材料構成，具有形成在該氮化鎵 磊晶膜223頂面，並位於該介電層23兩側的一源極241、 一汲極242，及一形成在該介電層23遠離該摻雜區224的 表面的閘極243。 由於氮化鎵材料本身即具有以電子為多數載子的η型 特性’因此透過該Ρ-型摻雜區224與該第二氮化鎵磊晶膜 223的ρ-η接面（p-n junction)所形成的内建電壓即可用以提 升該氮化鎵電晶體的臨界電壓，並再利用形成於該摻雜區 224上的介電層23,可再進一步提升該氮化鎵電晶體的臨 界電壓並降低其漏電流，而得到一具有高臨界電壓，並可 同時改善電晶體的汲極輸出電流（drain 〇utput current)，及 轉移電導（transconductance)等特性，而可更適用於次世代高 效能高壓驅動及控制電路系統的增強式氮化鎵電晶體。 上述的氮化鎵電晶體，在配合以下本發明氮化鎵電晶 體的製作方法的較佳實施例說明，當可更清楚明白。 參閱圖3,本發明氮化鎵電晶體的製作方法的較佳實施 例，是包含以下六個步驟。 配合參閱圖4,首先，進行一準備步驟31，準備一發 光元件2a。 該準備步驟是先準備一具有一基板21，及一形成在 該基板21上之半導體磊晶層22的發光元件2a。 詳細地說，該發光元件2a即為一般之氮化鎵系電晶 體，於本實施例中，該基板21是以藍寶石構成，該半導體 201220405 蟲晶層22是具有自該基板21表面依序形成的一第一氮化 鎵磊晶膜221 ' 一氮化鋁鎵磊晶膜222 ’及一第二氮化鎵磊 晶膜223的三膜層結構。 接著進行一開口形成步驟32，於該半導體磊晶層22上 形成一被定義出一開口 226的第一遮覆層225。

該步驟32是先於該第二氮化鎵磊晶膜223的表面以電 聚輔助化學氣相沉積（PECVD)方式於該第二氮化鎵蟲晶膜 223的表面形成一由二氧化矽、氮化矽、氧化鋁等絕緣材料 構成的第-遮覆層225,接著於該第—遮覆層奶表面塗佈 一由光阻材料構成的第二遮覆層225a，該光阻材料可選自 正型光阻或負型光阻，由於該光阻材料的種類選擇為本技 ㈣域所周知且非為本技術重點，因此不再多加贅述，接 著，以微影方式將該第二遮覆層225a的預定結構移除，令 該第遮覆層225部份表面露出，定義出一開口咖。 值得一提的是，該第一遮覆層225是用以控制後續離 :佈值的深度，當該第一遮覆層225厚度太厚，則離子無 法進入該半導嶋層U中’達成摻雜之效果；反之，： =一遮覆層225厚度不足’則佈值離子將穿過欲佈二 =，而無法形成PN接面，較佳地，該第一遮覆層225的 厚度不小於50nm，更佳祕，枯铱 „ ⑽50⑽之間。 第1覆層225的厚度介於 33，於該 向下對該 續配合參閱圖4,接著進行—離子佈值步驟 +導體磊晶層22形成- Ρ型摻雜區224。 該步驟33是以離子佈值方式經由該開口 226 201220405 第二氮化鎵磊晶膜223進行p细雜 1離子佈值，於該第二氮化 鎵蟲日日膜223中形成-卩型摻雜區224，再將該殘留的第二 遮覆層咖及該第一遮覆層225移除令該第二氮化鎵蟲晶 膜223露出。 具體的說’該步驟33的佈值離子是選自例如鎂離子、 卿子村形A P_魏化鎵接面的料，自朗σ咖向 下對該第二氮化鎵磊晶膜223進行ρ型離子佈值。 值得一提的S，當該形成的ρ型摻雜區224深度過深 時，會影響該第二氮化鎵磊晶膜223/氮化鋁鎵磊晶膜222 形成二維電子氣（2DEG)通道的能力，而當ρ型摻雜區224 深度過淺，則其提升導通電壓（turn_on v〇hage)的效能不 足，較佳地，該P型摻雜區224的深度不大於該第二氮化 鎵磊晶膜223厚度的二分之一。 配合參閱圖5，進行一介電層形成步驟34，於該半導 體磊晶層22上形成一介電層23。 接著再進行一源/沒極沉積步驟3 5，於該半導體磊晶層 22上形成一源極241及一汲極242。 續參閱圖5，詳細地說，該步驟35是先在該介電層23 上形成一由光阻材料構成的光阻層1〇〇，以微影蝕刻方式將 該介電層23對應該ρ型摻雜區224兩側的結構移除至該第 二氮化鎵磊晶膜223表面裸露出，接著於該裸露出的半導 體磊晶層22上沉積金屬24a，之後再將該殘留的光阻層100 及對應沉積在該光阻層上的金屬24a移除，於該ρ型摻雜區 224兩側形成一源極241及一汲極242。 10 201220405 配合參閱圖6，最後進行一閘極沉積步驟％，於該介 電層23上形成一閘極243。 詳細地說，該步驟36是先於該介電層23及該源極 24卜汲極242表面形成一光阻層細，再以微影方式將該 光阻層200對應該p型摻雜區224的預定結構移除至該介 電層23露出，接著於該露出的介電層23上沉積金屬 最後再將殘留的該光阻層200及沉積在該光阻層2〇〇上的 金屬24a移除，於該介電層23形成—閘極⑷，即可完成 該氮化録電晶體2的製作。 此外’值得一提的是，本發明氮化錄電晶體的製作方 法的該較佳實_可更包含—實施在該離子佈值步驟33之 前的電漿處理步驟，先利用四氟化碳（CD電漿，自該開口 226將氟離子導入該氮化銘鎵蟲晶膜222巾可更進一步提 昇該氮化鎵電晶體2的電流輸出，而增加該氮化鎵電晶體2 的導通電壓。 综上所述，本發明利用離子佈值方式直接於該具有η 型特性的氮化鎵磊晶膜中形成一 ρ型摻雜區而得到㈣接 面，透過該ρ-η接面形成的内建電壓，提升該氮化鎵電晶體 的臨界電壓’使其能在增強模式下操作’製程簡單、容易 控制’不像-般須利用額外形成—ρ型蓋晶層以形成ρ·η接 面，因此不會有磊晶接面缺陷的問題產生；也不會像習知 因為使用餘刻掘深製程’而對元件表面造成損害’增加缺 陷密度的問題’或是以電漿處理方式無法調整至較高位準 的臨界電壓的缺點’·同時，本發明再輔以高介電常數材料 201220405 構成的介電層進—步提升臨界電塵，並降低電晶體的漏 電流’而有助於減少元件待機時的功率耗才員、降低元件應 用至電路的複雜度’而可得到—更適用於次世代高效能高 壓驅動及㈣電路系統的增強式氮化鎵電晶體，故確實能 達成本發明之目的。 惟以上所述者，僅為本發明之較佳實施例與具體例而 已，當不能以此限定本發明實施之範透光，即大凡依本發 明申請專利《圍及發明說明内纟所作之簡單的等效變化與 修飾’皆仍屬本發明專利涵蓋之範透光内。 【圖式簡單說明】 圖1是一示意圖，說明習知氮化鎵電晶體； 圖2是一不意圖，說明由氮化鎵電晶體的製作方法的 該較佳實施例製得的氮化鎵電晶體； 圖3疋一流程圖，說明本發明氮化鎵電晶體的製作方 法的較佳實施例； 圖4是一流程示意圖，說明本發明該較佳實施例的該 步驟31〜33 ; 圖5疋一流程示意圖，說明本發明該較佳實施例的步 驟34〜35 ;及 圖6是一流程示意圖，說明本發明該較佳實施例的步 驟36。 12 201220405 【主要元件符號說明】 100 光阻層 226 開口 200 光阻層 23 介電層 2 氮化鎵電晶體 24 電極單元 2a 發光單元 241 源極 21 基板 242 汲極 22 半導體蟲晶層 243 閘極 221 第一氮化錄蟲晶膜 31 準備步驟 222 氮化鋁鎵磊晶膜 32 開口形成步驟 223 第·一氣化嫁蟲晶膜 33 離子佈值步驟 224 p型摻雜區 34 介電層形成步驟 225 第一遮覆層 35 源/汲極沉積步驟 225a 第二遮覆層 36 閘極沉積步驟

13

Claims (1)

1. 201220405 七、申請專利範圍： 1. 一種氮化鎵電晶體的製作方法，包含： 一準備步驟，準備一發光元件，該發光元件具有一 基板，及一形成在該基板上之半導體磊晶層，且該半導 體蠢晶層含有N型氮化錄系半導體材料； 一開口形成步驟，先於該半導體磊晶層表面形成一 由絕緣材料構成的第一遮覆層，及一形成於該第一遮覆 層表面的第二遮覆層，且該第二遮覆層定義出一令該第 一遮覆層部分表面裸露之開口； 一離子佈值步驟，以離子佈值方式自該開口向下對 該半導體磊晶層進行P型離子佈值，於該半導體磊晶層 形成一摻雜區，之後將該第一、二遮覆層移除，令該半 導體磊晶層露出； 一介電層形成步驟，於該半導體磊晶層上沉積一層 由向介電常數材料構成的介電層； 一源/汲極沉積步驟’以微影蝕刻方式將該介電層 對應該掺雜區兩側的結構移除至該半導體磊晶層裸露 出，接著於該裸露出的半導體磊晶層沉積金屬，於該摻 雜區兩側形成一源極及一汲極；及 閘極沉積步驟，於該介電層的預定表面沉積金屬 形成一閘極，即可完成該氮化鎵電晶體的製作。 2·依據申請專利範圍第1項所述之氮化鎵電晶體的製作方 法’其中’該半導體磊晶層具有由該基板依序向上形成 的一第一氛化鎵磊晶膜、一氮化鋁鎵磊晶膜’及一第二 14 201220405 氮化鎵磊晶膜^ 3·依據申請專利範圍第2項所述之氮化鎵電晶體的製作方 法’其中’該離子佈值步驟形成之摻雜區的深度不大於 S亥第二氮化鎵磊晶膜厚度的二分之一。 4.依據申請專利範圍第3項所述之氮化鎵電晶體的製作方 法’更包含-實施在該離子佈值步驟之前的電漿處理步 驟’是先以電衆處理方式令氟離子經由該開口進入該氮 化鋁鎵磊晶膜中。

   5.依射請專利範圍第丨項所述之氮化鎵電晶體的製作方 法，其中，該第-遮覆層選自二氧化石夕、氮化 度 介於50〜15Onm之間。 6.依據申請專利範圍第1項所述之氮化鎵雷曰 乳1G嫁電晶體的製作方 L&2〇3 法，其中，該介電層是選自ai2〇3、Hfc>2、 Ce02 ’ HfAlO ’ Ti02，Zr02 為材料。

   15