JPS63107018A - イオン注入方法 - Google Patents
イオン注入方法Info
- Publication number
- JPS63107018A JPS63107018A JP25071986A JP25071986A JPS63107018A JP S63107018 A JPS63107018 A JP S63107018A JP 25071986 A JP25071986 A JP 25071986A JP 25071986 A JP25071986 A JP 25071986A JP S63107018 A JPS63107018 A JP S63107018A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- implantation
- impurity element
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造プロセスにおいて用いられるイオン
注入方法に関し、特に半導体表面に形成された被膜を通
して不純物元素を半導体中にイオン注入する方法に関す
るものである。
注入方法に関し、特に半導体表面に形成された被膜を通
して不純物元素を半導体中にイオン注入する方法に関す
るものである。
従来、半導体デバイスの製造プロセスにおいて半導体表
面に形成された被膜を通してイオン注入するスルー注入
技術は、半導体表面に薄いチャネル層や高濃度層を形成
するため、種々試みられてきた。
面に形成された被膜を通してイオン注入するスルー注入
技術は、半導体表面に薄いチャネル層や高濃度層を形成
するため、種々試みられてきた。
ところで、半導体デバイスとして電界効果トランジスタ
（以下、ＦＥＴと略記する）を作製する場合、一般的に
その能動層を薄層化すると、ＦＥＴの電流駆動能力を表
わす係数には、 Ｋ＝ｔｐＷ／ ２ａＬ ” ” ・” ” （１１
で表わされる。ただし、εは誘電率、μは移動度、Ｗは
ゲート幅、凰は能動層厚さ、Ｌはゲート長である。また
、 ＦＥＴのピンチオフ電圧をｖｐとすると、これは、 強 Ｖｐ＝（ｑｎａ ／ ２ｇ） ＋１６１１１１１１
＋２＋ただし、ｑ：電荷素置 ｎ：電子濃度 となる。そのため、同一のピンチオフ電圧を得るには、
例えば能動層の厚さａをＡとすると、電子濃度ｎを４倍
高濃度化することになる。従って、ＦＥＴ の電流駆動
能力のに値は２倍となる。また、ピンチオフ電圧を一定
とすると、４倍の高濃度化が必要になることは、イオン
注入により能動層を形成する場合、一定の活性化率（電
子濃度＝活性化率Ｘ注入ｉ）を仮定すると、４倍の注入
量Φとなるため、ｖｐ−ψの関係はその傾斜が４倍緩や
かＫなる。つまシ、ピンチオフ電圧ｙｐを制御しゃすく
なる０このようにＦＥＴの能動層の薄層化は、Ｋ値の向
上やＶｐの制御性の点で効果があるものである。
（以下、ＦＥＴと略記する）を作製する場合、一般的に
その能動層を薄層化すると、ＦＥＴの電流駆動能力を表
わす係数には、 Ｋ＝ｔｐＷ／ ２ａＬ ” ” ・” ” （１１
で表わされる。ただし、εは誘電率、μは移動度、Ｗは
ゲート幅、凰は能動層厚さ、Ｌはゲート長である。また
、 ＦＥＴのピンチオフ電圧をｖｐとすると、これは、 強 Ｖｐ＝（ｑｎａ ／ ２ｇ） ＋１６１１１１１１
＋２＋ただし、ｑ：電荷素置 ｎ：電子濃度 となる。そのため、同一のピンチオフ電圧を得るには、
例えば能動層の厚さａをＡとすると、電子濃度ｎを４倍
高濃度化することになる。従って、ＦＥＴ の電流駆動
能力のに値は２倍となる。また、ピンチオフ電圧を一定
とすると、４倍の高濃度化が必要になることは、イオン
注入により能動層を形成する場合、一定の活性化率（電
子濃度＝活性化率Ｘ注入ｉ）を仮定すると、４倍の注入
量Φとなるため、ｖｐ−ψの関係はその傾斜が４倍緩や
かＫなる。つまシ、ピンチオフ電圧ｙｐを制御しゃすく
なる０このようにＦＥＴの能動層の薄層化は、Ｋ値の向
上やＶｐの制御性の点で効果があるものである。
一方、上記能動層の薄層化に際しては、イオン注入の加
速エネルギーを低下させてゆけばよいのであるが、イオ
ン注入装置の特性として低加速時の加速エネルギーのゆ
らぎが大きくなシ、制御性が劣化する。この理由から、
加速エネルギーを同一としても、はぼイオン注入のピー
ク位置より深い分だけを基板にイオン注入可能なスルー
注入技術は有望な技術である。
速エネルギーを低下させてゆけばよいのであるが、イオ
ン注入装置の特性として低加速時の加速エネルギーのゆ
らぎが大きくなシ、制御性が劣化する。この理由から、
加速エネルギーを同一としても、はぼイオン注入のピー
ク位置より深い分だけを基板にイオン注入可能なスルー
注入技術は有望な技術である。
このようなことから、ＧａＡｓを基板とし、イオン注入
により能動層を形成する際に、ＡＩＮをスルー注入する
材料として用いたものが、＠１７回半導体デバイス・材
料の会議のアブスト２り）（）Ｉ。
により能動層を形成する際に、ＡＩＮをスルー注入する
材料として用いたものが、＠１７回半導体デバイス・材
料の会議のアブスト２り）（）Ｉ。
Ｋａｗａｔａ、 Ｈ，０ｎｏｄｓｒａ、 Ｔ、５ｈ
Ｌｎｏｋｌ、 Ｎ、Ｙｏｋｏｙａｍａ ａｎｄ Ｈ，
Ｎ１５ｈｌ、 ＠Ｔｈｒｏｕｇｈ−ＡＩＮ Ｉｍｐｌｍ
ｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ １．
７ ｎｓ ＧａＡｓ ４ＫＸ１ｂＳＲＡＭ”Ｅｘｔｅｎ
ｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １７ｔｈ
Ｃｏｎｆａｒ自ｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ
Ｄｅｖｌｅｅｓ ａｎｄＭａｔｅｒｉａｌｓ、 Ｔｏ
ｋｙｏ、 １９８５． ＰＰ４０９−４１２）に示さ
れている。また、ＦＥＴにおけるソース、ドレイン領域
へのｎ 注入等では、５ｉＯｚやＳｉ３Ｎ４などをスル
ー注入のための表面被覆膜として用いたものもある。
Ｌｎｏｋｌ、 Ｎ、Ｙｏｋｏｙａｍａ ａｎｄ Ｈ，
Ｎ１５ｈｌ、 ＠Ｔｈｒｏｕｇｈ−ＡＩＮ Ｉｍｐｌｍ
ｎｔａｔｉｏｎ Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ １．
７ ｎｓ ＧａＡｓ ４ＫＸ１ｂＳＲＡＭ”Ｅｘｔｅｎ
ｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ １７ｔｈ
Ｃｏｎｆａｒ自ｎｃｅ ｏｎ ５ｏｌｉｄ ５ｔａｔｅ
Ｄｅｖｌｅｅｓ ａｎｄＭａｔｅｒｉａｌｓ、 Ｔｏ
ｋｙｏ、 １９８５． ＰＰ４０９−４１２）に示さ
れている。また、ＦＥＴにおけるソース、ドレイン領域
へのｎ 注入等では、５ｉＯｚやＳｉ３Ｎ４などをスル
ー注入のための表面被覆膜として用いたものもある。
ところが、Ｇ’ａＡｍ等の半導体表面に形成したｈｉｌ
Ｎ’ｐｓ ｌＯｚ 、８１３Ｎ４等のスルー注入用被膜
を通してイオン注入を行う際に１これらの被膜では比較
的分子量が大きく、注入イオンの射影飛程（Ｒｐ）が小
さいため、その膜厚を非常に薄く制御する必要があった
。例えば、ＧａＡｓに対してｎ型となるＳｔ（硅素）イ
オンを３０ Ｋ＠Ｖで加速した場合、注入イオンのピー
ク濃度が被膜と基板との界面にあるようにする被膜の厚
さは、ＡＩＮが３０ＯＡ、８１０２が３１２Ａ 、 ５
Ｌ３Ｎ＋が２４２人となる。それ故、このように３００
Ａ以下の薄膜を基板の表面に均一に付着させなければな
らないことから、再現性が乏しかった。
Ｎ’ｐｓ ｌＯｚ 、８１３Ｎ４等のスルー注入用被膜
を通してイオン注入を行う際に１これらの被膜では比較
的分子量が大きく、注入イオンの射影飛程（Ｒｐ）が小
さいため、その膜厚を非常に薄く制御する必要があった
。例えば、ＧａＡｓに対してｎ型となるＳｔ（硅素）イ
オンを３０ Ｋ＠Ｖで加速した場合、注入イオンのピー
ク濃度が被膜と基板との界面にあるようにする被膜の厚
さは、ＡＩＮが３０ＯＡ、８１０２が３１２Ａ 、 ５
Ｌ３Ｎ＋が２４２人となる。それ故、このように３００
Ａ以下の薄膜を基板の表面に均一に付着させなければな
らないことから、再現性が乏しかった。
また、上記ｋｌＮ−？Ｓ ｌｏｚ 、 Ｓ ｉ ３Ｎ４
等のスルー注入用材料では、ＡＩ、Ｎ、Ｏ等のｎ型とは
ならない余計な不純物原子が構成原子に含まれておシ、
注入イオンによりこれらの不純物原子が基板中にたたき
込まれてしまう（ノック・オンともいう）ため、基板の
イオン注入層の移動度の劣化およびキャリア濃度の低下
を生じるなどの問題点があった。
等のスルー注入用材料では、ＡＩ、Ｎ、Ｏ等のｎ型とは
ならない余計な不純物原子が構成原子に含まれておシ、
注入イオンによりこれらの不純物原子が基板中にたたき
込まれてしまう（ノック・オンともいう）ため、基板の
イオン注入層の移動度の劣化およびキャリア濃度の低下
を生じるなどの問題点があった。
本発明は上記のような問題点を解消するためになされた
もので、その目的はスルー注入における被膜の厚さの制
限を緩和し、かつ、得ようとする導電製と同一となる不
純物元素を被膜とすることにより、注入イオンによりス
ルー注入する被膜の構成原子が半導体中へたたき込まれ
ても、キャリア濃度や移動度を低下させることのないイ
オン注入方法を提供することにある。
もので、その目的はスルー注入における被膜の厚さの制
限を緩和し、かつ、得ようとする導電製と同一となる不
純物元素を被膜とすることにより、注入イオンによりス
ルー注入する被膜の構成原子が半導体中へたたき込まれ
ても、キャリア濃度や移動度を低下させることのないイ
オン注入方法を提供することにある。
すなわち、本発明のイオン注入方法は、半導体に対して
ｎ型またはｐ型となるべき不純物元素よ構成るスルー注
入用被膜を該半導体主表面上に形成した後、この半導体
に対し前記不純物元素と同じ導電型となる不純物元素を
前記被膜を透過して該半導体中にイオン注入することを
特徴とするものである。
ｎ型またはｐ型となるべき不純物元素よ構成るスルー注
入用被膜を該半導体主表面上に形成した後、この半導体
に対し前記不純物元素と同じ導電型となる不純物元素を
前記被膜を透過して該半導体中にイオン注入することを
特徴とするものである。
したがって、本発明においてはフルー注入用被膜として
注入イオンの射影飛程（ＲＰ）が大きなＳｔ等の不純物
元素からなる被膜を用いることにより、その被膜厚さを
厚くでき、膜厚の不均一からくる注入イオンの濃度分布
の不均一を抑制できるとともに、再現性が向上する。ま
た、前記被膜の構成元素が半導体に対して注入イオンと
同一の導電型を与える不純物元素であるため、ノックオ
ン現象を生じても、キャリア濃度および移動度の低下を
きたすことはない。
注入イオンの射影飛程（ＲＰ）が大きなＳｔ等の不純物
元素からなる被膜を用いることにより、その被膜厚さを
厚くでき、膜厚の不均一からくる注入イオンの濃度分布
の不均一を抑制できるとともに、再現性が向上する。ま
た、前記被膜の構成元素が半導体に対して注入イオンと
同一の導電型を与える不純物元素であるため、ノックオ
ン現象を生じても、キャリア濃度および移動度の低下を
きたすことはない。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。
する。
第１図は本発明によるイオン注入方法の一実施例を示す
模式的な説明図である。この実施例では、ＧａＡｓ、Ｉ
ｎＰ、ＩｎＧａＡｓＰ 等の化合物または混晶半弓体か
らなる半導体基板１１を用い、この半導体バ板１１上に
ｎ型またはｐ型となる８（、ＭＰ まえねＣＣ等の不純
物元素よりなるスルー注入用被膜１２をスパッタあるい
は蒸着法などにより形成する。
模式的な説明図である。この実施例では、ＧａＡｓ、Ｉ
ｎＰ、ＩｎＧａＡｓＰ 等の化合物または混晶半弓体か
らなる半導体基板１１を用い、この半導体バ板１１上に
ｎ型またはｐ型となる８（、ＭＰ まえねＣＣ等の不純
物元素よりなるスルー注入用被膜１２をスパッタあるい
は蒸着法などにより形成する。
そして、この被膜１２上の所望の領域にイオン注入する
ためのホトレジストなどのマスク１３をパターニングし
て形成する。しかる後、前記半導体基板１１に対しスル
ー注入用被膜１２の構成元素と同じ導電型となる不純物
元素つｔｂ注入イオン１４を、マスク１３の開孔部１３
ｍを経てその被膜１２を透過して半導体基板１２へ注入
することにより、その半導体中に注入領域１５をイオン
注入層として形成するものとなっている。
ためのホトレジストなどのマスク１３をパターニングし
て形成する。しかる後、前記半導体基板１１に対しスル
ー注入用被膜１２の構成元素と同じ導電型となる不純物
元素つｔｂ注入イオン１４を、マスク１３の開孔部１３
ｍを経てその被膜１２を透過して半導体基板１２へ注入
することにより、その半導体中に注入領域１５をイオン
注入層として形成するものとなっている。
このとき、注入するイオン１４は、ｎ型注入層を得る場
合、例えばＳｔ、Ｓ・、Ｔａ、Ｓなどを選択し、かつ被
膜１２としてはｓｉを通してスルー注入する。また、ｐ
型注入層を得る場合は、例えばＢ・、ＭＰ、Ｃなどを注
入イオン種および被膜１２としてスルー注入すればよい
。
合、例えばＳｔ、Ｓ・、Ｔａ、Ｓなどを選択し、かつ被
膜１２としてはｓｉを通してスルー注入する。また、ｐ
型注入層を得る場合は、例えばＢ・、ＭＰ、Ｃなどを注
入イオン種および被膜１２としてスルー注入すればよい
。
しかして、上記実施例の方法によると、注入エネルギー
とスルー注入用被膜厚さの関係は、例えばＳ１被膜を用
いてＳ１イオンを注入する場合、加速電圧を３ＱＫｅＶ
とすると、Ｓｌ被膜厚さとして４１３人とすることに
より、そのＳ１イオンの射影飛程っまｆｉＲｐの位置（
一番不純物濃度の濃いピーク位ｇｔ）をほぼＳＮ被膜と
半導体基板との界面に設定できることになる。したがっ
て、上記Ｒｐの位置を被膜１２と半導体基板１１との界
面に設定する場合、上述した従来例のように他の被膜材
料では、例えばＡ７Ｎ被膜が３０ＯＡ、ＳｉＯ！被膜が
３１２Ａ、５Ｌ３Ｎｉ被膜が２４０Ａの厚さであシ、本
発明方法によるＳ１被膜の方が厚さを厚くできるのは明
らかである。このため、スルー注入用被膜形成時の厚さ
の不均一に対する許容度を大きくとれるため、再現性が
向上する。
とスルー注入用被膜厚さの関係は、例えばＳ１被膜を用
いてＳ１イオンを注入する場合、加速電圧を３ＱＫｅＶ
とすると、Ｓｌ被膜厚さとして４１３人とすることに
より、そのＳ１イオンの射影飛程っまｆｉＲｐの位置（
一番不純物濃度の濃いピーク位ｇｔ）をほぼＳＮ被膜と
半導体基板との界面に設定できることになる。したがっ
て、上記Ｒｐの位置を被膜１２と半導体基板１１との界
面に設定する場合、上述した従来例のように他の被膜材
料では、例えばＡ７Ｎ被膜が３０ＯＡ、ＳｉＯ！被膜が
３１２Ａ、５Ｌ３Ｎｉ被膜が２４０Ａの厚さであシ、本
発明方法によるＳ１被膜の方が厚さを厚くできるのは明
らかである。このため、スルー注入用被膜形成時の厚さ
の不均一に対する許容度を大きくとれるため、再現性が
向上する。
第２図はＳ１イオンを３０に・Ｖで注入してＦＥＴの能
動層を形成したときの一例を示すもので、スルー注入用
被膜１２としてＳＮ被膜を４００人被着したもの（Ａ）
と被着していないもの（Ｂ）との注入濃度（キャリア濃
度）の基板中深さ方向分布の例であシ、両者のピンチオ
フ電圧Ｖｐは一定としている。
動層を形成したときの一例を示すもので、スルー注入用
被膜１２としてＳＮ被膜を４００人被着したもの（Ａ）
と被着していないもの（Ｂ）との注入濃度（キャリア濃
度）の基板中深さ方向分布の例であシ、両者のピンチオ
フ電圧Ｖｐは一定としている。
ここで、ＳｌイオンのＲｐの位置を基板表面に設定する
には、能動層の厚さａが、はぼ２ΔＲｐｖ’Σ石（ただ
し、ΔＲｐ：Ｒｐ に対する分散）で表わされる。しか
して、ＳＮ被膜を被層した場合囚と被着していない場合
（Ｂ）の能動層の厚さをそれぞれＭｌ、ｊＬ２とすると
（第３図、第４図参照）、 これらは、 ａｔ＝２ΔＲｐ＄ ・・・・・（３）轟ｚ＝Ｒｐ＋ａ
ｘ ・・ ・・ ・（４）となる。よって、
３０に＠ｖの場合、半導体基板としてのＧｈＡ＋ｓに対
して、Ｒｐは２６２Ａ、ΔＲｐは１７０人であるから、
これらの値を上記ｆ３） 、 ＋４）式に代入すると、
１１は２７１Ａ、ａｔは５３３Ａとなるｏ′）ま６、Ｓ
Ｎ被膜を施してイオン注入を行ったもの（Ａ）は、被膜
を施さないものＣＢ）に対して、能動層厚さ＆を輪にで
きることになる。なお、第３図。
には、能動層の厚さａが、はぼ２ΔＲｐｖ’Σ石（ただ
し、ΔＲｐ：Ｒｐ に対する分散）で表わされる。しか
して、ＳＮ被膜を被層した場合囚と被着していない場合
（Ｂ）の能動層の厚さをそれぞれＭｌ、ｊＬ２とすると
（第３図、第４図参照）、 これらは、 ａｔ＝２ΔＲｐ＄ ・・・・・（３）轟ｚ＝Ｒｐ＋ａ
ｘ ・・ ・・ ・（４）となる。よって、
３０に＠ｖの場合、半導体基板としてのＧｈＡ＋ｓに対
して、Ｒｐは２６２Ａ、ΔＲｐは１７０人であるから、
これらの値を上記ｆ３） 、 ＋４）式に代入すると、
１１は２７１Ａ、ａｔは５３３Ａとなるｏ′）ま６、Ｓ
Ｎ被膜を施してイオン注入を行ったもの（Ａ）は、被膜
を施さないものＣＢ）に対して、能動層厚さ＆を輪にで
きることになる。なお、第３図。
第４図中、符号２１はイオン注入による不純物濃度の分
布を概念的に示したものである。
布を概念的に示したものである。
また、同一のピンチオフ電圧を得るために、上記（２）
式からキャリア濃度を４倍としたが、ｓｉ 被膜を用い
てスルー注入した場合でも、半導体基板表面付近のキャ
リア濃度および移動度の低下は認められなかった。これ
は、ノックオン現象を生じても、同じｎ型不純物元素で
ある丸め、キャリア濃度および移動度に悪影響を及ぼさ
ないためである０ °また、イオン注入層を高！Ｉ［化したため、基板の不
純物等による電流、電圧の不均一も軽減され、ＦＥＴ
とした時の電流値のウェハ内分散が、被膜を被着しない
もの（Ｂ）で２１％あったものが、Ｓ１被膜を被着した
もの囚では５％以下に抑制することができた。
式からキャリア濃度を４倍としたが、ｓｉ 被膜を用い
てスルー注入した場合でも、半導体基板表面付近のキャ
リア濃度および移動度の低下は認められなかった。これ
は、ノックオン現象を生じても、同じｎ型不純物元素で
ある丸め、キャリア濃度および移動度に悪影響を及ぼさ
ないためである０ °また、イオン注入層を高！Ｉ［化したため、基板の不
純物等による電流、電圧の不均一も軽減され、ＦＥＴ
とした時の電流値のウェハ内分散が、被膜を被着しない
もの（Ｂ）で２１％あったものが、Ｓ１被膜を被着した
もの囚では５％以下に抑制することができた。
さらに、Ｓ１イオンをＳｔ被被膜通して注入する場合、
Ｓ１イオンが被膜中の８１をスパックしてしまうセルフ
・スパッタ収量は、例えば加速エネルギーが４５ Ｋ＠
Ｖの場合、０．０４１１１／Ｓｔイオｙと極めて小さな
値である。このため、通常用いられるイオン注入量１０
〜１０ｃｍ の範囲では、８１被膜のスルー注入の際
の厚さ変化はＩＡ以下であシ、全く問題とならないので
ある。
Ｓ１イオンが被膜中の８１をスパックしてしまうセルフ
・スパッタ収量は、例えば加速エネルギーが４５ Ｋ＠
Ｖの場合、０．０４１１１／Ｓｔイオｙと極めて小さな
値である。このため、通常用いられるイオン注入量１０
〜１０ｃｍ の範囲では、８１被膜のスルー注入の際
の厚さ変化はＩＡ以下であシ、全く問題とならないので
ある。
以上説明したように、本発明によるときは、スルー注入
用被膜として注入イオンの射影飛程（Ｒｐ）の大きなＳ
ｌ、ＭＰ等の元素よりなる被膜を用いることにより、被
膜厚さを厚くでき、膜厚の不均一からくる注入イオンの
濃度分布の不均一を抑制できるとともに、再現性が向上
する。また、前記被膜の構成元素が半導体に対して、注
入イオンと同一の導電型を与える不純物元素であるため
、ノックオン現象を生じても、キャリア濃度および移動
度の低下を生じることはない。
用被膜として注入イオンの射影飛程（Ｒｐ）の大きなＳ
ｌ、ＭＰ等の元素よりなる被膜を用いることにより、被
膜厚さを厚くでき、膜厚の不均一からくる注入イオンの
濃度分布の不均一を抑制できるとともに、再現性が向上
する。また、前記被膜の構成元素が半導体に対して、注
入イオンと同一の導電型を与える不純物元素であるため
、ノックオン現象を生じても、キャリア濃度および移動
度の低下を生じることはない。
従って、本発明によれば、スルー注入が均一性。
再現性良く行なえるため、ＦＥＴの能動層に適用すると
、厚さが薄く、高濃度の能動層を得ることができる。こ
のため、ＦＥＴのドレイン電流は、基板中不純物の悪影
響を受は難く、均一となる。
、厚さが薄く、高濃度の能動層を得ることができる。こ
のため、ＦＥＴのドレイン電流は、基板中不純物の悪影
響を受は難く、均一となる。
さらＫＳＦＥＴ の駆動能力のに値が大となシ、かつイ
オン注入量とピンチオフ電圧との関係が緩かになるため
、ピンチオフ電圧の制御性が増大する。
オン注入量とピンチオフ電圧との関係が緩かになるため
、ピンチオフ電圧の制御性が増大する。
その結果、高性能のＦＥＴを均一性、再現性良く製作で
惠るため、高速な集積回路製作が可能となる利点を奏す
る。
惠るため、高速な集積回路製作が可能となる利点を奏す
る。
＄１図は本発明によるイオン注入方法の一実施例を示す
模式的な説明図、第２図はＳｔをスルー注入用被膜とし
た場合囚と被膜を用いずにイオン注入した場合（Ｂ）と
のキャリア濃度分布を示す図、第３図は上記実施例にお
けるＳ１被膜を通してイオン注入したときの能動層の厚
さを示す概念図、第４図は被膜を用いずにイオン注入し
たときの能動層の厚さを示す概念図である。 １１・拳・・半４体基＆、１２・・・嗜スルー注入用被
膜、１３・・・・マスク）１４・・・９注入イオン、１
５・・・０注入領域（イオン注入層）０
模式的な説明図、第２図はＳｔをスルー注入用被膜とし
た場合囚と被膜を用いずにイオン注入した場合（Ｂ）と
のキャリア濃度分布を示す図、第３図は上記実施例にお
けるＳ１被膜を通してイオン注入したときの能動層の厚
さを示す概念図、第４図は被膜を用いずにイオン注入し
たときの能動層の厚さを示す概念図である。 １１・拳・・半４体基＆、１２・・・嗜スルー注入用被
膜、１３・・・・マスク）１４・・・９注入イオン、１
５・・・０注入領域（イオン注入層）０
Claims (3)
- （１）半導体に対してｎ型またはｐ型となるべき不純物
元素より成るスルー注入用被膜を該半導体主表面上に形
成した後、この半導体に対し前記不純物元素と同じ導電
型となる不純物元素を前記被膜を透過して該半導体中に
イオン注入することを特徴とするイオン注入方法。 - （２）半導体主表面に薄いチャネル層や高濃度層を形成
するようにスルー注入用被膜の膜厚をイオン注入する不
純物元素の射影飛程と同程度にすることを特徴とする特
許請求の範囲第１項記載のイオン注入方法。 - （３）半導体は化合物半導体とし、スルー注入用被膜お
よびイオン注入用の不純物元素を硅素としたことを特徴
とする特許請求の範囲第１項または第２項記載のイオン
注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25071986A JPS63107018A (ja) | 1986-10-23 | 1986-10-23 | イオン注入方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25071986A JPS63107018A (ja) | 1986-10-23 | 1986-10-23 | イオン注入方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63107018A true JPS63107018A (ja) | 1988-05-12 |
Family
ID=17212033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25071986A Pending JPS63107018A (ja) | 1986-10-23 | 1986-10-23 | イオン注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63107018A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282974B1 (en) | 1996-03-12 | 2001-09-04 | Fujikiko Kabushiki Kaisha | Operating apparatus for automatic transmission |
| JP2012104801A (ja) * | 2010-11-12 | 2012-05-31 | Jiaotong Univ | ＧａＮベースの薄膜トランジスタの製造方法 |
-
1986
- 1986-10-23 JP JP25071986A patent/JPS63107018A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6282974B1 (en) | 1996-03-12 | 2001-09-04 | Fujikiko Kabushiki Kaisha | Operating apparatus for automatic transmission |
| JP2012104801A (ja) * | 2010-11-12 | 2012-05-31 | Jiaotong Univ | ＧａＮベースの薄膜トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3251889B2 (ja) | 中間ギャップ作業関数タングステン・ゲートの製造方法 | |
| EP0171111A2 (en) | Process to superpose two positive photoresist layers | |
| US4559693A (en) | Process for fabricating field effect transistors | |
| JPH0475351A (ja) | 化合物半導体装置の製造方法 | |
| Ray et al. | Plasma oxide FET devices | |
| JPS63107018A (ja) | イオン注入方法 | |
| US3936321A (en) | Method of making a compound semiconductor layer of high resistivity | |
| US3345216A (en) | Method of controlling channel formation | |
| JPS60113472A (ja) | 半導体装置の製造方法 | |
| US5250453A (en) | Production method of a semiconductor device | |
| JPS59119870A (ja) | 半導体装置の製造方法 | |
| JP2712433B2 (ja) | 逆スタガード型薄膜トランジスタの製造方法 | |
| US4694563A (en) | Process for making Schottky-barrier gate FET | |
| JPS5730368A (en) | Tunnel fet | |
| JPH0311626A (ja) | 半導体装置の製造方法 | |
| JPH0260060B2 (ja) | ||
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH03101220A (ja) | 半導体装置の製造方法 | |
| JP3103693B2 (ja) | 半導体装置の製造方法 | |
| JPS6197974A (ja) | 半導体装置の製造方法 | |
| JP2726730B2 (ja) | 電界効果トランジスタの製法 | |
| JPS63244842A (ja) | 化合物半導体へのイオン注入方法 | |
| JPS6190470A (ja) | 化合物半導体装置の製造方法 | |
| JPH03231456A (ja) | 半導体装置の製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 |