TW425699B - Semiconductor device and its fabrication method - Google Patents

Semiconductor device and its fabrication method Download PDF

Info

Publication number
TW425699B
TW425699B TW087104357A TW87104357A TW425699B TW 425699 B TW425699 B TW 425699B TW 087104357 A TW087104357 A TW 087104357A TW 87104357 A TW87104357 A TW 87104357A TW 425699 B TW425699 B TW 425699B
Authority
TW
Taiwan
Prior art keywords
layer
silicon
contact hole
forming
semiconductor device
Prior art date
Application number
TW087104357A
Other languages
English (en)
Inventor
Jiro Ida
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW425699B publication Critical patent/TW425699B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/978—Semiconductor device manufacturing: process forming tapered edges on substrate or adjacent layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

425699 2879PIF.DOC/002 ΑΊ B7 經濟部中央標準局員工消費合作社印製 五、發明説明（I ) 本發明是有關於一種應用於，動態隨機存取記憶體 (Dynamic Random Access Memory, DRAM)的半導體元件及 其製造方法。 近年來，爲了達到其目的，小尺寸與高積集度的半導 體元件不斷的被發展，同時特殊的元件要件，例如導線 (Wi「ing)等，也被做的更加精細。因應這種趨勢，當形成 比如接觸洞(Contact Hole)時，因爲結構變的精細，要確保 接觸洞與下層電極(一個導電部分)間，在對準上有足夠的 容許度(Allowance)是不可能的。因此，通常會在接觸洞形 成後，採用自動對準（Self-Alignment)的方法，或是形成一 個大的開口，在此接觸洞的側壁上形成一層絕緣層，藉由 縮小接觸洞而得到對準的容許度。 此外，在作爲動態隨機存取記憶體的半導體元件中， 爲配合精細結構而縮小單元（Cell)的面積，如第3(g)圖所 示。圖中利用所謂的柱狀(Cylinder)下電極結構，形成具有 足夠表面積的直立電容器電極。 爲了形成柱狀電極結構，如第3(a)圖所示，在一層內 層絕緣層 1(lnter-Layer Insulating Layer)的開q 中，形成一 個接觸洞2 ;並接著將多晶矽3沈積於接觸洞2中，以便 將接觸洞2塡滿多晶矽3,其中參考標號8表示閘極電極。 之後，回蝕多晶矽3，以形成如第3(b)圖所示之結果，只 有嵌入接觸洞2內的多晶矽3a被保留下來。接著，將氧 化矽層沈積在整個表面，進一步的定義(Patterning)使其形 成一個凹陷的部分4，用以形成一柱狀體，如第3(c)圖所 4 (請先閲讀背面之注意事項再填寫本頁〕 装. 訂 本紙張尺度適用中國國家標準（CNS ) A4規格U10X2?7公釐） 425699 2 8 7 9PIF. DOC/Ο 0 2 A7 B7 五、發明説明（之）
不Q 之後，如第3(d)圖所示，將多晶矽5沈積在整個表面， 並接著沈積一層氧化矽層於其上。然後，回蝕此氧化矽層， 使其僅塡入凹陷的部分4，如第3(e)圖所示。 接著，利用回蝕移除部分的多晶矽5，藉以形成一個 底部柱狀的多晶矽5a，如第3(f)圖所示。之後，留在凹陷 部分4的氧化砂層6，以及形成凹陷部分4的氧化層均被 鈾刻移除掉，藉以得到一個柱狀電極結構，如第3(g)圖所 示，換句話說就是，一個柱狀電容器的下電極結構。 附帶一提，透過此柱狀電極結構’形成側壁7是爲了 進一步的縮小接觸洞2,側壁7 —般都包含即使在微小的 開口中，也有很好覆蓋性的氮化矽層。 如第3(h)圖所示，在使用氮化矽層作爲側壁7的例子 中，假若發生了接觸窗的偏差（Deviation)，接觸窗仍會沿 著側壁7，與閘極電極8和場邊界(Field Edge)直接接觸(未 顯示h因此，因氮化矽層中的應力、在此層中的氫、以 及界面層次等，或是接合漏電流(Leakage Cu「「e叫的增加， 均會使電晶體特性變動的問題變的麻煩° 經濟部中央標準局員工消費合作社印黎 ----- tt f^n nn n^i ^^^1 nn —--9J (請先町讀背面之注意事項再填寫本頁) 此外，在具有柱狀電容器結構的動態隨機存取記憶體 裡，嵌入接觸洞2的多晶矽3a，與組成一部份柱狀部分的 多晶矽5a係分別被形成，故在此會有極微小的中斷。因 此，有可能在柱狀電極結構中，形成柱狀電容器之下電極 的多晶矽5a，會由與嵌入接觸洞2的多晶矽3a接觸的部 分剝落(Exfoliated)，例如發生在淸洗與旋轉乾燥(Spin-Dry) 5 本紙張尺度適财關家標率（CNS) A4規格（2ωχ297公楚） 經濟部中央標準局負工消費合作社印製 425699 2879PIF.DOC/002 A7 —__B7_ 五、發明説明（？） 的製程中。 另外，柱狀電極結構的製造方法，有一缺點需要被改 善，就是此製造方法較複雜，比如要進行兩次多晶矽的沈 積。 因此’本發明的主要目的就是，在上述的情況下，提 出一種半導體元件及其製造方法，藉以避免爲了防止對準 有偏差時，使用氮化矽層作爲側壁，形成於與閘極接觸的 接觸洞中的製程帶來的不方便，使其能夠進一步的達到精 細結構；並且提出一種半導體元件及其製造方法，藉以簡 化製作過程，並可防止柱狀電容器的下電極，在接觸洞內 接觸時產生剝落的情況發生。 爲達本發明的上述目的，根據本發明的第一方面，提 出一種半導體元件，包括在一內層絕緣層上形成一個接觸 洞，沿著接觸洞內側的表面形成一個側壁。其底部係由一 層氧化矽層，或是氮氧化矽層組成；而且在氧化矽層或氮 氧化矽層的上方部分由氮化矽層形成。 根據此半導體元件，側壁的底部係由氧化矽層或氮氧 化砂層組成。側壁底部由氧化砂層或氮氧化砂層組成，而 與閘極電極接觸的部分係由氧化矽層或氮氧化矽層組成。 因此，即使側壁與閘極電極直接接觸的話，存在氧化矽層 或氮氧化矽層上方部分的氮化矽層，也不會與閘極電極直 接接觸。 根據本發明的第二方面，提出一種半導體元件的製造 方法，包括在矽基底上的內層絕綠層中，形成一個接觸洞， 6 本紙張尺度適财關( CNS ) A4^· ( 2IGX 297公釐)" ---------士一衣------，訂------,i (請先閱讀背面之注意事項再填寫本頁) 425699 2 8 7 9 PIF . DOC /〇 0 2 A7 _B7 五、發明説明（¥ ) 此接觸洞與矽基底相連接。接著形成一層氧化矽層或是氮 氧化矽層，於矽基底向內面向接觸洞的表面上。之後，形 成一層氮化矽層覆蓋在整個矽基底的表面上。在氮化矽層 上進行一道非等向性蝕刻製程，並在接觸洞內的矽基底表 面之氮化矽層或氮氧化矽層上，進行非等向性蝕刻，藉以 在接觸洞內形成一個由氮化矽層與氧化矽層，或與氮氧化 砂層組成的側壁。 根據此製造方法，氧化矽層或氮氧化矽層，係形成於 向內面向接觸洞的矽基底表面上。此外，在形成氮化矽層 覆蓋整個表面以後，由氮化矽層與氧化矽層，或與氮氧化 矽層組成的側壁，係透過對氮化矽層以及對氧化矽層或對 氮氧化矽層，進行非等向性蝕刻步驟形成於接觸洞內。因 此，即使接觸窗的偏差產生，使閘極電極向內暴露於接觸 洞中，因爲在氧化砂層或氮氧化砂層形成於接觸洞後，氮 化矽層接著形成於其中，所以消除了具有氮化矽層於側壁 的接觸洞，直接與閘極電極接觸的可能性。 根據本發明的第三方面’提出一種應用於具有柱狀電 容器之動態隨機存取記憶體的半導體元件。接觸部分係嵌 入一個接觸洞中，透過此接觸洞’柱狀電容器的下電極與 矽基底的導電部分相連接’接觸部分將下電極與導電部分 做電性連接；接觸部分與柱狀電容器的下電極係完整連續 的形成。 根據此半導體元件’在接觸洞的接觸部分’以及柱狀 電容器的下電極係完整連續的形成，因此，當比如在旋轉 7 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央梯準局舅工消費合作社印策 425639 2879PIF .DOC/ 0 02 A 7 ____ B7 五、發明説明（（） v / 淸洗步驟中，可防止下電極在接觸洞處產生剝落. 根據本發明的第四方面，提出一種半導體元件的製造 方法’製造此具有柱狀電容器之動態隨機存取記憶體的半 導體元件，包括形成位於矽基底上之內層絕緣層中，連接 矽基底導電部分的接觸洞。接著在內層絕緣層上，接觸洞 中形成〜上層（Uppe「Layer)，其中上層材質並不嵌進接觸 洞內。之後，在接觸洞的開口（Aperture)面向外的情況下’ 藉蝕刻上層形成一個具有開口的凹陷(Recessed)部分，此凹 陷部分的開口大於接觸洞的開口。移除在接觸洞中的上 層’並於其後形成一層導電層，使導電層嵌入接觸洞內， 與覆蓋凹陷部分之內表面。 根據此製造方法，凹陷部分會形成於接觸洞的開口朝 外的時候，而後導電層係形成嵌進接觸洞中，與覆蓋凹陷 部分之內表面。因爲進行蝕刻步驟，所以會留下一部份覆 蓋住導電層凹陷部分之內表面，藉以使得凹陷部分之內表 面的該部分，可以作爲柱狀電容器的下電極。在此範例中， 下電極與接觸窗（Contact)係由嵌進接觸洞的導電層同時形 成。 此外，依據此製造方法，嵌入接觸洞與凹陷部分的導 電層，係由單一步驟完成。因此，欲形成下電極與接觸窗， 利用回蝕刻法（Etch-Back)的單一微影步驟就夠了，故此製 造方法較習知方法簡易許多。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂， 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 8 本紙張尺度適用中國國( CNS ) A4規格（210X297公釐) "~ — ---------4------訂------β (請先S：讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 425699 2 8 7 9PIF.DOC/〇 〇2 A7 B7 五、發明説明（b ) 下： 圖式之簡單說明： 第1(a)圖至第1(d)圖係依照本發明第一種半導體元件 的實施例之繪示圖；第1(a)圖至第1(c)圖係說明主要部分 製造方法的部分區域繪示圖；第1(d)圖繪示係說明主要部 分之操作與結果之部分區域繪示圖； 第2(a)圖至第2⑴圖繪示係依照本發明之第二種半導 體元件的實施例與其製造方法之繪示圖； 第3(a)圖至第3(h)圖繪示爲說明習知的—種半導體元 件的圖；第3(a)圖至第3(g)圖繪示其製造方法的部分區域 繪示圖；第3(h)圖繪示係說明主要部分之部分區域繪示®， 顯示出習知存在的問題。 實施例 本發明將於其下逐一說明。 第1(c)圖係爲本發明之第一種半導體元件實施例的繪 示圖。請參照第1(c)圖，標號1〇表示一個具有柱狀電容器 結構的半導體元件(動態隨機存取記憶體），在此半導體元 件10中，閘極電極12係形成於矽基底11上。此外，在 閘極電極12上，覆蓋形成一層由氧化砂層組成的內層絕 緣層13，並依序形成一層氮化矽層14。與矽基底11的導 電部分(未顯示)相連接的接觸洞15 ’係形成於氮化矽層14 與內層絕緣層13中；側壁16係因此沿著內壁的表面形成 於接觸洞15中。 側壁16包括由一層薄的氧化砂層組成的底部16a，以 9 本紙張尺度逍用中國國家標準（CNS ) A4規格（2I0X297公釐） ^^1 m^l I 1· i ^^^1 n^i ^^^1 ^^^1 T* "、-° (請先化讀背面之注意事頊再填舄本頁〕 經濟部中央標準局員工消費合作社印製 425699 2879PIF.DOC/002 A7 __B7 五、發明説明（^ ) 及側壁16的上方部分16b，也就是說側壁16的絕大部分 係由一層氮化矽層構成。因此，爲了形成側壁16，接觸洞 15的容量（內徑）會被大幅縮小。大部分的側壁係由表現高 度覆蓋性的氮化矽層組成，故因此接觸洞15的內側表面 可以確定完全被側壁16覆蓋住。 此外，由多晶矽組成的接觸窗17，係嵌進接觸洞15 內的側壁16。接著，柱狀電容器的下電極18係形成於氮 化矽層14上，且與接觸窗17相連接。 接下來係說明具有柱狀電極結構之半導體元件10的製 造方法ΰ 首先，以習知技藝，在矽基底11的表面上形成閘極氧 化層(未顯示），以及閘極電極12 ;並進一步的以化學氣相 沈積法，沈積一層厚度約爲1μπι的氧化矽層，覆蓋於閘極 電極12上，藉以形成內層絕緣層13。然後，以電漿化學 氣相沈積法等，將一層厚度約爲1〇〇nm的氮化矽層14，沈 積於內層絕緣層13上。 接著，具有開口的氮化矽層14與內層絕緣層13，係 藉習知的微影/蝕刻技術形成，因此如第1(a)圖所示，形成 具有開口直徑約爲〇.3μηπ的接觸洞。 之後，在800°C下利用熱氧化法(Thermal Oxidation)， 進行約30分鐘，形成一層厚度約爲的氧化矽層19， 於接觸洞15的底部，也就是形成於接觸洞15內矽基底11 的表面上。於此，氧化矽層19利用熱氧化法形成，藉以 使得氧化矽層19，只選擇性的成長在接觸洞15內，而不 ---------t衣------11------ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公楚） 經濟部中央標準局員工消费合作社印簟 425699 2879PIFDOC/002 A7 ______B7___ 五、發明説明（f ) 會氧化覆蓋在矽基底11上之內層絕緣層13與氮化矽層14 上，即不會在不必要的區域形成氧化矽層。 接著，利用低壓化學氣相沈積法，或是電漿化學氣相 沈積法等，沈積一層厚度約1〇〇nm的氮化矽層，覆蓋於整 個表面上。然後，在此氮化矽層形成時，同時或連續的對 此氮化矽層與先前形成的氧化矽層，進行非等向性蝕刻， 形成由氮化矽層組成的上方部分16a，以及氧化矽層組成 的底部16b，藉以得到側壁16。 之後，利用與習知如第3(a)圖至第3(h)圖所示相同的 方式，將具摻質的多晶矽組成的接觸窗17，嵌進接觸洞15 中，並進一步的利用具摻質的多晶矽，形成柱狀電容器的 下電極18，藉以獲得如第1(c)圖所示的柱狀電極結構。 在這樣的半導體元件10中，側壁16的底部16a係由 氧化矽層組成，因此即使在製作過程中產生接觸偏差，產 生如第1(d)圖中所示的結果，側壁16直接與閘極電極12 接觸，氧化矽層上的氮化矽層，也不會與閘極電極等直接 接觸，因爲閘極電極12的接觸部分之底部16a，係由氧化 矽層組成。因此，因爲氮化矽層的應力，氫存在於氮化矽 層間，以及存在於接合面等，與接合漏電流(Junction Leak Cur「ent)增加，而使得半導體元件1〇的電晶體特性產生變 動的問題就可被避免。 此外，根據上述的方法，即使接觸偏差發生，足夠使 閘極電極12暴露於接觸洞15內’氮化矽層係於氧化矽層 19形成於接觸洞15後形成，藉此可消除側壁16的氮化矽 ---------^------.tT------^ (請I閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 425699 2879PIF.DOC/002 A7 _B7 五、發明说明（·？） 層與閘極電極12直接接觸的可能性=如上所述，可以避 免因半導體元件1〇的電晶體特性的變動，以及接合漏電 流增加的問題。 需注意的是在本實施例中，組成側壁16底部16a的氧 化矽層’係利用熱氧化法形成。本發明並不限定使用此方 法，尙可採用比如以低壓化學氣相沈積法，形成氧化矽層。 在此範例中’以低壓化學氣相沈積法，形成的氧化矽層有 很好的覆蓋性；因此，即使閘極電極12在接觸洞15中暴 露出來，也可以確定會被氧化砂層覆蓋。 再者，在本實施例中，側壁16的底部16a係由氧化矽 層形成，但或許可以用氮化矽層取代。 第2⑴圖係爲本發明之第二種半導體元件實施例的繪 示圖。請參照第2⑴圖，標號20表示一個具有柱狀電容器 結構的半導體元件(動態隨機存取記憶體），在此半導體元 件20中，閘極電極22係形成於矽基底21上’與第1(c)圖 中繪示的半導體元件1〇相同。此外，由鶬化矽層構成的 內層絕緣層23 ’係形成覆蓋在閘極電極22上’且一層氮 化矽層24依序形成於其上。與矽基底21的導電部分(未顯 示)相連接的接觸洞25，係形成於氮化砂層24與內層絕緣 層23中。由氮化矽層組成的側壁26，由此沿著內壁表面 形成於接觸洞25中。 具摻質的多晶矽組成的接觸窗27，形成嵌進接觸洞25 中的側壁26。在此接觸窗27上，形成由鼻有摻質的多晶 矽組成的柱狀電容器下電極28。因此，下钂極28係與接 本紙張尺度適用中國國家標準（CNS)A4規格（210X297公楚） ---------^------1T------J (讀先·聞讀背面之注意事項再填寫本頁) 4 25 6 9 9 2879PIF.DOC/002 A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（β ) 觸窗27完整連續的形成於氮化矽層24上。 接下來係說明具有柱狀電極結構之半導體元件20的製 造方法13 首先，以習知技藝，在矽基底21的表面上形成閘極氧 化層(未顯示），以及閘極電極22 ;並進一步的以化學氣相 沈積法，沈積一層厚度約爲1μηπ的氧化矽層，覆蓋於閘極 電極22上，藉以形成內層絕緣層23。然後，以電漿化學 氣相沈積法等，將一層厚度約爲1〇〇nm的氮化矽層24，沈 積於內層絕緣層23上。在此附帶提及在之後，當利用蝕 刻法移除氧化矽層的上層時，氮化矽層24可提供一蝕刻 阻擋的功用。 接著，具有開口的氮化矽層24與內層絕緣層23，係 藉習知的微影/蝕刻技術形成接觸洞25。 之後，利用低壓化學氣相沈積法，或是電漿化學氣相 沈積法等，沈積一層厚度約1〇〇nm的氮化矽層，覆蓋於整 個表面上。然後，對此氮化矽層進行非等向性鈾刻步驟， 藉以在接觸窗口 25內，形成由氮化矽層組成的側壁26。 接著，如第2(a)圖所示，由厚度約50nm的氧化矽層組 成的上層26，係利用化學氣相沈積法覆蓋在矽基底21的 整個表面上，且不會嵌進接觸洞內。在此，爲了避免上層 29進入接觸洞25的內部，化學氣相沈積的狀態，比如以 矽甲烷(SiH4)作爲起始氣體，另外磷摻雜的重量百分比約 爲卜14%左右。換句話說，假如在上述的情況下，形成摻 雜有磷的氧化矽層，氧化矽層的覆蓋能力會降低，且如第 ^^1 ^^1 I t ^^^1 ^^1 1 ^11 (請先M'讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公釐） 經濟部中央梯準局貝工消費合作社印製 425699 2879PIF.DOC/002 A7 B7 五、發明説明（II ) 2(a)圖中所標示的A，氧化矽層(上層29)在此處被限制進 入。該注意的是，爲什麼磷摻雜的量要設定在上述範圍內， 理由是假使設定在上述範圍內’沈積速率可調整至與氣相 反應（Vapor Reaction)接近’覆蓋能力可能因此降低。 接著，利用微影與蝕刻步驟，形成具有開口的上層29， 且如第2(b)圖所示，形成開口大於接觸洞25的開口的凹 陷部分30。此外，沈積於接觸洞25內的上層29係利用蝕 刻法移除，其中接觸洞25內的側壁26提供了一個蝕刻阻 擋的作用，藉以使得接觸洞25的開口，面對凹陷部分30 的外側。 之後，利用低壓化學氣相沈積法等，將具有摻質的多 晶矽沈積在整個矽基底21的表面上，厚度約爲50nm。另 外，如第2(c)圖所示，導電層31係形成嵌入接觸洞25中’ 並覆蓋在凹陷部分30的內表面。導電層因此形成嵌入接 觸洞25中，藉以使得由導電層31組成的接觸窗形成於接 觸洞25中。要注意的是，側壁26由氮化矽層形成，因此 在形成上述的多晶矽層之前，矽基底21的上層區域’可 以利用氫氟酸（Hyckoflu〇「ic)等加以淸洗，而不會改變接觸 洞25的輪廓。當進行淸洗時，矽基底21的導電部分(未顯 示)可與接觸窗27相連接，具有良好的接觸特性。 接著，利用化學氣相沈積法，形成氧化矽層形成於石夕 基底21的整個表面，並進一步的進行回蝕刻步驟，藉以 使氧化矽層32如第2(d)圖所示，僅留在凹陷部分31中’ 而導電層31在其他區域則是暴露出來的。 14 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ---------來------------ (請JL閱讀背面之注意事項再填寫本頁) 4 2 5 G 9 9 2879PIF.DOC/002 A7 B7 將上層29與氧化矽層32 形成電極與導電等（未顯 在接觸洞25內的接觸窗 五、發明说明（H) 之後，暴露出的導電層31被回蝕’因而移除在上層29 上的導電層31，如第2(e)圖中所示’柱狀電容器的下電極 28，係藉以沿著凹陷部分30的內表面形成。 此後，以氮化矽層24作爲一蝕刻阻擋’利用氫氟酸進 行濕蝕刻，並且如第2(f)圖所示 移除。而且，續以習知的技藝 示），以完成半導體元件20。 在這樣的半導體元件20中 27，以及柱狀電容器的下電極28係藉由單一的多晶矽沈 積步驟同時形成；因此可避免在進行比如淸洗與旋轉乾燥 步驟時，下電極28會由接觸窗27剝落的情形發生。作爲 一必然的考量，在接觸窗27與下電極28間的接觸特性必 須非常的適合。 此外’根據上述的方法’接觸窗27與柱狀電容器的下 電極28，可以容易的完整連續形成’此外嵌入接觸洞25 以及凹陷部份30中的導電層31 ’係利用同一製程完成。 因此，欲形成接觸窗27，可以利用回蝕刻法等爲基礎的單 一定義（Patterning)製程即可完成。而且’此製造方法較習 知技藝簡易許多。 需注意的是，上述實施例中由氮化矽層組成的側壁 26 ’如第l(a)圖至第1(d)圖所述的例子，側壁26的底部可 能以氧化矽層，或是氮氧化矽層組成，或者選擇性的將組 成側壁的氧化矽層，以氮化矽層替換。於此’假如側壁26 由氧化矽層替換成氮化矽層，如第2(b)圖所示，凹陷部份 --m - I I ·1 1 iid -I HI I— ^11 TV ,T (請t閱讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消贽合作社印製 ( CNS ) AAm- ( 21〇X297^t 425699 2 8 7 9PIP.DOC/0 02 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（θ) 30係透過蝕刻上層29形成；接著上層29更進一步的被蝕 刻去除，如第2⑴圖所示。在上述製程後，適合利用乾触 刻法進行淸潔與蝕刻的製程，以得到良好品質的下電極 28 ° 如上所述，根據本發明的形成的半導體元件包括，由 氧化砂層或氮氧化砂層組成的側壁底部，以及即使在製作 過程中產生接觸偏差，側壁直接與閘極電極等接觸，在氧 化矽層或氮氧化矽層上部份的氮化矽層，也不會與閘極電 極直接接觸，因爲與閘極電極接觸的部份，係以氧化矽層 或氮氧化矽層形成。因此，因爲氮化矽層的應力，氫存在 於氮化矽層間，以及存在於接合面等，或因爲接合漏電流 增加，而使得半導體元件10的電晶體特性產生變動的問 題就可被避免。 此外’本發明提供的半導體元件之製造方法，包括在 面對接觸洞內部的矽基底表面上，形成氧化矽層或氮氧化 砍層；形成氮化砍層覆蓋在整個表面上；以及，接著在氮 化矽層與氧化矽層或氮氧化矽層上，進行非等向性触刻步 驟，於接觸洞中形成由氮化矽層，與氧化矽層或氮化矽層 組成的側壁。因此’即使接觸偏差發生，足夠使閘極電極 暴路於接觸洞內’氮化砍層係形成於氧化砂層，或氮氧化 矽層形成於接觸洞後，可藉此消除側壁16的氮化砂層與 閘極電極12直接接觸的可能性。如上所述，可以避免因 半導體元件10的電晶體特性的變動，以及接合漏電流增 加的問題。 I ^^1 ^^1 m m ^^^1 I M^n (請先，閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國囷家標準（CNS ) A4规格（210X297公釐） 425699 2879PIF,DOC/002 A7 B7 ___ 五、發明説明（β ) 此外，本發明所提出的半導體元件的製造，係在接 觸洞向外的開口中形成凹陷部份；並接著將導電層形成 嵌入接觸洞中，並覆蓋凹陷部份的內表面；導電層的形 成方法係覆蓋導電層內的凹陷部份之內表面。而且’進 行蝕刻步驟，以使覆蓋在導電層凹陷部份的內表面之部 分被留下來，藉以使得覆蓋在導電層凹陷部份的內表面 之部分，用以作爲柱狀電容器的下電極。因此，下電極 以及由嵌入接觸洞中的導電層組成的接觸窗，可同時被 形成。 此外，透過這些製造方法，嵌入接觸洞以及凹陷部 份的導電層，可利用一個製程完成。因此，欲形成下電 極與接觸窗，利用蝕刻法等進行的單一定義製程就足夠 了。故製造方法比習知技藝簡易許多，因此製作成本也 可被縮減。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 1- i n HI. I » ml ί— T* ，-0 (請么閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X29?公釐）

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 • 4 2 5 6 9 9 A8 2a79PXF.D〇C/002 g DS 六、申請專利範圍 1. 一種半導體元件，包括： 一內層絕緣層設置於一砂基底上； 一接觸洞沿著該內層絕緣層之厚度方向掀開；以及 一側壁沿著該接觸洞之內側表面，且包括其底部設於 該矽基底上，由一氧化矽層或一氮氧化矽層組成，及其上 方部分設於該底部上，由一氮化砍層組成。 2. —種半導體元件的製造方法，包括： 形成一接觸洞於一矽基底上之一內層絕緣層內，該接 觸洞連接至該矽基底； 形成一氧化矽層或一氮氧化矽層於該矽基底向內面對 該接觸洞之一表面上； 形成一氮化矽層覆蓋於該矽基底之整個表面；以及 進行一非等向性蝕刻步驟於該氮化矽層上，進行該非 等向性蝕刻步驟於該接觸洞內的該基底之表面上的該氧化 矽層或該氮氧化矽層，且藉以在該接觸洞中形成1@_化 矽層與一氧化矽層，或與一氮氧化矽層組成的一側lig 3. 如申請專利範圍第2項所述之半導體元件的方 法，其中形成該氧化矽層或該氮氧化矽層，包括以 化法形成一氧化矽層之步驟。 4. 一種動態隨機存取記憶體元件，包括： 一柱狀電容器，包括一下電極； 一砂基底； 一內層絕緣層，設於該下電極與該矽基底之間；以及 一接觸部分，係嵌入一接觸洞中，且與該下電極同時 18 (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標率局員工消費合作社印製 p 425699 2879PIF.DOC/002 β8 C8 D8 六、申請專利範圍 形成，透過該接觸部分，該矽基底之一導電部分與該內層 絕緣層中的該下電極相連接。 5. —種具有柱狀電容器的動態隨機存取記憶體之半導 體元件的製造方法，包括： 形成一接觸洞於一矽基底上之一內層絕緣層中，連接 至該矽基底之一導電部分； 形成一上層於該接觸洞內之該內層絕緣層上，藉以使 一導電材料不會嵌進； 透過鈾刻該上層，其中該接觸洞之一開口向外，藉以 形成具有一開口之一凹陷部分，該凹陷部分之該開口大於 該接觸洞之該開口； 移除該接觸洞中之該上層；以及 將導電材料嵌進該接觸洞中，並在該導電材料嵌入時， 形成一導電層覆蓋該凹陷部分之內表面。 6. 如申請專利範圍第5項所述之半導體元件的製造方 法，更進一步的包括： 利用連續沈積一氧化矽層與一氮化矽層，形成該內層 絕緣層；以及 於形成該接觸洞後，及形成該上層前，沿著該接觸洞 之一內側表面形成一側壁。 7. 如申請專利範圍第6項所述之半導體元件的製造方 法，其中該側壁係由一氮化矽層組成。 8. 如申請專利範圍第5、第6或第7項所述之半導體元 件的製造方法，其中該上層係由以矽甲烷系列爲一主要成 分，將磷摻雜進一氧化矽層所組成。 (請先閱讀背面之注意事項再填寫本頁) •裝 線 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐）
TW087104357A 1997-06-26 1998-03-24 Semiconductor device and its fabrication method TW425699B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17000197A JP3350638B2 (ja) 1997-06-26 1997-06-26 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
TW425699B true TW425699B (en) 2001-03-11

Family

ID=15896759

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104357A TW425699B (en) 1997-06-26 1998-03-24 Semiconductor device and its fabrication method

Country Status (4)

Country Link
US (1) US6171902B1 (zh)
JP (1) JP3350638B2 (zh)
KR (1) KR100466750B1 (zh)
TW (1) TW425699B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382844B2 (ja) 1998-04-07 2003-03-04 日本電気株式会社 半導体装置の製造方法
KR100640563B1 (ko) * 1999-11-13 2006-10-31 삼성전자주식회사 콘케이브 구조의 캐패시터를 가지는 반도체 소자 및 그제조방법
KR100411304B1 (ko) * 2001-06-30 2003-12-18 주식회사 하이닉스반도체 동기식 디램 소자의 제조방법
US6703272B2 (en) 2002-06-21 2004-03-09 Micron Technology, Inc. Methods of forming spaced conductive regions, and methods of forming capacitor constructions
KR100634251B1 (ko) * 2005-06-13 2006-10-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR100689680B1 (ko) * 2005-06-16 2007-03-08 삼성전자주식회사 반도체 구조물의 처리 방법 및 이를 이용한 반도체커패시터의 제조 방법
KR100666390B1 (ko) * 2005-06-20 2007-01-09 삼성전자주식회사 패턴 제조 방법 및 이를 이용한 반도체 커패시터의 제조방법
KR100655788B1 (ko) * 2005-06-30 2006-12-08 삼성전자주식회사 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
JP4550685B2 (ja) * 2005-08-08 2010-09-22 シャープ株式会社 半導体装置の製造方法
KR100659391B1 (ko) * 2005-08-20 2006-12-19 삼성전자주식회사 공중합체, 버퍼막용 고분자 수지 조성물, 이를 이용한 패턴형성 방법 및 이를 이용한 커패시터 제조 방법
KR100688570B1 (ko) * 2005-08-31 2007-03-02 삼성전자주식회사 식각 마스크 패턴 형성용 코팅 조성물 및 이를 이용한반도체 소자의 미세 패턴 형성 방법
KR100655691B1 (ko) * 2005-09-21 2006-12-08 삼성전자주식회사 커패시터 및 이의 제조 방법.
JP6033130B2 (ja) * 2013-03-13 2016-11-30 新光電気工業株式会社 プローブガイド板及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2528731B2 (ja) * 1990-01-26 1996-08-28 三菱電機株式会社 半導体記憶装置およびその製造方法
KR100292851B1 (ko) * 1991-09-27 2001-09-17 스콧 티. 마이쿠엔 높은얼리전압,고주파성능및고항복전압특성을구비한상보형바이폴라트랜지스터및그제조방법
US5330930A (en) * 1992-12-31 1994-07-19 Chartered Semiconductor Manufacturing Pte Ltd. Formation of vertical polysilicon resistor having a nitride sidewall for small static RAM cell
US5635423A (en) * 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP2770789B2 (ja) * 1995-05-22 1998-07-02 日本電気株式会社 半導体記憶装置の製造方法
JP2842328B2 (ja) * 1995-08-18 1999-01-06 日本電気株式会社 半導体装置の製造方法
US5631484A (en) * 1995-12-26 1997-05-20 Motorola, Inc. Method of manufacturing a semiconductor device and termination structure
US5567640A (en) * 1996-01-11 1996-10-22 Vanguard International Semiconductor Corporation Method for fabricating T-shaped capacitors in DRAM cells
US5914279A (en) * 1996-04-26 1999-06-22 Texas Instruments Incorporated Silicon nitride sidewall and top surface layer separating conductors
US5811331A (en) * 1996-09-24 1998-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Formation of a stacked cylindrical capacitor module in the DRAM technology
US5780339A (en) * 1997-05-02 1998-07-14 Vanguard International Semiconductor Corporation Method for fabricating a semiconductor memory cell in a DRAM
US5915189A (en) * 1997-08-22 1999-06-22 Samsung Electronics Co., Ltd. Manufacturing method for semiconductor memory device having a storage node with surface irregularities
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US5956587A (en) * 1998-02-17 1999-09-21 Vanguard International Semiconductor Corporation Method for crown type capacitor in dynamic random access memory
US5854119A (en) * 1998-04-13 1998-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Robust method of forming a cylinder capacitor for DRAM circuits
US6015733A (en) * 1998-08-13 2000-01-18 Taiwan Semiconductor Manufacturing Company Process to form a crown capacitor structure for a dynamic random access memory cell

Also Published As

Publication number Publication date
KR19990007329A (ko) 1999-01-25
JP3350638B2 (ja) 2002-11-25
JPH1117142A (ja) 1999-01-22
US6171902B1 (en) 2001-01-09
KR100466750B1 (ko) 2005-07-21

Similar Documents

Publication Publication Date Title
KR100226591B1 (ko) 다이나믹 랜덤 액세스 메모리(dram)셀용의 트렌치캐패시터 및 그 제조방법과 트렌치캐태시터를 갖춘 다이나믹 랜덤에세스 메모리셀의 제조방법
US6495411B1 (en) Technique to improve deep trench capacitance by increasing surface thereof
TW425699B (en) Semiconductor device and its fabrication method
JPH06224388A (ja) 半導体メモリ装置の製造方法
TW439202B (en) Method for forming a self aligned contact in a semiconductor device
CN1186333A (zh) 具有槽隔离结构的半导体器件的制造方法
TW434892B (en) Method for fabricating a DRAM cell capacitor
JPH10233445A (ja) 半導体装置およびその製造方法
US5104821A (en) Method for fabricating stacked capacitors in a DRAM cell
US20010019156A1 (en) Semiconductor device and fabrication method thereof
US20050085048A1 (en) Method of fabricating shallow trench isolation with improved smiling effect
US6124184A (en) Method for forming isolation region of semiconductor device
JPS63288043A (ja) 側面隔離素子の分離方法
TW479328B (en) Method for manufacturing a self-aligned stacked storage node DRAM cell
JP3547279B2 (ja) 半導体装置の製造方法
JPH0963989A (ja) 半導体装置及びその製造方法
JP2565111B2 (ja) 半導体記憶装置及びその製造方法
JPH01225147A (ja) 半導体装置とその製造方法
TW415017B (en) Method of improving trench isolation
JPH1197529A (ja) 半導体装置の製造方法
JP3144381B2 (ja) 半導体装置の製造方法
JPH05226466A (ja) 半導体装置の製造方法
TW439158B (en) Manufacturing method of semiconductor device having dual gate oxide
JPH11354628A (ja) 集積回路中の素子分離領域の形成方法
TW418499B (en) Manufacturing method of landing pad

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent