TW432465B - Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus - Google Patents

Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus Download PDF

Info

Publication number
TW432465B
TW432465B TW087110596A TW87110596A TW432465B TW 432465 B TW432465 B TW 432465B TW 087110596 A TW087110596 A TW 087110596A TW 87110596 A TW87110596 A TW 87110596A TW 432465 B TW432465 B TW 432465B
Authority
TW
Taiwan
Prior art keywords
film
lead frame
metal
layer
inner leads
Prior art date
Application number
TW087110596A
Other languages
English (en)
Inventor
Kenji Ohsawa
Hidetoshi Kusano
Haruhiko Makino
Hideyuki Takahashi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW432465B publication Critical patent/TW432465B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/041Connecting or disconnecting interconnections to or from leadframes, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/464Additional interconnections in combination with leadframes
    • H10W70/465Bumps or wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42Fillings
    • H10W76/47Solid or gel fillings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/811Multiple chips on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

4 〇 4 〇 經消部中"抒準局努-"消费合作社印^ A7 87 五、發明説明(1 ·) 發明背景 本發明有關引線框,尤係其基材所使用之金屬作銅類 金屬之主;要成分,並具金屬凸點於內引線梢部表面上。本 發明亦有關此引線框之製造方法,使用此引線框之半導體 裝置,半導體裝置之組裝方法,及使用此半導體裝置之電 子設備。 引線框爲半導體晶片之分別電極形成引線之不可或缺 技術,一般用於安裝半導體晶片。引線框一般爲銅類材料 ,而分別內引線梢部表面上形成凸點以接合至半導體晶片 上分別電極片。雖然事先此凸點使用鋁,近年則發展使用 金之凸點,其理由爲取得良好接合性能,而可供群接合, 故較單點接合之生產效率高= 尤其,群接合因以下理由更顯重要。半導體晶片之電 極片爲鋁。根據目前技術,應使用單點接合以將具鋁凸點 之先前種類引線接合至鋁片。若凸點爲金,可進行群接合 ,大幅提高接合效率。 第1圖例示金凸點之接合。銅製分別內引線具凸點於 梢部(具金,錫及鋁三層結構,依序由表面提供)。凸點 位於半導體晶片之分別電極片上方(具金,錫及鋁三層結 構而依序由表面提供),再使用接合工具以超音波接合於 上。 茲說明形成金凸點之習知技術。第一技術中,銅等各 內引線之形成凸點側選擇性半蝕刻,故突出形成凸點部。 然後整個引線表面鍍以金(形成鍍鎳層爲底覆層)。第二 本紙張尺度適川中KK家摞埤(('NS ) Λ4規格(210X 297^ ) —·Ι 1 - n^l ^ * (請先閲讀背面之注意事項再填寫本頁) ^ -4- 經1¾-部屮夾標準局男工消合作社印装 4 3 24 6 ο Α7 __ Β7 五、發明説明(2 ) 技術中,構成凸點之金以轉移方法轉移至各內引線面。第 三方法中,金蒸發於各內引線之凸點形成部上。第四方法 中,各內^線全表面'鎪以金膜,而鍍鎳層形成爲底覆層。 上述技術形成金凸點而提供接合性能及群接合之問題 如下。第一技術中各內引線之肜成凸點側選擇性半蝕刻, 故突出形成凸點部且整個引線面鍍以金,其缺點因構成引 線之銅很硬,I C晶片之電極片易裂。因須形成鍍鎳層爲 鍍金屬之底覆層,增加步驟數。此外若金形成於整個引線 面上,須用大量金,材料成本及整體成本上升。 第二技術中構成金之凸點以轉移方法轉移至各內引線 面,其缺點爲轉移位置控制不良時易生位差。 第三技術中金蒸發於各內引線之形成凸點部上,其缺 點爲蒸發設備昂貴,致投資大,且金蒸發耗時,致生產力 低,且金蒸發膜與銅引線間附著不佳。 第四技術中各內引線整個表面鍍以金膜,而以鍍鎳層 爲底覆層,其缺點爲鍍鎳層須成爲鍍金層之底覆層,致步 驟數增加,且金形成於整個引線面時,使用大量金致材料 成本上升。尤其,須形成夠厚之鍍金膜以確保金接合性能 。如此厚之鍍金膜耗用大量金,成本上升不貲。 發明槪述 本發明欲解決習知問題,其目的欲提高凸點形成位置 正確性,即使內引線間距更細即可形成凸點,凸點形成時 間較短,但夠厚以確保接合性能良好,不使用生產力低而 本紙張尺度適川中國囤家摞埤((,NS ) Λ4規格(210X 297公釐) (請先閲請背面之注意事項再填寫本頁) 訂 -5-
經消部中夾樣羋局只工消贤合作社印製 五、發明説明(3 ) 成本高之蒸發,凸點與內引線間充分附著,提高接合性能 ,同時避免不當耗用金屬致材料成本提高,可供群接合, 並降低凸1點金屬材料成本,如製造引線框時使用金屬基材 且具金屬凸點於內引線梢部表面上。 本發明提供引線框之第一製造方法,包含步騾以鍍形 成金屬膜而構成凸點於金屬基部上,並以鍍金屬形成含引 線框之電路接線,使內引線連接至個別金屬膜。 此引線框之製造方法可增加底置件之附著,因使用鍍 層而非蒸發,且因成長率高,故可縮短形成所需厚度金屬 膜之時間。此外因鍍層設備成本較蒸發者低,故降低設備 投資成本。 因以鍍層形成凸點金屬膜於尙未具內引線之極硬基底 上,相較形成金屬膜於已具內引線之表面梢部上,底置件 (基件)更穩定。因此,較易形成凸點,其形成位置正確 性更高。 形成金屬膜可於基底上形成具所欲電路接線圖案之負 圖案防蝕膜,並執行鍍層,令罩具罩位分別內引線之梢部 ,令其不被鍍層。如此,確保防蝕膜與罩具間正確位置關 係’可較易形成凸點金屬膜,與接著形成之內引線保持正 確位置關係而接至金屬膜。 此外,可僅用防蝕膜爲罩,並除去罩具,進行鍍層而 之後形成具內引線之引線框。如此,可極正確建立凸點與 電路接線間位置關係。 本發明亦提供引線框第二製造方法,包含步驟以鍍層 本纸張尺度適川t固围家摞埤(('NS ) Λ4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁} ;裝- -3 -6 - 4.3 2ά^ 5 ΑΊ Β7 五、發明説明(4 ) 形成凸點金屬膜於表面具止鈾層之基底上;藉金屬鍍層形 成具內引線之電路接線,故內引線接至分別金屬膜;爲蓋 住電路接|線,形成一絕緣膜,於露出電路接線之處具開口 ;以鍍層形成外部電極於分別開口中,選擇性蝕刻基底相 對電路接線之部分,使用止蝕層爲停止物以防止蝕刻基底 上電路接線之側部分;及除去止蝕層。 此引線框製造方法中,形成凸點金屬膜至表面上具止 蝕層之基底,之後形成電路接線。如此可運用引線框第一 製造方法形成金屬膜爲凸點之技術,其中就基底使用結構 中形成止蝕層於較厚銅金屬層之表面上,金屬層成爲引線 框之框部,即外環,或使用結構中彭成具內引線之電路接 線之材料層再形成於止蝕層表面上(參考曰本未審查專利 公告平8 — 148530及平8-47221號)。 經满部中央標準局只工消资合作社印?衣 一 - (請先閱讀背面之注意事項再填寫本頁} 本發明引線框包含具開口之絕緣膜,一接線膜包含內 引線形成於絕緣膜一表面上;電極爲外部端子而位於絕緣 膜另一表面上經由絕緣膜開口連接至接線膜;及鈀凸點並 連接至分別內引線。本發明亦提供利用此引線框之半導體 裝置。 根據上述引線框及半導體裝置,因凸點爲鈀而非金, 材料成本低,但仍可群接合。若爲鍍金,必須使用極具毒 性之含氰鍍液。若爲鍍鋁,必須使用爆炸性鍍液(鋁常用 蒸發形成,而非鍍層)。相對地,以鈀鍍層時,不須使用 這些鍍液,其鍍層極安全。鍍鈀液一例爲Kojundo化學公司 之paragrite SST。此鍍鈀液一般含有刺鼻胺味之有毒成分 本紙張尺度诚j中國1¾家捸苹((:fs ) Λ4規格(210X297公趋)"~~" — -7 -
A7 B7 五、發明説明(5 ) ,並非安全無毒性。但工業用鍍金液含氰化物,當氰化物 與氯化氫酸反應時產生氰化氫,少量即足以致命。因此鍍 鈀液較鍍i液安全。 本發明提供半導體裝置之組裝方法,其包含步驟以上 述引線框製造方法製造引線框,並於凸點處接合引線框之 內引線至半導體晶片之分別電極片,藉由單點接合或群接 合° 根據此半導體裝置之組裝方法,因利用上述引線框製 造方法所製造之引線框,用於組裝半導體裝置之引線框具 有良好接合性能之凸點,並可供群接合。若以單點接合將 此引線框之內引線接合至半導體裝置之分別電極片,接合 之性能極性。進行群接合時,可提高生產力。 此外,本發明提供包含利用上述引線框之半導體裝置 之電子設備。 利用提供上述引線框優點之半導體裝置,電子設備同 享其優點。 圖式簡要說明 圖1例示接合引線框之凸點至半導體晶片之電極片; 圖2 A_ 2 F爲截面圖,依步驟次序顯示本發明引線 框之製造方法第一例; 圖3A—3E爲截面圖,依步驟次序顯示接受圖2A - 2 F程序後引線框與半導體晶片聯接之程序(本發明半 導體裝置之組裝方法第一例); 本紙張尺度场州中® Pi!家標彳((’NS ) Λ4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經滴部屮央標卑局努工消贤合作社印装 -8- 4 3 ί^\· rj 4 ο 5 2 金屬層 3 a 止蝕層 4 銅層 6 金膜 8 絕緣膜 10 壩層 Α7 Β7 五、發明説明.(6 ) 圖4 A. — 4 C爲截面圖,依步驟次序顯示本發明引線 框之製造方法第二例主要部分; 圖5 _顯示半導體裝置利用圖4 A — 4 C製造方法所製 引線框: 圖6 A — 6 D爲截面圖,依步驟次序顯示本發明引線 框製造方法第三例主要部分; 圖7 A — 7 E爲截面圖,依步驟次序顯示本發明引線 框製造方法第四例主要部分; 圖8 A — 8 F爲截面圖,依步驟次序顯示本發明引線 框製造方法第五例主要部分; 圖9A — 9D爲截面圖,依步驟次痦顯示聯接圖8A - 8 F程序所製引線框至半導體晶片之程序; 圖1 0爲圖9 A - 9 D組裝方法所製半導體裝置平面 圖,其中省略密封劑;及 圖1 1爲利用本發明引線框之半導體裝置之電子設備 部分切開立體圖 符號說明 1 基座 2 a 銅層 3 止蝕層 5 防蝕膜 7 電路接線 9 開口 n - I I I -- 1- -'-- - ί - - - I - - I. 丁 - t (請先閱讀背面之注意事項再填寫本頁) “本紙張尺廋进元+國® ϋ净((.NS ) Λ视格(210X297公f ) -9 - 軤濟部中决#单而ΜΧ.消贽合作社印^ 43 24 6 5 Α7 Β7 五、發明説明(7 ) 1 2 晶片 1 3 樹脂 1 5 防蝕膜 1 6 罩具 2 0 b合抬 6 P 鈀膜 4 0 鎳膜 較佳實施例詳細說明 本發明特徵在於形成金屬膜構成凸點之步驟係輯層於 金屬基底上位置,而允許凸點接合至半導體晶片之至少分 別電極,並藉金屬鍍層,形成具內引線之電路接線,而令 內引線接至分別金屬膜。雖然構成基底最常用金屬材料爲 銅或銅類金屬,但本發明不限於此。雖構成含內引線之電 路接線最常用材料亦爲銅或銅類材料,本發明不限於此。 本發明運用之形式中,於基底上形成所欲電路接線圖 案之負圖案之防蝕膜,並執行鍍層會分別內引線之梢部由 罩具罩住以防止被鍍層,並除去罩具及僅使用防蝕膜爲罩 執行鍍層而形成電路接線。如此,形成欲構成凸點之金屬 膜時,防蝕膜及罩具均須作爲罩α形成金屬膜之鍍層應爲 電解鍍層,即不能使用無電鍍層。例如’罩具可爲塑膠材 料。 例如可用金形成欲構成凸點之金屬膜。代之可爲鈀= 使用鈀爲凸點材料之第一優點爲成本較金低。所得引線框 ,使用此引線框之半導體裝置及使用此半導體裝置之電子 設備更便宜。第二優點爲鈀鍍層無危險,管理容易,因金 鍍層使用毒性含氰鍍液。鋁鍍層須使用爆炸性液體(但鋁 本紙張尺度適中國囤家標f ( (,NS ) Λ4规格(210X297公1 ) (請先閲讀背面之注意事項再填寫本頁) 、1Τ -10 - 4 3 2 A7 B7 五、發明説明(8 ) 膜較常以蒸發形成’而非鍍層),亦具危險。相對地,網 鍍層不須使用危險鍍液。例如,鍍鈀液可爲Kojundo化學公 司之paragrite SST 。亦可使用其他鍍鈀液。構成凸點之鈀 膜較佳形成厚度大於0 . 〇 1 /zm以上,因若薄於 0 · 0 1 A m,所得凸點接合性能及彈性等不佳。較佳形 成鎳膜爲分別鈀膜之底覆層,因鎳膜可防止接合凸點時因 超音波振動擴散至半導體晶片分別電極。若形成鎳膜爲擴 散防止膜,較佳厚於0 . Ιαιϊι以上。此乃因薄於〇 . 1 m之鎳膜不易獲致充分防止擴散效果。 本發明應可包含步驟藉鍍層於金屬基底上位置對半導 體晶片之至少分別電極而形成欲構成凸點之金屬膜(如金 膜或鈀膜),基底表面上具金屬層而作爲止蝕物,即止蝕 層;以金屬鍍層形成具內引線之電路接線而令引線接至分 別金屬膜;形成絕緣膜,絕緣膜於露出電路接線之處具開 口以蓋住電路接線:藉鍍層形成外部電極於分別開口中, 使用止蝕層爲止蝕物防止蝕刻基底之電路接線側部分而選 擇性蝕刻基底相對於電路接線之部分,並除去止蝕層。雖 然較佳絕緣膜爲聚醯亞胺樹脂,但本發明不限於此。 作爲止蝕物之金屬層所構成材料之蝕刻率應與構成基 底及具內引線之電路接線之金屬層大爲不周·作爲止蝕物 之金屬層材料須可作蝕刻基底金屬層時之止蝕層,當金屬 層本身被蝕刻時,構成基底之金屬層可作爲罩。例如,若 基底與具內引線之電路接線爲銅或銅類金屬,鋁或鎳類金 屬(鎳或鎳/磷合金)可作爲止蝕層。若使用鋁類金屬, 本紙張尺度適川中闼围家棕净((’NS ) Λβ見格(2Ι0Χ297公漦) 訂 (請先閱讀背面之注意事項再填寫本頁)
經滴部屮央榡準局炅工消贽仓作社印裝 -11 - d b 〇
d b 〇 經濟部屮央梂羋局6 T;消贽合作社印M A7 B7 五、發明説明(9 ) 可適當地使用Η 2 ◦ 2 / H 2 S 0 3類蝕刻液以形形內引線, 即使用鋁類金屬層爲止蝕層而蝕刻銅金屬層。可用鹼溶液 類蝕刻液:,利用銅圖案層對鋁膜蝕刻。 可用鎳類金屬爲止蝕層,以液體胺與氯化銅混合液触 刻銅類金屬層。主成分爲硫酸,過氧化氫及芳香族硫酸之 酸液可用於蝕刻鎳類金屬,並以銅類金屬層爲罩。 由以上任一方法製造之引線框所具凸點之接合性能良 好。因此,進行單點接合時,半導體晶片之分別電極片與 內引線間可得良好接合,亦可群接合而總體提高生產效率 〇 茲以下列詳述本發明。圖2 Α - 2 F截面圖依步驟次 序顯示本發明引線框製造方法第一例。本例中,本發明應 用於製造球柵陣列式引線框。 首先,如圖2A所示,準備基底1 ,並形成欲構成凸 點之金膜6 ,選擇地罩住基底1表面。可使用鈀膜取代金 膜形成凸點。 茲詳述基底1。基底1爲多層結構,其中如鎳(或含 磷之鎳)層(厚如2_5/zm)形成於銅膜金屬層2 (厚 約1 5 0 #m)表面上,而作爲鍍層底覆層之銅層4 (厚 約0 · 5 /im)形成於止蝕層3表面上°鍍層底覆層4僅 有利稍後之鍍層以形成銅內引線,並非必須。 之後,防蝕膜5 (由乾膜防蝕劑構成,厚約4 0 )形成於基底1之銅層4表面上,並經曝光顯影定圖案而 蓋住形成凸點以外之部分。以防蝕膜5爲罩電鍍形成欲構 本紙張尺度適州中國ϋ標啐(「NS ) Λ4規格(2l〇X29_?公梦-) (請先閏讀背面之注意事項再填寫本頁) 訂 -12-
4 3 2 A U A7 _______ B7__ 五、發明説明(1〇 ) 成凸點之金膜6於銅層4上。形成金膜6後,除去防蝕膜 5 ° 接著:如圖2 B所示,以銅電鍍形成具內引線之電路接 線7 (厚約3 0 # m )。例如,彤成定圖案之防蝕膜爲罩 進行電鍍。故防蝕膜應爲所欲電路接線7圖案之負圖案。 分別內引線之梢位於構成凸點之金膜6上。 然後由二側就基底1執行選擇性透鈾,以一體方式形 成具多數I C薄膜電路之引線框形狀。例如,可用氯化鐵 溶液爲蝕液進行蝕刻。圖2 C顯示蝕刻後狀態。 然後,如聚醯亞胺或環氧樹脂絕緣膜8選擇地形成於 具內引線之電路接線7表面上。絕緣膜8具開口 9於電路 接線7表面露出之部分,而形成焊球(電極)爲外部電極 。之後,形成如聚醯亞胺帶構成之矩形壩層1 〇。壩層 1 0可防止密封接合後半導體晶片之樹脂擴張而超過所欲 密封部,並非必須。圖2 D顯示形成壩層1 0後之狀態。 經淤部屮决掠準局貞工消贽合作社印?衣 ,\l/ j ^ -JII ^^^1 n ml —ιβ ^ It— ^^^1 1 J. . _ U3.-5 • -ri •- (請先閱讀背面之注意事項再填寫本頁) 然後,如圖2 E所示,經由絕緣膜8開口露出之電路 接線7表面上形成焊球。具體言之,進行鍍鎳(厚約8 0 —1 1 0 # m )及焊接,或進行鍍金(厚約〇 . 1 — 5 # m )或鈀。 選擇地蝕刻除去基底1之銅層2,但成爲引線框之框 部分除外。此時,鎳構成之止蝕層3作爲止蝕物。例如, 以液體胺與氯化銅混合液爲蝕液進行蝕刻。之後,除去背 側上露出之鎳止蝕層3部分及作爲鍍層底覆層之銅層(圖 2F)。例如,就蝕液使用具硫酸主成分與氟化鹽及表面 本紙浪尺度通川中國國家標哗(rNS ) Λ4規格(2丨0X297公麓〉 -13- 4 3 經"部中夾#涞局只工消费合作社印裂 A7 B7 五、發明説明(11 ) 活化劑之混合液進行蝕刻。 圖3 A - 3 E截面圖依步驟次序顯示聯接半導體晶片 至引線框:之程序,引線框已接受圖2 A - 2 F程序(本發 明半導體裝置之組裝方法第一例)。 首先,如圖3A所示,半導體晶片1 2之電極片(鉬 )經由金膜凸點接合至引線框之分別內引線7。接合可爲 單點接合及一體進行之群接合,效率很高。具體言之,如 下進行群接合。首先,半導體晶片1 2置於接合枱2 0上 ,放置引線框令分別內引線7之凸點6位於半導體晶片 1 2之對應鋁電極片上。如此,以4 2 0 °C以上之熱工具 2 1由下壓迫所有內引線7之梢部而整體進行接合。 然後,如圖3 B所示,以樹脂1 3密封連接有內引線 7之半導體晶片1 2表面。此時,壩層1 〇防止樹脂1 3 進一步外擴。 然後,如圖3 C所示,散熱器1 4接合至半導體晶片 1 2背面及引線框背面。 然後,如圖3 D所示,以軟熔熔合將焊凸點1 1形成 圓頂狀。 然後*如圖3 E所示,除去引線框不必要部分。結果 ,置有分別半導體晶片之引線框彼此分離,即彼此獨立。 圖3 E中,所示引線框上下顛倒。引線框以此姿勢經由焊 凸點1 1連接至印刷電路板之接線。 圖2A — 2 F所示引線框製造方法提供以下優點,因 以鍍層形成欲構成凸點之金膜6。首先,鍍.層令底覆層之 本紙張尺度诚圯中國囤家标呤((:NS ) Λ4現格(2丨〇 X 297公釐) 1 {請先閲讀背面之注意事項再填寫本頁) 厂 4 3 2 ; r: L, A7 ________B7__ 五、發明説明(12 ) 附著強於蒸發。且金膜以高速率生長,凸點6與內引線7 間附著較蒸發時更強,故凸點6不易剝離。可縮短如群接 合所需生:長金膜厚度之時間(一般厚5 — 1 5 μ m,供比 較之單接合須厚約0 . 1 — 5#m),此外,鍍層之設備 成本較蒸發低,減少設備投資。 因形成內引線7前以鍍層形成金膜6凸點於基底1上 (基底1如此極具剛性),基底1作爲路徑供電至凸點, 此路徑所電鍍所必須。不須形成電鍍用特殊接線,可輕易 進行鍍層。此外,因凸點6形成於基底1上,相較凸點形 成於已形成之內引線表面梢部上,底置件(基件)更穩定 。因此,本例引線框製造方法無習知問題,即作爲底置件 之內引線於形成凸點時因不穩定而偏移,導致凸點形成位 置偏移。 經步,部中央標準局MJ.消许合作it印製 --------Γ}『裝------訂 • . (請先閱讀背面之注意事項再填寫本頁) 此外,因形成凸點6係令彤成防蝕膜5於基底1表面 上,藉曝光顯影對防蝕膜5定圖案,並以防蝕圖案爲罩電 鍍形成金膜,可用極高加工精度之光蝕技術定位,亦可用 於形成半導體晶片之分別區,連接及通孔等。因此,凸點 6之定位及定圖案精度極高。 確實重要者爲凸點6對內引線7之相對位置。若形成 凸點6後所形成之內引線7位置精度低,則凸點6對內引 線7之相對位置定位精度亦低。但因如形成凸點6般以相 同光蝕技術形成內引線7,相對位置之定位誤差與罩對齊 誤差同等級且極小,幾乎可忽視。故凸點6對內引線7之 相對位置定位精度極高。 本紙乐尺度適扣屮國囤家標埤((’NS ) Λ4規掊(210X 297公釐) -15- 經消部中央標準局只工消玢合作社印未 4.3 2' ί: Α7 _ ___ Β7_ 五、發明説明(13 ) 因此,本例引線框製造方法中,內引線7加工精度及 凸點6對內引線7之位置精度極高。如此可供群接合,整 體將所有凸點6接合至半導體晶片之所有電極片,無任何 問題。此外,因以鍍層形成凸點6之生長速率高,提供群 接合所欲厚度需要之時間低於蒸發之情況。如此提高群接 合應用範圍|大幅提高生產力。
圖4 A _ 4 C截面圖顯示本發明引線框製造方法第二 例主要部分。本例以鈀形成凸點。即以防蝕膜5爲罩形成 凸點之鍍層爲鈀鍍層,如圖4 A所示,而非如圖2 A金鍍 層。可使用Kojund◦化學公司之’paragrite SST爲鍍鈀液。數 字6P代鈀膜(厚如0 . 以上)。形成鈀膜6P 爲凸點之理由如下。首先,鈀材料成本低於金,鈀凸點之 接合特性較鋁凸點佳,可供群接合。其次1鍍鈀液所用鍍 液較鍍金及鍍鋁者安全。 然後,如圖4 B所示,使用防蝕膜5爲罩形成鎮膜 40厚0 _ l#m以上7。形成鎳膜40作爲凸點6P底 覆層以於超音波接合半導體晶片電極與.電路接線凸點6 P 時,防止因超音波振動脫離。 之後,根據圖2 B — 2 F所述相同步驟持續引線框製 造,完成圖4 C所示引線框。以圖3 A — 3 E所述同法組 裝製成圖5半導體裝置。 根據以上引線框及半導體裝置,因所用鈀較金便宜, 乃降低材料成本*意指降低引線框與半導體裝置之價格。 本例另一優點爲鈀鍍層較易管理’因不須使用極毒氰或爆 '本紙張尺度適)ί:標冷(CNS ) ( 21〇x 297^># ) (請先閲讀背面之注意事項再填寫本瓦) IT* 經消部中央榡卑局負工消f合作社印製 A 7 . B7 五、發明説明(14 ) 炸性物質爲鍍液成分。 圖6 A - 6 D截面圖依步驟次序顯示本發明引線框製 造第三例i要部分。本例係圖2 A — 2 F及圖4 A — 4 C 例中形成凸點之變化(金膜6或鈀膜6 P )。本例除形成 凸點方式外餘與第一例相同,不再贅述共同部分。本例雖 係使用金膜6形成凸點,自亦可用鈀膜6 P形成。 首先,準備與圖2 A基底1相同之基底。具內引線之 電路接線圖案之負圖案防蝕膜15形成於基底1之形成內 引線表面上,即銅層4表面爲鍍層底覆層。圖6 A顯示形 成防蝕膜1 5後狀態。 接著如圖6 B所示,由上施加罩具1 6 (如塑膠製) 將欲骽成凸點之梢部外內引線7部(稍後形成)罩住。 然後如圖6 C所示,以電鍍形成凸點金膜6 =可另於 金膜6上形成鎳膜作爲防止擴散膜。以上電鍍中,罩具 1 6與蓋住鍍層底覆膜銅膜4之防蝕膜1 5作爲罩。然後 除去罩具1 6。 若以鈀膜6 P形成凸點,則以罩具1 6爲罩進行電鍍 ,如形成金膜6方式相同。隨後立即形成鎳膜(對應圖 4 B所示鎳膜4 0 )。圖6 C底部以放大方式顯示一凸點 部’其中以鈀膜形成凸點。數字6 P及4 0分別爲鈀膜及 鎳膜。 然後如圖6 D所示,利用防蝕膜1 5爲罩以銅電鍍形 成具內引線之電路接線7。 然後至圖2 C步驟,之後進行與第一例相同步驟。以 本紙張尺度 1¾ 财 1¾ 1¾ '1:料(C'NS ) Λ4^_格(210X297公潑)~~' ~ -17- (請先閲讀背面之注意事項再填疼本頁) 、lr 4 3 2 : A7 _________B7_ 五、發明説明(15 ) ~ — 圖3 A — 3 E程序完成引線框製造後聯接半導體晶片(組 裝半導體裝置)。 --------C裝! J r (請先閱讀背面之注意事項再填寫本頁) 本發明如以上方式運用,因減少步驟的,尤係光蝕步 驟,較第一及第二例提高生產力。本例中,罩具1 0定位 精度較光蝕加工精度低。然而凸點6 ( 6 P )定位精度足 以滿足所欲精度。即使罩具1 6放置具一定位置偏差,不 會發生形成之凸點6 (6 P)水平方向跑出內引線7,因 其僅形成於未蓋以供形成內引線之防蝕膜1 5之區。罩具 1 6定位偏差僅引起凸點偏移於內引線7縱向。如此並無 問題’只要事先考量預期偏差,略拉長凸點6即可。 圖7 A - 7 E截面圖依步驟次序顯示本發明引線框製 法第四例主要部分。本例與第一例及第二例差異點爲使用 單層銅或銅金合金屬板爲基底,而稍後作爲止蝕物之止蝕 層選擇地形成於金屬板表面上。但本例其他點與第一例及 第二例相同,不再贅述之=雖然本例以金膜6爲凸點,自 可用鈀膜6 P取代之。 首先’準備銅或銅合金單層金屬板丨a爲基底,並於 金屬板1 a之形成內引線表面上形成具內引線之電路接線 圖案之負圖案防飩膜1 5。圖7A顯示形成防蝕膜1 5後 狀態。 然後,如圖7 B所示,以防蝕膜1 5爲罩電鍍形成鎳 或鎳磷合金之止蝕層3 a。止蝕層3 a將作爲止蝕物,當 由背側選擇性蝕刻以除去基底1 a不必要部分時,可保護 具內引線之電路接線(見圖2 F所示步驟)。因僅需止蝕 本紙張尺度通用屮阄囤家H ( CNS ) Λ4規格(210X297公釐) -18 - 4 3 2d 6 5 經濟部中决梂隼局兑工消费合作社印製 A7 B7 五、發明説明(16 ) 層3 a保護電路接線,不須形成於整個表面,可具電路接 線相同圖案。若止蝕層3 a具此圖案,即不可能令止蝕層 3 a短路;分別接線。因此,不須進行除去止蝕層3 a之步 驟。形成止蝕層3 a後,如可形成銅層爲鍍層底覆層。 然後,如圖7 C所示,由上施加罩具1 6罩住形成凸 點之梢部外之內引線部分。可用光敏樹脂爲罩。 然後,如圖7 D所示,以電鍍形成凸點金膜(或多層 膜1其中金膜形成於鎳膜上)6。此電鍍中,防蝕膜1 5 及罩具1 6作爲罩。然後除去罩具1 6。 如上述,若以鈀膜形成凸點,以罩(罩具1 6 ,光敏 樹脂等)電鍍形成鈀膜(厚0 . 0 1 以上)取代金膜 *隨即以電鍍胗成防止擴散鎳膜(厚0 . l/zm以上)。 圖7 D底部放大地顯示一凸點部,其中以鈀膜形成凸點。 數字6 P及4 0分別爲鈀膜及鎳膜》 然後如圖7 E所示,以防蝕膜1 5爲罩銅電鍍形成具 內引線之電路接線了。 然後至圖2 C步驟,之後執行第一例相同步驟。 然而|除去止蝕層3 a之步驟並非必須。茲詳述此點 。若如第一及第二例於整個表面上形成止鈾層3,鎳止蝕 層3作爲止蝕物,而由下方選擇地蝕刻基底1銅層2,排 除作爲引線框之框部外。蝕刻後,除去背側露出之鎳止蝕 層3部及作爲鍍層底覆層之銅層4。此乃因若未除去,分 別內引線將因止14層3及銅層4而短路。 枏對地,圖7A — 7E第三例中,因止蝕層3 a圖案 本紙張尺度珀用中K囤家標坪((,NS ) Λ4规格(21〇 Χ297公楚) n^i n ^^^^1 flff—i ^^^^1 ^^^—4 m ^^^^1 TJ. 0¾ ,-5° -' (請先閲讀背面之注意事項再填寫本頁) -19- A7 B7 五、發明説明(17 ) 與具內引線之電路接線相同,分別內引線不與彼此短路, 故不須除去止蝕層3a。 . 以圖’ 3 A - 3 E程序於製造引線框後聯接半導體晶片 °當然凸點6與半導體晶片分別電極片可用群接合彼此連 接。 圖 8 製框 框線 線引 引式 明裝 發封 本寸 示尺 顯片 序晶 次至 驟明 步發 依本 圖用 面應 截關成 有形 例金 本用 。可 例例 五本 第雖 法。 0 用 可 亦 點 凸 經消部屮央梂羋扃N工消贽合竹妇印製 首先,如圖8 A所示,準備二層夾層板爲基底i b , 並於基底1 b上形成凸點金膜6。 基底1 b係層化銅層2 a (厚1 5 0 #m)而成一環 (包圍半導體晶片並予以接合而強化,稱爲外環)及鎳層 3 a (厚2/zm)作爲止蝕物。可於鎳層3 a上放置銅鍍 層底覆層(厚2 #m)。如此,鍍層底覆層可爲多層結構 ’其中路層(厚0 2vm)上形成鎳層(厚2ym) 〇 構成凸點之金膜6形成係藉由選擇地形成防蝕膜(故 具形成金膜6圖案之負圖案)於基底1 b上,再以防触膜 爲罩進行金電鍍。金膜厚度定爲0 · 1 — 5απί。,此例 係運用本發明至晶片尺寸封裝式引線框。此類引線框進行 單點接合,因不易進行群接合。如此,構成凸點之金膜6 不須如群接合般厚;金膜可薄約0 . 1 _ 5 。形成金 膜6後(或爲多層膜,鎳膜形成於金膜上),除去用於夥 成金膜6之防蝕膜。圖8A顯示除去防蝕膜後狀態。 若使用鈀膜而非金膜形成凸點,當然以電鍍形成鈀膜 本紙张尺度適州屮國囤家摞彳((’NS ) 規格(210X297公釐) _____1— -l//^r-----n • 、νβ *' (諳先閱讀背面之注§項再填寫本頁) -20 - 經濟部中央橾準局Μ工消費合作社印製 A7 B7 五、發明説明(18 ) 之步驟代之(鍍層膜厚〇 . 0 以上)。形成鈀膜後 ’以形成鈀膜之罩本身鍍層形成防止擴散鎳膜(膜厚 0 . 1/zm以上)。圖8A底部放大顯示以鈀膜形成凸點 之部分。數字6 P及40分別爲鈀膜及鎳膜。 然後,如圖8 B所示基底1 b內引線7及懸吊3 1 ( 圖8B無,圖10有)。具體言之,形成防鈾膜具內引線 7及懸吊3 1所欲圖案之負圖案,再以防蝕劑爲罩進行銅 鍍層(鍍層厚3 0#m)。 懸吊3 1用於懸掛包圍半導體晶片1 2之強化外環 3 2 ’其位於內引線7同一層,故爲銅製。另者,環3 2 (目前尙未形成)可具銅/鎳(或銘)/銅之多層結構, 可形成於引線框主部外與經由懸吊3 1爲一體。 然後’如圖8 C所示,由背側選擇地透蝕基底1 b而 一體地形成具多數薄膜電路之引線框狀。例如,可用氯化 鐵蝕液進行齡刻。 然後,如圖8 D所示,絕緣膜8選擇地彤成於基底 1 b之引線形成側表面上,焊球1 1則形成於絕緣膜8開 口 9中。 然後,如圖8 E所示,位於部位3 2內成爲外環之基 底1 b背側上厚銅層2 a部分藉由背側選擇地触刻而除去 。此時鎳止蝕層3 a作爲止蝕物以防止蝕刻具內引線之電 路接線7。此時,保留鎳止餽層3 a ,但圖8 C選擇蝕刻 所除去部分除外。 然後,如圖8 F所示,以內引線7及懸吊3 1 (圖8 本紙張尺度遍州中國國家標卑(C、NS ) Λ4规格(210Χ 297公釐) (請先閲讀背面之注意事項再填寫本頁) 裝 -21 - 經滴部中央標本局貞Η消f合作.ΐ印製 .. Λ Μ A ' d -:y s:Li- ·- A7 __B7 五、發明説明(19 ) 無懸吊311見圖10)爲罩触刻鎮止鈾層3a 。結果, 包含內引線之分別接線7彼此獨立,即此時其電氣短路狀 態中止。;圖8 F中,引線框主部3 3看來分開於外環3 2 。此乃因圖8 F截面未出現懸吊3 1 。實際上主部3 3經 由懸吊3 1與外環3 2 —體。 圖9 A - 9 D截面圖依步驟次序顯示聯接上法製成之 引線框至半導體晶片。 首先,如圖9 A所示,已對齊定位之半導體晶片1 2 經由緩衝黏層3 4接合至引線框。緩衝黏層3 4之功能可 接合引線框與半導體晶片1 2 —起,並保護半導體晶片 1 2表面。因此,需要緩衝黏層3 4作爲緩衝。 然後,如圖9 B所示,分別內引線7梢部處凸點6藉 單點接合連接至半導體晶片1 2對應電極片。數字3 6爲 單點接合用接合工具。根據目前技術,因半導體晶片於周 邊部具電極,故不易於晶片尺寸封裝式引線框進行群接合 。隨技術進行,未來可用群接合。 然後’如圖9 C所示’藉密封法射出環氧樹脂或矽酮 樹脂密封劑3 7至半導體晶片1 2 /引線框主部3 3與外 環3 2之間空隙以彼此密封固定半導體晶片1 2 /引線框 主部3 3與外環3 2。 然後,如圖9 D所示,將一體連接多數半導體晶片丄 〜內引線之引線框不必要部分切除,令對應分別半導體晶 片1 2之引線框彼此分開。結果,取得半導體裝置,其引 線框爲中間電路基底’其上具焊球i 1作爲球柵陣列式外 本紙張尺度適川中固囤家插^ ( ('NS ) Λ4規格(2ΙΟΧ’ϋ7公t ) ™ -- (請先閲讀背面之ί±意事項再填寫本頁} Γ -22- 經滴部中*#準灼^:工消汾合作社印製 .4,丨二....: A7 _ B7 五、發明説明(2〇 ) 端子而與半導體晶片1 2分別電極連接,其由外環3 2強 化。圖1 0爲省略密封劑3 7之半導體裝置平面圖。 本例點與第一至第三例相同’但可用群接合整體接 合提高生產力除外。 以上例中以鎳形成止蝕層3及3a ,亦可用鋁。 因上述數種引線框促成半導體裝置縮小化,使用此引 線框之半導體裝置可促成電子設備縮小化。圖1 1部分切 開立體圖顯示此電子設備例(行動電話)。圖11中字母 A爲電子設備,如行動電話,字母B爲電子設備A中母板 。本發明置於母板B上半導體裝置C構成電子設備A之內 部電路。 本發明引線框第一製法包含步驟以鍍層形成凸點金屬 層膜於金屬基底上;並以金屬鍍層形成具內引線之接線, 使內引連接至分別金屬膜。 此引線框製法可提高對底置件之附著,因使用鍍層代 替蒸發可藉高生長率縮短形成必須厚度金屬膜之時間。此 外,鍍層設備成本較低,可降低設備投資。 在未形成內引線之高剛性基底上以鍍層形成凸點金屬 膜,相較已形成內引線之表面梢部上形成金屬膜’底置件 (基件)更穩定。因此可輕易形成凸點,並提高形成位置 之精度。 形成金屬膜可藉於基底上形成具所欲電路接線圖案之 負圖案防蝕膜,執行鍍層時令分別內引線之梢部由罩具罩 住以防止被鍍層。如此,確保防蝕膜與罩具間正確位置關 本紙張尺度適用中國围家標rNS ) Λ4規格(2ί〇Χ297公t ) (請先閱讀背面之注意事項再填寫本頁)
-23- 經"部中央^準^,只工消费合作,社印製 4 3 2 /1 6 5 A7 _____B7 五、發明説明(21 ) 係’輕易完成凸點金屬膜,與後續形成之內引線保持正確 位置關係而連接至金屬膜。 此外‘ ’可僅使用防蝕膜爲罩而除去罩具,以鍍層於後 形成具內引線之電路接線,如此,極正確建立凸點與電路 接線間正確位置關係。 本發明引線框第二製法包含步驟以鑛層形成凸點金屬 膜於一基底上’基底之一表面具止蝕層;以金屬鍍層形成 具內引線之電路接線而令內引線連接至分別金屬膜;爲蓋 住電路接線而形成具開口於露出電路接線處之絕緣膜;以 鍍層彩成外部電極於分別開口中,使用止蝕層爲止物防止 蝕刻基底電路接線側之部分而選擇地蝕刻與基底電路接線 相對之部分,並除去止鈾層。 此引線框製法中,凸點金屬膜形成於表面具止蝕層之 基底上,之後形成電路捧線。如此可應用形成凸點金屬膜 之引線框第一製法於以下技術,其中就基底形成內引線而 使用之結構中’止蝕層形成於銅較厚金屬層表面上,而成 引線框框部,即外環,或使用結構中,供形成具內引線之 電路接線之材料層進一步形成於止蝕層表面上(參考曰本 未審杳專利公告平8 — 148530號及平8 — 4 7 2 2 1 號)。 可用金形成凸點金屬膜。如此,金屬膜接合至半導體 晶片之接合性能良好。可供單點接合及群接合。 可用鈀形成凸點金屬膜。如此,金屬膜可接合至半導 體晶片分別電極而具良好接合性能。可供單點接合及群接 本紙張尺度適州中国囤家摞彳((、NS ) Λ4规格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) :¥ -5 -24- ά32 Α7 Β7 五、發明説明(22 ) 合。因鈀較金便宜,此製法可降低引線框價格,及使用此 引線框之半導體裝置價格。此外,鈀鍍層容易管理,而管 理成本低^,因不須使用如鍍金之危險鍍液。 構成凸點之鈀膜厚度可爲〇 . 01/·ίΐΏ以上。如此, 凸點之接合性能及彈性足供與電極片接合。 作爲底覆層之鎳膜可進一步形成於分別鈀膜上而構成 凸點。如此,鎳膜功能可放接合凸點至半導體晶片分別電 極時防止超音波擴散,防止超音波振動問題,如擴散而不 集中於接合部,令接合不完全,乃提供良好接合效果。 根據本發明弓i線框,因以鈀形成凸點金屬膜,金屬膜 接合至半導體晶片分別電極之接合性能良好。可供單點接 合及群接合。目鈀較金便宜,故引線框價格降低,使用此 引線框之半導體裝置亦然。且鈀鍍層易管理,不似鍍金所 用鍍液危險。 構成凸點之鈀膜厚度可定爲0 . 0 1 μιη以上。如此 ,凸點之接合性能及彈性良好,足供接合電極片,接合效 果良好。 經滴部中央標羋扃货工消抡仓作社印" ^^1 ί nn ^^^1 Id m* \ i ♦- (請先閱讀背面之注意事項再填寫本頁) 構成凸點之分別鈀膜具鎳膜作爲底覆層。如此,鎳膜 功能可防止接合凸點至半導體晶片分別電極時超音波擴散 ,不致有超音波振動擴散不集合之缺點。 根據本發明半導體裝置,因引線框之凸點爲鈀而非金 ,材料成本低,但仍可群接合。鍍金時必須使用含氰極毒 鍍液,若爲鍍鋁,則須使用爆炸性鍍液本法極爲安全, 無上述缺點。 本紙張尺度进用中围B3家摞卑(C'NS ) Λ4規格(2I0X297公浚) -25- Α7 Β7 五、發明説明(23 ) 所用引線框凸點之厚度可爲0 . 0 1 以上。如此 凸點之接合性能及彈性良好,足供接合電極片,接合效果 較佳。 分別凸點可具鎳膜作爲底覆層。如此,鎳膜功能可防 止接合凸點至半導體晶片分別電極時超音波擴散,避免超 音波振動擴散且不集中之問題,提供良好接合效果。 根據本發明半導體裝置之組裝方法,由以上引線框製 法製成引線框,引線框具良好接合性能之凸點,可於組裝 半導體裝置時採用群接合,若以單點接合令引線框之內引 線接合至半導體裝置之分別電極片,其接合性能極佳’若 採群接合,可提高生產力。 根據本發明電子設備,利用其上述引線框優點之半導 體裝置,此電子設備同其優點。 (請先閲讀背面之注意事項再填寫本頁) T- 經消部十决桴準局ΰΐ消舟合作社印製 本紙張尺度递川中國阁家榡彳(('NS ) Μ規格(2IOX297公釐) -26-

Claims (1)

  1. ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範園 1 一種引線框之製造方法,包含步驟: 以鍍層形成構成凸點之金屬膜於金屬基底之位置,而 允許凸點接合至半導體晶片至少分別電極;及 以金屬鍍層,形成具內引線之電路接線,令內引線連 接至分別金屬膜。 2 ·如申請專利範圍第1項之製造方法,其中於基底 上形成金屬膜係形成所欲電路接線之圖案之負圖案之防蝕 膜1並執行鍍層令分別內引線之梢部由罩具罩住以防被鍍 層’其中藉除去罩具並僅以防蝕膜爲罩進行銨層而形成電 路接線。 3 . —種半導體裝置之組裝方法,包含步驟: 以申請專利範圍第1項之製造方法製造引線框;及 藉單點接合或群接合於凸點處接合內引線之內引線至 半導體晶片分別電極片。 4 . 一種引線框之製造方法,包含步驟: 以鍍層形成欲構成凸點之金屬膜於金屬基底上位置, 乃允許凸點接合至半導體晶片至少分別電極,基底於其表 面上具止軸金屬層作爲止鈾物; 以金屬鍍層形成具內引線之電路接線,令內引線連接 至分別金屬膜: 爲蓋住電路接線而形成絕緣膜,絕緣膜具開口於電路 接線露出之處: 以鍍層形成電極作爲分別開口中外部端子; 利用止蝕金屬層爲止蝕物於基底相對電路接線之部分 ^紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐Γ -*27 - --------裝------^訂丨----Λ}練 •- (請先閱讀背面之注意事項再填寫本頁) 4 3 2.465 ABCD 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 選擇地蝕刻,以防止基底之電路接線側部分被蝕刻;及 除去止蝕金屬層。 5 ,如申請專利範圍第1項之製造方法,其中以金形 成金屬膜。 6 .如申請專利範圍第1項之製造方法,其中以鈀形 成金屬膜。 7 .如申請專利範圍第6項之製造方法,其中形成金 屬膜之厚度爲O.Olym以上。 8 .如申請專利範圍第6項之製造方法,另包含步驟 形成鎳膜作爲分別金屬膜上底覆層》 9 . 一種半導體裝置之組裝方法,包含步驟: 以申請專利範圍第4項之製造方法製造引線框;及 以單點接合或群接合於凸點處接合引線框之內引線至 半導體晶片分別電極片。 1 0 .—種引線框,包含: 一絕緣膜,具開口; 一接線膜,具內引線形成於絕緣膜一表面上; 電極,作爲絕緣膜另一表面上外部端子以經由絕緣膜 開口連接至接線膜;及 鈀凸點,連接至分別內引線。 1 1 .如申請專利範圍第1 〇項之引線框,其中凸點 厚度爲Ο.ΟΙ/im以上。 1 2 ·如申請專利範圍第1 〇項之引線框,其中分別 凸點具鎳膜作爲底覆層。 II «^^^1 1· n^i ^ ρ^ϋ Hi n »1 ^ϋ— c燊 i »* (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210 X 一"-"28~ 4 3 ^4 b 5 A8 BS C8 ___D8 六、申請專利範園 13. —種半導體裝置,包含-· 一絕緣膜,具開口: 一接線膜’具內引線形成於絕緣膜一表面上; 電極’作爲絕緣膜另一表面上外部端子,經由絕緣膜 開口連接至接線膜;及 鈀凸點’連接至分別內引線;及 一半導體晶片,具電極連接至分別內引線。 1 4 ·如申請專利範圍第χ 3項之半導體裝置,其中 凸點厚度爲0 . 〇]_#m以上。 1 5 ·如申請專利範圍第1 3項之半導體裝置,其中 分別凸點具鎳膜爲底覆層。 , 1 6 種電子設備,包含: 一半導體裝置,包含: 一引線框,包含: 一絕綠膜,具開口; 一接線膜,具內引線形成於絕緣膜一表面上; 經濟部中央標準局員工消費合作社印裝 _ _ I ! I—_______ __ __ _ -X * * (請先閱讀背面之注意事項再填寫本頁) 電極,作爲絕緣膜另一表面上外部端子,經由絕緣膜 開口連接至接線膜;及 鈀凸點,連接至分別內引線;及 一半導體晶片1具電極連接至分別內引線。 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2!0X 297公埯——
TW087110596A 1997-07-01 1998-06-30 Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus TW432465B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17580797 1997-07-01
JP9354244A JPH1174413A (ja) 1997-07-01 1997-12-24 リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器

Publications (1)

Publication Number Publication Date
TW432465B true TW432465B (en) 2001-05-01

Family

ID=26496958

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087110596A TW432465B (en) 1997-07-01 1998-06-30 Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus

Country Status (5)

Country Link
US (2) US6051450A (zh)
JP (1) JPH1174413A (zh)
KR (1) KR19990013513A (zh)
SG (1) SG64493A1 (zh)
TW (1) TW432465B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2705832B1 (fr) * 1993-05-28 1995-06-30 Commissariat Energie Atomique Procédé de réalisation d'un cordon d'étanchéité et de tenue mécanique entre un substrat et une puce hybridée par billes sur le substrat.
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6323065B1 (en) * 1997-05-07 2001-11-27 Signetics Methods for manufacturing ball grid array assembly semiconductor packages
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
JP3942738B2 (ja) * 1998-07-17 2007-07-11 松下電器産業株式会社 バンプ接合装置及び方法、並びに半導体部品製造装置
TW446627B (en) * 1998-09-30 2001-07-21 Toyo Kohan Co Ltd A clad sheet for lead frame, a lead frame using thereof and a manufacturing method thereof
KR100304959B1 (ko) * 1998-10-21 2001-09-24 김영환 칩 적층형 반도체 패키지 및 그 제조방법
JP4564113B2 (ja) * 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
JP4024958B2 (ja) * 1999-03-15 2007-12-19 株式会社ルネサステクノロジ 半導体装置および半導体実装構造体
KR100328576B1 (ko) * 1999-04-26 2002-03-14 김용훈 이동통신단말기를 이용한 계좌 이체방법
JP3498634B2 (ja) * 1999-05-31 2004-02-16 関西日本電気株式会社 半導体装置の製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Necエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
TW427555U (en) * 1999-10-06 2001-03-21 Shen Ming Tung Semiconductor device
JP2008047936A (ja) * 2000-10-18 2008-02-28 Nec Corp 半導体パッケージおよびその製造方法
JP2008283226A (ja) * 2000-10-18 2008-11-20 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US8158508B2 (en) * 2001-03-05 2012-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
JP3651413B2 (ja) * 2001-05-21 2005-05-25 日立電線株式会社 半導体装置用テープキャリア及びそれを用いた半導体装置、半導体装置用テープキャリアの製造方法及び半導体装置の製造方法
US6649507B1 (en) 2001-06-18 2003-11-18 Taiwan Semiconductor Manufacturing Company Dual layer photoresist method for fabricating a mushroom bumping plating structure
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US20030218246A1 (en) * 2002-05-22 2003-11-27 Hirofumi Abe Semiconductor device passing large electric current
EP1367644A1 (en) * 2002-05-29 2003-12-03 STMicroelectronics S.r.l. Semiconductor electronic device and method of manufacturing thereof
US6977435B2 (en) * 2003-09-09 2005-12-20 Intel Corporation Thick metal layer integrated process flow to improve power delivery and mechanical buffering
WO2005024912A2 (en) * 2003-09-09 2005-03-17 Intel Corporation Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow
US7685706B2 (en) * 2005-07-08 2010-03-30 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing a semiconductor device
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
JP5346497B2 (ja) * 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
WO2010036051A2 (en) * 2008-09-25 2010-04-01 Lg Innotek Co., Ltd. Structure and manufacture method for multi-row lead frame and semiconductor package
EP2216796A1 (en) * 2009-02-05 2010-08-11 Delphi Technologies, Inc. Sliding contact assembly
CN101924046A (zh) * 2009-06-16 2010-12-22 飞思卡尔半导体公司 在半导体器件中形成引线键合的方法
TW201113962A (en) * 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) * 2009-10-14 2014-07-11 日月光半導體製造股份有限公司 半導體元件
US8482136B2 (en) * 2009-12-29 2013-07-09 Nxp B.V. Fan-out chip scale package
TWI478303B (zh) 2010-09-27 2015-03-21 日月光半導體製造股份有限公司 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US9301391B2 (en) 2011-11-29 2016-03-29 Advanpack Solutions Pte Ltd. Substrate structure, semiconductor package device, and manufacturing method of substrate structure
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
JP7481865B2 (ja) * 2020-03-12 2024-05-13 マクセル株式会社 半導体装置用基板、および半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS622642A (ja) 1985-06-28 1987-01-08 Dainippon Printing Co Ltd 支持体付きリ−ドフレ−ムの製造方法
JPH0693699B2 (ja) * 1985-07-05 1994-11-16 富士通株式会社 デイジタル交換回線の切断接続方式
JPS6353959A (ja) * 1986-08-22 1988-03-08 Mitsui Haitetsuku:Kk 半導体装置用リ−ドフレ−ム及びその製造方法
JPS63239852A (ja) * 1987-12-03 1988-10-05 Mitsui Haitetsuku:Kk 半導体装置
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
JP2581017B2 (ja) * 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US5821608A (en) * 1995-09-08 1998-10-13 Tessera, Inc. Laterally situated stress/strain relieving lead for a semiconductor chip package
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US5897336A (en) * 1996-08-05 1999-04-27 International Business Machines Corporation Direct chip attach for low alpha emission interconnect system
US6025728A (en) * 1997-04-25 2000-02-15 Micron Technology, Inc. Semiconductor package with wire bond protective member

Also Published As

Publication number Publication date
KR19990013513A (ko) 1999-02-25
US6563202B1 (en) 2003-05-13
JPH1174413A (ja) 1999-03-16
US6051450A (en) 2000-04-18
SG64493A1 (en) 1999-04-27

Similar Documents

Publication Publication Date Title
TW432465B (en) Lead frame, manufacturing method of a lead frame, semiconductor device, assembling method of a semiconductor device, and electronic apparatus
TW398063B (en) Lead frame and its manufacturing method thereof
US8230591B2 (en) Method for fabricating an electronic device substrate
TW393709B (en) Flip chip assembly with via interconnection
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
TW423123B (en) Semiconductor device, lead-patterning substrate, and electronics device, and method for fabricating same
JP2779133B2 (ja) バンプを持つ半導体構造
KR19980087404A (ko) 리드 프레임, 그 제조 방법, 반도체 장치 및 그 제조 방법
US20250229351A1 (en) Two-step solder-mask-defined design
CN100481403C (zh) 电子装置用基板及其制造方法以及电子装置制造方法
JP3424523B2 (ja) Tab用テープキャリア及びその製造方法
JP3114926B2 (ja) 配線基板のメッキ用マスキング方法
JPH11191574A (ja) 半導体装置
CN101866889A (zh) 无基板芯片封装及其制造方法
JP4012527B2 (ja) 電子部品の製造方法
JPH06177315A (ja) 多層リードフレーム
KR102775585B1 (ko) 배터리용 연성회로기판의 웰딩 플레이트 결합방법
JP2000294586A (ja) 半導体装置及び半導体装置の製造方法
US20220059489A1 (en) Solder joints on nickel surface finishes without gold plating
CN201708149U (zh) 集成电路芯片卡
CN112151489A (zh) 引线框架、引线框架的形成方法及引线框架封装体
JPH02174240A (ja) 半導体装置の製造方法
JPH03167835A (ja) 半導体チップの実装方法
JP2003179103A (ja) 半導体装置及びその製造方法
JPH1116955A (ja) Tab用テープおよびその製造方法、ならびにtabテープを用いた半導体パッケージ

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees