TW444366B - Package method for integrated circuit with high conductive wire bondability and no flash - Google Patents

Package method for integrated circuit with high conductive wire bondability and no flash Download PDF

Info

Publication number
TW444366B
TW444366B TW089108496A TW89108496A TW444366B TW 444366 B TW444366 B TW 444366B TW 089108496 A TW089108496 A TW 089108496A TW 89108496 A TW89108496 A TW 89108496A TW 444366 B TW444366 B TW 444366B
Authority
TW
Taiwan
Prior art keywords
integrated circuit
lead frame
mold
side wall
wall structure
Prior art date
Application number
TW089108496A
Other languages
English (en)
Inventor
Jian-Ping Huang
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW089108496A priority Critical patent/TW444366B/zh
Application granted granted Critical
Publication of TW444366B publication Critical patent/TW444366B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

經濟部智慧財產局員工消費合作社印Sli 乂 41狐3 6 6 A7 ^ -—— 57 五'發明說明(1) [發明領域] 本發明係有關於一種積體電路封裝技術’特別是有關 於一種積艘電路封裝方法,其可用來封裝一光感式積雜電 路晶片,例如為一影像感應器(image sens〇r),其特點在於 可防止導線架上產生溢膝現象(flash),並可使得所痒接上 的晶片導線具有更佳之焊接性(b〇ndabiltiy) e [發明背景】 ^積體電路封裝技術可將一或多個積體電路晶片封裝於 單之模組之中,以便易於將此些積體電路晶片整合至電 路板上。—般之積體電路晶片大都是封裝於不透光之封裝 膠體之中《•然而對於光感式積體電路晶片而言由於其感 光面須能接收到外部之光線,否則其將無法正常作用因 此光感式積體電路晶片的封裝方法通常不同於一般之積體 電路晶片的封裝方法。 目前己有許多的專利技術可用來封裝光感式積體電路 晶片,例如美國專利第5,070,041號及美國專利第 5,523,608 號,等等 β 美國專利第5,07〇,〇41號揭露了 一種單晶片型光感式 積體電路晶片的封裝方法’其製程步驟將於以下配合第 至1D圖作簡略之敘述。 請首先參閱第1Α囷,美國專利第5 070,04ΐ號所揭露 之封裝方法的第一個步驟為預製一導線架11(),其具有一 晶片座部分111及一導腳部分112。為防止後續之製程於 導線架110之晶片座部分ln及導腳部分112内側上產生 本&張尺度適用1f7國國家標準(CNSM4規格(21〇 X 297公釐)----^ 1 15990 --------1---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 2 A7 B7 五、發明說明(2 ) 溢膠現像’其解決方法為在此些部位上預先塗佈上一聚合 物塗佈層120。 請接著參閱第1B圖,下一個步驟為進行一模鑄製程 (molding process) ’藉此形成一上部封裝膠體121及—下 部封裝勝體122。上部封裝膠體121具有一中央空穴部分, 用以作為黏晶之處β 於此模鑄製程中’用以形成上部封裝膠體121及下部 封裝膠體122的封裝材料會溢濺於導線架11()之晶片座部 分111及導腳部分112的内側上’亦即溢濺於預塗佈之聚 合物塗佈層120之上(溢膠部分如標號13〇所指之處)。由 於此些部位已預先塗佈上聚合物塗佈層12〇,因此可接著 使用一特殊之溶劑’將聚合物塗佈層丨2〇連同其上之溢膠 部分130 —起清洗掉,藉此而除去溢膠部分丨3〇。 請接著參閱第1C圖’下一個步驟為進行一黏晶製程, 用以將一光感式積體電路晶片140黏貼至導線架11〇的晶 片座部分in上。接著將下部封裝膠體122放置於一加熱 塊(heat block) 150上,以此方式來進行一導線焊接製程, 藉此焊接上一導線組160,以將光感式積體電路晶片14〇 電性藕接至導線架11〇之導腳部分112的内側上。 請接著參閱接著第1D圖’下一個步驟為進行一加蓋 片製程(lidding process) ’用以將一透光蓋片17〇固接至上 部封裝膠體121的中央空穴部分的開口上。此即完成一單 晶片型光感式積趙電路封裝結構的製造。 然而上述之積體電路封裝方法卻有以下二項缺點。第 本紙張尺度適用中圉國家標聿(CNS)A4規格(210 15990 --------------裝--------訂---1-----線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 443 6 6 A7 B7 五、發明說明(3 ) 一項缺點為形成聚合物塗佈層120及後績之溶劑清洗程 序,其程序頗為繁複且須使用昂貴之器材,致使製造成本 頗高。第二項缺點則為導線焊接製程t所用的加熱塊150 係接觸至下部封裝膠體122的底面,而非直接接觸至導線 架110,因此會使得加熱塊150上的熱能不能以最有效之 方式傳送至導線架110上,致使所焊接上的導線組160僅 具有勉強可接受之焊接性。 美國專利第5,523,608號揭露了 一種雙晶片型光感式 積體電路晶片的封裝方法,其製程步驟將於以下配合第2A 至2D圏作簡略之敘述。 請參閱第2A圖,美國專利第5,523,608號所揭露之封 裝方法的第一個步驟為預製一導線架210,其具有一晶片 座部分211及一導腳部分212。接著即進行一第一黏晶製 程,藉以將一第一積體電路晶片241黏貼至導線架210之 晶片座部分211的背面上。接著進行一第一導線焊接製 程’用以利用一第一導線組261將第一積體電路晶片241 電性藕接至導線架210之導腳部分212的背面上。 請接著參閱第2B圖,下一個步棘令為進行一模镑製 程,藉以形成一上部封裝膠體221及一下部封裝膠體222。 上部封裝膠體221具有一中央空穴部分,用以作為第二黏 晶之處;而下部封裝膠體222則完全包覆第一積趙電路晶 片 241。 於上述之模鑄製程令,用以形成上部封裝谬艘221及 下部封裝膠體222的封裝材料會溢滅於導線架21〇之晶片 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15990 -I -----I------ ------ 1 1 訂·-----— II *5^ (請先閱讀背面之注意事項再填寫本頁) 3 A7
五、發明說明(4 ) 經濟部智慧財產局員工消費合作社印製 座部分211及導腳部分212内側上(溢膠部分如標號23〇所 指之處)。為了清除此溢膠部分23〇,其解決方法為利用一 噴洗器231進行一喷洗程序(bUst),藉由高速噴液將溢膠 部分230喷洗掉。 請接著參閱第2C圖,下一個步驊為進行一第二黏晶 製程,藉以將一第二積體電路晶片242(光感式積體電路晶 片)黏貼至導線架210之晶片座部分211的正面上。 接著將下部封裝膠體222放置於一加熱塊250上,以 此方式來進行一第二導線焊接製程,藉此焊接上一第二導 線組262’以將光感式積體電路晶片242電性藕接至導線 架210之導腳部分212内側的正面上。 請接著參閱第2D圖,下一個步驟為進行一加蓋片製 程’用以將一透光蓋片270固接至上部封裝膠體221的中 央空穴部分的開口上。此即完成一雙晶片型光感式積體電 路封裝結構的製造》 然而上述之積體電路封裝方法亦有以下二項缺點。第 —項缺點為用以清除溢膠部分230的喷洗程序,其程序亦 頗為繁複且需使用昂貴之器材,致使製造成本頗高。第二 項缺點則為第二導線焊接製程中所用的加熱塊250係接觸 至下部封裝膠體222的底面,而非直接接觸至導線架210, 因此會使得加熱塊250上的熱能不能以最有效之方式傳送 至導線架210上,致使所焊接上的第二導線組262僅具有 勉強可接受之焊接性。 [發明概述] 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15990 -------------裝 — 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4443 6 6 A7 B7 五、發明說明(5 ) 蓉於以上所述習知技術之缺點,本發明之主要目的便 是在於提供一種新的光感式積體電路封裝方法,其可防止 上述之溢膠現象》 本發明之另一目的在於提供一種新的光感式積體電路 封裝方法’其可讓導線焊接製程令所用之加熱塊直接接觸 至導線架,以使得所焊接上的導線具有更佳之焊接性。 根據以上所述之目的,本發明提供了一種新穎之光感 式積體電路封裝方法。本發明之積體電路封裝方法利用一 特製之模具組’包括一上插入式模具及一下插入式模具, 來緊密地夾持導線架上會產生溢膠現象之部位,藉此來防 止此些部位產生溢膠現象’因此無需如習知技術般地採用 高成本之清洗程序來去除溢勝》此外,本發明之積艘電路 封裝方法於導線焊接製程中’可讓加熱塊直接接觸至導線 架’形成直接之熱傳導接觸’因此可使加熱塊上的熱能較 習知技術更為有效地傳送至導線架上,使得所焊接上的導 線組具有更佳之焊接性。本發明之積體電路封裝方法因此 較習知技術具有更進步之實用性。 [圖式簡述] 為讓本發明之上述和其它目的、特徵、和優點能更明 顯易懂,下文將舉本發明之較佳實施例,並配合所附囷式, 詳細說明本發明之實質技術内容。所附圖式之内容簡述如 下: 第1Α至1D圖(習知技術)為剖面示意圓,其用以說明 —習知之單晶片型光感式積艘電路封裝方法中的各個步 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 15990 «3· (請先閱讀背面之注意事項再填寫本頁) -45
T 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(6 驟; 經 濟 部 智 慧 財 產 局 消 f 合 社 印 tl 第2A至2D圖(¾知技術)為剖面示意圖,其用以說明 一習知之雙晶片型光感式積體電路封裝方*中的各個少 驟; 第3A至3E圖為剖面示意圖,其用以說明本發明之耪 體電路封裝方法的第一實施例令,用來製造一單晶片蜇光 感式積想電路封裝結構中的各個步雜; 第4A至4F圈為剖面示意圖,其用以說明本發明之積 體電路封裝方法的第二實施例中,用來製造〆雙晶片塑光 感式積體電路封裝結構中的各個步碌。 [圖式之標號] Π0 導線架 導線架Π0之晶片座部分 導線架110之導腳部分 聚合物塗佈層 上部封裝膠體 下部封裝膠體 溢膠部分 光感式積體電路晶片 加熱塊(heat block) 導線組 透光蓋片 導線架 導線架210之晶片座部分
I請 先 聞 讀 背 面 之 '注 意 事 項 再 填λ 寫裝 本 · J 訂 111 112 120 121 122 130 140 150 160 170 210 211 線 本紙張义度適用中國國家標準(CNS)A4規格(210 X 297公釐_> 6 15990 A7 4443 6 6 B7_ 五、發明說明(7 ) 212 導線架210之導腳部分 221 上部封裝膠體 (請先間讀背面之注意事項再填寫本頁) 222 下部封裝膠體 230 溢膠部分 23 1 嘴洗器(blaster) 241 第一積體電路晶片 242 第二積體電路晶片(光感式積體電路晶片) 250 加熱塊 261 第一導線組 262 第二導線組 270 透光蓋片 310 導線架 311 導線架310之晶片座部分 312 導線架310之導腳部分 320 模具組 321 上插入式模具 321a 第一空穴結構 經濟部智慧財產局員工消費合作社印製 322 下插入式模具 322a 第二空穴結構 331 上封裝邊牆結構 332 下封裝邊牆結構 340 光感式積體電路晶片 350 加熱塊 360 導線組 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 7 15990 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明(1 2 ) 370 底部封裝膠體 380 透光蓋片 410 導線架 411 導線架410之晶片座部分 412 導線架410之導腳部分 420 模具組 421 上插入式模具 421a 第一空穴結構 422 下插入式模具 422a 第二空穴結構 431 上封裝邊牆結構 432 下封裝邊牆結構 441 第一積體電路晶片 442 第二積體電路晶片(光感式積體電路晶片) 451 第一加熱塊 452 第二加熱塊 461 第一導線組 462 第二導線組 470 底部封裝膠體 480 透光蓋片 [發明實施例詳細說明] 以下將分別配合第3A至3E圊及第4A至4F圖分別詳 細揭露說明本發明之積體電路封裝方法的二個實施例。 第一實施例f第3A至3E圖) -------------裝--------訂---------線 <請先閲讀背面之注意事項再填寫本頁) 1 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) 2 15990 -443 6 6 A7 —______B7 五'發明說明(9 ) 以下將配合第3A至3E圖詳細揭露說明本發明之積體 (請先《讀背面之注意事項再填寫本頁) 電路封裝方法之第一實施例。於此實施例令,本發明之積 艘電路封裝方法係用來製造一單晶片型之光感式積體電路 封裝結構。 請首先參閲第3A圖,此實施例之第一個步驟為預製 一導線架310及一特別設計之模具組320 ^導線架310具 有一晶片座部分311及一導腳部分312»模具組320包括 二個插入式模具(inserted mold): —上插入式模具321及一 下插入式模具322;其中上插入式模具321之下表面上形 成有一第一空穴結構321a,而下插入式模具322之上表面 上則形成有一第二空穴結構322a(此二個空穴結構將於後 續之製程中用以分別形成二個封裝邊牆結構)。 經濟部智慧財產局員工消費合作社印製 請接著參閱第3B圈’下一個步驟為將導線架31〇夾 固於上插入式模具321與下插入式模具322之間,使得導 線架310之晶片座部分311及導腳部分312之内端均被大 致緊密地夾固於上插入式模具321與下插入式模具322之 間,並使得第一以及第二空穴結構321a、322a互相對齊至 導線架310之導腳部分312中的一特定區段,接著便可進 行一模鑄製程,用以將一封裝材料,例如為樹脂,填入至 第一及第二空穴結構321a、322a之t。 請接著參閱第3C圈’下一個步驟為移除上插入式模 具321及下插人式模具322。此模轉製程完成之後,填入 至第一空穴結構321a中的封裝材料即形成一上封裝邊牆 結構33卜而填入至第二空穴結構322a令的封裝材料則形
本紙張尺度邮t賴家辟(CNS)A4規格(210 X 297公FT 9 15990 五、發明說明(的 成一下封裝邊牆結構332。 (請先闓讀背面之注意事項再填寫本頁> 本發明的一項特點即在於藉由上述第3B圖所示之爽 固動作,亦即將導線架310之晶片座部分3n及導腳部分 312内端緊密地夾固於上插入式模具32ι與下插入式模具 322之間,因此於模鑄製程進行中,可使得此些部位不會 被封裝材料所觸及到,亦即此些部位上不會殘留有溢膠。 請接著參閱第3D圈,下一個步驟為進行一黏晶製程, 用以將一光感式積體電路晶片34〇黏貼至導線架31〇之晶 片座部分311的正面上。 接著將下封裝邊牆結構332放置於一加熱塊350上, 以此方式來進行一導線焊接製程’藉此銲接上一導線組 360,以將光感式積體電路晶片34〇電性藕接至導線架31〇 之導腳部分312的内端上。於此步驟中,加熱塊35〇可經 由下封裝邊牆結構332的中央空穴部分而直接接觸至導線 架310之晶片座部分311及導腳部分312的内端,形成直 接之熱傳導接觸。導線焊接製程完成之後,接著將加熱塊 350移除。 經濟部智慧財產局員工消費合作杜印製 本發明的另一項特點即在於藉由下封裝邊牆結構332 的_央空穴部分,即可讓加熱塊35〇與導線架31〇之晶片 座部分311及導腳部分312内端形成直接之熱傳導接觸’ 因此於上述之導線焊接製程進行中,可讓加熱塊35〇上的 熱能較習知技術更為有效地傳送至導線架3 1〇之晶片座部 分311及導腳部分312,使得導線組36〇具有更佳之焊接 性。 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 10 15990 4443 6 6 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明(π ) 請接著參閱第3E圖,下一個步驟為將環氧樹脂(ep〇xy) 或矽鲖(silicone)填入至下封裝邊牆結構332的中央空穴部 分中’藉此而形成一底部封裝膠體3 70,用以包覆導線架 31〇之晶片座部分311及導腳部分312内端的背面。 最後一個步驟為進行一加蓋片製程(lidding process)’藉此將一透光蓋片380固接至上封裝邊牆結構 331的中央空穴部分的開口上β此即完成一單晶片型光感 式積體電路封裝結構的製造》 由以上之說明可知’本發明之積體電路封裝方法可防 止導線架310之晶片座部分311及導腳部分312的内端上 殘留模鑄製程中所用之模料,因此無需如習知技術般地採 用高成本之清洗程序來去除溢膠。此外,本發明於導線焊 接製程中,可讓加熱塊350直接接觸至導線架310之晶片 座部分311及導腳部分312的内端,形成直接之熱傳導接 觸’因此可使加熱塊350上的熱能較習知技術更為有效地 傳送至導線架3 10之晶片座部分311及導腳部分3 12的内 端上’使得所焊接上的導線組360具有更佳之烊接性。本 發明因此較習知技術具有更進步之實用性。 蓋實施例f竿4 A I 4F圈) 以下將配合第4A至4F圓詳細揭露說明本發明之積體 電路封裝方法之第二實施例。於此實施例中,本發明之積 艘電路封裝方法係用以製造一雙晶片型之光感式積體電路 封裝結構。 請首先參閱第4A圖,此實施例之第一個步驟為預製 -----I----- 裝 - ----—訂---— II--•線 (請先Μ讀背面之注意事項再填寫本頁) 本4張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 11 15990 A7 A7 經濟部智慧財產局員工消費合作杜印製 12 五、發明說明(Π ) ~導線架410及一特別設計之模具組42〇。導線架41〇具 明片座部;7 411及一導腳部分412。模具組420包括 —上插入式模具421及一下插入式模具422;其中上插入 式模具421之下表面上形成有一第一空穴結構42ia,而下 插入式模具422之上表面上則形成有一第二空穴結構 422a(此二個空六結構係於後續之製程中用以分別形成二 個封裝邊牆結構)^ 請接著參閲第4B圖,下一個步驟為將導線架41〇夾 固於上插入式模具421與下插入式模具4 22之間,使得導 線架410之晶片座部分411及導腳部分412内端均被大致 緊密地夹固於上插入式模具421與下插入式模具422之 間,並使得第一以及第二空穴結構421a、422a互相對齊至 導線架410之導腳部分412中的一特定區段。接著便可進 行一模鑄製程,用以將一封裝材料,例如為樹脂,填入至 第一及第二空穴結構421a、422a之中。 請接著參閱第4C圖,下一個步驟為移除上插入式模 具421及下插入式模具422。此模鑄製程完成之後’填入 至第一空穴結構421a中的封裝材料即形成一上封裝邊牆 結構431,而填入至第二空穴結構422a书的封裝材料則形 成一下封裝邊牆結構432。 本發明的一項特點即在於藉由上述第4B圖所示之夹 固動作,亦即將導線架410之晶片座部分411及導腳部分 412内端緊密地夾固於上插入式模具421與下插入式模具 422之間’因此於模鑄製程進行中,可使得此些部位不會 表紙;綱㈣鮮鮮(CNS)A4規格⑵〇 X 297公髮) —--- 15990 IF n It n I IT .^r n 訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4443 66 A7 ___B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(13) 被封裝材料所觸及到,亦即此些部位上不會殘留有溢膠β 請接著參閲第4D圏,下一個步驟為將整個半成品之 封裝結構體翻轉成正面朝下,以此方式來進行一第一黏晶 製程’用以將一第一積體電路晶片44〗(非光感式之積體電 路晶片)黏貼至導線架410之晶片座部分411的背面上。 接著將上封裝邊牆結構431放置於一第一加熱塊451 上’以此方式來進行一第一導線焊接製程,藉此焊接上一 第一導線組461 ’以將第一積體電路晶片441電性藕接至 導線架410之導腳部分412内端的背面上》於此步驟中, 第一加熱塊451可經由上封裝邊牆結構43!的中央空穴部 分而直接接觸至導線架410之晶片座部分411及導腳部分 412内端的正面,形成直接之熱傳導接觸。第一導線谭接 製程完成之後’接著將加熱塊451移除。 本發明的另一項特點即在於藉由上封裝邊牆結構431 的中央空六部分’可讓第一加熱塊451舆導線架410之晶 片座部分411及導腳部分412内端的正面形成直接之熱傳 導接觸’因此於第一導線焊接製程進行中,可讓第一加熱 塊451上的熱能較習知技術更為有效地傳送至導線架410 之晶>1座部分411及導腳部分412,使得第一導線組461 具有更佳之焊接性。 請接著參閱第4Ε圖’下一個步称為將整個半成品之 封裝結構體再回復成正面朝上,以此方式來進行一第二黏 晶製程,用以將一第二積體電路晶片442(光感式積體電路 晶片)黏貼至導線架410之晶片座部分411的正面上β {請先閱讀背面之注意事項再填寫本頁) ί Γ 良 泰紙張尺度適用中_國家標準(CNS)A4規格(210 x 297公釐) 13 15990 經濟部智慧財產局員工消費合作社印製 007 aV·#? ^ 14 A7 B7 五、發明說明(14) 接著將下封裝邊牆結構432放置於一第二加熱塊452 上’以此方式來進行一第二導線焊接製程,藉此焊接上一 第二導線組462 ’以將第二積體電路晶片442電性藕接至 導線架410之導腳部分412内端的正面上3於此步驟中, 第二加熱塊452可經由下封裝邊牆結構432的中央空穴部 分而直接接觸至導線架41〇之導腳部分412内端的背面, 形成直接之熱傳導接觸。第二導線焊接製程完成之後,接 著即將第二加熱塊452移除。 本發明的再一項特點即在於藉由下封裝邊牆結構432 的t央空穴部分,可讓第二加熱塊452與導線架41〇之晶 片座部分411及導腳部分412内端的背面形成直接之熱傳 導接觸,因此於第二導線焊接製程進行中’可讓第二加熱 塊452上的熱能較習知技術更為有效地傳送至導線架 之BB片座部分411及導腳部分412,使得第二導線組462 具有更佳之焊接性。 請接著參閱第4F圖,下一個步驟為將環氧樹脂或矽 酮填入至下封裝邊牆結構432的中央空穴部分藉此而形 成一底部封裝膠體470’用以包覆第一積趙電路晶片441 及導線架410之晶片座部分411及導腳部分412内端的背 面 β 最後一個步驟為進行一加蓋片製程,用以 片480固接至上封裝邊踏結構431的中央空穴部分的開口 上。此即完成-雙晶片型光感式積體電路封裝結構的製 造。 本紙張&度適用中關家標準(CNS)AU計;ηη 15990 -------------裝- ------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 4443 6 6 A7 B7 五、發明說明(”) 由以上之說明可知*本發明之積體電路封裝方法可防 止導線架410之晶片座部分411及導腳部分412的内端上 殘留模鑄製程中所用之模料,因此無需如習知技術般地採 用高成本之清洗程序來去除溢膠《•此外,本發明於第一及 第二導線焊接製程中’均可讓加熱塊451、452與導線架 410之導腳部分412的内端形成直接之熱傳導接觸,因此 可使加熱塊451、452上的熱能較習知技術更為有效地傳送 至導線架410上*使得所焊接上的導線组461、462均具有 更佳之焊接性》本發明因此較習知技術具有更進步之實用 性。 以上所述僅為本發明之較佳實施例而已,並非用以限 定本發明之實質技術内容的範圍。本發明之實質技術内容 係廣義地定義於下述之申請專利範圍中。任何他人所完成 之技術實體’若是與下述之f請專利範圍所定義者為完全 相同、或是為一種等效之變更,均將被視為涵蓋於此專利 範圍之中。 I------------ - ί I ----訂·---- ί <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用t國國家楳準(CNS)A4規格(210 X 297公爱) 15 15990

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印S 六、申請專利範圍 1. 一種積體電路封裝方法,包含以下步驊: (1) 預製一導線架,其具有一晶片座部分及一導腳 部分; (2) 預製一模具組,其包含一上插入式模具及一下 插入式模具,且其中該上插入式模具上形成有一第一空 穴結構’而該下插入式模具上則形成有一第二空穴結 構; (3) 將該導線架夹固於該上插入式模具與該下插入 式模具之間,使得該導線架之晶片座部分及導腳内端均 被大致緊密地失蓋於該上插入式模具與該下插入式模 具之間: (4) 將一封裝材料填入至該上插入式模具中的第一 空穴結構’用以形成一具有中央空穴部分的上封裝邊踏 結構:並同時亦填入至該下插入式模具中的第二空穴結 構,用以形成一具有中央空穴部分的下封裝邊牆結構; (5) 將該模具組移除; (6) 進行一黏晶製程’用以將至少一積體電路晶片 黏置於該導線架的晶片座部分的正面上; (7) 進行一導線焊接製程’用以將該積體電路晶片 電性藕接至該導線架的導腳内端;且於此步驟中,該下 封裝邊牆結構係放置於一加熱塊上,且該加熱塊可經由 該下封裝邊牆結構的中央空穴部分而與該導線架之晶 片座部分及導腳内端形成直接之熱傳導接觸: (S)將該加熱塊移除,於該上插入式模具與該下 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁> 本紙張尺度適用+國國家標準(CNSM i規格(ϋ:297^缓) 16 15990 ABCS 4443 66 六、申請專利範圍 入式模具之間’使得該導線架之晶片座部分及導腳内端 均被大致緊密地夾蓋於該上插入式模具與該下插入式 模具之間;以及 (9)進行一加蓋片製程,用以將一蓋片固接至該上 封裝邊牆結構的中央空穴部分的開σ上。 2-如申請專利範圍第1項所述之積體電路封裝方法,其中 該積體電路晶片為一光感式積體電路晶片β 3. 如申請專利範圍第〗項所述之積體電路封裝方法,其 中,於該下封裝邊牆結構的中央空穴部分中,復係形成 有一底部封裝膠體。 4. 如申請專利範圍第3項所述之積體電路封裝方法,其中 該底部封裝膠體係將環氧樹脂填入至該下封裝邊牆結 構的中央空穴部分中而形成。 5. 如申請專利範圍第3項所述之積體電路封裝方法,其中 該底部封裝膠體係將矽酮填入至該下封裝邊牆結構的 中央空穴部分中而形成該底部封裝膠體。 6. —種積體電路封裝方法,包含以下步驟: (1) 預製一導線架’其具有一晶片座部分及一導腳 部分; (2) 預製一模具組,其包含一上插入式模具及一下 插入式模具,且其中該上插入式模具上形成有一第一空 穴結構,而該下插入式模具上則形成有一第二空穴結 構; (3) 將該導線架夹固於該上插入式模具與該下插入 I---1 I----- -- ^ - I -----I ^i — — —----I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產扃員工消費合作社印*r,衣 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 17 15990 18 A8 Βδ C8 _____^____ 六、申請專利範圍 式模具之間,使得該導線架之晶片座部分及導腳内端均 被大致緊密地夹蓋於該上插入式模具與該下插入式模 具之間; (4) 將一封裝材料填入至該上插入式模具中的第— 空穴結構’用以形成一具有中央空穴部分的上封裝邊牆 結構;並同時亦填入至該下插入式模具中的第二空穴結 構’用以形成一具有中央空穴部分的下封裝邊牆結構; (5) 將該模具組移除; (6) 進行一第一黏晶製程’用以將一第一積體電路 曰Β片黏置於該導線架的晶片座部分的背面上;並接著 進行一第一導線焊接製程,用以將該第一積體電路 晶片電性藕接至該導線架之導腳内端的背面上;且於此 步驟中,該上封裝邊牆結構係放置於一第一加熱塊上, 且該第一加熱塊可經由該上封裝邊牆結構的中央空穴 部分而與該導線架之晶片座部分及導腳内端形成直接 之熱傳導接觸; (7) 進行一第二黏晶製程,用以將一第二積體電路 明片黏置於該導線架的晶片座部分的正面上;並接著 進灯一第二導線焊接製程,用以將該第二積體電路 晶片電性藕接至該導線架之導腳_的背s上;且於此 步驟中該下封裝邊牆結構係放置於一第二加熱塊上, 且該第二加熱塊可經由該下封裝邊牆結構的中央空穴 部分而與該導線架之導腳内端形成直接之熱傳導接 觸; 本紙張尺度適iTii家標準--- 15990 -------------裝·----If —訂---------線 (請先閱讀背面之注意事項再填寫本頁) 4443 66 Α8 Β8 C8 D8 六'申請專利範圍 (8) 將該第二加熱塊移除後,於該下封裝邊牆結構 的中央空穴部分中,形成一底部封裝膠體;以及 (9) 進行一加蓋片製程’用以將一蓋片固接至該上 封裝邊播結構的中央空穴部分的開口上。 7. 如申請專利範圍第6項所述之積體電路封裝方法,其中 該第二積想電路晶片為一光感式積想電路晶片。 8. 如申請專利範圍第6項所述之積體電路封裝方法,其中 於步称(8)中’該底部封裝膠體係將環氧樹脂填入至該 下封裝邊牆結構的中央空穴部分令而形成。 9. 如申請專利範園第6項所述之積體電路封裝方法,其中 於步騍(8)中,該底部封裝膠體係將矽鲷填入至該下封 裝邊牆結構的中央空穴部分中而形成該底部封裝膠 體0 ---------I------------------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印装 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐> 19 15990
TW089108496A 2000-05-04 2000-05-04 Package method for integrated circuit with high conductive wire bondability and no flash TW444366B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW089108496A TW444366B (en) 2000-05-04 2000-05-04 Package method for integrated circuit with high conductive wire bondability and no flash

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW089108496A TW444366B (en) 2000-05-04 2000-05-04 Package method for integrated circuit with high conductive wire bondability and no flash

Publications (1)

Publication Number Publication Date
TW444366B true TW444366B (en) 2001-07-01

Family

ID=21659601

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089108496A TW444366B (en) 2000-05-04 2000-05-04 Package method for integrated circuit with high conductive wire bondability and no flash

Country Status (1)

Country Link
TW (1) TW444366B (zh)

Similar Documents

Publication Publication Date Title
TWI245429B (en) Photosensitive semiconductor device, method for fabricating the same and lead frame thereof
TW473951B (en) Non-leaded quad flat image sensor package
TW454287B (en) Multi-media chip package and its manufacture
US6692993B2 (en) Windowed non-ceramic package having embedded frame
TW521410B (en) Semiconductor package article
TWI239655B (en) Photosensitive semiconductor package with support member and method for fabricating the same
CN104779220A (zh) 一种芯片封装结构及其制造方法
TW447096B (en) Semiconductor packaging with exposed die
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US6372551B1 (en) Method of manufacturing an image-sensor integrated circuit package without resin flash on lead frame and with increased wire bondability
TW571402B (en) Leadframe semiconductor device and the manufacturing method thereof, circuit substrate and electronic machine
TW201023334A (en) Compact semiconductor package with integrated bypass capacitor and method
TW586203B (en) Semiconductor package with lead frame as chip carrier and method for fabricating the same
TW444366B (en) Package method for integrated circuit with high conductive wire bondability and no flash
CN212810302U (zh) 芯片封装结构及数字隔离器
CN212967703U (zh) 芯片封装结构及数字隔离器
CN104617002A (zh) 一种半导体封装方法及结构
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
JP2002093993A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JP2982971B2 (ja) インターナル・ダム・バーを有する集積回路用ポスト・モールド・キャビティ型パッケージ
JPH10144827A (ja) 樹脂封止半導体装置、その製造方法及びその金型
CN210040173U (zh) 半导体封装结构
CN112103280B (zh) 芯片封装结构、芯片封装方法及数字隔离器
JP2682200B2 (ja) 半導体装置
TW200418152A (en) Semiconductor package positionable in encapsulating process and method for fabricating the same

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees