TW459232B - Nonvolatile memory device - Google Patents

Description

經濟部智慧財產局員工消費合作社印製 α7 _Β7___ 五、發明說明（1 ) 發明領域 本發明係有關於非揮發性之半導體記憶元件（例如* E.PROM--電可程式唯讀記憶體 '快閃記憶體、E_; PROMs--電可拭除可程式唯讀記憶體），尤指一種具有定址及讀取/ 冩入電路之複數記憶庫結構，可同時進行讀取及寫入之操 作功能者s 發明背景 美國專利U.s. Pat, No. 5,307，314 (Lee)曾揭露一種記億裝 置，其被區分成數個具有個別寫入致能輸入的記憶庫（ϋϊϊ 及ϋ!)。該兩個記憶庫雖可同時被存取 > 可是卻限定只能 在相同的位址上。當兩者之寫入致能訊號啓動時，該裝置 便執行將一字元寫入兩記憶庫之相同的位址中。而當兩者 之寫入致能訊號非啓動' 且單一輸出致能訊號（01)啓動 時，該裝置便執行將一字元由該雨記憶庫之相同的位址中 讀出==當只有其中一個寫入致能訊號啓動時，該裝置只會 將一位元組寫入一個記憶庫內。當該兩個寫入致能訊號中 的一個啓動且輸出致能訊號也啓動時，該裝置的邏輯電路 並允許執行分別的讀取/寫入操作。然後 '對應於非啓動寫 入致能訊號’將一位宂組自記憶庫中讀出 '同時 '對應於 啓動寫入致能訊號，將一泣元組寫入另一記德庫，並且· 同樣地該雨記憶庫均是在相同位址存瑕。每一個記憶庫皆 有其本身之資料輸入/輸出線的位元組寬度設定t 美_專利111?£^,^〇,5;5：13,：139(；611!:4〇曾掲露一毽具有 雨個位钍解碼器的記憶，其中一解碼器可洪讀取操作旦 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------ ----I --------訂-----崎' (請先閱讀背面之注意事項再填寫本頁) d 69 三 3 2 A7 _B7_ 五、發明說明（2 ) 另一分開的解碼器可供寫入操诈。此記憶體也具有分開的 輸入及輸出資料匯流排。該兩解碼器從一位址計數器接攻 連續性排列的位址，但卻將位址位元加以解碼5以便能以 相反方向來掃摇記憶體單元的各列。所以，此記憶體中的 各列將可被以漸增的順序寫入並以遞減的順序讀取（或反 之亦然並且*該位址計數器係爲二進位計數器，其提供 給該寫入解碼器的輸岀乃較提供給該讀取解碼器的輸迅平 移一個位冗*因此其讀取循環的發生速率爲寫入循環的雨 倍‘此記憶體之列數爲(n+ 1)的倍數，其中’’η_‘即爲讀取頻 率與寫入頻率的比値（例如，2 : i )，以便能保證不會發生 對記憶體中的同一列同時進行讀取與寫入動作的狀浞。 經濟部智慧財產局員工湞費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 美國專利 U · S , P a ί., N 〇. 5,5 0 2,6 8 3 (M a r c h ί 〇 r 〇)曾掲露一種 雙埠數據快取記憶體，其使周兩個列解碼器，各設在字元 線或列的雨邊。每一個列解碼器可各在一字元線的位址輸 入指示其所對應之列即將被存取（讀取或寫入）時將其致 能。該被啓動之字元線的記憶單元然後便被連接於感測放 大器或是寫入控制電路之適當的位元線所存取。每一列係 被結織成預定位冗長度的字元，藉由行邊界將每一列分割 成四個字元=其具有兩個數據埠 '各經由數鷀多工器存取 四個可能宇元行由一個不同的行f爲了避免雨個列解碼器 可能嘗試去驅動同一字元線的衝突現象，因此在每一列之 各字元間的邊界上設置有存取開關。這些存取W關通常是 _工的，所以每一·字元線皆呈完全連接。然而1當同一 列將被雨列解碼器同時存取時 '存取開關便會被控制邏辑 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 5 j · c_ A7 _B7___ 五、發明說明（3 ) (其包括有一位地比較器）所打開 '所以便將該列的宇元線 斷_成雨個分開的區段。藉此·該記憶體電路允許對記憶 體陣列中雨·不同的字元進行獨立I同時的存取。 美國專利 U.S. Pst. No. 5,3<57,494(Sbebsnow et 日1,)曾掲露 一種具有複數個記憶庫的記憶體，各記憶庫各有其本身的 位址問鎖器與解碼器 '其本身的數據輸入問鎖器與驅sii 器、以及其本身的數據輸岀閂鎖與驅勖器。控制訊號包括 有一讀取/寫入訊號、位址閃控、數據輸入閃控與數據輸岀 閃控 '其被送往所有的記憶庫、以及多位冗位址庫、數據 輸入與數據輸出庫位址訊號1其先被解碼後再僅僅送至一 個選定的記憶庫。這些控制訊號致能一選定的記憶庫而去 閂鎖住一位址、閂鎖住輸入數據及驅動輸尚數據，其可因 應要求來進行。此種方式便可允許對不同的記憶庫進行重 疊時閭存取。 美國專利 U . S . P a ί. Ν 〇. 5，3 6 i, 3 4 3 ( Κ 〇 s ο η 〇 c k y e t a 1.)曾掲 露一種具有雨個非擇發性記憶體陣列的系統〃每一個陣列 皆各有其本身之位址暫存器、解碼器及阐控器；也具有冥 太身之消除與程式電壓鬨關。該雨障列藉由一通周數據輸 入閂鎮器、數據輸岀多工_Μ及入/輸出緩衝器來共享輪入 舆輸出之數據路徑r其各式不同的暫存器、開關、多工器 及致能器乃藉由一邏輯來控制，該邏輯包含有一陣列選擇 電路，其可選擇一陣列來進行寫入操阼Θ及另一陣列同時 進行讀取操作。 當設目τΚ同時進行諝取與冩入操作的記憶_置時 '如果 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注咅？事項再填寫本頁) 丨裝------訂--------- 經濟部智慧財產局員工消費合作社印製 1 經濟部智慧財產局員工消費合作杜印製 r. 4 i A7 _B7___ 五、發明說明（4 ) 定社的彈性是必須的話，則將會需要數量可觀的重覆電 路。一些具有最少量化之控割邏_與定址電路的較簡單裝 置，通常也會限Μ到它們的同時讀取/寫入能力，例如，對 兩記憶犀之相同位址的存取、或是位址的連續性掃描。該 等能夠同時對雨個或更多個記憶·體位址真正地進行隨機獨 立存取的記憶裝置，與型上都至少具有重覆的定址電路， 例釦雨個或更多個列解碼器以便能分別進行讀取與寫入操 作或是闱於不同的記憶庫。通常需設置一些分開的數據輸 入與數據輸忠之路徑或是重覆的數據路徑，以便因應對記 憶體存取的不同要求=其高複雜度的原因之一是歸咎於一 個事實，也就是記憶體讀取的時間較記億體寫入操作所需 的時間更短β在非揮發性記憶裝置中，每一位址的讀取操 作時間只需】50至200ns，然而一寫入操作可能會花費約 1 5 0 s之一位元組載入循環時問，且一完整的頁寫入動作 可能會花棹高達]的時間。因此，可發現一個裝置可 在只寫入一個位元組或一頁資料所花的時間內便讀取很多 位置的資料。這額外增加的邏輯，定址（及數據）電路允許 一裝置去開放位址線（及數據線）以畏讀取操作，同時一寫 入揉洋則是在另一位迚的不同數據位冗上進行。 有一些應闬軟體需要同時具有一高密度程式記億體以儲 存相對較爲永久性的程式指令碼、以及一較小的數據記憶 體以儲存較頻常更新的參數値=若有一記憶裝S能同時包 含該兩種記憶發則將是很令人滿意的。爲使其可實施，此 種記憶裝置將需在當一寫入操作於數據記憶豐_進行時1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ----------------' * 459232 A7 _B7_ 五、發明說明（5 ) 同時也能钧自程式記憶體中進行讀取操作。 本發明之目的即是在提供一種具有同時程式讀取/數據 寫入能力之組合弍程式及數據非擇發性記憶裝置1其中' 電路係儘可能_分¥共用'且更不至於犠牲掉對於程式與 數據記憶陣列內之獨立定过及資料存取劫能。 發朗夕槪沭 本目的乃藉由在一非揮發性記憶裝置中包括有雨個記憶 陣列來達或，例如，其中之一記憶陣列係挥來當成相對永 久性釣程式記憶體，另一個則係m來當作相對較常更新的 數據記憶體。該裝置更包含有一軍組的位址線及單組之數 據線以珙該兩記憶陣列使甩。此記憶裝置也具有一位址解 碼裝置，其包含有共享的列解碼器給該雨記憶陣列·以及 列位址閂鎖裝置其至少關連於該數據記憶體以便在執行一 寫入操作時去抓住一解碼後的列位址，如此便能讓該共享 的列解碼器去進行程式記憶體的讀取操作。雖然該兩陣列 各有其分別的行解碼器、行選擇電路以及數據閂鎖器'但 它們不僅共享一通甬的列解碼器，旦亦共享通用的感放 大器、數據1/◦緩衝器以及控制邏輯=該控制邏辑係回應 於輸入控制訊誠而控制該裝置之各亢俘，以便能在一選定 的記憶陣列中執行一選定的讀取或寫入操作。 围式，簡要g兌明 圖1係本發明之非渾發性記憶裝置的平面方塊示意圖。 E 2係一時序圖，其例示圖i所示之裝置Φ的各個記簿 障列的讀取及寫入操作，包舎程式記憶體在該裝置之數據 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂--------- 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（6 ) 記憶體之一寫入循環時也同時進行讀取操诈， 曹施本發明之罸佳模式 請參閿圖1，本發明之一種非揮發性記憶裝置結合了一 程式記憶髏1 1與一數據記憶體1 3。該程式記憶體Π可爲 一浃閃記憶陣列，其主要是一開始便內建編程有一些程式 指令碣旦只有很低的資料更新頻率（或根本不更新該數 據記憶體i3可爲一 E2 PROM暉列（電可拭除可程式唯讀記 憶體陣列），其亦被編程旦較經常更新其數據參數。這兩陣 列1 1、Π並不一定需要是钼同的大小，且遲常該程式記憶 體Π是遠大於該數據記憶體1 3。例如，程式記憶體11也 許是一512KX 8的快閃陣列（即，4Mbits)並分割成2K個256-位元組的區塊以供寫入目的，但數據記憶體13也許是一 32K X 8之全功能的E2 PROM以便支援單一位元組與16-位 元組的頁寫入動作。至於其它的記憶體大小與數據寬度也 是可能的。 該裝置中之兩記憶體ί 1、1 3共享一位址輸入線A可 觀數量的位钍解碼電路，特別是一共炤的列解碼器丨5 '共 罔的數據輸入/輸出線h、以及多量的數據電路，包括共享 的感溺放大器17與1/◦緩衝電路]9。洪讀取或輸出致能 0Ϊ以及寫入致能安玉的控制訊_也是共享的，可是也有一 些分開的晶片致能訊號@與ϋΜ對應於該快閃記憶體陣 歹Μ_ 1與Ε 2 P R 0 Μ記懷障列丨3。該裝置的控制邏輯21實質 上是被雨記憶S列所共享的。此種程度的資顏共享使得一 較小的裝置可以建立較少ra於位址與數據所需之針，此 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝—! —訂--------線 經濟部智慧財產局員工消費合作社印製 ||^'4 ; ||^'4 ; 經濟部智慧財產局員工消費合作社印製 A7 _B7_ 五、發明說明（7 ) 乃因非必要的電路及訊號路徑的重覆可因此避免。然而該 裝置依然有能力對兩記憶陣列11、1 3進行同時的存取。雖 然共享位址與數擄資源，同時存取的目的可藉由提供數據 記憶體】3 —些閂鎖電路23、24與25 1尤其是列位址閂鎮 器24>其可空出共享的列解碼器15以便讓程式記憶體li 在對數據記憶體1 3進行寫入操作時能加以使用。 首先參見該裝置之特別的位址電路，該位址輸入A,係被 位址緩衝器25、27及29街接取。對於數據記憶體13的行 位址位冗而言，該位址緩衝器27可爲易讀取式閂鎖器的形 式以便在該數據記憶體之一位元組寫入循環的過程中維持 住這些位址位元。另外，這數據記憶體行位址之閂鎖的功 能可在解碼後作爲行選擇電路3?的一部份。其它的位址緩 衝器25、29也可爲閂鎖電路的形式或亦可爲簡單的三態緩 衝器1其只有在那些位址訊號還停留在該輸入線A,的期間 之內才會將它們保持住。無論是兩者中的娜一種情況中， 所有的位址緩衝器均會回應於來自控制邏輯21之控制訊 號C/C:;而被致能。這控制邏輯2i接著甶該裝置之輸入針 麗所接攻到的訊號、ϋΐ及來導岀其控制訊 號◊每當晶片致能訊號CEE或CEF兩者之一（但非雨者 同時）是呈啓動（低電壓）i輸出致能或寫入致能訊Κ ό!或 免1雨者之一（但非雨考同時）也是呈啓動（低電壓）時’該列 位址緩衝器25皆會被訊號q所致能=每當E_2 PROM晶片 致能訊號δϋ是呈啓動且輪出致能或寫入致能訊號ϋ!或 冒1雨者之.-齿是呈啓_時，該數據記憶體U的行位址緩 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 -----------1 --------訂---------線 i (諳先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（8 ) 衝器27會被訊號C2所致能。每當快閃記憶晶片致能訊號 是呈啓動且©出致能或寫入致能訊號0^或^雨者之 —也是呈啓動時，該程式記憶懂11的行位址緩衝器29會 被訊號C 3所致能。這位址的資訊會在適當的晶片致能訊號 ϋϊΓ或ίϋΡ及適當的輸岀致能或寫入致能訊號όΐ或^ 之下降邊綠時被輸入緩衝器23、27 '29中*視哪一個訊號 最後發生而定。當發生該雨晶片致能訊號均是低電壓跋態 或是該輸出致能與寫入致能兩訊號均是低電壓肤態時，則 是屬無软的情形，且不會有任何控制訊號囱邏輯2 1中送 出：_大部份的位址位元是被分酝給列位址緩衝器25，例 如，位元Α4至Α14其對應於512ΚΧ S之快閃記憶陣列11 的一個區塊以及32ΚΧ 8之E; PROM陣列13的一頁。剩下 的位址位.元則是被分配給行位址緩衝器27、29，例如，E2 PROM陣列的位元A0至A3、以及快閃陣列的位元A0至 A3與位元A1 5至A1 8。當然，列與行位址位元的其它分配 方式也是可能的 > 其仍需視其所考慮之記憶陣列的大小與 組態而定。 位ίίί:資訊是甶緩衝器25· 27及29送至位址解碼電路]5, 3 1及33 =輿型上 '位址的解碼是以兩個或更多個階段來進 行' 其包括有一第一預解碼階段 '然後接著一最終解碼階 段。爲求簡單起見·所有的階段皆一起被總括掲示於圖]_ 中而對應於各單一的解碼電路15' 31及33。該共享的列 解碼器1 5連接於記憶陣列11及U雨者。_於程式記億舊 11而言，該列解碼器1 5言接與列驅動器3 2連通，其可啓 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----I ------^ ^ ilif! — ^---------^ (請先Μ讀背面之注意事項再填寫本頁) 459232 A7 _B7__ 五、發明說明（9 ) 動一對應於該被解碼之列位址泣.¾的選定字元線或列π對 於數據記憶體1 3而言，該列解碼器15係連接至一易讀取 式閂鎖電路2Ί。閂鎮電路2,4則連接至列驅動器34 '其可 啓動一對應於従列解碼器所接收到之該被解碼之列位址位 元之選定字元線。在讀取操作的過程中，閂鎮電路24是非 常有效地易讀跤，因此該列解碼器]5是直接地與該被選定 的列驅動器連通。可是在寫入操作的過程中，被解碼的列 位址是被閂鎖於該行泣址閂鎖器24中，且是被來自控制邏 輯2】之控制訊號C7所控割之通路閛而使其舆列解碼器Π 隔離開（這是發生在當瓦ΐ爲低電壓且@也爲低電壓 時這使得列解碼器15被空出來而可進行由程式記憶體 Π中讀出之位址的解碼工作。閂鎖器24維持住被解碼的 列位址以供寫入該數據記憶體1 3，珩以該被選定的字元線 則持續保持爲編程電壓Vpp狀態。 數據記憶體]3的行解碼器_3 1是蓮接於一行選擇電路 35。同樣地 '程式記憶體Η的行解碼器33則是連接於一 行選擇電路37。該行選擇電路35、37爲雙向多工及_控 式電路，其控制各記憶體障列11、1 3之八位元線之一選定 行的數據路徑之存取。選擇電路35、37的揉作是藉由來自 控制邏輯2 i之in號C4及C;所控制。在一讀取操作之遇程 中（行1爲低電壓、爲高電壓）‘對應於該被致能的記憶 陣列1 ί或13 (或是δΐΐ其中之一爲低電壓）丙之行位 址的位元線之被選定行係連接至該感測放大器Π。一數擰 輸入/輸出緩衝器]_ Q回應於另一控制訊號而將該被感Μ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閱讀背面之注意事項再填寫本頁) 裝-------訂*-------，線' 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 ^4 59 2--,. A7 _B7_ 五、發明說明（10) 到之數據的位元組輸出至數據線D,。在一寫入操作之過程 由（W1爲低電壓、爲高電壓）' 該致能行選擇電路35或 37(^11或是其中之一爲低電壓）係將輸入/輪出緩衝器 W連接至數據閂鎮器23或29以供該被致能的記憶陣列i i 或13內之位元線之被選定行。従數據線D,所接收到之數 據係被載入至該被選定之數據閂鎖器23或29*經由此等 閂鎮器1數據可被載入至對應於該被接收且解碼後之位垃 位元A,的記憶體之列與行中。 該控制邏轘21，除了回應於該輸入訊號'沉 及瓦1而產生適當控制訊號C k之外，也控制高電壓Vpp的 產生以便將數據編程（即，編寫程式）於記憶體單元中f尤 其·本裝置也可包含iEDEC標準軟體數據保護（W.P.)。在 此電路中，快閃記憶體之一區塊或者E: PR OM之一位元組 或一頁的每一個編程序列，均必須以一「三位元組」程式 指令的序列來處理以便編程動作能實際發生《這序列可包 含數據位元A與位证位元A:之一特定組合，其典型上係 交雜著與"厂= 請參__ 2，爲一時序圖例示著本發明之主要的操作特 性，程式記憶體（掷，圖1中所示之快閃記憶陣列Η )之寫 入揉作係由一三位元耝寫入致能碼m開始' 以解除該程弍 的寫入保護·快閃記憶體之晶片致能訊號及寫入致能 訊號胃是爲低電壓狀態 '而一序則之三位址以及三對應 之數擄緩卸被輸入至該裝置中:典型上，位址泣元A 1S-A 15 是被涊E略的 < 此乃因該寫入保護邏鍇也是被較小的E: 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------HI--- 裝·！ ----訂------—--線)/1 (請先閱讀背面之注意事項再填寫本頁) A7 ^ - '>3 2 3 2 _B7_ 五、發明說明（Ϊ1) PROM陣列13所共享。此時還沒有真正將數據寫入該快閃 記憶體，可是該序列已使得控制邏輯開始允許程式電壓Vrp 的產生，且R始內部的寫入計時器=快閃記憶體是被編程 爲2 5 <3位元組之區塊=在編程以前於位元A 14至A 4上接 歧到區塊位址時，進行一整個區塊的消除。這並不需要特 殊的消除指令。該E塊中後來沒被編程的任何位元都會變 _{寺不確疋區塊位址A 1 4里A 4在lit塊馬入的過程中爲保 持不變5然而區塊中之位冗組泣垃AIS至A〗5及A3至A0 則會改變。雖然位冗組泣址典型上是順序變化的·然商這 卻並非絕對必要，且一快閃區塊的位元組編程可以任何順 序進行。在圖2中，一區塊之位元組位址是依照由一開始 位址ADDR至一終止位址ADDR + 25 5的順序被進行的。對 應於被載入至該記憶體之數據DATA-IN是由該數據線上 之BYTE ϋ至BYTE 255所暗示。 一泣元組的載入是藉由提洪低電壓脈衝於與^以 及高電壓鼯衝於與万i來達成。位垃是被閂鎖於 或W其中之一之下降邊綠，視其哪一個最後發生而定· 而數據則是被閂鎖在@或^其中最早之上幵邊緣上。 一旦一位元組被載入至抉閃記憶陣列的數據閂鎮器中後， 它們即會在內部編程的期間中披編程入記億體單元中…位 元組寫入循環的時間輿型上豹讎I 50 A S ·雖然貫際的載入 時間可能需時較短。在該第一數據位元組被編程後，接著 一連丰位元組以會以相同的方式輸入。每一個被編程的新 位元钽皆必須有其自己的¥!(或發生由高變低的轉換 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） I I--------- - ill — —--訂.--------線 V <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（1 2) 旦必須發生在先前泣元之_(或CW)由低變高轉換後的 1 5 0 A s時間內，否則此載入的過程便會結束=快閃記憶體 之一區塊的全部寫入循環時問典型上約爲10ms。在快閃記 憶體的寫入過程中，沒有任何E; PR OM陣列的讀取操作可 被允許，且嘗試讀取快閃記憶體將有效地變成把最近才被 載入的位元段出的操作。此外，對圖！中之該裝置的修改 包括快閃記憶體i 1以及E'2 PROM 1 3之解碼後的列位址閂 鎖電路，會允許在快閃記憶體的寫入操作中進行E2 PROM 的讀取，如杲需要的話便可知此γ 一快閃記憶體讀取操作5 2會發生茌當該快閃記憶體的 晶片致能訊號ϋϊ歹與輸出致能訊號万1之電壓脈衝爲低且 與ϋ仍維持高電壓肤態時。快閃記憶體陣列U是如 同一靜態RAM般地被讀取。讀取是在各個獨立之位元組上 來進行，而非整個區塊。而且，對於讀取操作而言，這些 區塊顯得不分界線且區塊的邊界根本不需加以考慮=也就 是說，不同區塊的位元組也可被連績地讀取。當與01 爲低電壓時 < 儲存於位址輸入A i S至A0闸指定之快閃記 憶體位置中之該要被讀取的數據DATA-OUT，會存在於數 據線上1其最長的讀取時間典型上每位冗絚只有約Π〇至 200ns c 該數據記憶體]3(吳型上爲一 E_2 PROM陣列）被寫入的頻 率比該程式記憧體丨]更高。圖2所示之E2 PROM.寫入操 作54說明了本發明之記憶_構所具有之能在E_2 PR OM _ 列】3的寫入循聚遜程中進行同時讀取块Μ記憶儀Π的能 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注意事項再填寫本頁) (--------訂·----—--- 經濟部智慧財產局員工消費合作社印製 A7 B7_ 五、發明說明（13) 力。防寫入保護是藉凼一「三位元組」寫入致能碼序列所 消除，其動作典型上是大致相同於前述之快閃記憶體*除 了現在^11電壓脈衝爲低而仍爲高以外。由快閃記憶 體中的讀取操作也許會符斷冩入致能碼序列的載入1如圖 所示，如杲1 5 0 JU S的位元組載入循環時間並未被破壞β由 於一讀取操作通常僅需少於200ns約時間便可完成1在該 碼序列的每一位元組之間可以有很多位元組由侠閃記憶體 中被讀取。一旦有效指令序列已被載入完成·寫入循環將 甶與豆1兩者皆變俱電壓面開始。又再一次·位址被 閂鎮在CEE或ϋ中最晚發生的下降邊上，而數據則是被 閂鎖在圖1中之閂鎖器23的或中最早發生之上升 邊上。 E2 PROM陣列的所有寫入操作均需順從一頁寫入的限制 條件。也就是說*雖然從數據的單一位元組到數據之最多 十六位元組的任钶情彤皆可被寫入*可是在一寫入循環中 m有此類的泣元組均必須存在於同一頁上，即如被位&位 元A14-A4所指定者=對於訊號疋¥之每一次白高到低的轉 換，位冗A14-A4皆一定要相同（如圖2中的PAGE):這A3 到AO位址位冗是被甩來指定該頁中的卿些位咒钽要被寫 入。位址位元A1S至A15並不適闬於較小的E: PROM陣列 且將會被忽略 < 對於一完整的頁寫入操作，這些位元組通 常是如圖2所示般依序地寫入1其藉由將該輸入數據BYTE 0至ll BYTE 1 5載入於順序排列的位元組，其開始於開始位 i;j: A D D R且結東於位；A D I) R Η- 1 5。然而，如枭喜歡的話1 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 16 ------I i ---T t-------I 訂---------線 <請先閱讀背面之江意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 459232 A7 _E7_ 五、發明說明（14) 這些泣元組也可以任何順序被载入 '也可在載入的同一期 間中被變更。只有被指定要寫入的位元組才會被消除、並 寫入保持在數擄閂鎖器中的新數據。 由快閃記憶陣列的讀取56在一整個E_: PROM寫入循瓖 時間（長達lOras)內都是被允許的，只要E2 PROM冩入的每 一 1 50 // s位元組載入循環時間不被破壞即可。如前所述， 一快閃記憶體的讀取是發生在01?與万互脈衝爲低電壓 時。這由位址輸入A18至A0所決定之快閃記憶體位置 (F.ADDR)所儲存的數據（BYTE)將會被感測到並輸出於數 據線上=許多的讀取可在這可利周的時閭內進行。在E: PROM的寫入循環過程中嘗試讀取E2 PROM陣與 ϋ!爲低）將會產生一將閂鎖器23中所維持之數據要求取出 的操作。 這E2 PR ΟΜ讀取操作5 S被執行的方式就如同該快閃讀 取操作52，除了現在E2 PROM陣列是被選定（ϋϋ爲低）以 外。這由位址輸入Α14-Α0所指定之該記憶體位置（E2 ADDR) m儲存的數據（BYTE)將會被感測到並輸出於數據線。Ε: PROM的讀取不能在任何寫入循環的過程中進行。 本發明之裝置是被芾京將不常被更新的程式資料儲存於 一記憶體陣列中 '並钯較常更新之數據儲存在另一記憶體 陣列—此種架構允許在數據記億體的寫入適程申同時去進 行程式記1意體的同時讀取，且更避免了大部份重覆的位址 及數據硬體。該數據記憶養的位址閂鎮其可在當該數 據記憶體的數據閂鎮器由所保持的_據真正袪編程入記憶 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） ---------I I 1 -----I I I 訂 ----II — J (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 59:” :， A7 _B7_五、發明說明（1 5) 體翠元內之郢段時間中1去空出該列解碼器以供進行程式 記憶體的讀取操作之解碼工f F。因此，只需要一個列解碼 器。一些替代性的裝置（例如，對本發明之裝置所做之若平 微小修改）也可令該雨記憶陣列各有其獨立的位址閂鎖器 及驅動器，所以讀取操作可在任一記憶陣列上進行而同時 另一記憶陣列也正在進行寫入操作。該雨陣列之讀取及寫 人操作只需要有一單組的數fe及彳H th 人線。 元俘編號之說明 <請先閱讀背面之注意事項再填寫本頁) 11 程式記憶體 13 數據記憶體 15 列解碼器 17 感測放大器 19 I/O緩衝電路 21 控制邏輯 '23， 3 9 數據閂鎖器 24 閂鎖電路 25 ' )Q ^ j 位址緩衝器 L.· Ϊ 行位址閂鎖器 3 1 ' r\ 行解碼器 3 2 ' 34 列驅動器 35 · 行選擇電路 50 快閃寫入 5 2 快閃記憶體讀取操作 5 4 PROM寫入操作 --------訂-----I-- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） "4- A7 五、發明說明（1 6) 56 ίφ. i.-"' 閃讀取 5 8 E2 PROM讚取 ----------- ，裝 ------訂，--------線 J- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 19

Claims (1)

1. ASB8C8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 1. 一種非揮發性記憶裝e，其包括： 一第一非擇發性記憶體陣列： 一第二非揮發性記憶體陣列： 一單耝的位址線，其至少有一部份爲該雨記憶體陣列所 共用： 位址解碼與選擇裝置，連接於該位址線以從其接敗位址 訊號，以便存取該兩記億體陣列中所被選定之一記憶陣列. 內之記憶位置，該位址解碼與選擇裝置包含有一共享的列 解碼器，其係爲該爾記億體陣列所共罔‘以便存取該被選 定之記憶體陣列內之一對應於該位址訊號的字元線； 位址閂鎖裝置，聯合於該第一記憶體陣列且與該位址解 碼裝置連通，以供在該第一記憶體陣列的一冩入操作過程 中保持住一被解碼之位址，藉此，該位址解碼與選擇裝置 可被空出以便存取其它的記憶體位置以進行該第二記憶陣 列的同時讀取操伟： 一單組的數據線，爲雨記憶體陣列所共吊； 一'單溫的感涵放大器，爲雨億體陣所六用*且裙 由該位垃醇碼與選擇裝置而與該被選定之記憶體障列之位 钍位置所對應的位元線來連通’該感測放大器將該被選定 之位元線連接至該數據線以洪該被選定之記憶體陣列的讀 取操作： _一及第二數據閂_裝置 > 可藉由該位址_碼與選擇裝 置面連接至該單組的數據線以及連接至該第一與第二記億 體陣列之個別泣元線，以供在該被選定之記憶體陣列的讀 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 — — — — — —---- - 裝------ -訂---------t (請先閱讀背面之注意事項再填寫本頁) *4592 3 2 A8 B8 C8 D8 、申請專利範圍 取操作過程中保持住從該數據線所接收的數據；以及 控制裝置，可回應於輸入控制訊號以選定雨記憶體陣列 φ的其中一個 < 显爲該被選定之記憶體陣列選擇一讚取或 寫入搡作。 _2.如申請專利範圍第i項之記憶裝置1其中*該第一記 億體陣列係爲一 E2 PROM陣列= 3.5ΰ申請專利範圍第i項之記億裝置，其中‘該第二記 憶體陣列係爲一快閃記憶體陣列β 4 .如申請專ffj範圍第1項之記憶裝置’其中 ' 該彳立址解 碼與選擇裝置包含一分開的行解碼器及一分開的行選擇電 路用於各個記憶體陣列。 5. 如申請專利範圍第1項之記憶裝置1其中‘該第一記 憶體陣列的該位址閂鎖裝置在該第一記憶體陣列的讀取操 作中是非常有效地易讀取，且可把該被保持之被解碼的位 址和該位址解碼與選擇裝置隔離開1直到該第一記憶髏陣 列的一冩入操作完成爲止。 6. 如申請專利範圍第i項之記憶裝置 '其更包括有第二 位址閂鎖裝置，其聯合於該第二記億體陣列 '以供在該第 二記憶陣列的一寫入操作過程中保持住一複解碼的位社： 7 .如申請專利範圍第1項之記憶裝置，其中，該記情:體 陣列具有不同的尺寸·該記億體陣列中之較大者需要珩有 的Ώ址線以供存取該較大記憶體陣列之裱選定位置，該記 憶懷陣列中之較小者則只需要該位址線中的一部份以供存 取該較小記憶障列之被選定泣置。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------- ( --------^ — — — — — — — — — (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印制衣 459232 經濟部智慧財產局員工消費合作杜印製 A8 B8 C8 D8、申請專利範圍 g.如申請專利範圍第]項之記憶裝置，其中，該_入控 制訊號包含有一第一組訊號，其可選擇該記憶體陣列中的 僅其中一個，以及一第二組訊號，其可致能讀敢或寫入操 作中的僅其由一個。 9 . 一種非揮發彳生id憶裝置，其包括： 一第一非揮發性記億體陣列； 一第二非揮發柱記憶體陣列； 一組位址線 '闬於接收代表位址位亢的訊號*其指定一 特定的位置於該記憶體障列中s該位址線包含列位址線及 行位趾線，位址線中至少有一部份爲該兩記憶體陣列所共 用： 第一及第二行解碼與選擇電路，兩者皆可與該行位址線 作訊號連通，以從其接收位址位元，該第一行解碼與選擇 電路存取對應於該第一記憶體陣列中之該位址位元的被選 定位兀線，該第二TJ解碼與遠擇亀路仔取對應於該弟—pc 億體陣列中之該位址位元的被選定位元線： 一共享的列解碼器，其與該列位址線作訊號達通，以從 其接收位址位冗，該列解碼器存取對應於該第一與第二記 德體陣列中所選定其中之一記憶體陣列中之該位址位元的 裉還宙字亓蟑： 一列位址閂鎖電路，臌台於該第一記憶體陣列且舆該共 享的列解碼器連通 < 以供在第一記懷體陣列的一寫入操作 過程中保持住該字元線選擇1藉此，該共享的列解碼器可 被空出以便存取其它的字元線以在該第一記憶·證障列的寫 (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------線 本紙張尺度適用中國國家標準（CNS)A4規格mo X 297公釐） 、申請專利範圍 入操作過程中進行該第二記憶體陣列的同時讀取操作； 一組數據線·其係爲兩記憶體陣列所共Μ : (讀先閱讀背面之注意事項再填寫本頁) 一組數據閂鎮器1用於各個記憶體陣列，且聯合於其位 元線，該數據閂鎖器可藉由該各第一及第二行解碼與選擇 電路而連接於該數據線，以烘一寫入操作至該雨記憶體陣 列中所選定的一個： 一組感淵放大器，由兩記憶體陣列所共享，該感測敌大 器可藉虫該各第一及第二行解碼舆選擇電路而連通於一被 選定之記憶體陣列內的位冗線 '以洪該被選定記憶體陣列 的讀取操作·該感測放大器的輸出係連接於該組數據線； 以及 控制裝置，可回應於輸入控制訊號而控制至少該第一及 第二行解碼與選擇電路以及該列位址閂鎖電路的操作，以 在一被選定記憶體陣列中執行一選定的讀取或寫入操作。 i 0.如申請專利範圍第9項之裝置，其中，該第一數據記 憶體陣列爲一 E: PROM陣列。 經濟部智慧財產局員工消費合作社印制衣 1 1.如申請專利範圍第10項之裝g，其中，該E; PR〇M 陣列兼具有單一位元組寫入以及頁模式寫入的能力。 12. 如申請專利簏_第9項之裝置，其中 '該第二記憶體 陣列爲一抉閃記憶體陣列。 13, 如申請專利·範圍第9項之裝置，其中，該第二記憶體 陣列比該第一記憶體陣列具有較大的記憶容量，該篼二記 憶優陣列需要所有的位址線以供存取第二記憶《障列 '該 第一記憶體陣列只需要所有的位址線Φ的一部份以供存取 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公釐） -J A8 B8 C8 D8 、申請專利範圍 第一記憶體陣列， ]4.如申請專利範圍第9項之裝置，其由，該第一及第二 行解碼與選捍電路包含有方向閘控電路’以轉被選定位元 線連接至該感測放大器，以供一讀取操作、以及將該數據 線連接荃該被選定位元線所劏應之數據閂鎖器、以拱一寫 人操伤。 15. 如申請專利範圍第9項之裝置，其中1該列位垃閂鎖 電路在該第一記憶體陣列之一讀取操作的遴程中對於該共 享的列解碼器及該字冗線是易讀取的f 16. ¾申請專利範圔第9項之裝置，其中·該輸入控制訊 號包含有一第一組訊號，其僅選擇一個記憶體陣列’以及 一第二組訊號，其僅選擇一讀取或寫入操作供該被選定的 記憶體陣列。 ------------裝--------訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）