TW468112B - Arbitrating method of bus between control chipsets - Google Patents

Arbitrating method of bus between control chipsets Download PDF

Info

Publication number
TW468112B
TW468112B TW088121973A TW88121973A TW468112B TW 468112 B TW468112 B TW 468112B TW 088121973 A TW088121973 A TW 088121973A TW 88121973 A TW88121973 A TW 88121973A TW 468112 B TW468112 B TW 468112B
Authority
TW
Taiwan
Prior art keywords
bus
control chip
chip
control
data
Prior art date
Application number
TW088121973A
Other languages
English (en)
Inventor
Jin Lai
Jau-Jiue Tsai
Sheng-Chang Peng
Chi-Je Tsai
Original Assignee
Via Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Tech Inc filed Critical Via Tech Inc
Priority to TW088121973A priority Critical patent/TW468112B/zh
Priority to US09/735,412 priority patent/US6721833B2/en
Priority to DE10061770A priority patent/DE10061770B4/de
Priority to JP2000379455A priority patent/JP4583590B2/ja
Application granted granted Critical
Publication of TW468112B publication Critical patent/TW468112B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Description

d6 81 1 2 4947twf.doc/0〇6 A7 B7 經濟部智慧財產局貝工消費合作社印製 五、發明說明(/) 本發明是有關於一種晶片組,且特別是有關於一種電 腦系統中之控制晶片組、控制晶片組內晶片間的資料交易 方法以及控制晶片組內晶片間匯流排之仲裁方法。 第1圖所繪示的便是在電腦架構中使用PCI系統的一 種架構。中央處理器10經由主橋接器(host bridge)12耦接 到PCI匯流排14。PCI匯流排14則可以耦接多數個PCI相 容之周邊裝置的主控器(master),其可以如圖所示之圖形介 面(graphic adapter)16a、延展匯流排橋接器(expansion bus bridge)16b、網路介面(LAN adapter) 16c與小型電腦系統主 匯流排介面(SCSI host bus adapter )16d等等》每一主控器 均可以送出要求訊號(request,REQ)要求使用PCI匯流排 14’而主橋接器12中的仲裁器(arbiter)則可送出同意訊號 (grant ’ GNT)給主控器,同意其使用PCI匯流排14。 PCI相容裝置(如主控器或電腦晶片組中之北橋)之間 的資料傳送主要係由下列之介面控制訊號所控制。週期框 (cycle frame ’ FRAME)係由起始器(其可以是主控器或北橋_)' 所送出,用以指示一存取操作的開始與持續期間。frame 訊號送出時,表不透過PCI匯流排的資料交易(transaction) 開始進行,賞FRAME訊號樺持在低準位則表示資料交易 持續進行。此時,位址匯流排AD便會在位址週期期間送 • .. · 出有效位址(valid address),同時會在命命/位元組致能 (command/byte enable,CBE[3:0])線送出有效的匯流排命令 (滿异PCI規格),用以對目標裝置揩出起始器所要求的資 料交易型態,其中命命/位元組致能線係以4位元編碼成16 3 本紙張尺度適用中國國家標準(CNS)A4规格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) i ! ! 訂-! 4 81 1 2 4947twf.d〇c/〇〇<5 A7 __ ___B7____ 五、發明說明(:>.) (請先閱讀背面之注意事項再填寫本頁) 種不同的命令’其在PCI規格中有詳細定義。緊接所送出 的有效位址後’位址匯流排AD便送出要傳送的資料,此 時期稱爲資料週期,同時於CBE線送出編碼後匯流排命令 之位元組致能訊號,藉以傳送資料。當FRAME訊號停止 送出’就表示交易狀態爲最後一筆資料傳送,或是已經完 成資料傳送。起始铸備妥訊號(initiator ready, IRDY)與目標 裝置備妥訊號(target read^-TRDY),兩者配合使用,用以 分別指示起始裝置與目標裝置已經備妥而可以進行資料傳 送。在一讀取動作準行時,;[RDY訊號表示起始器準備好 接收資料;而在進行一寫入操作時,TRDY訊號表示目標 裝置準備好接收資料。停止訊號(stop,STOP),用以指示 目標裝置要求起始器停止目前的資料交易行爲。 · 經濟部智慧財產局員工消費合作社印製 請參-第2圖,其繪示以PCI匯流排介面進行一讀取 操,作進行時的操作時序圖。以PCI匯流排進行並完成資料 轉移的期間稱爲一匯流排交易週期(bus transaction)20,其 包括一位址週期(address phase) 22.與數個資料週期(data phase) ’如24a ' 24b與24c。每一個資料週期24a/b/c又分 別區分爲等待週期(wait cycle) 26a/b/c與資料轉移週期(data transfer cycle) 28a/b/c。接著配合第2圖的時序圖,以一讀 取操作來做爲PCI系統操作之簡單說明以及前文所述之pci 規格控制訊號的作用。 在週期T1時,起始器(主控器)送出REQ訊號,以要 求主控PCI匯流排,此時如果沒有其他更高優先權的裝置 要求使用PCI匯流排,則在週期T2時,主橋接器(仲裁器) 4 紙張尺度適用个國Ϊ家標平(CNS)A4規格「(210 X 297公釐) ~ 4 6 8:1| I: 2 4947twf.doc/006 -tr 經濟部智慧財產局貝工消費合作社印製. B7 五、發明說明(3) 送出GNT訊號,以允許起始器主控PCI匯流排,週期T3 時,起始器送出FRAME訊號,表示一資料轉移將開始進 行,並在AD匯流排送出開始位址(start address),用以指 定一目標裝置,同時於CBE線送出一讀取命令。緊接著送 出的讀取命令,CBE線會送出位元組致能訊號(byte enable),此位元組致能訊號在整個寳料週期期間(包括2^a、 24b與24c)會一直持續送出。在週期T4時,起始器送出備 妥訊號IRDY,表示可以開始收送資料,然此時目標裝置 並未能備妥,此時期爲資料週期24a之等待週期26a,係 起始器等待目標裝置將資料備妥。在週期T5時,目標裝 置已經備妥並且送出備妥訊號TRDY,因此在IRDY與TRDY 訊號均送出的資料轉移週期28a期間,起始器從目標裝置 讀取資料。目標裝置在週期T6結束送出TRDY訊號,以 表示結束資料傳送,並且開始準備第二筆資料,此時爲資 料週期24b之等待週期26纟。在週期T7時,TRDY再度送’ , 1; 出,表示資料已經備妥,並在IRDY興TRDY訊號均送出 的資料轉移週期28b期間,起碑器從目標裝置讀取資料。 當起始器來不及讀取資料時,起始器於週期T8結束窣出 IRDY訊號’此時因爲TRDY訊號仍送出,所以此等待週 期26c係由起始器所發動。等起始,器備妥後,於週期T9 再送出IRDY訊號,此時<IRDY與TRDY訊號均送出的 資料轉移週期28c期間,起始器從目標裝置讀取資料。由 '於起始器在週期T9時,就已知道不再需要讀取資料,故 起始器結束送出FRAME訊號以及結束送出REQ訊號,在 5 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) ---- I--— !— 訂--------.,線. C . C諳先閱讀背面之注意事項再填寫本耳) 46 Β1 Τ 2 4947twf.d〇c/006 B7 五、發明說明(午) 週期T10時,仲裁器結束送出GNT訊號。至此,.完成— 讀取操作。 如上所述’在PCI規格中爲了要完成PCI規格的資料 交易,必須使用繁複的控制訊號 '等待狀態與仲裁程序等, 而PCI所規定的訊號至少有45_5{)個訊號腳。目前之個人. 電腦內的寧構與第1圖所繪示之系統非常相似,其中主橋 接器12就是主機板內控^會曰片組之北橋晶片,而南橋晶 片就包括延展匯流排橋接器16b,個人電腦系統中之南橋 是一個主要且必然存在的主控器。至於個人電腦系統中的 圖形介面附加器’並未連接到PCI匯流排,而是透過一繪 ^圖加速璋(accelerated graphic port,AGP)介面連接到北橋晶 - L 1 片。 然而在一般控制晶片組內晶片間的資料交易,往往不 需‘要利用到一般^.用途匯流排如此複雜之功能程序,例 如:主機板控制晶片g內部之南北犒的資料交易,並不需 要用到完整PCI匯流费雜之程序-,fif此種 1T雜之程--.序爲了確保能適用多種應用環境,多半犧牲了許多效能特 性。且隨著高度;積集化的趨勢,任一控.制晶片可能會合倂 更~多功能,例如CPU與北橋晶片合倂爲一個晶片,抑或是 控制晶片組本身合倂成一ίή晶片,使晶片包裝上的接腳變 成二個非常寶貴的資源,必須盡量減少以降低控制晶片的 成本。因此爲了加速控制晶片組內部之間的資料交易,且 節省晶片接腳的資源,一種簡化但仍滿足控制晶片間賓料. 交易的特殊匯流排規格是需要的。例如:南北橋間設計一 本紙張尺度適用中國國家標準(CNS>A4規格(210 χ 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) - ,装!---訂---------線J · 經濟部智慧財產局員工消費合作社印製 ^ 6 81 12 4947twf.doc/006 B7 五、發明說明(f) 種簡化多個訊號線,快速的匯流排規格,且此匯流排規格 在晶片內部處理必須盡量近似一般pCI規格,以與晶片中 其他模組相容,避免控制晶片做過多修改。 因此,本發明提出一種控制晶片組、控制晶片組內晶 片間的資料交易方法以及控制晶片組內晶片間匯流排之仲 载方法’用以提高控制晶片組資料交易的.效能,並簡化控 制晶片組內的訊號線的種類與數量。 本發明提出一種控制晶片組及控制晶片組內晶片間的 資料交易方法’使控制晶片組內部控制.晶片間傳送資料, 可連續傳送多筆命令或資料,沒有任何等待週期,也不會 有停止或重試(retry)的情形,可節省使用匯流排之時間, 提高傳輸效益。 本發明提出一種控制晶片組及控制晶片姐內晶片間的 資料交易方法,可節省匯流排中有關等待狀態之訊號線、 有關資料交易週期長度之訊號線以及有關停fh雷試涌訊協 定的訊號線等。 本發明提出一種控制晶片組之間匯流排之仲裁方法, • 可縮短要求匯流排時的仲裁時間。 本發明提出一種控制晶片組之間匯流排之仲裁方法, 可節省有關匯流排同意(grant)的訊號線。 本發明藉由擇制晶片組中各控制晶片內部佇列的資料 緩衝器具有固定大小與數量,且晶片間發出讀寫確認命令 的順序完全依照發出讀寫命令的順序來回應’使控制晶片 完全可以掌握另一拜制晶片內部佇列中緩衝器的使用情 7 {請先閲讀背面之注意事項再漆寫本頁) ,裝--------訂---------線' 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 公釐) A7 B7 4 6 81 12 4947twf.doc/006 五、發明說明(<) 形,每一控制晶片發出的命令時,其相關資料必須先準備 好,亦即使控制晶片組之間的所有交易情況透明化,因而 可節省匯流排中有關等待狀態之訊號線、有關資料交易週 期長度之訊號線以及有.關停止重試通訊協定的訊號線等。 並且可連續傳送多筆命令或資料,沒有任何等待週期,也 不會有停止或重試的情形發生,可節省使用匯流排之時 間’提高傳輸效益。 /本發明之,控制晶片組間的匯流排之仲裁方法,設定某 一控制晶片平常掌握晶片間匯流排之控制權,但另一控制 晶片卻享有較高之匯流排優先權,搭配沒有等待週期的晶 片間匯流排規格,就不需要GNT訊號線,可快速無誤的 仲裁匯流排之使用權歸屬,縮短仲裁的時間,並因爲第二 控制晶片組的交易要求總是被同意,進而提高整個傳輸效 益。 爲讓本發明之上述目的、特徵、和優點能更明顯易懂, 下文特舉較佳實施例,並配合所附圖式,作詳細說明如下: 圖式之簡單說明: 第1圖繪示一種習知在電腦架構中使用PCI匯流排系 統的架構示意圖; 第2圖繪示一 PCI系統之主控器進行讀取操作之時序 圖’用以簡單說明PCI系統之各控制訊號; 第3圖繪示依據本發明之—較佳實施例之一種控制晶 片組之方塊示意圖; 第4圖繪示依據本發明之—實施例中,傳送資料位元
I 本紙張尺度挪+關家標準(CNS>A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) T—- .裝 經濟部智慧財產局貝工消費合作社印製 4 6 8彳彳2 4947twf.d〇c/006 B7 五、發明說明(7) 時間(bit time)與匯流排時脈訊號以及觸發訊號線之間的時 序關係圖; , . 第5圖繪示依據本發明之一較佳實施例之—種控制晶 片組’其中有關寫入交易之內部結構方塊示意圖; 第6圖繪示依據本發明之一較佳實施例之一種控制晶 片組’其中有關讀出交易之內音結構方塊示意圖; ·, · v 第7a圖繪示習知控制晶片組之間匯流排之仲裁方法, 有關要求及同意使用匯流排的訊號時序圖;以及 .第7b圖到第11圖繪示依據本發明之一實施例中,有 關要求及同意使用匯流排仏訊號時序圖。 標號說明: 10中央處理器 12主橋接器 14 PCI滙流排 16a圖形介面 16b延展匯流排橋接器 16c網路介面 16d SCSI 介面 20匯流排交易週期 22位址週期 24a/b/c資料週期 26a/b/c等待週期 28a/b/c資料傳送週期 30南橋 32北橋 34 CPU ' 36記憶體 500第一控制晶片 600第二控制晶片 510 ’ 610資料送收器 520目標控制器 525寫資料佇列 53◦寫交易佇列 535寫緩衝器大小暫存器 .540寫緩衝器計數暫存器 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注$項再填寫本頁) ^i!·1·訂-------丨-線:' 經濟部智慧財產局員工消費合作社印製 4 S81 1 2 4947twf.doc/〇〇5 A7 B7 五、發明說明(§ ) 545寫交易產生器 555寫比較器 550寫交易紀錄電路及佇列 (請先閱讀背面之注意事項再填寫本頁> 625讀資料佇列 630讀交易佇列 635讀緩衝器大小暫存器640讀緩衝器計數暫存器 645讀交易產生器 .655讀比較器 65〇讀交易紀錄電路及佇列 較佳實施 胃7提出一種控制晶片組、控制晶片組內晶片間的資 米斗&胃力法以及控制晶片組內晶片間匯流排之仲裁方法, 能提高控制晶片組資料交易的效能,並簡化控‘制晶片組內 的訊號線的種類與數量,亦即簡化控制晶片間之匯流排。 本發明以電腦主機板內南橋與北橋所構成之控制晶片組爲 1.. t
例’重新定義數個命令訊號,在此稱爲高傳輸記憶連結(Hi钍 Through-put Memory Link簡稱HTML)來化簡原先惫雜起PCI
I 匯流排訊號。在此較-實施例#,原先之南橋$北橋之間 的訊號繚需要45條訊號線,本舞i月以I5個、命令'訊號線來 取代原先的PCI匯流排訊號線。 1 1 經濟部智慧財產局員工消費合作社印製 請參考第3圖興表_一,-其中第3圖係依據本發明之一 較佳實施例之一種控制晶片組之方塊示意圖r第3圖亦繪 示控制晶片組中之南橋與北橋間的訊號線;而表一詳紬說 該些訊號線的意義。由第3圖與表一可知,本發明之控 制晶片組包括南歸30與北橋32兩控制晶片,·南橋30與 北櫥七.之間^先的45個訊號接腳簡化爲15個,多餘的 本紙張尺度適用中國國家標準<CNS)A4規格巧1〇 X 297公釐) B7 4947twf.doc/006 五、發明說明(?) 接腳便可以提供做爲其他用途,以增進控制晶片組的功 能。 如第3圖與表一所示,南橋30與北橋32之間,保留 原先PCi匯流排協定規格所定的位址資料匯流排(AD bus), 但將其縮減爲僅有8條雙向訊號線,其他如CBE、FRAME、 IRDY、TRDY、STOP、DEVSEL、REQ 以及 GNT 等訊號線, 簡化爲一條|雙向1立元或能BE訊號線,以及由南橋30所驅 , · »· 動的上傳命令(up link command)UPCMD、上傳觸發(up link strobe) UPSTB :還有ή北橋_32所驅動的下傳命令(down l'ink command) DNCMD、下傳觸發(down 丨ink strobe) DN^XB 訊 號線等。南橋30與北橋32y各驅動一條獨立的命令訊號線, :代表此π較佳實施例具有全雙工命令傳送功能,能各自隨 時發出匯流排命令。且當發出匯流排命令的同時如秦取得 牝匯流排的使用權,就可在丨立址資ί斗匯流排上發岀位址, .並在BE訊號線發出jft命f的長/度資訊,或者在位址匯流 .排上送出資料,並在BE.訊號線發出這筆.資料的位元組致 能訊號。 , ------- -- 訂--------·線( (請先閲讀背面之注意事項再化寫本頁} 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) A7 B7 46 81 12 4947twf,doc/006 五、發明說明(/t?) 表一 訊號 驅動者 說明 CLK 66Mhz之時脈訊號 DNSTB 北橋 下傳觸發 UPSTB 南橋 上傳觸發 DNCMD 北橋 下傳命令 UPCMD 南橋 上傳命令 BE 北橋/南橋1 位元組致能 AD[7:0] 北橋/南橋 位址/資料匯流排 VREF 參考電壓 COMP 阻抗比較 請參考第4圖,其定義出本發明任一資料線傳送資料 位元時間與匯流排時脈訊號以及觸發訊號線之間的時序關. 係。由圖可以看出,一個時脈週期包含兩個觸發STB之時 脈訊號,亦即在上傳觸發訊號線以及下傳觸發訊號線致動 時之運作頻率係2倍於時脈訊號線上之時脈頻率。利用觸 發訊號之上升與下降邊緣共可以定義出四個位元時間 0~3,利用此四個位元時間共可取得4個位元的資粍,_並 可進行匯流排命令之編碼。因此8條資料線,每一時脈週 期可取得32位元的資料,其效果等於在PCI匯流排中, 同時有32條資料線在傳送資料般。而如BE訊號線代表長 度資訊時,可以在一個時脈週期得出1-16 (4個位元)資料 長度資訊。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) --------訂---------. 經濟部智慧財產局員工消費合作社印製 B7 46 81 12 494 7twf*doc/006 五、發明說明(// ) 上傳命令UPCMD與下傳命令DNCMD定義出各種不 同的資料交易型態4由南橋30所驅動的上傳命令UPCMD 包括北橋到南橋讀取確惑命令C2PRA、北橋到南橋寫入 確認命令C2PWA、南橋到北橋讀取命令P2CR、南橋到北 橋寫入命令P2CW等。其與位元時間之編碼關係則如表二 所示,請注意REQ匯流排要求訊號,係在位元時間〇發出, 與其他資料交易型態的命令並未重疊,所以在任何時間, 甚至在發出資料交易型態命令之同一時脈週期,可同時發 出此一 REQ訊號。由北橋32所驅動的下傳命令DNCMD 包括:北橋到南橋輸出入讀取命令C2PIOR、北橋到南橋 記億體讀取命令C2PMR、北橋到南橋輸出入寫入命令 C2PIOW 1北橋到南橋記憶體寫入命令C2PMW、南橋到北 橋讀取確認命令P2CRA、南橋到北橋寫入確認命令 P2CWA,其與位元時間之編碼關係則如表三所示。請注意, 在本實施例並無有關GNT的訊號定義。 上述命令中南橋與北橋晶片所發出的命令是對應的, 當南橋依序發出複數個P2CR及/或P2CW命令後,北橋必 須完全依照南橋發出命令的順序回應相對應的P2CRA及/ 或P2CWA命令。當北橋依序發出複數個C2PIOR、C2PMR、 C2PIOW及C2PMW命令後,南橋必須依序回應相對應的 C2PRA及C2PWA命令。且本實施例中,每一控制晶片發 出的命令時,其相關資料必須先準備好。例如;當南橋發 出P2CW時,必須要將所要寫入之資料準備妥當,當北橋 發出P2CRA時,必須要將所要傳回之讀出資料完全準備 本紙張尺度適用中國困家標準(CNS)A4規格(210 X 297公釐) ---------“-------------訂·!---I!緣 / <請先《讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消费合作社印製 A7 B7 經濟部髻慧財產局貝工消费合作社印製 46 81 12 4947twf.doc/006 五、發明說明(β) 好,以避免在傳輸資料的當中有資料停頓無法接續的情 形。 表二(上傳命令UPCMD ) 位元時間 0 REQ 位元時間1 PMSTR 位元時間2 ΜΙΟ 位元時間 3 WR 說明 _ 0 0 C2PRA _ 0 1 C2PWA 1 0 0 P2CR 1 0 1 P2CW 1 1 1 ΚΟΡ 0 - - REQ 表三(下傳命令DNCMD) 位元時間 0 位元時間1 PMSTR 位元時間2 ΜΙΟ 位元時間 3 WR 說明 . 0 0 0 C2PIOR 0 0 1 C2PIOW _ 0 1 0 C2PMR 0 1 1 C2PMW 1 0 0 P2CRA • 1 0 1 P2CWA 1 1 1 ΝΟΡ (請先閲讀背面之注意事項再填窝本頁) 本紙張尺度適用令國國家標準(CNS>A4規格(210x297公釐> A7 B7 4 6 8彳 1 2 4947twf.doc/006 五、發明說明(G) 第5圖繪示依攄本發明之一較佳實施例之一種控制晶 片組,其中有關寫入交易之內部結構方塊示意^|,請參考 第5圖。此較佳實施例之控制晶片組,包括第一控制晶片 以及第二控制晶片,例如':第一控制晶片是北橋晶片500, 而第二控制晶片是南橋晶片6G0。其透過特殊的晶片^匯 流排連接在一起,就是本發明定義的HTML。北橋晶片500 * 包括:資料送收器510、目標控制器520C例如憶體控 制器520)、寫資料佇列、25以及寫交易佇列530等。南橋 晶片600包括:資料送收器·6ί〇、 寫緩衝器大小暫存器、535、寫緩衝器計數暫存器540、寫 /交易產生器545、寫交易紀錄電路及佇列550以及寫比較' 器 555。 . . 資料送收器510直接連接至HTML,是符合HTML介 面規格的資料收發与瀹器,能透過HTML接收與發送資科 訊號,來'完成複數個iX交易。在這裡我們簡稱每一次從 南橋晶片600送出P2CW瀹令與相關資料,到北橋晶片500 ^應相對此次P2CW命令的P2CWA命令爲一.次寫入交易。 '寫資料佇列525,能依序暫存寫入交易之資料。而寫交易. ‘ 佇列530, ^序暫存所有寫入之資料長度及寫入位址。 目標控制器520根據目前在寫交易佇列530中最先存入之 寫入弈易所對應之寫入位址與資料長度,以及在寫資料佇 列' 525中所對應之資料,將即將寫入目標裝置(如:外部記 ΐ意'體)之資料送出後,第一資料送收器510會送出寫入確認 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公多) (請先閱讀背面之注意事項再填寫本頁) .襄--------訂---------,線、 經濟部智慧財產局員工消費合作社印製 46 46 A7 B7 4947twf.doc/006 五、發明說明。y) 信號(P2CWA命令),並且目前在寫交易佇列530中最先存 入之寫入交易所對應之寫入址與資料長度,以及在寫資 料佇列525中所對應之資料都會被釋放,也就是佇列中暫 /: 存這些資料的記憶位置都可在塡入其他資料。 南橋晶片600中.的寫緩衝器計數暫存器540以及寫緩 衝器大小暫存器535,分別儲存北橋.晶片500中寫交易佇 列530所可容納寫入交易之總數以及寫資料佇列525所可 容納資料之總數,本實施例中,寫交易佇列530所可容納 寫入交易之總數爲.4,而寫資料佇列525所可容納資料之 總藪爲16。這兩個數字可由基本輸出入系統在開機時設 .定,也可以在設計晶片時'就固定等。 資料送收器610,同樣耦接至HTML,能透過HTML, 接收與發送資料訊號,來完成所有的寫入交易,而且當資 料送收器610收到P2CWA命令後,會送出寫入成功釋敢 緩衝器訊號至寫交易紀錄電路:佇列550,可用以釋放佇 列中儲存對應此次寫入交易之資料長度之記憶位置。當寫 交易產生器545,產生新的寫入交易之資料長度,寫 入位址及資料時,也會將資料長度送至寫交易紀錄電路及 佇列550。 寫交易紀錄電路及佇列550能計算出目前北橋晶片500 中,有關寫資料佇列530之所有將用寫緩衝器資料個數, 以及寫交易佇列525之辦有將用寫入交易個數。這是由於 寫交易紀錄電路及佇列550中,依序暫存有所有寫入交易 之資料長度,又由於北橋晶片500發出P2CWA命令是完 !6 本紙張尺度適用中國國家標準(CNS)A4規格(21CU 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) .^.丨--- - -- 訂------ - -線. 經濟部智慧財產局員工消費合作社印製 A7 B7 4 6 8112 4947twf.doc/006 五、發明說明(c) 全依照南橋晶片600發出P2CW命令的順序來回應,南橋 晶片600完全可以掌握北橋晶片500內部佇列中緩衝器的 使用情形。 寫交易紀錄電路及佇列550會將目前有關寫資料佇列 530之所有將用寫緩衝器資料個數,以及寫交易佇列525 之所有將用寫入交易個數送給寫比較器555,寫比較器555 將上述資訊與寫緩衝器大小暫存器535記憶之寫資料佇列 525所可容納資料之總數,以及寫緩衝器計數暫存器540 .記憶之寫交易佇列530所可容納寫入交易之總數來比較, 如果兩者都未超過可容納的總數,就可通知資料送收器610 ' t 送出新的寫入交易相關之資料訊號。 第6圖繪示依據本發明之一較佳實施例之一種控制晶 片組,其中有關讀出交易之內部結構方塊示意圖。請參考 第6圖。此較佳實ik例之控制晶片組,包括北橋晶片.500 .以及南橋晶片600。其透過特殊的晶片間匯流排.連接在一 起,就是本發明定義的HTML。北橋晶片500包括:資料 送收器510、目標控制器520(例如:記憶體控制器520)、 讀資料佇列625以及讀交易佇列630等。南橋晶片600包 括:資料送收器610、讀緩衝器大小暫存器635、讀緩衝 器計數暫存器640、讀交易產生器645、讀交易紀錄電路 及佇列650以及讀比較器655。 資料送收器510直接連接至HTML,是符合HTML介 \ . 面規格的資料收發控制器,能透過HTML接收與發送資料 訊號,來完成複數個讀出交易。在這裡我們簡稱每一次從
I 本紙張尺度適用中國國家標準(CNS)A4規格mo X 297公釐) {請先'flg讀背面之注意事項再填窝本頁) '^------11 訂.1·.· — !!—線 經濟部智慧財產局員工消費合作社印製 A7 B7 4681 1 2 4947twf.doc/006 五、發明說明(% ) 南橋晶片600送出P2CR命令,到北橋晶片500回應相對 此次P2CR命令的P2CRA命令與相關資料爲—次讀出交 易。讀資料佇列625 ’能依序暫存讀出交易之資料。而讀^ 交易佇列630,依序暫存所有讀出交易之資料長度及讀出 位址。目標控制器520根據目前在讀交易佇列630中最先 存入之讀出交易所對應之讀出位址與資料長度,從目標裝 置(如:外部記憶體)將資料讀出後,存入讀資料佇列625 中。然後,,第一資料送收器510會送出讀出確認信號(P2CRA 命令)以及讀交易佇列630中最先存入之讀出交易所對應之 在讀資料佇列625之資料後,並且目前在讀交易佇列630 中最先存入之讀出交易所對應之讀出位址與資料長度,以. 及在讀資料佇列625中所對應之資料都會被釋放,_也就是 - - 佇列中暫存這些資料的緩衝器都可在塡入其他資料。 南橋晶片600中的讀緩衝器計數暫存器640以及讀緩 · . 衝器大小暫存器635,分別儲存北橋晶片500中讀交易佇 列6兕所可容細讀出交易之總數以及讀資料佇列625所可 容納資料之總數,本實施例中,讀交易佇列630所可容納 讀出交易之總數爲4 ,而讀資料佇列625所可容納資料之. • | 總數爲16。這雨個數字可由基本輸出入系統在開機時設 ' 定,也可以在設計晶片時就固定等。 資料送收器610,同樣耦接至HTML,能透過HTML, f 接收與發送資料訊號,來完成所有的讀出交易,而且當資 料送收器610收到P2CRA命令後,除了將對應此次P2CRA 命令之讀出交易的資料送給讀交易產生器645,也會送出 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
-----_------------- —I 訂· — _![!線· (請先閲讀背面之注$項再犯寫本頁)I 經濟部智慧財產局員工消費合作社印製 B7 81 12 4947twf.doc/006 五、發明說明(Λ/) 讀出成功釋放緩衝器訊號至讀交易紀錄電'路犮佇列650 ’ 可用以釋放佇列中儲存對應此次讀出交易之資料長度之記 憶位置。當讀交:易產生器645,產生一個新的讀出交易之 資料長度及讀出位址時,也會將資料長度送至讀交易紀錄 電路及ί宁列650。 讀交易紀錄電路及佇列650能計算出目前*橋勗片500 中,有關讀資料佇列630之所有將用J賣緩衝器資料個數, 以及讀交易佇列625 .之所有將用讀出交易個數。這是由於 讀交易紀錄電路及佇列650中,依序暫存有所有讀出交易 〆 . 之資料長度,又由於北橋晶片500發出P2CRA命令是完全 依照南橋晶片600發出P2CR命令的順序來回應,南橋晶 片600完全可以掌握北橋晶片500內部佇列中緩衝器的ft 用情形。 ‘ 讀交易紀錄電路及佇列650會將目前有關讀資料佇列 630之所有將用讀緩衝器資料個數,以及讀交易佇列625 之所有將用讀出交易個數送給-tt較器655。讀比較器655 將上述資訊與讀緩衝器大小暫存器635記憶之讀資料佇列 625‘所可容納資料之總數,以及讀緩衝器計數暫存器640 記憶之讀交易佇列630所可容納讀出交易之總數來比較, 如果兩者都未超過可容納的總數,.就可通知資料送收器610 送出新的讀出交易相關之資料訊號。 上述第5圖及第6圖說明之本發明宅實施例,都是舉 ’例第一控制晶片.是北橋晶片,而第二控剌晶片是南橋晶 片’且由南橋晶片主動發出命令,控制北橋晶片來讀寫資 本紙張尺度適用中國國家標準(CNSHA4規格(210 X 297公釐) (請先閲讀背面之
T 一裝· — ------- 訂.」.--------線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 8112 A7 4947twf.doc/006 ___B7__ 五、發明說明(W) 料。如熟悉此藝者可輕易知曉,只要南北橋中有對應的,結 構,並不限定要由南橋晶片主動發出命令,亦即第一控制 晶片可以是南橋晶片,而第二控制晶片是北橋晶片。 上述說明中,並未針對南北橋如何取得HTML匯流排 之使用權作敘述。以下,闡述本發明之控制晶片組內晶片 間匯流排之仲裁方法,本發明主要設定控制晶片組內第一 控制晶片平常掌握晶片間匯流排之控制權,但另一第二控 制晶片卻享有較之匯流排優先權當第二控制晶片發出 匯流排要求REQ訊號時,第一控制晶片必須立即或在完 成其目前執行之匯流排命令週期後,交出匯流排之控制權 給該第二控制晶片,此協定搭配沒有等待週期之匯流排規 格,例如HTML等,就可快速無誤的仲裁匯流排之使用權 歸屬。 , 本發明之一種控制晶片組之間匯流排之仲裁方法,其 運作環境必須:控制晶片組包括第一控制晶片(如:北橋 晶片)及第一控制晶片(如:南橋晶片)’此第一與第二控制 晶片透過晶片間匯流排(如:HTML)互相傳送資料時,不 會有等待週期,當然此晶片間匯流排必須包括有共用雙向 匯流排,否則就根本不需仲裁。就如第3-6圖所述之本發 明較佳實施例之一種主機板南北橋控制晶片組所示。’ 首先第二控制晶片必須知道有關第一控制晶片所有具 有固定時脈數之匯流排命令與其使用該共用雙向匯流排之 時脈數。當第二控制晶片發出第一命令(如:讀取命令)給 第一控制晶片時,第二控制晶片必須記憶第—控制晶片傳 20 =紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公爱) (請先閱讀背面之注項再填寫本1) 裝 •f\
BK VI t— n n tt n 1· I
T 46 31 1 2 A7 4947twf.doc/006 經濟部智慧財產局貝工消费合作杜印製 五、發明說明(θ > 送對應第一命令之確認命令及資料所需的時脈數,其中第 一控制晶片回應確認命令及資料所需的時脈數係由第一命 令中的資訊來決定。例如:南橋發出P2CR命令給北橋時, 由於有讀出資料長度之資料在內,又因爲HTML傳送資料 時沒有等待週期,所以南橋可知道北橋發出對激之P2CRA 命耆及資料赉需的時脈數。 ' 當第二控制晶片需使用晶片間匯流排時,第二控制晶 片就直接發出匯寧排要求訊氣。第一控制晶片偵測到此匯 流排要求訊號後,如第一控制晶片目前沒有使用此共用雙 向匯流排,則第一控制晶片交出匯流排控制權,不驅動此 共用雙向匯流排,但是如第一控制晶片正使用此共用雙向 '匯流排時,則第一控制晶片等到完成目.前之匯流'排命令 後,立即交出匯流排控制權,不驅動此共用雙向匯流排。 反觀,第二控制晶片發出匯流排要求訊號後,就偵測 ,匯流排是否正由第一控制晶片使用,當第二控制晶片未偵. 測到第一控制晶片正使用此晶片間匯流排時,第二控制晶 片等待一預定週期後並持續偵測此晶片間匯流排·,再驅動 此晶片間匯流排,等待此一預定週期主要目的,是由於訊 號在晶片間匯流排中傳輸可能有傳輸延遲,避免第一控制 晶片已送出命令,而第二控制晶片誤以爲第一控制晶片沒 有正使用此晶片間匯流排。另外,爲避免兩控制晶片同時 驅動此晶片間匯流排,轉換匯流排控制權至少須有一個時 脈週期的轉變週期(turn-aroulid cycle)。 ' 當第二控制晶片偵測到第一控制晶片正使用晶片間匯 2] 本紙k尺度適用_國0家標準<CNS)A4規格(210 x297公釐)"""""! ----;---4—---1«^ in----訂-J1I---1-!線 ^^ * ./IV (請先《讀背面之注f項再填寫本頁) , 46 81 12 A7 B7 4947twf.doc/〇〇6 五、發明說明(>) 請先閱讀背面之注意事項再填寫本頁) 流排時,由於第二控制晶片可知道是第一控制晶片正執行 什麼命令,執行到那裡及其總共所需的時脈數,第二控制 晶片在第一控制晶片完成正執行之匯流排命令,並等待轉 變週期後,立即驅動晶片間匯流排。一般具有GNT訊號 之匯流排仲裁方法,在第一控制晶片完成正執行之匯流排 命令後’才可能驅動GNT訊號以通知第二控制晶片可掌 握匯流排主控權,等待第二控制晶片偵測到此一 0ΝΤ訊 號’加上等待轉變週期並考慮傳輸延遲之安全因素後,第 二控制晶片才驅動晶片間匯流排。請參照第7a圖,在週 期T1時第二控制晶片發出匯流排要求訊號DREQ#,在週 期T2時第二控制晶片接著發出REQSTB訊號,第一控制 晶片在週期T4時收到第二控制晶片的要求並立即驅動GNT ’ 訊號以通知第二控制晶片可掌握匯流排主控權。第一控制 晶片在週期Τ5時停止驅動匯流排。在週期Τ6時第二控制 晶片才收到GNT訊號並開始驅動晶片間匯流排。因此習 知晶片組之間使用GNT之仲裁方法必然比本發明之仲裁 方法耗時。 經濟部智慧財產局興工消费合作杜印製 接著’以數個例子,來說明本發明之實施例之運作時 序。第7b圖到第11圖繪示依據本發明之一實施例中,有
I 關要求及同意使用匯流排的訊號時序圖。這些圖中,都是 由南橋(HUB)發出匯流排要求訊號,向北橋(HOST)要求使 用匯流排’ DREQ#代表南橋晶片內部要求匯流排之內部訊 號,其爲高電位時代表南橋晶片內部要求使用匯流排, REQSTB亦爲內部訊號,其爲高電位時,代表晶片(如未繪 本紙張尺度適用中00家標準(CNS>A4規格(210 X 297公釐> -----" 經濟部、智慧財產局貝工消费合^:社印製 16 81 1 2 4947twf.doc/006 A7 _B7_;__ 五、發明說明(4 ) 示南橋或北橋’則指爲南橋)利用上傳命令訊號線UPCMD, 在時脈週期的第一ji位元時間(BitTime .O)發出REQ訊號, HOSTOE與HUBOE爲高電位時,分別代表非橋與南橋獲 .得匯流排之掌控權,得以驅動晶片間匯流排之雙向匯流 排。HOSTSTB訊號變化時,代表北橋正使用雙向匯流排。 首先,請參考第7b圖:。週期T1時,DREQ#上升爲窩 電位,表示南橋需要使用匯流排。在週期T2起,要求觸 發訊號REQSTB爲高電位,南橋便由上傳命令UPCMD在 位元時間0發出寫正的REQ訊號。由於考慮傳輸延遲,此 REQSTB訊號·在週期T4才安全無虞被北橋所接受,因此北 橋如果已開焓一命令週期,就可能在週期T3送出下傳命 命DNCMDb而南橋等到週期T5,才會偵測到此命令週期, •却北橋並未送出下傳命令DNCMD時,南橋便擁有BE/AD 匯流排,於是南橋便可以在週期T5送出上傳$令UPCMD 並驅動BE/AD匯流排。本實施例南橋由週期T2發出真正 的REQ訊號,等待一預定週期(3個時脈數),等到週期T5 才驅動BE/AD (位元組致能/位址資料匯流排),此一期間包 含週期T4轉換匯流排控制權之轉變週期。 請參考第8圖,週期T1時,DREQ#上升爲高電位, 表示南橋需要使用_流排。.在週期T2起,要求觸發訊號 REQSTB爲高電位,南橋便由上傳命令UPCMD在位元時 間0發出真正的REQ訊號。但是北橋在週期T3送出下傳 命令(DNCMD),此例送出P2CRA命令,假設此命令交易 的資料長度爲8個雙字組(8DW)。此8DW的資料傳送在週 % 23 本紙張尺度適用争國國家標準(CNS)A4規崧Y210 X 297公* ) (請先閱讀背面之注$項再螻寫本頁) 46 81 1 2 4947twf.doc/006 _B7_ 五、發明說明(u) 期Τ3到週期ΊΊΟ進行,由於南橋完全知道此交易所費的 時脈數,且確定北橋交易完成後必定會交出匯流排,故交 易進行完成後,再經過T11之轉變週期,在週期T12時, 南橋便可以驅動訊號BE/AD(位元組致能/位址資料匯流 排)。 請參考第9圖,週期T1時,DREQ#上升爲高電位,
V 表示南橋需要使用匯流排/在週期Ή起,要求觸發訊'號 REQSTB爲高電位,南橋便由上傳命令UPCMD在位元時 間0發出真正的REQ訊號。但是北橋在週期Τ3送出下傳 命令(DNCMD),此例送也C2PR命令,此命令交易的時脈 數是固定僅有1個時脈週期,此命令在週期T3進行,由 ^ 於南橋完全知道所有固定週期命令所費的時脈數,旦確定 北橋必定會交出匯流排、故南橋經過T4之轉變週,期,在 週期T5時,南橋便可以驅動雙向之訊號位元ϋί致能與位 址資料匯流排。 ’ 1請參考第10圖,在週期Τ2後,芦求觸發訊蒇REQSTB 爲高電位,南橋便在週期T5時,開始送出上傳命令 UPCMD,並驅動雙向匯流排,在此例爲連續兩個P2CR命 令,且在週期T5與T6進行資料的傳送。注意的是,在週 期T6時,要求觸發訊號REQSTB便變爲低電位.。亦即雖 然南橋仍在使用匯流排,並發出P2CR命令,但在週期T6 之位元時間0的要求訊號已經取消,故北橋便在週期T8 前偵測到南橋結束要求使用匯流排,於是北橋在週期T8 便開始驅動BE/AD的訊號線。 24 本紙張尺度適用中國Η家標準(CNS>A4規格(210 X 297公釐) 請先閲讃背面之注f項再填寫本頁: • ϋ ---.訂--------- 經濟部智慧財產局貝工消费合作社印製 46 81 12 4947twf.d〇c/006 A7 _^_ B7_ 五、發明說明(M ) 請參考第11圖,在週期T1時,北橋送出C2PR之言_ 取命令。當南橋的資料已經備妥時,南橋便在週期Τ4使' 要求觸發訊號REQSTB變爲高電位。等待預定之3個時脈 敷後,在週期Τ7,南橋驅動AD匯流排將北橋要讀取的資 料送出,C2PRA命令亦同時出現在UPCMD上。同時,在 週期Τ7之位元時間0的REQ訊號已經取消,北橋在週期 T9,重新掌控晶片間匯流排。 綜上所述,雖然本發明已以較佳實施例揭霽如上j然 其並非用以限定本發明,任何熟習此技藝者,在不脫離本 發明之精神和範圍~,當可作各種之更動與潤飾,因此本 發明之保護範圍當視後附之申請專利範圍所界定者爲_。 (請先閱讀背面之生意事項再填寫本頁) ---Γ訂-l·-------線· 經濟部智慧財產局員工消費合作社印製 25 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 46 81 12 AR A8 B8 * 4947twf.doc/006 六、申請專利範圍 1. 一種控制晶片組之間匯流排之仲裁方法,該控制 * ... 晶片組包括一第一控制晶片及一第二控制晶片、該第一 與該第二控制晶片透過〜晶片間匯流排互相傳送資料, 該晶片間匯流排包括一共用雙向匯流排,該仲裁方法包 括下列步驟:. 當該第二控制晶片需使用該晶片間匯流排時,該第二 控制晶片發出一匯流排要求訊號;… 當該第一控制晶#償測到該匯流排要求訊號時,.如該 , · 第一控制晶片沒有使用該共用雙向匯流排,則該第一拯制 晶片不驅動該共用雙向匯旆排,如該第一控制晶片正使用 該共用雙向匯流排,則在完成目前之匯流排命令後,立即 不驅動該共用雙向匯諕排; 、 . , 、 當該第二控制晶片未偾领[到該第一控制晶片使用該晶 ,'η 片間匯流排時,該第二控制晶片等待一預定週期後,驅動 該晶片間匯流排;以及 、 當該第二控制晶片偵測到該第一控/制晶片使用該晶片 間匯流排時,該第二控制晶片依據該第一控制晶片正執行 之匯流排命令與其所需的時脈數,在該第一控制晶片完成 正執行之匯流排命令,並等待一轉變週期後,驅動缓晶片 t 間匯流排? . ^ 2. 如申請專利範圍第1項所述之控制晶片組之間匯流 ‘ 排之仲裁方法,更包括: . 1提供給該第二控制晶片,有關該第一控制晶片所有具 有固定時脈數之匯流排命令與其使用該共用雙向1匯流排之 乂 …· 26 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公楚) (請先間讀背+面之注意事項再填寫本頁) -.京---- 訂 l· — ---— I!線' 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 46 81 12 4947twf.doc/〇〇6 六、申請專利範圍 時脈數;以及 當該第二控制晶片發出一第一命令給該第一控制晶片 時,該第二控制晶片記憶該第一控制晶片傳送對應該第一 命令之一確認命令及資料所需的時脈數,其中該第一控制 ,晶片回應該確認命令及資料所需的時脈數係由該第一命令 中的資訊來決定。 3. 如申請專利範圍第1項所述之控制晶片組之間匯流 排之仲裁方法,其中該晶片間匯流排包括:一位址資料匯 .流排、一長度/位元組致能訊號線、一上傳命令訊號線、一 上傳觸發訊號線、·^下傳命令訊號線,一下傳觸發訊號線 以及一時脈訊號線,其中該共用雙向匯流排包括該位址資 料匯流排以及該長度/位元組致能訊號線。 4. 如申請專利範圍第1項所述之控制晶片組之間匯流 排之仲裁方法,其中該第一控制晶片爲電腦主機板之一北 橋控制晶片,該第二控制晶片爲電腦主機板之一南橋控制 晶片。 5. 如申請專利範圍第1項所述之控制晶片組之間匯流 排之仲裁方法,其中該第一控制晶片爲電腦主機板之該南 橋控制晶片,該第二控制晶片爲電腦主機板之該北橋控制 晶片。 .( 6. 如申請專利範圍第3項所述之控制晶片組之間匯流 排之仲裁方法,其中該上傳觸發訊號線以及該下傳觸發訊 號線致動時之運作頻率係2倍於該時脈訊號線上之時脈頻 率。 27 本紙張尺度適用中國國家標準(CNS>A4规格(21〇 x 297公爱) i I- I 1^111 J— —---illll· 訂線. C (請先IW讀背面之注$項再填寫本I > 經濟部智慧財產局霣工消費合作杜印製 6 8112 A8 . B8 C8 4947twf.doc/006 D8 六、申請專利範圍 7. 如申請專利範圍第6項所述之控制晶片組之間匯流 排之仲裁方法,其中該匯.流排要求訊號係經由該上傳命令 訊號線發出。 8. 如申請專利範圍第7項所述之控制晶片組之間匯流 排之仲裁方法,其中該匯流排要求訊號係當該上傳觸發訊 .號線於任一時脈週期中之第一個訊號變化時,經由該上傳 命令訊號線發出。. 9'.如申^靑專利範圍第2項所述之控制晶片組之間匯流 排之仲裁方法,芩中該第一命令係一讀敢命令,而.該確認 命令係一讀取確認命令。, (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW088121973A 1999-12-15 1999-12-15 Arbitrating method of bus between control chipsets TW468112B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW088121973A TW468112B (en) 1999-12-15 1999-12-15 Arbitrating method of bus between control chipsets
US09/735,412 US6721833B2 (en) 1999-12-15 2000-12-12 Arbitration of control chipsets in bus transaction
DE10061770A DE10061770B4 (de) 1999-12-15 2000-12-12 Zugriffsregelung für Steuerchipsätzen bei Bustransaktion
JP2000379455A JP4583590B2 (ja) 1999-12-15 2000-12-13 バストランザクションにおける制御チップセットのアービトレーション

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW088121973A TW468112B (en) 1999-12-15 1999-12-15 Arbitrating method of bus between control chipsets

Publications (1)

Publication Number Publication Date
TW468112B true TW468112B (en) 2001-12-11

Family

ID=21643386

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088121973A TW468112B (en) 1999-12-15 1999-12-15 Arbitrating method of bus between control chipsets

Country Status (4)

Country Link
US (1) US6721833B2 (zh)
JP (1) JP4583590B2 (zh)
DE (1) DE10061770B4 (zh)
TW (1) TW468112B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7945719B2 (en) 2006-09-20 2011-05-17 Intel Corporation Controller link for manageability engine
TWI399650B (zh) * 2005-02-24 2013-06-21 Qualcomm Inc 於每一週期中藉由較高頻率仲裁器之複數匯流排仲裁之系統及在一以一匯流排頻率操作之匯流排中仲裁多個匯流排處理請求的方法
TWI637269B (zh) * 2017-12-26 2018-10-01 奇景光電股份有限公司 電子裝置及其操作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6959372B1 (en) * 2002-02-19 2005-10-25 Cogent Chipware Inc. Processor cluster architecture and associated parallel processing methods
US7085866B1 (en) * 2002-02-19 2006-08-01 Hobson Richard F Hierarchical bus structure and memory access protocol for multiprocessor systems
JP2005250671A (ja) * 2004-03-02 2005-09-15 Sony Corp 通信システム、通信装置、通信方法およびプログラム
CN100336045C (zh) * 2004-11-19 2007-09-05 威盛电子股份有限公司 多功能芯片组及相关方法
US20060277444A1 (en) * 2005-06-03 2006-12-07 Nicholas Holian Recordation of error information
US7467245B2 (en) * 2005-07-22 2008-12-16 Cisco Technology, Inc. PCI arbiter
US7757031B2 (en) * 2005-10-24 2010-07-13 Via Technologies, Inc. Data transmission coordinating method and system
CN104978302B (zh) * 2015-06-24 2018-02-23 山东超越数控电子股份有限公司 一种基于tcm芯片的智能安全usb接口控制方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324544A (ja) * 1992-05-15 1993-12-07 Hitachi Ltd バス制御方法
TW242183B (en) * 1993-11-26 1995-03-01 United Microelectronics Corp Chip set architecture for personal computer
TW400483B (en) * 1994-03-01 2000-08-01 Intel Corp High performance symmetric arbitration protocol with support for I/O requirements
US5787264A (en) * 1995-05-08 1998-07-28 Apple Computer, Inc. Method and apparatus for arbitrating access to a shared bus
US6058443A (en) * 1997-02-18 2000-05-02 Advanced Micro Devices, Inc. System for partitioning PC chipset functions into logic and port integrated circuits
US6073199A (en) * 1997-10-06 2000-06-06 Cisco Technology, Inc. History-based bus arbitration with hidden re-arbitration during wait cycles
US6195722B1 (en) * 1998-01-26 2001-02-27 Intel Corporation Method and apparatus for deferring transactions on a host bus having a third party agent
US6202112B1 (en) * 1998-12-03 2001-03-13 Intel Corporation Arbitration methods to avoid deadlock and livelock when performing transactions across a bridge
US6223244B1 (en) * 1998-12-10 2001-04-24 International Business Machines Corporation Method for assuring device access to a bus having a fixed priority arbitration scheme
US6253270B1 (en) * 1998-12-30 2001-06-26 Intel Corporation Method and apparatus for arbitrating ownership of an interface between hub agents
US6347351B1 (en) * 1999-11-03 2002-02-12 Intel Corporation Method and apparatus for supporting multi-clock propagation in a computer system having a point to point half duplex interconnect

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399650B (zh) * 2005-02-24 2013-06-21 Qualcomm Inc 於每一週期中藉由較高頻率仲裁器之複數匯流排仲裁之系統及在一以一匯流排頻率操作之匯流排中仲裁多個匯流排處理請求的方法
US7945719B2 (en) 2006-09-20 2011-05-17 Intel Corporation Controller link for manageability engine
TWI637269B (zh) * 2017-12-26 2018-10-01 奇景光電股份有限公司 電子裝置及其操作方法

Also Published As

Publication number Publication date
JP4583590B2 (ja) 2010-11-17
US6721833B2 (en) 2004-04-13
US20010004749A1 (en) 2001-06-21
DE10061770B4 (de) 2007-11-08
JP2001216254A (ja) 2001-08-10
DE10061770A1 (de) 2001-08-09

Similar Documents

Publication Publication Date Title
TW305031B (zh)
TW394878B (en) Shared bus system with transaction and destination ID
US5430847A (en) Method and system for extending system buses to external devices
TW479174B (en) Interrupt controller
KR100253753B1 (ko) 지연 트랜잭션을 실행하기 위한 장치 및 방법
US5848279A (en) Mechanism for delivering interrupt messages
TW513636B (en) Bus data interface for transmitting data on PCI bus, the structure and the operating method thereof
TW521186B (en) Sequencing method for accessing shared system resources and its bridging system
TW468112B (en) Arbitrating method of bus between control chipsets
US6397279B1 (en) Smart retry system that reduces wasted bus transactions associated with master retries
US7752374B2 (en) Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices
JPH02289017A (ja) コンピユータシステム内でデータ転送方法
US5461701A (en) System and method for peripheral data transfer
WO2012088293A2 (en) Common protocol engine interface for a controller interface
US6549964B1 (en) Delayed transaction method and device used in a PCI system
US5968144A (en) System for supporting DMA I/O device using PCI bus and PCI-PCI bridge comprising programmable DMA controller for request arbitration and storing data transfer information
US6463494B1 (en) Method and system for implementing control signals on a low pin count bus
TW449698B (en) Control chipsets and data exchange method among them
TW523672B (en) Bus system delayed transaction method and device applying the method
US6681279B1 (en) Method of performing bus arbitration between control chips in a chipset with preemptive capability
JPH0954745A (ja) コンピュータシステム
TW413756B (en) PCI bus compatible master and residing arbiter and arbitration method
WO1993012486A1 (en) Direct memory access interface for buses of different width
US5838930A (en) Method and apparatus for controlling a command cycle on a bus
JPH06163129A (ja) 異なるバス・アーキテクチャを有するコンピュータに差込み可能な共通アダプタ・カード

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent