TW519663B - Memory control device and method - Google Patents
Memory control device and method Download PDFInfo
- Publication number
- TW519663B TW519663B TW090111531A TW90111531A TW519663B TW 519663 B TW519663 B TW 519663B TW 090111531 A TW090111531 A TW 090111531A TW 90111531 A TW90111531 A TW 90111531A TW 519663 B TW519663 B TW 519663B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- command
- read
- range
- signal
- Prior art date
Links
- 230000015654 memory Effects 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 14
- 230000006870 function Effects 0.000 claims abstract description 34
- 238000012937 correction Methods 0.000 claims description 57
- 230000002079 cooperative effect Effects 0.000 claims description 11
- 230000001276 controlling effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 230000008901 benefit Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Detection And Correction Of Errors (AREA)
- Record Information Processing For Printing (AREA)
Description
519663 7357twf.d〇c/006 A7 一 B7 五、發明說明(I ) 本發明是有關於一種控制裝置以及方法,且特別是 有關於一種記憶體之控制裝置以及方法。 以往的系統係將繪圖記憶體以及主記憶體分開來, 而由繪圖引擎來管理繪圖記憶體,由北橋來主對記憶體做 錯誤檢查更正動作,因此並無任何關係。但現今隨著科技 的進步,記憶體速度也隨著日漸加快,其中一種技術是將 繪圖引擎倂入北橋,繪圖記憶體倂入主記憶體之中,稱之 爲阜 一^記憶體架構(Unified Memory Architecture,簡稱 UM A) ’而指令中存取位址所指的資料就是存取於主記憶 體之中’主gB憶體一般具有錯誤檢查更正功能<error check correct簡稱ECC)的記憶體,但有時可將錯誤檢查更正功 能給失能。 有些資料的性質並不一定需要作錯誤檢查功能的動 作,如資料是給於繪圖引擎裝置作爲顯示使用時,可以不 、 做錯誤檢查功能的動作,即使出錯也不會造成系統的不 穩,也不需要在硬體上多增設錯誤檢查更正的位元。而有 些指令中存取位址所指的資料就一定需要作錯誤檢查功能 的動作’如指令中存取位址所指的資料是提供在系統的管 理上使用時,此時指令中存取位址所指的資料就必須要存 取在有錯誤檢查更正的記憶體上,以達到精確的效果。但 是其缺點是以往的系統在處理指令中存取位址所指的資料 時,因此若對更正荽求度不高之繪圖記憶體的資料進行錯 誤檢查更正功能,而造成處理時間加長。 有鑑於此,本發明提供一種記憶體之控制裝置以及 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -1 — I (請先閱讀背面之灸音?事項再填寫本頁) 口 V · --線· 經濟部智慧財產局員工消費合作社印製 519663 7357twf. doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(1 ) 方法,用來判斷資料是位於具有錯誤檢查更正功能的記憶 體時,資料去做錯誤檢查更正’可以達到精確,使得系統 不會造成不穩;還是在不具有錯誤檢查更正功能的記憶體 時,資料不用去做錯誤檢查更正;或者資料是位於具有錯 誤檢查更正功能的記憶體但卻是繪圖記憶體的資料時,資 料仍然不用去做錯誤檢查更正’可以避免時間以及成本上 的浪費。 本發明提供一種Μ憶體之控制裝置,用以控制記憶 體,此控制裝置至少包括:命令解碼裝置、比較邏輯裝置、 判斷裝置、框緩衝器解碼裝置、框緩衝器範圍裝置以及命 令行程裝置。 \ 命令解碼裝置是用來接收記憶體存取命令(簡稱 Adr—comm)和組位址範圍信‘號(簡稱Bank—Adrjange),其 中記憶體存取命令分成存取位址和命令碼二個部分,命令 解碼裝置根據組位址範_信號來判斷指令中存取位址所指 的資料是位於記憶體的那組範圍內,然後輸_己憶體組號 碼信號(簡稱Bank—No)命令碼來判斷,並輸出部份寫入信 號(簡稱PW)。框緩衝器解碼裝置是用來接收記憶體存取命 令和框位址範圍信號(簡稱FB〜Range)後,再利用框位址範 圍侣號爲依據來判斷存取位址是否在繪圖記憶體之範圍 中,最後輸出框位址範圍信號(簡稱pB:AcCegs)。比較邏輯 裝置是親接到命令解碼裝置,比較邏輯裝置是根據記憶體 組號碼信號和錯誤檢查更正組號碼信號來判斷指令中存取 位址所指的貧料是否在具有錯誤檢查更正功能之記憶體組 (請先閱讀背面之注音?事項再填寫本頁) 裝 -laj --線·
本紙張尺度翻巾關家鮮(CNS)A4規格(21G 519663 7357twf.doc/006 A7 _____ B7 五、發明說明(多) 範圍中,最後輸出錯誤檢查更正組信號(簡稱ECC_Bank)。 判斷裝置是耦接到命令解碼裝置、比較邏輯裝置和框緩衝 器解碼裝置,判斷裝置根據部份寫入信號、錯誤檢查更正 組信號和框位址範圍信號作判斷,最後輸出錯誤檢查更正 校Η纟致目旨ί目號和δ賈取-修正-寫入致能信號(簡稱 RMW_EN)。命令行程裝置是耦接到判斷裝置,根據讀取-修正-寫入致能信號,來對記憶體進行先讀取修正後再寫 入。 當存取位址位於具有錯誤檢查更正功能之記憶體組 範圍內,且位於繪圖記憶體之範圍內,且命令碼係爲部份 寫入命令時,則對記憶體進行部分寫入動作;或當命令碼 爲讀取命令時,則從記憶體所讀取出之資料係不進行錯誤 檢查更正功能。
A 本發明還提供一種記憶體之控制方法,來控制記憶 體,控制方法可歸結有下列步驟: 經濟部智慧財產局員工消費合作社印製 -» --- (請先閲讀背面之注意事項再填寫本頁) •線· 當開始接收記憶體存取命令時,記憶體存取命令分 成存取位址和命令碼二個部分’然後依據存取位址所指資 料所在的記憶體,來做出不同的處理動作;如果說指令中 存取位址所指的資料是在具有錯誤檢查更正功能之記憶體 組範圍中而且不是在繪圖記憶體之範圍中時,接下來就判 斷命令碼係部份寫入命令還是讀取命令,如果說命令碼係 爲部份寫入命令時,此時就會對記憶體作先讀取修正後再 寫入之命令排程;如果說命令碼係爲讀取命令時,此時就 會對記憶體作讀取動作進行錯誤檢查更正動作;如果說指 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 519663 7357twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(4) 令中存取位址所指的資料不是在具有錯誤檢查更正功能之 記憶體組範圍中或者是在繪圖記憶體之範圍中時,此時就 會對記憶體作沒有錯誤檢查更正功能之讀取寫入動作。 -爲讓本創作之上述和其他目的、特徵、和優點能更 明顯易懂,下文特舉一較佳實施例,並配合所附圖式,作 詳細說明如下: 圖式之簡單說明 第1圖爲本發明一較佳實施例之一種記憶體之控制裝置 圖;以及; 第2圖爲本發明一較佳實施例之一種記憶體之方法流程 圖。 標號說明 100:記憶體之控制裝置 102:判斷裝置 104:命令解碼裝置 .106:比較邏輯裝置 108:框緩衝器解碼裝置 110:框緩衝器範圍裝置 112:反向器 114,116,118:及閘 120:命令行程裝置 m:繪圖引尊裝置 124:組存取範圍裝置 126:錯誤檢查更正組號碼裝置 (請先閱讀背面之注意事項再填寫本頁) 裝 · --線- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 519663 7357twf.doc/006 A7 ___B7__ 五、發明說明(f ) 128:繪圖記憶體 130:校正單元 p 132:資料暫存器 134:記憶體 . 200:判斷第一步驟 202:判斷第二步驟 204:判斷是否爲錯誤檢查更正組 206:判斷是否爲框緩衝器存取 208:判斷是讀取或寫入 210:判斷是否爲部分寫入 212:讀取改變部分再寫入狀態 214:正常寫入狀態 216:讀取並作錯誤檢查動作狀態 218:沒有錯誤檢查更正動作的讀取或寫入狀態 較佳實施例 請參考第1圖,第1圖中爲一種記憶體之控制裝置 100,此控制裝置100在本實施例包括有:命令解碼裝置 104、比較邏輯裝置106、判斷裝置102、框緩衝器解碼裝 置108、框緩衝器範圍裝、置1H)以及命令行程裝置讣20。本 實施例係舉例以繪圖引擎裝置122發出記憶體存取命令來 控制記憶體134, 熟悉此藝者可坤一般記憶體存取命令 中至少包括存取位址以及命令碼。 . , 當繪圖引擎裝置122開始輸出一個記憶體存取命令 (Adr_Comm)時,命令解碼裝置104就去接收這個記憶體存 7 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 519663 7357twf.d〇c/006 A7 --------*---—___ _________ 五、發明說明(g ) 取命令並且接收由組存取範圍裝置(Bank A他如 Ranges)124輸出的組位址範圍這·邈^Bank—Adr—Range),然 後命令解碼裝置104會依據組位址範圍信號,來判斷存耳^ 位址在記憶體134的那組範圍中,之後輸出記憶體組號碼 信號(Bank—No)給比羞_邏‘輯裝置106,最後命令解碼裝置1〇4 會依據命令碼來判斷並輸出部份寫入【partial wnte簡稱pw) 信號給判斷裝置102。 此時也藍邏輯裝置106接收到記憶體組號也同時接收 到由錯誤檢查更正組號碼裝置(ECC Bank Number)126所輸 出的錯誤檢查更正組號碼信號ECC_Bank_NQ時,比較邏 fe裝置106就會根據記憶體組號碼和錯誤檢查更正組號碼 信號來判斷指令中存取位址所指的資料是否在具有錯誤檢 查更正功能之記憶^組範圍中,最後輸出錯誤檢查更正組 信號ECC_Bank給判斷裝置1〇2。 在這個同時,框緩衝器解碼裝置108將會接收到由繪 圖引擎裝置所輸出的同一個記憶體存取命令和接收到由框 緩衝器範圍裝置110所輸出的框位址範圍信號FB—Range, 利用框位址範圍信號來判斷存取位址是否在繪圖記億體 128之範圍中,最後鞔出框位址範圍信號FB-Access到判 斷裝置102。 當判斷裝置102的及閘114接收到錯誤檢查更正組信 號、部分寫入信號,以及判斷裝置102的反向器112接收 到框位址範圍信號時,判斷裝置102就根據部份寫入信號、 錯誤檢查更正組信號以及框位址範圍信號來作判斷,經由 8 (請先閱讀背面之注¾事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4規格⑽χ 297公爱) 519663 7357twf.doc/〇〇6 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(/)) 判斷裝置102的及閘116輸出錯誤檢查更正校能致能信號 (ECC-EN)到校正單元130以及判斷裝置1〇2的及閘118輸 出δ賣取-修正-寫入鸯能信號RMEN到命令行程裝置 120。其中熟知此技藝者在不失判斷裝置所提供的功能之 下,可自行對判斷裝置作任何的設計。本發明在此提供一 種判斷裝置包括:反向器H2,及閘114、及閘116,及閘118, 及閘116之輸入端耦接至反向器ι12之輸出端,及閘116 之另一輸入端用來接收該錯誤檢查更正組信號,及閘118 之輸入端耦接至反向器112之輸出端,及閘118之輸入端 耦接及閘114之輸出端。 』 當指令中存取位址所指的資料在具有錯誤檢查更正 功能之記憶體組範圍內而且不是在繪圖記憶體128之範圍 中,且要進行部份寫入命令,判_裝置102就會輸出讀取-修正-寫入致能信號給命令行程裝置12〇以通知要進行先讀 取再寫入的動作。當指令中存取位址所指的資料在具有錯 誤檢查更正功能之記憶體組範圍中而且不在繪圖記憶體 128之範圍中,判斷裝置1〇2就會使錯誤檢查更正校能致 能信號致能到校正單元13〇,而且爲讀取命令時,記憶體 134就會輸出資料到校正單元130,並由校正單元13〇檢查 資料是否有錯誤,在經由資料暫存器132輸出到繪圖引擎 122。最後當命令行程裝置接收到讀取-修正-寫入致能信號 時’記憶體134就會進行先讀取修正後再寫入。 由第1圖的所有裝置,可以歸納出一個動作流程,並 且利用第2圖來加以說明此動作流程。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公t ) -1 --- ‘(請先閱讀背面之注意事項再填寫本頁) . --線_ 經濟部智慧財產局員工消費合作社印製 519663 7357twf·doc/006 A7 、 B7 五、發明說明(δ ) 請參考^ 2圖,第2圖係繪示記憶體之控制方法流程 圖,本發㈣έ控制方法可歸結有下列步驟:首先執行步驟 200,亦即當接收到記憶體存取命令時,熟悉此藝者可知 一般記憶體存取命令中至少包‘括存取位址以及命令碼。 本貫施例更可將步驟2 0 0細分爲兩個步驟,首先執行 步驟204,先檢查此指令中存取位址所指的資料是否在錯 誤檢查更正組,如果指令中存取位址所指的資料不是在錯 誤檢查更正組(ECC Bank)之中,就執行步驟218,將指令 中存取位址所指的資料進行沒有錯誤檢查更正動作的讀取 或寫入動作。如果指令中存取位址所指的資料是在錯誤檢 查更正組之中,就執行步驟206,檢查此指令中存取位址 所指的資料是否在框緩衝器存取之中,如果此指令中存取 ^ 位址所指的資料是在框緩衝器存取之中,就執行步驟218, 將指令中存取位址所指的資料進行沒有錯誤檢查更正動作 的讀取或寫入動作,如果此指令中存取位址所指的資料不 是在框緩衝器存取之中,就去執行步驟202。因此可將步 驟200歸納成:如果此指令中存取位址所指的資料不是在錯 誤更正組且不是在框緩衝器存取之中,就去執行步驟202 ; 如果此指令中存取位址所指的資料是在錯誤更正組之中, 就去執行步驟218。 本實施例將步驟202細分爲兩個步驟;首先執行步驟 208,先檢查指令中存取位址所指的資料是讀取命令還是 寫入命令,如果是讀取命令,就去執行步驟216,將指令 中存取位址所指的資料進行讀取並做錯誤檢查動作動作。 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) --裝--- (請先閱讀背面之注意事項再填寫本頁) · --線- 519663 7357twf.doc/006 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(7) 如果是寫入命令,就去執行步驟210 ’再依據命令碼去檢 查是否爲部分寫入’如果不是部分寫入’就去執行步驟 214,讓指令中存取位址所指的資料進行正常寫入動作。 如果是部分寫入,就去執行步驟212 ’讓指令中存取位址 所指的資料進行先讀取修正後再寫入之命令排程動作。因 此可將步驟202歸納成:如果是讀取命令時’將指令中存取 位址所指的資料進行讀取並做錯誤檢查動作動作;如果是 寫入命令且命令碼不是部分寫入時’指令中存取位址所指 的資料進行正常寫入動作;如果是部分寫入時,指令中存 取位址所指的資料進行先讀取修正後再寫入之動作。 本發明之優點是在於當判斷出指令中存取位址所指 的資料位於何種記憶體時,可以做適當的處理’如果指令 中存取位址所指的資料是在具有錯誤檢查更正功能之記憶 體組範圍中而且不是在繪圖記憶體之範圍中時,接下來再 檢查係部份寫入命令還是讀取命令。如果命令碼係爲部份 寫入命令時,此時就會對指令中存取位址所指的資料作先 讀取修正後再寫入之命令排程,可以達到精確省時的好 處。如果說命令碼係爲讀取命令時,此時就會對指令中存 取位址所指的資料作讀取動作進行錯誤檢查更正動作。 如果指令中存取位址所指的資料不是在具有錯誤檢 查更正功能之記憶體組範圍中或者是在繪圖記憶體之範圍 中時,此時就會對指令中存取位址所指的資料作沒有錯誤 檢查更正功能之讀取寫入動作可以不加以理會,達到省時 的好處且不需增加不必要的硬體成本。 11 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裳—— (請先閱讀背面之注意事項再填寫本頁) 線- A7 519663 7357twf.doc/OOe —____B7 五、發明說明(Λ>) , ^ 本發明可以判斷存取位址所指的資料位於不同的記 憶體,作不同的狀態去做不同的處理,當存取位址所指的 資料不位於錯誤檢查更正記憶體或者是位於繪圖記憶體之 中時,就去進行沒有錯誤檢查更正動作的讀取或寫入’可 以達到省時而且節省成本的優點;當存取位址所指的資料 位於錯誤檢查更正記憶體而且是讀取命令時,就去進行讀 取並作錯誤檢查動作,可以達到精確的效果,進而讓系統 更穩定;當當存取位址所指的資料位於錯誤檢查更正記憶 體而且是寫入命令時,就去進行正常寫入動作,可以達到 精確的效果,進而讓系統更穩定;當存取位址所指的資料 位於錯誤檢查更正記憶體而且是部分寫入命令時,就去進 行讀取改變部分再寫入的動作,可以達到精確且省時的交女 果,使系統達到省時且精確更可以節省成本的優點。 雖然本發明已以一較佳實施例揭露如上,然其並非 用以限定本發明,任何熟習此技藝者,在不脫離本發明之 精神和範圍內,當可作各種之更動與潤飾,因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐)
Claims (1)
- 經濟部智慧財產局員工消費合作社印制衣 519663 A8 7357twf.doc/006 C8 ______D8 六、申請專利範圍 1·一種記憶體之控制裝置,用以控制一記憶體,該記 憶體包括至少一組記憶體,該組記憶體包括一繪圖記憶 體,該控制裝置包括: 4 一命令解碼裝置,用以接收一記憶體存取命令以及 一組位址範圍信號,該記憶體存取命令包括一存取位址以 及一命令碼,該命令解碼裝置依據該組位址範圍信號,判 斷該存取位址位於該記憶體的那一献範圍內,並輸出一記 憶體組號碼信號,該命令解碼裝置依據該命令碼.,輸出一 部份寫入信號; 一比較邏輯裝置,耦接至該命令解碼裝置,該比較 邏輯裝置係根據該記憶體組號碼信號以及一錯誤檢查更正 組號碼信號’來判斷該存取位址是否位於具有錯誤檢查更 正功能之gB憶體組範圍內,並輸出一錯誤檢查更正組信 號; / , 一框緩衝器解碼裝置,其接收該記憶體存取命令以 及一框位址範圍信號,用以判斷該存取位址是否位於該繪 圖記憶體之範圍中,並輸出一框位址範圍信號; 一判斷裝置,耦接至該命令解碼裝置、該比較邏輯 裝置以及該框緩衝器解碼裝置,用以根據該部份寫入信 號、該錯誤檢查更正組信號以及該框位址範圍信號,輸出 一錯誤檢查更正校能致能信號以及一讀取_修正-寫入致能 信號;以及 一命令行程裝置,耦接至該判斷裝置,用以根據該 讀取-修正-冩入致能信號,實際對該記憶體進行先讀取修 ____ 13 ΐ紙張尺度適用中國國家標準(CNS)A4 ^""(21〇 x 297公髮)--------- --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂: 線· 519663 A8 B8 C8 D8 7 357twf. doc/006 六、申請專利範圍 正後再寫入;· 當該存取位址位於具有錯誤檢查更正功能之記憶體 組範圍內,且位於該繪圖記憶體之範圍內,且該命令碼係 爲部份寫入命令時,則對該記憶體進行部分寫入動作;或 當該命令碼爲讀取命令時,則從該記憶體所讀取出之資料 係不進行錯誤檢查更正功能。 2. 如申請專利範圍第1項所述之該記憶體之控制裝 置,更包括一框緩衝器範圍裝置,輸出該框位址範圍信號 至該框緩衝器解碼裝置,該框位址範圍信號係有關於該繪 圖記憶體之位址範圍。 3. 如申請專利範圍第1項所述之該記憶體之控制裝 置,其中該判斷裝置包括: 一反向器,用以接收該框位址範圍信號; 第一及聞,該第一及聞之一第一輸入端接收該錯 誤檢查更正組信號,該第一及閘之一第二輸入端用以接收 該部分寫入信號;、. 一第二及閘,該第二及閘之一第一輸入端耦接至該 反向器之輸出端,該第二及閘之一第二輸入端用以接收該 錯誤檢查更正組信號,並輸出該讀取-修正-寫入致能信號; 以及 | 一第三及閘,該第三及閘之一第一輸入端耦接至該 反向器之輸出端,該第二及閘之一第二輸入端鍋接該第二 及閘之輸出端,並用以輸出該錯誤檢查更正校能致能信 號。 14 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 請 先 閱r 讀 背 意 事 項 再 填 寫 本 頁 經濟部智慧財產局員工消費合作社印製 519663經濟部智慧財產局員工消費合作社印製 7357twf.doc/006 1 ‘ 1 六、申請專利範圍 4·如申請專利範圍第1項所述之該記憶體之控制裝 置,其中該記憶體存取命令’係由一繪圖引擎裝置所發出。 5·如申請專利範圍第1項所述之該記憶體之控制裝 置,更包括:一校正單元,耦接至該記憶體,根據該錯誤 檢查更正校能致能信號,以決定是否對從該記憶體所讀取 出之資料進行錯誤檢查更正校能動作;以及一資料暫存 器,接收從該校正單元所傳來之資料,並像給該繪圖引擎 裝置。 6. —種記憶體之控制方法,用以控制一記憶體,該 控制方法包括下列步驟: 接收並解碼一記憶體存取命令,該記憶體存取命令 包括一存取位址以及一命令碼;· ~ 當該存取位址位於具有錯誤檢查更正功能之記憶體 組範圍內,但非位於該繪圖記憶體之範圍內時’則: 當該命令碼係爲一部份寫入命令時,對詨記憶 體進行先讀取修正後再寫入之命令排程;以及 當該命令碼係爲一讀取命令時,對該記憶體之 讀取動作進行錯誤檢查更正功能;以及 ^ 當該存取位址位於該繪_記憶體之範圍內時,則封 該記憶體進行沒有錯誤檢查更苽功能之讀取^入目力彳乍° 7· _請專利範圍第6填所述之該記憶體之^制^ 法,其中判斷該存取位址位於具有錯誤檢正功目匕f :: 憶體組範儀內,但非位於該繪 下列步驟: 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂·- 線- 519663 7357twf.doc/006 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 當該存取位址位於具有錯誤檢查更正功能之記憶體 組範圍內,則: 當該存取位址非位於該繪圖記憶體之範菌內 時,則: 判斷該命令碼係爲該寫入命令以及該讀取命令 二者擇一;以及, 當該存取位址位於該繪圖記憶體之範圍內 時,則:· 對該記憶體進行沒有錯誤檢查更正功能之讀取 寫入動作;以及, 當該存取位址非位於具有錯誤檢查更正功能之記憶 體組範圍內,貝ϋ: 對該記憶體進行沒有錯誤檢查更正功能之讀取寫入 動作。 8.如申請專利範圍第6項所述之該記憶體之控制方 法,其中判斷該記憶體之動作,更包括下列步驟: 當爲一^寫入命令時-’則: 當該命令碼係爲該部份寫入命令時,對該記憶 體進行先讀取修正後再寫入;以及 當該命令碼係爲非部份寫入命令時,對該記憶 體進行正常寫入;以及 當爲-一讀取命令時,則:/ . 對該記憶體之讀取動作進行錯誤檢查更正功能。 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂: --線·
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090111531A TW519663B (en) | 2001-05-15 | 2001-05-15 | Memory control device and method |
| US10/068,251 US6874117B2 (en) | 2001-05-15 | 2002-02-06 | Memory control device and method |
| US10/947,773 US6937247B2 (en) | 2001-05-15 | 2004-09-22 | Memory control device and method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW090111531A TW519663B (en) | 2001-05-15 | 2001-05-15 | Memory control device and method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW519663B true TW519663B (en) | 2003-02-01 |
Family
ID=21678249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090111531A TW519663B (en) | 2001-05-15 | 2001-05-15 | Memory control device and method |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6874117B2 (zh) |
| TW (1) | TW519663B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10334520B4 (de) * | 2003-07-29 | 2008-08-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Fehlerkorrektur bei einem digitalen Speicher |
| JP2007133986A (ja) * | 2005-11-11 | 2007-05-31 | Nec Electronics Corp | 半導体記憶装置 |
| JP2010277352A (ja) * | 2009-05-28 | 2010-12-09 | Toshiba Corp | メモリシステム |
| US8692836B2 (en) * | 2009-10-08 | 2014-04-08 | Ocz Technology Group, Inc. | Computer system and processing method utilizing graphics processing unit with ECC and non-ECC memory switching capability |
| US9003260B2 (en) * | 2011-06-29 | 2015-04-07 | Texas Instruments Incorporated | Partial-writes to ECC (error check code) enabled memories |
| US10049006B2 (en) * | 2015-12-08 | 2018-08-14 | Nvidia Corporation | Controller-based memory scrub for DRAMs with internal error-correcting code (ECC) bits contemporaneously during auto refresh or by using masked write commands |
| JP6862951B2 (ja) * | 2017-03-15 | 2021-04-21 | 富士通株式会社 | メモリ制御装置、情報処理装置およびメモリ制御方法 |
| US12181966B2 (en) * | 2021-04-08 | 2024-12-31 | Intel Corporation | Reduction of latency impact of on-die error checking and correction (ECC) |
| US12355558B2 (en) * | 2021-09-23 | 2025-07-08 | Intel Corporation | System, apparatus and method for communicating with a variable bit error rate |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5313475A (en) * | 1991-10-31 | 1994-05-17 | International Business Machines Corporation | ECC function with self-contained high performance partial write or read/modify/write and parity look-ahead interface scheme |
| US5265212A (en) * | 1992-04-01 | 1993-11-23 | Digital Equipment Corporation | Sharing of bus access among multiple state machines with minimal wait time and prioritization of like cycle types |
| US5459842A (en) * | 1992-06-26 | 1995-10-17 | International Business Machines Corporation | System for combining data from multiple CPU write requests via buffers and using read-modify-write operation to write the combined data to the memory |
| US5452429A (en) * | 1993-11-17 | 1995-09-19 | International Business Machines Corporation | Error correction code on add-on cards for writing portions of data words |
| US5918242A (en) * | 1994-03-14 | 1999-06-29 | International Business Machines Corporation | General-purpose customizable memory controller |
| US5761223A (en) * | 1994-07-21 | 1998-06-02 | Matsushita Electric Industrial Co., Ltd. | Error correcting device |
| JP2611667B2 (ja) * | 1994-07-27 | 1997-05-21 | 日本電気株式会社 | 異種フレーム形式混在通信システム |
| JP2671821B2 (ja) * | 1994-09-28 | 1997-11-05 | 日本電気株式会社 | データ伝送装置 |
| US5617541A (en) * | 1994-12-21 | 1997-04-01 | International Computer Science Institute | System for packetizing data encoded corresponding to priority levels where reconstructed data corresponds to fractionalized priority level and received fractionalized packets |
| JP2768297B2 (ja) * | 1995-03-23 | 1998-06-25 | 日本電気株式会社 | データ転送方法とその装置 |
| US5996042A (en) * | 1996-12-16 | 1999-11-30 | Intel Corporation | Scalable, high bandwidth multicard memory system utilizing a single memory controller |
| US5970098A (en) * | 1997-05-02 | 1999-10-19 | Globespan Technologies, Inc. | Multilevel encoder |
| US6292917B1 (en) * | 1998-09-30 | 2001-09-18 | Agere Systems Guardian Corp. | Unequal error protection for digital broadcasting using channel classification |
| US6326973B1 (en) * | 1998-12-07 | 2001-12-04 | Compaq Computer Corporation | Method and system for allocating AGP/GART memory from the local AGP memory controller in a highly parallel system architecture (HPSA) |
| US6223324B1 (en) * | 1999-01-05 | 2001-04-24 | Agere Systems Guardian Corp. | Multiple program unequal error protection for digital audio broadcasting and other applications |
| US7190732B2 (en) * | 2000-04-06 | 2007-03-13 | Lucent Technologies Inc. | Multilevel coding with unequal error protection and time diversity for bandwidth efficient transmission |
-
2001
- 2001-05-15 TW TW090111531A patent/TW519663B/zh not_active IP Right Cessation
-
2002
- 2002-02-06 US US10/068,251 patent/US6874117B2/en not_active Expired - Lifetime
-
2004
- 2004-09-22 US US10/947,773 patent/US6937247B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6937247B2 (en) | 2005-08-30 |
| US6874117B2 (en) | 2005-03-29 |
| US20050035972A1 (en) | 2005-02-17 |
| US20020174392A1 (en) | 2002-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1255197A2 (en) | System and method for correcting soft errors in random access memory devices | |
| US20080163029A1 (en) | Error correction code generation method and memory control device | |
| TW519663B (en) | Memory control device and method | |
| US7908530B2 (en) | Memory module and on-line build-in self-test method thereof for enhancing memory system reliability | |
| US7170801B2 (en) | Method for replacing defects in a memory and apparatus thereof | |
| TW525288B (en) | Semiconductor integrated circuit | |
| JP2010123156A (ja) | 半導体記憶装置及びその制御方法 | |
| US4924465A (en) | Memory with function test of error detection/correction device | |
| TW406268B (en) | Integrated circuit memory device having current-mode data compression test mode | |
| US20080114901A1 (en) | Serial peripheral interface (spi) control device, spi system and method of determining a spi device | |
| US10127107B2 (en) | Method for performing data transaction that selectively enables memory bank cuts and memory device therefor | |
| JPH10143448A (ja) | メモリシステム | |
| JP2853555B2 (ja) | 記憶制御装置 | |
| JP4164473B2 (ja) | 機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラム | |
| JPH0588993A (ja) | メモリ制御システム | |
| JPH0520215A (ja) | 情報処理装置 | |
| JPH07271553A (ja) | Fifoメモリ装置のメモリ制御方法 | |
| JP2609768B2 (ja) | 制御情報読出しデータの誤り検出方式 | |
| JP2979918B2 (ja) | 割り込み検出回路 | |
| JPH06250936A (ja) | コンピュータシステム | |
| JPH0667989A (ja) | 記憶装置のパトロール回路 | |
| JPS63230370A (ja) | プリンタ装置 | |
| JPH11194975A (ja) | メモリシステム | |
| JP2007004359A (ja) | メモリ制御回路 | |
| JPH1185630A (ja) | レジスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |