TW521323B - Semiconductor device and the manufacturing method thereof - Google Patents

Semiconductor device and the manufacturing method thereof Download PDF

Info

Publication number
TW521323B
TW521323B TW089104970A TW89104970A TW521323B TW 521323 B TW521323 B TW 521323B TW 089104970 A TW089104970 A TW 089104970A TW 89104970 A TW89104970 A TW 89104970A TW 521323 B TW521323 B TW 521323B
Authority
TW
Taiwan
Prior art keywords
film
gas
degrees
copper
wcn
Prior art date
Application number
TW089104970A
Other languages
English (en)
Inventor
Noriaki Fukiage
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW521323B publication Critical patent/TW521323B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/425—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

521323 五、發明說明（2) [發明之概述] 本發明之目的係提供具有高隔離性銅擴散防止膜之半導， 體裝置及其製造方法。 ' 為達成上述目的，本發明提供之半導體裝置包括： 絕緣膜，形成於基板上；鋼配線層，形成於該絕緣膜上； 及銅擴散防止膜，由含鎢與碳與氮之結晶質膜而成防止銅 從配線層擴散至絕緣膜而形成於絕緣膜與配線層之間。 銅擴散防止膜以於X射線繞射36度以上38度以下之第1位 置，與42度以上44度以下之第2位置，具有尖峰之結晶質 膜為宜。銅擴散防止膜之結晶性，愈高、隔離性亦愈高。結晶 鲁 性可以尖峰之半振幅·脈衝寬度表·示。銅擴散防止膜以前述 36度以上38度以下之第1位置之半振幅脈衝寬度為3. 2度以 下為宜，而前述42度以上44度以下之第2位置尖峰之半振 幅脈衝寬度為2. 6度以下為宜。 又銅擴散防止膜由含鎢與碳之膜形成亦可。 又本發明提供之半導體裝置之製造方法，其係將含鎢與 碳與氫之氣體電漿化，由該電漿於含鎢與碳與氮，X射線 繞射36度以上38度以下之第1位置，與42度以上44度以下 之第2位置，形成具有央峰之結晶質膜銅擴散防止膜之步 驟，而形成銅擴散防止膜時之處理溫度為250 °C以上，最 春 好為 2 5 0 °C 〜5 0 0 °C。 此外本發明之半導體裝置之製造方法，其係將含鎢與碳 與氫之氣體電漿化，由該電漿於含鎢與碳與氮，X射線繞 射36度以上38度以下之第1位置，與42度以上44度以下之
第5頁 521323 玉、發明說明（3) 第2位置，形成具有尖峰之結晶質犋銅擴散防止膜之步 驟，而形成銅擴散防止膜時之處理壓力為1〇叩以下，最 為5 pa以下。 其中含鶴與碳與氫1氣=含煙（碳氯化合物）a 前述含鶴與…與氫之氣體以含碳與氟之化以為又 偻。 實施依本發明之方法時，由高頻盥讲 M興磁場之相互作用吝a 電漿，用該電漿將氣體電漿化為佳。 屋生 較隹實施例之詳細說明： 首先參考第1圖說朋依本發明之本道 〜干導體裝置之且體播 造。該圖表示半導體裝置之一部分。夏心八體構 ^ 1刀。圖中之圖號11〜 由Si〇2膜而成，例如約50 0 0埃厚度之 14係 、16係由例如約5 00 0埃厚度之鋼声而士、— Λ &兒間观 η , 續而成之配線層。圖铼 i 7、1 8係由銅層而成，連接銅配線層丨5、丨6間之連接声心 又銅配線層15、16或銅連接層17、“與“仏膜丨卜丨/。 間，即銅配線層1 5、1 6或銅連接層1 7、1 8之侧壁及底 形成含W與C與N之結晶質膜之WCN膜而成，例如約2〇(；埃® ’ 度層間絕緣膜之隔離膜2。此外、本例於上下鄰接之以的 膜間形成例如約2 0 0埃厚度之S i N膜1 9。 接著參考第2圖〜第4圖說明此種半導體裝置製造方法之 一例。首先如第2圖（a )所示’於基板3表’面形成s i 〇2獏 1 1 °該Si 〇2膜11係於例如利用後述ECR(電子迴旋加速器譜 振）之ECR電漿裝置（參考第5圖），例如電漿氣使用Ar氣，
Η I圓 第6頁 521323 五、發明說明（4) 、茲；m,與〇2將該成膜氣予以電漿化形成 圖間早說明實施⑽電漿處理之Ec 。 之Λ部Γ藉波導管42及穿透窗43，將例如2.棚Z 内員（=)Μ供給由電衆室4Α與成膜請而成之真空客 之Λ磁別設置於電聚室4Α周圍與成膜室4Β下部側 室4Β H 與輔助電磁、線圈44b，從電襞室4Α向成膜 場B。士 \山點附近，形成磁場強度875高斯（§auss)之磁 生雷:Λ #B與微波M之相互作用，於前述ECR點P產 生^子迴旋加速器諧振。
I (以以此裝置曰形成Sl〇2膜n時，將:基板.、例如半導體晶圓 *容哭t內曰曰^」）10放在預先維持於—定真空氣氛設在真 :^4内成膜㈣之置架45上。而藉電漿供應㈣將電 Γ二 r氣導入電聚室4A。⑼高頻電源部41將例如 = 磁場B。接著藉成膜氣供應部49將成 = =成膜室4B，然後由高頻電源部46將偏壓施加於置 處：此以電子迴旋加速器讀振將成膜氣電聚化，實施 接著實施於Si〇2膜11形成銅連接層17之處理。 如'第2圖:)所示，於欲形成Si〇2mi表面之銅連接 二成：成埋進.銅用之通路孔31。胃通路孔31係將一定圖形 =成於Sl〇2mi表面’卩未圖示#刻裝置實施㈣處理形 此後如第2圖（〇戶斤*，於形成通路孔以叫賴表面
O:\63\63321.PTD 第7頁 521323 五、發明說明（5) 〜 全面形成WCN膜2。此時、電漿氣、例如使用Ar (氬）氣，成 膜氣使用含鎢（W )與氮（N )與氫（Η )與碳（C )之氣、例如訂6 氣與N2氣與C2 Η*氣與I氣。具體之處理條件之一例為微波電 力2.7kW、主電磁線圈電流83Α、輔助電磁線圈電流〇Α、導 入氣體流量评卩6/%/(：2114/112/^，8.3/8.3/8.3/8 3.3/1〇〇(單 位均為seem)、晶圓溫度330 t、處理壓力〇.27Pa。在此處 理條件下將前述成膜氣電漿化，用該電漿於Si〇2膜丨丨表面 全面並含通路孔31内壁面形成weN膜2。 本發明之特徵為隔離膜使用WCN膜，尤其結晶質fCN膜。 WCN膜之組成以WCxNy表示，惟本說明書為方便計稱膜。 又WCN膜之組成可由改變各成膜氣之流量比，設定於一 範圍。 ^ 其次如第2圖⑷所示，於則膜2等表面形成銅層以 施將鋼埋進通路孔31之處理。然後如第2圖（e)所示，於 裝置實施cmp處理（研磨處理），研磨去除叫ί 之i銅層32與wcn膜2、即通路孔31之内壁面以外 J二此藉WCN膜2將銅埋進形成於3 i〇2膜1 1之通路 孔31，形成銅連接層17。 ^ 接著於如此形成鋼連接層17之Si〇2膜丨丨表面，奋施形士 處理。於本處理先如第3、圖⑷所示，於 漿氣使用/氣，.二膜巧。本處理係用前述ECR電漿裝置，電 化實施。"； 膜軋使用Sl扎氣與％氣Γ將成膜氣電漿 其次如第3圖（b)所示 以第2圖（a )所示步驟同樣手法於
第8頁 521323 五、發明說明（7) 出現於37.77度與43. 89度。由於W2N構造含C，認為構造變 化尖峰位置位移，尖峰出現於離開數度之位置，故推測該 2尖峰起因於WCN，因此了解該WCN膜具有結晶構造。又設 尖峰高度為h時，指其一半高度（h/2)處之寬度之半振幅脈 衝寬度，於36. 577度之尖峰為1.554度，於42.363度之尖 峰為0· 841度。 接著說明為確認WCN膜之結晶性與銅擴散防止性（隔離 性）之關係而實施之實驗例。於第5圖所示ECR電漿裝置， 以微波電力2 · 7 k W、主電磁線圈電流8 3 A、輔助電磁線圈電 流0A、導入氣體流量WF6/N2/C2H4/H2/Ar = 8.3/8.3/〇 〜33· 3/83· 3/100(單，位均gsccm)、晶圓溫度330 °c、處理 壓力2.5〜2.8Pa之處理條件形成WCN膜。此時於〇〜33.3sccm 之範圍改變(：2扎之流量，就WCN膜實施X射線繞射，並測定 對銅之隔離性。 又以下述方法評價隔離性。即製作以上述處理條件於 基板上形成50G埃厚度之WCN膜，並以漱射法於該ffCN膜上 形成5 0 0埃厚度之鋼膜之樣品。以SIMS(二次離子質量 '八 法）就Nz氣氛中以60 0它溫度將該樣品退火3〇分鐘者里^， C/、WCN及Si之定量分析。又就同樣品以顯微鏡觀察退= 後銅之表面。 人 弟8圖及第9圖表示其結果 以第7圖 WCN^B^3S^^gpr,；：^j；X4^^ 1 =即第一2大峰」之各半振幅脈衝寬度與匕扎流量之： 第8圖表示CA '流4與_膜之結晶性與隔離性之關係。糸
521323 £、發明說明（8) 圖表示SI MS之分析結果。 ,1、第8圖中WCN膜之結晶性，以起因WCN膜之χ射線繞射之2 t Ϊ ^半振幅脈衝寬度表示。又WCN膜之隔離性係以前述 ’見觀察評價者。隔離性以〇△ X三階段評價。〇表示 隔離性「佳」，△表示隔離性「於容許範圍内 χ矣， 「不良」。第10圖係以模式表示因銅擴散至矽基板 :::面產生凹坑Ρ之情形。評價為如第1〇圖(8)銅表面產 坑ρ時隔離性「不良」（χ)，如第1〇圖⑻凹坑ρ 二時&離性「於容許範圍内」（△)，如第10圖（〇 生凹坑P時隔離性「佳」（〇）。； ' j第7圖所*，確認隨著C2H4流·量之增加，第i尖峰及第2 大峰之半振幅脈衝寬度均加大。兹 愈狹窄結晶性愈佳，並了解"：二因/振幅脈衝寬度 佳。 鮮kH4之添加買愈少結晶性愈 時隔^ : 8二可知’第1大峰之半振幅脈衝寬度為3·1以下 而隔離性佳。又可知第2尖奪之時可防止銅之擴散 時隔離性於容許範圍内，尤衝寬度為2.5以下 而隔離性佳。由於如已述丰；扩下時可防止銅之擴散 佳，可知結晶性良好之膜振幅 此外第9圖之分析結果分=表對銅m亦佳。 位置’縱軸為單位體積中銅不橫軸為樣品深度方向 雖存在於WCN獏表面或其中途水。由第9圖可知，「銅 在至相當於Si基板之深度」 \於—定深度’並不存 此…果亦可看出銅並不向
第11頁 521323 五、發明說明（9)
Si基板擴散，可知彻膜之隔離性高 如此結晶質之WCN獏之隔離性 晶之排列使膜變成密集，致鋼'" 、5可涊為由結 係結晶質而不引起隨溫度上昇 、之故。又可認為因 隔離性之變化之故。“之臈之構造變化，因此不起 可是、於上述過程添加C2 Η傲幺wr M时 丄 c2H4係具有雙鍵之烴（碳氫；4:物為7膜上成膜氣，惟該 種雙鍵或三鍵之烴氣時軸膜物丄；：：：_添加此 之實驗。用第5圖所示ECR電漿穿· ，日日、料、隔^離性之影響 _ 主電磁線圈電流83Λ、輔助電磁、線’雷以電力2· 〇kW、 。 上 电碗線圈★電流0A、晶圓溫度33〇 C、處理壓力2.5〜2r8Pa之處理）条件形成ffCN膜。此時電漿 氣使用Ar氣，破氫化合物以外之成膜氣使㈣^氣 與 Λ虱，一碳氫氣使，具有單鍵之氣、具有雙鍵之匕扎氣及 具有三鍵之(：2迅氣中之任何一種，形成ffCN膜。導入氣體流 iWF6/N2/ 烴氣/Η2/ΑΓ = 8· 3/8· 3/8· 3/83· 3/10 0(單位均為 seem)。對如此所得之各WCN膜實施X射線繞射，並確認上 述方法對銅之隔離性。 第11圖表示其結果。可知第工及第2尖峰之半振幅脈衝寬 度均依 ‘ 、 C2H2 氣 <C2H4 氣<(^2}16 氣 之順序加大之情形。即了解使用具有雙鍵或具有三鍵之烴 氣者’比具有单鍵之煙氣者結晶性良好，而對應於此、對 銅之隔離性亦提高之情形。 一併查看第8圖及第1 1圖所示實驗結果，可知關於對銅
521323 五、發明說明（ίο) 之隔離性而言’第1尖峰之半振幅脈衝寬度為3.2以下時隔 離性於容許範圍内，尤其2.3以下時隔離性佳，又第2尖峰 之半振幅脈衝寬度為2·6以下時隔離性於容許範圍内，尤 其1 · 8以下時隔離性佳。 '、〆 由上述手法形成之WCN膜，不但隔離性良好覆蓋性亦 佳。茲所謂覆蓋性係如第1 2圖所示，設凹部肩部膜厚為 A、凹部側壁膜厚為Β、凹部底面中央部膜厚為c時，以B / a 及C/A所示指標，此值愈大覆蓋性愈良好。 茲就自先前考慮WN膜與WCN膜做為.隔離獏，實施對特徵 (長寬）比為5.2(深度2·2//πι、寬 < 度0<、4 25 #m)之凹部之成 膜覆蓋性比較之實驗…。 · 此時WCN膜之成膜係用第5圖所示ECR電漿裝置實施，處 理條件為：微波電力2.7kW、主電磁線圈電流83A、輔助電 磁線圈電流0A、導入氣體流量WF6/N2/C2H4/H2/Ar = 8.3/8.3/8.3/83.3/1〇〇(單位均為5(^111)、晶圓溫度33〇 C、處理壓力0.27Pa。又WN膜之成膜係同樣用ecr電漿裝 置’處理條件為：微波電力2· 7kff、主電磁線圈電流83A"、 輔助電磁線圈電流〇八、導入氣體流量訂6/\/|^//&3：=：· 8.3/8·3/83·3/1〇〇(單位均 gsccm)、晶圓溫度 33〇 、 理壓力0· 27Pa 〇 、慝 其結果、就A部膜厚而言WCN膜為2500埃，WN膜為丨 埃。又以第1 3圖表示各部分之覆蓋性。圖 '中D係凹 側壁附遮之膜厚。由此可看出於凹部所有部位， p面 〇膜之覆蓋性佳。 Ν膜比 521323
理由認為如下，查看WFs與I之反應 五、發明說明（11) 如此覆蓋性良好之 時，即成為 、 wf6+n2 ~>wn + nf3 …（1)式
WF6 + N2 + H2 —WN + HF 一（2)式 V WF6 + N2 + C2H4 —WCN + HF ，··（3)式 WCN膜由（3)式之反應形成，WN膜由（1)式及（2)式之反應形 成。
茲反應之熱能之大小為（1)式>(2)式〉（3)式’其中（3)式 之反應為最低熱能而易引起熱反應。可是上述處理係以電 漿CVD形成WCN膜或WN膜，惟因電漿不碰及凹部侧壁部（B 部），故該侧壁部係/以熱反應成’膜。故前述側壁部之成膜 以最易引起熱反應之（3)式之反應有利，故可推測WCN膜之 覆蓋性良好。又凹部之肩部（Α部）及底部（C部、D部）可碰 及電漿，由該電漿成膜，惟加大前述側壁部之覆蓋性 (B/A)時，因前述底部之覆蓋性（c/A、D/A)亦加大，致如 前述侧壁部之覆蓋性即成問題。
如此、凹部側壁部之覆蓋性良好時，因該側壁部之…卜 膜之膜厚力口a ’故可得能抑制銅酉己線層與形成該銅配線 之S 1 〇2膜間，銅配線層向橫方向擴散之效果，。 此外以上述手法形成之WCN膜對絕緣膜密 兹實施比較WCN膜及WN膜對Si〇2j^Smt接良t 驗。茲以S!02膜及SiN膜做為密接性斤始、接性之貫 幻圖所示半導體裝置與WCN膜“者7 =象’乃因於 以與覆蓋性比較試驗時相同m=專膜之故。 處理條件形成WCN膜及Wf
521323 五、發明說明（12) : 用s t u d p u 1 1法測定密接力。其結果、獲得第1 4圖所示 結果丄看出WCN膜對Si〇2膜及SiN膜之密接性大。如此WCN 膜之密接性良好之理由，可認為WCN膜之(：與^〇2膜及SiN =之Si之結合性良好，WCN膜與Si〇2膜等間形成c —Si結 σ *’由該結合可抑制兩者間剝離之故。如此S i 02膜及S i N 膜等與WCN膜接觸之絕緣膜之密接性良好時，可得能抑制 兩者間剝離之效果。 接著為破認WCN膜之C及N之組成比與密接性之關係，實 施如/下之實驗。茲電漿氣使用紅氣，成膜氣使用WF6氣與 QH4氣與乂氣與&氣。用第5圖所示£(：足電漿裝置，以處理條 件·微波電力2· 7kff·、主電磁線圈電流83A、輔助電磁線圈 電流〇A、晶圓溫度330 °C、處理壓力〇· 27Pa，形成WCN膜。 此時使WFe氣之流量為8 · 3sccm (一定），&氣之流量為 3 s c c m (疋）’C2H4 氣之流量為〇sccm 〜4ΐ·7 3(3。111、]^2氣 之流量為Osccm〜16· 7 sccm之範圍變化。由此形成c/w比為 〇〜1 · 23、N/ff比為〇〜〇· 79組成不同之WCN膜。而用studpul i 法測定以各條件製成之WCN膜對Si〇2膜及SiN膜之密接性。 以第15圖及第16圖表示其結果。第16圖中縱軸表示c/w 比、橫軸表示N/ W比，（〇）表示對s i 〇2膜及s丨n膜之密接性 各為3kpsi以上，（X )表示3kpsi以下。 由此結果可知WC N膜與S i Ο?膜及s i n膜間之密接性依靠c 及N之組成比，為了獲得對Si〇2膜及SiN膜'有3 kpsi以上之 密接性’以設定於(K12<C<W<1.23之範圍、〇<N<W<0.49之 範圍為宜。
第15頁 521323 五、發明說明（13) 又以上述手法形成之WCN膜，對WN膜為低電阻。實施確 認此事之試驗。以與評價覆蓋性時同一處理條件，形成 1000埃厚度之WCN膜與WN膜。而測定此等WCN膜與WN膜之各 面内49點之比電阻。其平均值係為WCN膜為145 # 、 膜為 237// Ω cm。 v 又本發明之WCN膜，成膜氣中含c之氣使用C與F之化合物 氣（以下稱「CF系氣」）例如CF4氣代替烴氣亦可，此時更 可增進覆蓋性。 兹實施比較用烴氣形成WCN膜與用CF系氣形成WCN膜，對 特徵（長寬）比為5 · 2之凹部之成膜覆蓋性之實驗。 用CF系氣形成WCN旗時，用第5圖所示ECR電漿裝置，處 理條件為：微波電力2· 7kW、主電磁線圈電流83A、輔助電 磁線圈電流0A、導入氣體流量WF6/N2/C2F4/H2/Ar = 8·3/8·3/0〜16·7/83·3/100(單位均為sccm)、晶圓溫度33〇 °C、處理壓力2· 5〜2· 7Pa。此時使CF4氣流量於 Osccm〜16· 7SCCm範圍變化。一方面使使用烴氣時之處理條 件與前述覆蓋性評價試驗相同。 以第1 7圖分別表示其結果。由此可看出由於使用以系氣 形成WCN膜，可提高凹部全部位之覆蓋性。此理由可認為 因CF4比Cd4氣相中之WCN形成反應少，而表面反應增多之 故。 又就用CF氣以上述處理條件形成之WCN•膜，實施χ射線繞 射結果，可確認前述第1及第2尖峰存在。由此可確認即使 使用CF氣亦能形成結晶質WCN膜。更就該fCN膜評價對。％
第16頁 521323 五、發明說明（14) ' 膜及S i N膜之密接性。其結果認定具有與用烴氣時同樣之 隔離性與密接性。 此外本發明以wc膜形成隔離膜亦可。'該wc膜指含W與(：之 膜，以Cx表示膜之組成，該組成由改變後述成膜氣之流量 比，即可設定於一定範圍。 該WC膜例如於第5圖所*ECR電漿裝置，電漿氣例如使用 乂氣，成膜氣使用含W與c之氣、例如WF6氣與C2H4氣與h2 氣，將該成膜氣電漿化形成。具體而言、能以微波電力 2· 7kW、主電磁線圈電流83A、辅助電磁線圈電流0A、導入 氣體流量WF6/C2H4/H2/Ar = 8· 3/8· 3:/ 50/ 1 0 0 (單位均為 sccm)、晶圓溫度330 °C、處理i力0· 27Pa之處理條件形 成。 夕 以上述處理條件形成WCN膜。為確認該wc膜之銅隔離 性’實施SIMS分析。其結果如第18圖所示，認定銅並未向 si基板擴散。由此可了解wc膜與WCN膜同樣具有高度隔離 性。 此外就以上述處理條件形成WCN膜，以studpull法測定 與Si〇2膜及SiN膜之密接性。結果得知對Si〇2膜為 5.8kpsi，對SiN膜為6.2kpsi，對此等膜比W七N膜具有更高 之密接性。更又就該WCN膜評價成膜覆蓋性結果，認定比 WN膜之覆蓋性，良好。 依本發明之半導體裝置，層間絕緣膜除Si〇2膜外亦可使 用WOF膜或CF膜等。前述CF膜雖以低電容率（介電常數）之 膜父到注目’惟因有密接性低之問題，故就此”膜與
521323 五、發明說明（i5) 膜之密接性評價如下。 於SiN膜表面形成70 0 0埃之CF膜，並於此CF膜表面形成 1 0 0 0埃之WCN膜以製成樣品。於WCN膜表面貼膠帶後剝去該 膠帶，以目視確認剝去膠帶時CF膜與WCN膜間是否發生、剥 離。為了比較、以形成WN膜代朁WCN膜之樣品亦實施同樣 之評價。 此結果雖CF膜與WCN膜間看不出剝離，惟CF膜與WN膜間 看出剝離，得知WCN膜比WN膜對CF膜之密接力大。此時使 WCN膜與WN膜之處理條件，與上述覆.，蓋性之評價相同。又 對用CF系形成之WCN膜與WC膜亦實施‘同樣之評價結果，此 等膜與CF膜之間看不出剝離。_ 如此雖WCN膜與CF膜之密接性良好，惟於CF膜等與層間 絕緣膜表面形成數十埃之WCN膜或WC膜亦能獲得良好之密 接性。 此外又本發明，WCN膜之成膜氣即含W之氣體，除WF6氣 以外可用WCF6 氣、（C5H5)2WH2 氣、[(CH3)2N]6W2 氣、W[N (CH3) 2]6 氣、w[n(c2h5)2]6 氣、（c3h7c5h5)2wh2 氣等。又烴（碳氫化合 物）氣除C2H4氣、C2H2氣、C2H5氣以外’可用CH4氣或C6H6氣、 (hDCH3氣等。此外含N與Η之氣可用NH3氣夢（。又CF系氣除 CF4氣以外，可用C2F6氣、C4F8氣、C5F8氣、C6F6氣、C6F10氣、 C6F5CF3(全氟烧甲苯（perfluorotoluene))氣等，或用c2H2F4 氣、CHF3 氣、C2H2F2 氣、C6H4(CF3)2(1，4 -雙三根皮曱苯 (bistriphloromethylbenzene))氣等CHF 系氣亦可。 又於本發明之成膜過程，成膜初期用含W與與N之成膜
O:\63\63321.PTD 第18頁 〜323 五、發明說明（16) " ----—---- 主然後用含？與^與11之成膜氣實施成膜亦可。 緒绦『、主、表面形成WCN膜，而WCN膜上面形成WN膜，惟因
Hi面形成㈣膜，故覆蓋性及與絕緣膜之密接性良 好，又對銅之隔離性亦良好。 此=本發明用ECR做為電漿源形 N 漿源亦可 认冋 马 iCP(Inductive Coupled Plasma)等之被繞 於圓頂狀容哭 > 綞固时& w ^ 激之 σ。之線圈’將電場及磁場供給之方法等產生電 :°此外亦可用稱為螺旋波電漿等之例如13· 56MHz _ 事^疋L與由磁場線圈施加之磁場之相互作用產生電漿之 二 或將磁場略平行施加於稱為磁控管電漿等之2片平 仃陰極以產生電漿之裝置。·
Jb外亦可用將高頻電施加於稱為平行平板形互相相對之 Φ Γ ί以產生電裝之裝置。兹用如第1 9圖所示平行平板形 表置，貫施形成WCN膜之試驗。首先簡單說明所
置Z ίIί平板形電漿處理裝置。平行平板形電漿處理裝 t 了空容器51内下部，設置含加熱器、靜電夾具、及下 置=極（未圖示）之置架52。由下部RF電源53將RF電力供給 *木52之下部電極。真空容器51内上部，設置含由上部RF =5供給RF電力之上部電極（未圖示）之簇，射頭54。真空 ==5 1内可由未圖示之真空泵減壓。又可由未圖示供氣源 曰族ί頭5乂將·各種氣導入真空容器51内。 ，成WCN膜時之處理條件係將6〇ΜΗζ1 · 5Κν之叮電力供給 ^ "卩電極（下部電極未供給R F電力），導入氣體流量 6/N2/C2H4/H2/Ar = 8.3/8.3/4.2/83· 3/100(單位均為
521323 五、發明說明（17) 結果可確認能 seem)、晶圓溫度3 6 0 °C、處理壓力〇· 7Pa 得具有略相同特性之WCN膜。 最後就供給WCN膜結晶性之處理溫度（晶圓溫度）及處理 麗力之影-響實施試驗。兹說明其結果。WCN膜之形成係用 第5圖所示EC R電漿裝置實施，處理條件中晶圓溫度以 209〜47 6它範圍、處理壓力以0.33〜2〇[^範圍、== iMkW範圍予以變化。其他處理條件為主電磁線圈電流 79A、輔助電磁線圈電流0A、導入氣體流量 WF6/N2/C2H4/H2/Ar = 4· 7/2· 3/4· 7 /93 / 1 0 0 (單位均為％^)並 為一定。第2 0圖之曲線圖係依其結果所得資料，表示處理 壓力與處理溫度與比電阻之關係：。 又不处 又用第5圖所示ECR電漿裝置實施，處理條件 以20 9〜476。(：範圍、處理壓力以〇· 33〜2〇Pa範圍予=變=^ 其他處理條件為微波電力2· 7Kw、主電磁線圈電流79人、
助電磁線圈電流〇A、導入氣體流量 /；，L WF6/N2/C2H4/H2/Ar = 4· 7/2· 3/4· 7 /93 / 1 0 0 (單位均為sccm)並 為一定，實施WCN膜之形成。第21圖之表係依其結果所得 資料，表示比電阻與第1及第2尖峰之關係。 亍 首先參考第21圖，可知比電阻愈小，第丨友第2尖峰之半 振幅脈衝寬度愈小，即膜之結晶性愈高。茲將第=圖盥 8圖比較參考β第8圖表示第丨及第2尖峰之半振幅脈^寬度 分別為3· 1〇及2· 50時隔離性為容許範圍。一方面、第2i ^ 表示第1及第2尖峰之半振幅脈衝寬度分別為3〇5及2 時 之比電阻為3 4 7 // Q cm以下。由此可知比電阻為至少347#
O:\63\63321.PTD 第20頁 521323 I五、發明說明（⑻*" 〜 — * ^ Ω cm以下時，隔離性為容許範圍内。又考量值3 · i 〇與 3· 05之差及值2· 50與值2· 39之差時，若比電阻至少/為35 # Ω cm以下，則可下結論為可得具有能容許之隔離性〇 WCN膜。又第8圖表示第}及第2尖峰之半振幅脈衝寬户八 為2. 30及1.80時隔離性優異。一方面、第21圖表示第1刀 第2尖峰之半振幅脈衝寬度分別為2· 31及1· 65時之比電阻 為2 75 // Qcm 〇由此可知比電阻為至少275 // 〇cm以下i日士， 隔離性優異。 $
在以上前提下檢討第2 〇圖之曲線.。第2 〇圖之曲線圖中縱 軸為比電阻，橫輛為處理壓力及處理溫度。由第2〇圖可 知，欲使比電阻為3 50 A Ω(：Π1以’下，即為獲得具有能容許 隔離性之WCN膜，使處理壓力為1 OPa以下即可。又可知由 於處理壓力為5.8Pa時比電阻為274.7/z Qcm，故為了獲得 具有優異隔離性之WCN膜，使處理壓力為5Pa以下即可。又 僅看第2 0圖之曲線圖，以為為了提高界c n膜工結晶性，處 理壓力愈低愈佳，惟實際上處理壓力過低時，因形成電漿 時將發生問題，故處理壓力以〇· 〇5Pa以上為宜。
同樣由第20圖可知，欲使比電阻為350/zDcm以下，即 為獲得具有能容許隔離性之WCN膜，使處理溘度為2 5 0 °C以 上即可。又為獲得具有能容許隔離性之WCN膜，使處理溫 度為300 °C以上為宜。又由第2〇圖可知處理溫度愈高，愈 可得具有優異隔離性之W C N膜，惟處理溫度之上限以5 〇 〇 °C 以下為宜。其理由為改變WCN膜前形成之其他層，例如下 層之銅配線層，最下層之電晶體之P等摻雜之擴散層特性
O:\63\63321.PTD 第21頁 521323 五、發明說明（19) 之故 圖式之簡單說明： 第1圖係依照本發明之半導體裝置之一例構造局部斷面 圖。 第2圖係本發明之半導體裝置製造方法一例之過程圖。 第3圖係本發明之半導體裝置製造方法一例之過程圖。 第4圖係將本發明之半導體裝置製造方法一例之過程 圖〇 第5圖係實施WCN膜成膜處理用ECR電漿裝置斷面圖。 第6圖係WCN膜之X射線繞射之昶定、結果曲線圖。 第7圖係qH4流量與半振幅脈遙寬度之關係曲線圖。 第8圖係QH4流量與半振幅脈衝寬度與對以之隔離 (barrier)性關係表。 第9圖係半導體裝置之SIMS分析結果曲線圖。 第10圖係說明對Cu之隔離性評價方法用模式圖。 第11圖係對烴（碳氫化合物）氣與半振幅脈衝寬度與對Cu 之可變性關係表。 第1 2圖係說明覆蓋範圍用斷面圖。 圖
第13圖係比較WCN 第14圖係比較WCN 第15圖係比較WCN 第16圖係比較WCN 膜與WN膜之覆蓋範 膜與WN膜之密接性 膜之C與N組成比與 膜之C與N組成比與 圍用表。 用表。 密、接性之關係表。 密接性之關係曲線
第17圖係CF4流量與覆蓋範圍關係表。
521323 五、發明說明（20) 第1 8圖係半導體裝置之S I MS分析結果曲線圖。 第19圖係實施WCN膜成膜處理用平行平板型電漿裝置構 造不意圖。 第20圖係說明處理溫度及處理壓力與所得WCN膜之比、電 阻關係曲線圖。 第2 1圖係結晶性與比電阻之關係表。 圖號說明： 2 · · ·隔離（barrier)(WCN)膜 4、51 4A · · 4B · · 10 · · 11-14 15 > 16 17 > 18 19 · · 31 · · 32 33 41 42 43 44a 44b • •真空容器 電漿（電漿）室 、 成膜室 ^ 半導體晶圓 ••層間絕緣（S i 02)膜 ••配線層 • •連接層 SiN膜 通路孔（via hole) 34 • · Cu 層 溝渠 / 46 ••高頻電源部 波導管 、 穿透窗 •主電磁線圈 •輔助電磁線圈
O:\63\63321.PTD 第23頁 521323 五、發明說明（21) 45 > 52 • ••置架 48 · · •電漿（電漿）供應管 49 · · •成膜氣供應部 53 · · •下部RF電源 54 · · •簇射頭 55 · · •上部RF電源

Claims (1)

  1. 52132¾^ s 案號 89104970 年&月 曰 修正 申請專利範圍 K 一 絕 銅 結 所構成 述絕緣 2.如 散防止 與42度 3 .如 散防止 振幅脈 4. 如 散防止 振幅脈 5. — 絕 銅 結 止銅從 與前述 6 . 一 氣體電 以上3 8 種半導 緣膜， 配線層 晶質之 ，且防 膜與前 申請專 膜，係 以上44 申請專 膜，係 衝寬度 申請專 膜，係 衝寬度 種半導 緣膜， 配線層 晶質之 前述配 配線層 種半導 漿化， 度以下 體裝置，其特徵為包括： 形成於基板上； ，形成於前述絕緣膜上；及 銅擴散防止膜，其係由包含鎢、碳及氮之膜 止銅從前述配線層擴散至絕緣膜而形成於前 述配線層之間。 利範圍第1項之半導體裝置，其中前述銅擴 於X射線繞射3 6度以上3 8度以下之第1位置， 度以下之第2位置，具有尖峰者。 利範圍第2項之半導體裝置，其中前述銅擴 前述42度以上44度以下之第2位置尖峰之半 為3 . 2度以下者。 利範圍第2項之半導體裝置，其中前述銅擴 前述42度以上44度以下之第2位置尖峰之半 為2 . 6度以下者。 體裝置，其特徵為包括： 形成於基板上； ，形成於前述絕緣膜上；及 銅擴散防止膜，由含鎢與碳之膜而成並為防 線層擴散至前述絕緣膜而形成於前述絕緣膜 之間。 體裝置之製造方法，其係將含鎢與碳與氫之 由該電漿於含鎢與碳與氮，X射線繞射3 6度 之第1位置，與42度以上44度以下之第2位
    63321.ptc 第1頁 2001.08.17.026 521323 案號89104970 年月日 修正 六、申請專利範圍 置，形成具有尖峰之結晶質膜銅擴散防止膜之步驟，其特 徵為 形成前述銅擴散防止膜時之處理溫度為2 5 0 °C以上。 7.如申請專利範圍第6項之半導體裝置之製造方法，其 中使前述處理溫度為2 5 0 °C〜5 0 0 °C。 8 . —種半導體裝置之製造方法，其係將含鎢與碳與氫之 氣體電漿化，由該電漿於含鎢與碳與氮，X射線繞射3 6度 以上38度以下之第1位置，與42度以上44度以下之第2位 置，形成具有尖峰之結晶質膜銅擴散防止膜之步驟，其特 徵為 形成前述銅擴散防止膜時之處理壓力為l〇pa以下。 9 .如申請專利範圍第8項之半導體裝置之製造方法，其 中使前述處理壓力為5 pa以下。 1 0 .如申請專利範圍第6至9項中任何一項之半導體裝置 之製造方法，其中含鎢與碳與氫之前述氣體係含烴（碳氫 化合物）氣。 11.如申請專利範圍第1 〇項之半導體裝置之製造方法， 其中烴（碳氫化合物）氣具有多鍵（不飽和鍵）。 1 2.如申請專利範圍第6至9項中任何一項之半導體裝置 之製造方法，其中含鎢與碳與氮與氫之氣體係含碳與氟之 化合物氣。 1 3.如申請專利範圍第6至9項中任何一項之半導體裝置 之製造方法，其中由高頻與磁場之相互作用產生電漿，用 該電漿將氣體電漿化。
    63321.ptc 第2頁 2001.08. 17.027
TW089104970A 1999-03-19 2000-03-17 Semiconductor device and the manufacturing method thereof TW521323B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7622499 1999-03-19

Publications (1)

Publication Number Publication Date
TW521323B true TW521323B (en) 2003-02-21

Family

ID=13599219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089104970A TW521323B (en) 1999-03-19 2000-03-17 Semiconductor device and the manufacturing method thereof

Country Status (6)

Country Link
US (1) US6753610B1 (zh)
EP (1) EP1170784A4 (zh)
JP (1) JP3737366B2 (zh)
KR (1) KR100443628B1 (zh)
TW (1) TW521323B (zh)
WO (1) WO2000057462A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3974470B2 (ja) * 2002-07-22 2007-09-12 株式会社東芝 半導体装置
KR100546209B1 (ko) * 2003-07-09 2006-01-24 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성 방법
JP4178295B2 (ja) * 2004-07-14 2008-11-12 富士通マイクロエレクトロニクス株式会社 銅からなる配線を有する半導体装置及びその製造方法
WO2006048823A1 (en) * 2004-11-08 2006-05-11 Koninklijke Philips Electronics N.V. Planarising damascene structures
US7138714B2 (en) * 2005-02-11 2006-11-21 International Business Machines Corporation Via barrier layers continuous with metal line barrier layers at notched or dielectric mesa portions in metal lines
US7449409B2 (en) * 2005-03-14 2008-11-11 Infineon Technologies Ag Barrier layer for conductive features
US7713866B2 (en) * 2006-11-21 2010-05-11 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
KR100910225B1 (ko) * 2006-12-28 2009-07-31 주식회사 하이닉스반도체 반도체 소자의 다층 금속배선 형성방법
EP3485068B1 (en) 2016-07-13 2026-04-08 Iontra Inc Electrochemical methods, devices and compositions

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970052931A (ko) * 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
JPH09260306A (ja) * 1996-03-19 1997-10-03 Toshiba Corp 薄膜形成方法
JP3583562B2 (ja) * 1996-10-18 2004-11-04 株式会社東芝 半導体装置
TW365685B (en) 1996-10-31 1999-08-01 Texas Instruments Inc Low-temperature processes for depositing barrier films containing tungsten and nitrogen
JP3003607B2 (ja) * 1997-01-20 2000-01-31 日本電気株式会社 バリア膜の形成方法と半導体装置
US5858873A (en) * 1997-03-12 1999-01-12 Lucent Technologies Inc. Integrated circuit having amorphous silicide layer in contacts and vias and method of manufacture thereof
JP3361971B2 (ja) * 1997-09-29 2003-01-07 富士通株式会社 窒化金属変換方法および半導体装置の製造方法
US6144096A (en) * 1998-10-05 2000-11-07 Advanced Micro Devices, Inc. Low resistivity semiconductor barrier layers and manufacturing method therefor

Also Published As

Publication number Publication date
EP1170784A4 (en) 2004-09-29
JP3737366B2 (ja) 2006-01-18
KR20020007335A (ko) 2002-01-26
WO2000057462A1 (fr) 2000-09-28
KR100443628B1 (ko) 2004-08-09
EP1170784A1 (en) 2002-01-09
US6753610B1 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
Endo et al. Plasma deposition of low-dielectric-constant fluorinated amorphous carbon
US6291341B1 (en) Method for PECVD deposition of selected material films
US6033979A (en) Method of fabricating a semiconductor device with amorphous carbon layer
US6312766B1 (en) Article comprising fluorinated diamond-like carbon and method for fabricating article
TW521323B (en) Semiconductor device and the manufacturing method thereof
TW200818269A (en) Method of forming film, film forming device and memory medium as well as semiconductor device
US20040124531A1 (en) Copper diffusion barriers
US20090085172A1 (en) Deposition Method, Deposition Apparatus, Computer Readable Medium, and Semiconductor Device
JPH01264258A (ja) 半導体装置およびその製造方法
JPH0786190A (ja) 膜形成方法およびその形成装置
TW200815618A (en) Silicon thin-film and method of forming silicon thin-film
EP1035568B1 (en) Method of plasma processing
EP1033746A1 (en) Method of forming film by plasma
KR20010015082A (ko) 저저항 탄탈륨
TW200823971A (en) Method and system for depositing barrier layer onto substrate
TW457558B (en) Semiconductor device and manufacturing method thereof
JPWO2000057462A1 (ja) 半導体装置及びその製造方法
JP3063519B2 (ja) 薄膜の形成方法
Maeda et al. Insulation degradation and anomalous etching phenomena in silicon nitride films prepared by plasma-enhanced deposition
KR102453724B1 (ko) 개선된 스텝 커버리지 유전체
CN104008997A (zh) 一种超低介电常数绝缘薄膜及其制备方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
TW200926297A (en) Interlayer insulating film and wiring structure, and methods of manufacturing the same
KR100275330B1 (ko) 반도체소자의 캐패시터 제조방법
Truzzi et al. Wet-process deposition of TSV liner and metal films

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees