TWI614902B - 氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置 - Google Patents

氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置 Download PDF

Info

Publication number
TWI614902B
TWI614902B TW103123895A TW103123895A TWI614902B TW I614902 B TWI614902 B TW I614902B TW 103123895 A TW103123895 A TW 103123895A TW 103123895 A TW103123895 A TW 103123895A TW I614902 B TWI614902 B TW I614902B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
temperature
precursor
layer
semiconductor layer
Prior art date
Application number
TW103123895A
Other languages
English (en)
Other versions
TW201511291A (zh
Inventor
井上聡
下田達也
川北知紀
藤本信貴
西岡聖司
Original Assignee
國立大學法人北陸先端科學技術大學院大學
住友精化股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立大學法人北陸先端科學技術大學院大學, 住友精化股份有限公司 filed Critical 國立大學法人北陸先端科學技術大學院大學
Publication of TW201511291A publication Critical patent/TW201511291A/zh
Application granted granted Critical
Publication of TWI614902B publication Critical patent/TWI614902B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/86—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group II-VI materials, e.g. ZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/203—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using transformation of metal, e.g. oxidation or nitridation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/26—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition
    • H10P14/265—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/875—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being semiconductor metal oxide, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3234—Materials thereof being oxide semiconducting materials

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Polyesters Or Polycarbonates (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置
本發明係有關於一種氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置。
薄膜電晶體(TFT)，係藉由將微細且薄的膜層積而形成之小型増幅管，而且是具備閘極、源極、及汲極之三端子元件。
先前，主要是使用多晶矽膜、或非晶質矽膜作為薄膜電晶體的通道層。但是，多晶矽膜時，由於在結晶粒子之間的界面產生電子散射等，致使電子移動度受到限制，其結果，電晶體特性產生偏差。又，非晶質矽膜時，因為電子移動度非常低且時間容易引起元件產生劣化，所以有元件的可靠性降低之問題。因此，電子移動度比非晶質矽膜高而且電晶體特性的偏差比多晶矽膜少之氧化物半導體係受到關心。
最近，欲使用印刷法、塗布法等的低能源製程在軟性樹脂基板上製造電子裝置之嘗試，係積極地進行中。藉由使用印刷法和塗布法而直接在基板上將半導體層圖案化之結果，具有能夠將用以圖案化的蝕刻處理步驟省略之優點。
例如，如專利文獻1~3，使用導電性高分子和有機 半導體進行塗布而製造軟性電子裝置之嘗試係進行中。
【先前技術文獻】 【專利文獻】
[專利文獻1]日本特開2007-134547號公報
[專利文獻2]日本特開2007-165900號公報
[專利文獻3]日本特開2007-201056號公報
在產業界及消費者要求之各式各樣的形態之資訊終端設備和資訊家電之中，半導體必須更高速地動作且長期間安定，而且低環境負荷。但是，因為在先前技術通常所採用的製程，係例如使用真空製程和微影術法之需要比較長時間、及/或昂貴的設備之製程，所以原材料和製造能源的使用效率係變為非常差。這從工業性或量產性之觀點而言，乃是不佳。另一方面，現狀對於以往被使用作為主流之矽半導體，係非常難以適應使用上述的印刷法和塗布法之製程(以下，總稱為「低能源製程」)。又，即便採用在專利文獻1~3所記載之導電性高分子及有機半導體時，其電性(electrical property)和安定性尚不充分。
所謂使用低能源製程、及功能性溶液或功能性糊劑而製造之半導體元件及電子裝置，從電子裝置的軟性化、及上述的工業性或量產性之觀點，目前在產業界係非常地受到注 目。
但是，通常低能源製程的代表例之使用印刷法所形成的層之厚度，其與半導體元件被要求之層的厚度係有差異。具體而言，使用印刷法之圖案化時係形成比較厚的層，但是半導體元件所要求之層的厚度係通常非常薄。又，在低能源製程所使用的糊劑或溶液(例如，使在被氧化後時成為氧化物半導體之金屬的化合物分散在含有黏結劑之溶液中而成之氧化物半導體的前驅物)，係藉由添加黏結劑來調整其黏度而使其存在於用以進行圖案化之適合的黏度之緣故。因而，特別是在形成構成半導體元件之層(代表性係氧化物半導體層)時，使用添加有黏結劑之糊劑或溶液而進行圖案化之後，必須盡可能在將該黏結劑除去之後將層薄化。但是，在該薄層化的過程，有可能造成產生裂紋之問題。
藉由用以形成該氧化物半導體層之煅燒，雖然黏結劑係某種程度被分解，但是仍然有一定的量係以不純物的方式殘留在糊劑或溶液內。在此，以碳不純物為代表之不純物的殘留，其量大於某值時，係高準確性地引起半導體的電特性(electric characteristic)變差。因而，使用低能源製程來製造半導體元件係仍然存在許多技術課題之狀態。
在被要求節省能源化之最近，藉由將使用低能源製程在基板上所形成的膜煅燒而形成所需要較薄的氧化物半導體層，同時製造具備造該氧化物半導體層之半導體元件係朝向解決上述的課題而大幅度地前進。
本發明係藉由解決上述各種問題的至少一種，而對提供能夠減低裂紋(或龜裂，以下總稱為「裂紋」)的生成且具有優異的電特性及安定性之氧化物半導體層、及具備該氧化物半導體層之半導體元件和電子裝置作出重大的貢獻。
本申請案發明者等在進行從液體材料形成各種氧化物半導體層的研究之中，針對從液體至凝膠膜之過程、及從凝膠膜至固化或燒結之過程，在多面詳細地進行分析。其結果，得到以下的知識：藉由選定在能夠與黏結劑大致完全被分解的溫度差別化的程度之較高的溫度，氧化物半導體前驅物材料能夠從凝膠膜固化或燒結之材料，能夠解決上述課題。又，前述的「從液體至凝膠膜之過程」，就代表性的例子而言，雖然藉由熱處理而將黏結劑及溶劑除去，但是在被氧化後時成為氧化物半導體之金屬的化合物(例如，具有配位體之金屬錯合物)係未被分解之狀況。又，前述的「凝膠膜至固化或燒結之過程」，就代表性的例子而言，係指前述的配位體分解且在被氧化後時成為氧化物半導體之金屬與氧鍵結係實質上完成之狀況。
而且，許多的試誤及分析之結果，本申請案發明者等能夠確認藉由在由脂肪族聚碳酸酯所構成之黏結劑中，從使某特定氧化物半導體的前驅物分散在某溶液中而成之材料形成膜，能夠得到可利用作為半導體元件的程度之高導電性。又，亦能夠確認該膜係藉由低能源製程而能夠容易地形成。本發明係基於上述的觀點及多次的分析而創造出來。
本發明的一種氧化物半導體層的製造方法，係包 含以下的步驟：前驅物層的形成步驟，其係將氧化物半導體的前驅物在基板上或其上方形成為層狀，其中該氧化物半導體的前驅物係被氧化後時成為氧化物半導體之金屬的化合物分散在含有由脂肪族聚碳酸酯所構成的黏結劑(可包含不可避免的不純物)之溶液中而成；及煅燒步驟，其係在該黏結劑90wt%以上分解之第1溫度將該前驅物層加熱之後，在比該第1溫度更高而且為前述金屬與氧鍵結之溫度、該前驅物之差示熱分析法(DTA：differential thermal analysis)之放熱尖峰值亦即第2溫度以上的溫度煅燒該前驅物層。
依照該氧化物半導體層的製造方法，由脂肪族聚碳酸酯所構成之黏結劑係藉由在使上述的黏結劑90wt%以上分解之第1溫度加熱，該黏結劑係大致分解。那樣進行時，藉由在比該第1溫度更高而且為被氧化後時成為氧化物半導體之金屬與氧鍵結之溫度、且與該氧化物半導體的前驅物在差示熱分析法(DTA)之放熱尖峰值亦即第2溫度相同溫度或大於其的溫度，將該前驅物層煅燒，能夠高準確性地抑制以碳不純物為代表之不純物殘留在氧化物半導體層中。又，認為藉由在第1溫度加熱、黏結劑大致分解，在隨後的第2溫度煅燒時大致不產生黏結劑的分解過程，同時進行大致特化為金屬與氧鍵結之反應。其結果，依照該氧化物半導體層的製造方法，能夠減低裂紋的生成，同時能夠實現具有優異的電特性及安定性之半導體元件和電子裝置。又，從較高準確性地抑制以碳不純物為代表之不純物的殘留之觀點而言、第1溫度係以使上述的黏結劑分解95wt%以上之溫度為佳，以使該黏結劑分解99wt%以上之 溫度為更佳。又，依照該氧化物半導體層的製造方法，能夠容易地實現、使用低能源製程來形成層。
又，本發明之一種氧化物半導體的前驅物，係使在被氧化後時成為氧化物半導體之金屬的化合物分散在含有由脂肪族聚碳酸酯所構成的黏結劑(能夠含有不可避免的不純物)之溶液中而成之氧化物半導體的前驅物，而且在比該金屬與氧鍵結之溫度且該前驅物在差示熱分析法(DTA)之放熱尖峰值亦即比第2溫度更低的第1溫度，該黏結劑為90wt%以上被分解之前驅物。
使用該氧化物半導體的前驅物時，藉由在比被氧化後時成為氧化物半導體之金屬與氧鍵結之溫度且該前驅物在差示熱分析法(DTA)之放熱尖峰值之溫度(第2溫度)更低，而且在使該黏結劑90wt%以上分解之溫度(第1溫度)將上述的黏結劑加熱，該黏結劑係大致分解。那樣進行時，在藉由將此種前驅物煅燒而得到之氧化物半導體層中，能夠高準確性地抑制以碳不純物為代表之不純物的殘留。又，認為藉由在第1溫度加熱使得黏結劑係大致分解，在其後之第2溫度進行煅燒時，大致不產生黏結劑的分解過程，同時進行大致特化為金屬與氧鍵結之反應。其結果，藉由使用該氧化物半導體的前驅物而形成氧化物半導體層，能夠減低裂紋的生成，同時能夠實現具有電特性及安定性之半導體元件和電子裝置。又，從較高準確性地抑制以碳不純物為代表之不純物的殘留之觀點而言，使上述的黏結劑分解之第1溫度，係以使該黏結劑95wt%以上分解之溫度為佳，以使該黏結劑分解99wt%以上之溫度為更佳。
又，本發明之一種氧化物半導體層，係藉由使被氧化後時成為氧化物半導體之金屬的化合物分散在含有由脂肪族聚碳酸酯所構成的黏結劑(可包含不可避免的不純物)之溶液中而成之氧化物半導體的前驅物層，在該金屬與氧鍵結之溫度且該前驅物在差示熱分析法(DTA)之放熱尖峰值亦即第2溫度以上進行煅燒而形成，而且在比其第2溫度更低的第1溫度，前述黏結劑係90wt%以上被分解之氧化物半導體層。
使用該氧化物半導體層時，藉由在比被氧化後時成為氧化物半導體之金屬與氧鍵結之溫度且該前驅物在差示熱分析法(DTA)之放熱尖峰值之溫度(第2溫度)更低，而且使該黏結劑90wt%以上分解之溫度(第1溫度)將上述的黏結劑加熱，該黏結劑係大致分解。那樣進行時，在此種氧化物半導體層中，能夠高準確性地抑制以碳不純物為代表之不純物的殘留。又，認為藉由在第1溫度加熱，黏結劑係大致分解，隨後在與第2溫度相同溫度或大於其的溫度進行煅燒時，大致不產生黏結劑的分解過程，同時進行大致特化為金屬與氧鍵結之反應。其結果，藉由採用該氧化物半導體層，能夠減低裂紋的生成，同時能夠實現具有電特性及安定性之半導體元件和電子裝置。又，從較高準確性地抑制以碳不純物為代表之不純物的殘留之觀點而言，使上述的黏結劑分解之第1溫度，係以使該黏結劑95wt%以上分解之溫度為佳，以使該黏結劑分解99wt%以上之溫度為更佳。
又，在本申請之所謂「基板」，係不限定於板狀體之基礎，亦包含其他形態的基礎或母材。而且，在本申請之 「層」，不僅是層亦包含膜之概念。相反地，在本申請之「膜」，係不僅是膜亦包含層之概念。而且，在本申請後述之各實施形態，所謂「塗布」，係指藉由低能源製程、亦即印刷法和塗布法在基板上形成層。
依照本發明的一種氧化物半導體層的製造方法，在所製造的氧化物半導體層中，能夠高準確性地抑制以碳不純物為代表之不純物的殘留。其結果，能夠減低裂紋的生成，同時能夠實現具有電特性及安定性之半導體元件和電子裝置。而且，依照該氧化物半導體層的製造方法，能夠實現低能源製程。又，使用本發明之一種氧化物半導體的前驅物時，能夠形成可高準確性地抑制以碳不純物為代表之不純物的殘留之氧化物半導體層。又，使用本發明之一種氧化物半導體層時，在該氧化物半導體層中，能夠高準確性地抑制以碳不純物為代表之不純物的殘留。因而，使用本發明之一種氧化物半導體的前驅物或氧化物半導體層時，能夠減低裂紋的生成，同時能夠實現具有電特性及安定性之半導體元件和電子裝置。
10‧‧‧基板
20‧‧‧閘極電極
32‧‧‧閘極絕緣層用前驅物層
34‧‧‧閘極絕緣層
42‧‧‧通道用前驅物層
44‧‧‧通道
50‧‧‧ITO層
56‧‧‧汲極電極
58‧‧‧源極電極
90‧‧‧光阻膜
100、200‧‧‧薄膜電晶體
M1‧‧‧通道用模具
第1圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第2圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第3圖係顯示在本發明的第1實施形態之薄膜電晶體的製 造方法的一過程之剖面示意圖。
第4圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第5圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第6圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第7圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第8圖係顯示在本發明的第1實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第9圖係顯示在本發明的第1實施形態之薄膜電晶體的全體構造及其製造方法的一過程之剖面示意圖。
第10圖係顯示在本發明的實施例之氧化物半導體層的厚度之變化之圖表。
第11圖係在本發明的實施例之氧化物半導體層的表面之光學顯微鏡照片。
第12圖係在本發明的比較例之氧化物半導體層的表面之光學顯微鏡照片。
第13圖係顯示在本發明的實施例之構成用以形成薄膜電晶體的通道之氧化物半導體的前驅物之含有銦-鋅的溶液的TG-DTA特性之圖表。
第14圖係顯示在本發明的實施例之用以形成薄膜電晶體的通道部之黏結劑溶液的TG-DTA特性之圖表。
第15圖係顯示在相當於本發明的第1實施形態之實施例之薄膜電晶體的通道的Vg-Id特性測定系統之圖。
第16圖係顯示在相當於本發明的第1實施形態之實施例之薄膜電晶體的通道的Vg-Id特性之圖表。
第17圖係顯示在相當於本發明的第1實施形態的變形例之實施例之薄膜電晶體的通道的Vg-Id特性之圖表。
第18圖係顯示在本發明的第2實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第19圖係顯示在本發明的第2實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第20圖係顯示在本發明的第2實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第21圖係顯示在本發明的第2實施形態之薄膜電晶體的製造方法的一過程之剖面示意圖。
第22圖係顯示在本發明的第2實施形態之薄膜電晶體的全體構造及其製造方法的一過程之剖面示意圖。
基於附加圖式而詳細地敘述本發明的實施形態之氧化物半導體的前驅物、氧化物半導體層、半導體元件、及電子裝置與該等的製造方法。又，在該說明時，在全圖的範圍，只要未特別提及，相同部分係附加相同的元件符號。又，在圖中，本實施形態的要素未必保持互相的縮尺而記載。而且，可能將一部分的符號省略用以容易觀看各圖式。
<第1實施形態>
1.本實施形態的薄膜電晶體的全體結構
第1圖至第8圖係各自顯示半導體元件的一例之薄膜電晶體100的製造方法的一過程之剖面示意圖。又，第9圖係顯示在本實施形態之薄膜電晶體100的製造方法的一過程及全體構造之剖面示意圖。如第9圖所顯示，在本實施形態之薄膜電晶體100，係在基板10上，從下層依照順序層積有閘極電極20、閘極絕緣層34、通道44、源極電極5百及汲極電極56。又，具備該半導體元件之電子裝置(例如，可攜式終端設備和資訊家電、或其他習知的電化製品)的提供或實現，只要是理解本實施形態的半導體元件之該業者，不需要特別地說明即能夠充分地理解。
又，薄膜電晶體100係採用所謂下閘極構造，但是本實施形態不限於該構造。因而，該業者基於通常的技術常識且參照本實施形態的說明，藉由變更步驟的順序，能夠形成上閘極構造。又，在本申請之溫度的表示，如未特別說明者，與基板接觸之加熱器之情形，表示其設定溫度，與基板非接觸的加熱器之情形，表示加熱對象物的表面附近之溫度。又，為了將圖式簡略化，省略記載從各電極的引出電極之圖案化。
本實施形態的基板10，沒有特別限定，可使用通常在半導體元件所使用之基板。例如，可應用於包含高耐熱玻璃、SiO2/Si基板(亦即，在矽基板上形成有氧化矽膜之基板)、氧化鋁(Al2O3)基板、STO(SrTiO)基板、在Si基板的表面上透過SiO2層及Ti層而形成有STO(SrTiO)層之絕緣性基板等、及半導體基板(例如，Si基板、SiC基板、Ge基板等)之各種絕緣 性基材。又，絕緣性基板係包含例如由聚對酞酸乙二酯、聚萘二甲酸乙二酯等的聚酯類、聚烯烴類、乙酸纖維素、聚碳酸酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚碸、芳醯胺(Aramid)、芳香族聚醯胺等的材料所構成之膜片或薄片。又，基板的厚度沒有特別限定，例如3μm以上且300μm以下。又，基板可為硬質亦可為軟性。
(1)閘極電極的形成
閘極電極20的材料為可應用例如，鉑、金、銀、銅、鋁、鉬、鈀、釕、銥、鎢等的高熔點金屬、或其合金等的金屬材料、含有釕氧化物之導電性的金屬氧化物、或p+-矽層和n+-矽層。在本實施形態，如在第1圖所顯示，閘極電極20係使用習知的濺鍍法和CVD法形成在基材之SiO2/Si基板(以下，亦簡稱「基板」)10上。
(2)閘極絕緣層的形成
又，在本實施形態之薄膜電晶體100，閘極絕緣層34係將以含有矽(Si)的前驅物(例如，聚矽氮烷(polysilazane))作為溶質之閘極絕緣層用前驅物溶液設作起始材料之矽氧化物(但是，可包含不可避免的不純物。以下，不限定於該材料的氧化物，針對其他材料的氧化物亦相同)。
在本實施形態，如第2圖所示，藉由使用低能源製程(例如，印刷法或旋轉塗布法)在閘極電極層20上塗布上述的閘極絕緣層用前驅物溶液，來形成閘極絕緣層用前驅物層32。隨後，將閘極絕緣層用前驅物層32進行例如在大氣中於400℃加熱預定時間(例如，2小時)之煅燒步驟。其結果，如第 3圖所顯示，在閘極電極20上形成矽氧化物層之閘極絕緣層34。又，本實施形態的閘極絕緣層34厚度係例如大約100nm。
(3)通道的形成
本實施形態的通道44係藉由將氧化物半導體的前驅物層(以下，亦稱為「氧化物半導體的前驅物層」或「前驅物層」)煅燒而形成，其中該氧化物半導體的前驅物層係使被氧化後時成為氧化物半導體之金屬的化合物(「金屬化合物」亦稱為)分散在含有由脂肪族聚碳酸酯所構成的黏結劑(可包含不可避免的不純物。以下，相同)之溶液中而成。
在此，上述的金屬化合物的一個例子，係被氧化後時氧化物半導體(能夠含有不可避免的不純物)之金屬，具有配位有配位體的構造(代表性係錯合物構造)之材料。例如，本實施形態的金屬化合物亦能夠包含金屬有機酸鹽、金屬無機酸鹽、金屬鹵化物、或各種金屬烷氧化物。又，作為代表性金屬化合物之例子，可舉出使乙醯丙酮酸銦及氯化鋅溶解在丙酸而成之溶液。藉由將該溶液煅燒能夠形成氧化物半導體之銦-鋅氧化物(以下，亦稱為「InZnO」)。
又，被氧化後時成為氧化物半導體(可包含不可避免的不純物)的金屬之例子，可舉出選自由銦、錫、鋅、鎘、鈦、銀、銅、鎢、鎳、銦-鋅、銦-錫、銦-鎵-鋅、銻-錫、鎵-鋅所組成群組選擇之1種或2種以上。但是，從依照以往本申請案發明者等充分理解之元件性能、安定性等之觀點而言，以採用銦、銦-鋅作為在被氧化後時成為氧化物半導體之金屬為佳。
藉由在本實施形態之材料的選定，因為相較於使黏結劑分解的溫度，該金屬與氧鍵結的溫度且在差示熱分析法(DTA)之放熱尖峰值之溫度(第2溫度)充分地高；或是相較於該放熱尖峰值之溫度(第2溫度)，使黏結劑分解之溫度充分地低，所以能夠較高準確性地將黏結劑分解90wt%以上(較佳為95wt%以上，更佳為99wt%以上、最佳為99.9wt%以上)。
又，氧化物半導體的相狀態，沒有特別限定。例如，可為結晶狀或多結晶狀、或非晶狀的任一種。又，作為結晶成長的結果，係樹枝狀或鱗片狀的結晶之情況，均是在本實施形態能夠採用之一種相狀態。而且，亦未特定圖案化後的形狀(例如，球狀、橢圓狀、矩形狀)自不待言。
其次，說明在本實施形態在黏結劑及含有黏結劑的溶液。
在本實施形態，能夠使用熱分解性良好之吸熱分解型的脂肪族聚碳酸酯作為黏結劑。又，黏結劑的熱分解反應為吸熱反應，可藉由差示熱分析法(DTA)來確認。因為此種脂肪族聚碳酸酯係氧含量高、能夠在比較低溫下分解成為低分子化合物，所以非常有助於減低在氧化物半導體層中以碳不純物為代表之不純物的殘留量。
又，在本申請，在含有黏結劑的溶液所採用的有機溶劑，只要能夠將脂肪族聚碳酸酯溶解之有機溶劑，沒有特別限定。有機溶劑的具體例，有二乙二醇一乙基醚乙酸酯、α-萜品醇(α-terpineol)、β-萜品醇、N-甲基-2-吡咯啶酮、異丙醇、二乙二醇一丁基醚乙酸酯、二乙二醇一丁基醚、甲苯、環 己烷、甲基乙基酮、碳酸二甲酯、碳酸二乙酯、碳酸伸丙酯等。該等有機溶劑之中，從沸點為適度地較高、在室溫的蒸發較少、在將所得到的氧化物半導體的前驅物煅燒時能夠均勻地除去有機溶劑之觀點，能夠適合使用二乙二醇一乙基醚乙酸酯、α-萜品醇、N-甲基-2-吡咯啶酮、及碳酸伸丙酯。
本實施形態之由金屬化合物、黏結劑及有機溶劑所構成之前驅物的製造方法，沒有特別限定。例如，能夠採用將金屬化合物、黏結劑及有機溶劑的各成分使用先前習知的攪拌方法進行攪拌而均勻地分散、溶解之方法。又，將使含有金屬化合物之有機溶劑及黏結劑溶解在有機溶劑而成之溶液，使用先前習知的攪拌方法進行攪拌而得到前驅物之方法，亦是能夠採用之一態樣。
上述的習知的攪拌方法係包含例如：使用攪拌機而混合之方法；或藉由使用填充有陶瓷球之碾磨機等的裝置且使其旋轉及/或振動來混煉之方法。
又，從使金屬化合物的分散性提升之觀點，在含有黏結劑的溶液亦能夠依照所需要而進一步添加分散劑、可塑劑等。
上述的分散劑的具體例，係甘油、山梨糖醇酐等的多元醇醚；二乙二醇、三乙二醇、二丙二醇、三丙二醇、聚乙二醇、聚丙二醇等的聚醚多元醇；聚乙烯亞胺(polyethylene imine)等的胺；聚丙烯酸、聚甲基丙烯酸等的聚(甲基)丙烯酸樹脂；異丁烯或苯乙烯與順丁烯二酸酐之共聚合物、及其胺鹽等。
上述的可塑劑的具體例，係聚醚多元醇、酞酸酯等。
又，形成本實施形態之氧化物半導體的前驅物層之方法沒有特別限定。使用低能源製程來形成層係較佳的一態樣。更具體地，能夠使用凹版印刷、網版印刷、平版印刷、噴墨印刷等的印刷法、或輥塗布、模塗布、氣動刮刀塗布、刮板塗布、旋轉塗布、逆輥塗布、凹版塗布等的塗布法等。特別是以藉由使用簡便的方法之旋轉塗布法、及網版印刷而塗布在基板，來形成氧化物半導體的前驅物層為佳。
因此，如第4圖所顯示，藉由低能源製程在閘極絕緣層34上，換言之，在基板10的上方形成通道用前驅物層42。又，氧化物半導體的前驅物層，亦即通道用前驅物層42厚度(濕；wet)沒有特別限定。
隨後，就預煅燒(「第1預煅燒」亦稱為)步驟而言，藉由在例如150℃加熱預定時間(例如3分鐘)，形成厚度為大約600nm的通道用前驅物層42。該第1預煅燒步驟之目的，主要是將閘極絕緣層34上的通道用前驅物層42固定，進行後述之第2預煅燒步驟時，亦能夠將第1預煅燒步驟省略。
在本實施形態，隨後，為了使通道用前驅物層42中的黏結劑分解，在預定溫度(第1溫度)來進行第2預煅燒步驟(乾燥步驟)。在本實施形態的第2預煅燒步驟，在使黏結劑90wt%以上分解之第1溫度進行加熱。該第2預煅燒步驟與後述之正式煅燒(煅燒步驟)相結合，而能夠在最後使通道用前驅物層42中，特別是以源自黏結劑之碳不純物為代表之不純物 大致消失。又，從較高準確性地抑制通道44中，特別是以源自黏結劑之碳不純物的殘留之觀點而言，第1溫度係以使上述的黏結劑分解95wt%以上之溫度為佳，以使該黏結劑分解99wt%以上之溫度為更佳。
在此，第2預煅燒步驟不限於常溫常壓乾燥。例如，只要對基板、閘極絶緣層等不造成不良影響，就可以進行加熱乾燥、減壓乾燥、減壓加熱乾燥等加熱、減壓等的處理。又，雖然第2預煅燒步驟有可能對氧化物半導体層的平滑性造成影響之步驟，因為乾燥中的舉動依照溶劑而不同，所以能夠依照溶劑的種類而適當地選定第2預煅燒步驟的溫度(第1溫度)等的條件。
作為本實施形態的第2預煅燒步驟的一個例子，係將通道用前驅物層42在例如180℃以上且300℃以下的範圍加熱預定時間(例如，30分鐘)。又，上述的預煅燒係例如在氧環境中或大氣中(以下，亦總稱為「含氧的環境」)進行。又，在氮環境中進行第2預煅燒步驟亦是能夠採用之一態様。
隨後，就正式煅燒、亦即「煅燒步驟」而言，將通道用前驅物層42，例如在含氧的環境且在200℃以上、更佳為300℃以上，並且在電特性方面更佳為500℃以上的範圍加熱預定時間。其結果，如在第5圖所示，在閘極絶緣層34上形成氧化物半導体層之通道44。又，正式煅燒後的酸化物半導体層之最後的厚度，代表性為0.01μm且以上10μm以下。特別是即便形成0.01μm左右(亦即，10nm左右)之非常薄的層時，亦不容易產生裂紋而值得特寫。
在此，在該煅燒步驟之設定溫度為，在氧化物半導体的形成過程中，將金屬化合物的配位體分解之後，該金屬與氧鍵結之溫度，同時在後述的示差熱分析法(DTA)之放熱尖峰值的溫度(第2溫度)以上之溫度可被選定。藉由該煅燒步驟，能夠高準確性地分解及/或除去通道用前驅物層42中的黏結劑、分散劑、及有機溶劑。又，從準確性較高地抑制正式煅燒後在氧化物半導体層中以碳不純物為代表之不純物的殘留之觀点，相對於第1溫度，第2溫度為較高10℃以上係較佳的一態様。並且，藉由相對於第1溫度，第2溫度為較高50℃以上，能夠準確性更高地抑制此種不純物的殘留。而且，從最後的氧化物半導体層的厚度之控制性及/或實現薄層化、及減低不純物殘留之觀点而言，相對於第1溫度，第2溫度為較高100℃以上為最佳例子。另一方面，關於第2溫度與第1溫度的最大差異沒有特別限定。
依照本案申請人等的分析，認為藉由在上述的第1溫度加熱，黏結劑係大致分解，在隨後的第2溫度以上的溫度之煅燒步驟(正式煅燒)，該黏結劑的分解過程係大致不產生，同時進行大致特化為金屬與氧鍵結之反應。亦即，理想上，第1溫度與第2溫度的角色不同，但如上述，即便非常薄的層亦不容易造成如後述之產生裂紋。
又，在上述的第1預煅燒步驟、第2預煅燒步驟、及正式煅燒(煅燒步驟)的任一者中，加熱方法沒有特別限定。例如，雖然亦可使用恆溫槽、電爐等先前的加熱方法，特別是基板經不起熱的情況，以使用藉由熱不傳達至基板的方式之紫 外線加熱、電磁波加熱和加熱燈加熱，只加熱氧化物半導體層之方法為佳。
在此，在本實施形態之黏結劑的例子，包含丙烯酸樹脂、脂肪族聚碳酸酯、聚乳酸等。該等黏結劑之中，脂肪族聚碳酸酯不僅是能夠減低在煅燒分解後之氧化物半導體層中所殘留的分解生成物或是使其消失，而且有助於形成細緻的氧化物半導體層的形成，進而能夠提高以閘極絕緣層為代表之下層與氧化物半導體層的密著性。因而，採用脂肪族聚碳酸酯係本實施形態之較佳的一態樣。
又，在本實施形態所使用的脂肪族聚碳酸酯之種類沒有特別限定。例如，使環氧化物與二氧化碳聚合反應而成之脂肪族聚碳酸酯，在本實施形態亦能夠採用之較佳的一態樣。藉由使用此種使環氧化物與二氧化碳聚合反應而成之脂肪族聚碳酸酯且藉由控制脂肪族聚碳酸酯的構造，能夠達成可使吸熱分解性提升之具有所需要的分子量之脂肪族聚碳酸酯之效果。脂肪族聚碳酸酯之中，特別是從氧含量高、在比較低溫分解成為低分子化合物之觀點而言，脂肪族聚碳酸酯以選自由聚碳酸伸乙酯、及聚碳酸伸丙酯所組成群組之至少1種為佳。
又，上述的環氧化物，只要具有與二氧化碳聚合反應而成為在主鏈含有脂肪族的構造之脂肪族聚碳酸酯之環氧化物，沒有特別限定。例如，環氧乙烷、環氧丙烷、1-環氧丁烷、2-環氧丁烷、異環氧丁烷、1-環氧戊烷、2-環氧戊烷、1-環氧己烷、1-環氧辛烷、1-環氧癸烷、環氧環戊烷、環氧環己烷、苯環氧乙烷(styrene oxide)、乙烯基環氧環己烷、3-苯基 環氧丙烷、3,3,3-三氟環氧丙烷、3-萘基環氧丙烷、3-苯氧基環氧丙烷、3-萘氧基環氧丙烷、環氧丁烯(butadiene monoxide)、3-乙烯氧基環氧丙烷、及3-三甲基矽烷氧基環氧丙烷等的環氧化物，為本實施形態可採用之一例。該等環氧化物之中，從與二氧化碳具有高聚合反應性之觀點，可適合使用環氧乙烷、及環氧丙烷。又，上述的各環氧化物可各自單獨使用，亦能夠組合2種以上而使用。
上述的脂肪族聚碳酸酯的數量平均分子量，係以5000~1000000為佳，較佳為10000~500000。脂肪族聚碳酸酯的數量平均分子量小於5000時，作為黏結劑之效果不充分，而且在氧化物半導體層有產生裂紋、或是基板與氧化物半導體層的密著性有低落之可能性。又，脂肪族聚碳酸酯的數量平均分子量大於1000000時，因為脂肪族聚碳酸酯在有機溶劑的溶解性低落，所以操作有變為困難之可能性。又，前述的數量平均分子量的數值，係使用在後述的實施例所顯示之方法所測得之值。
又，作為上述的脂肪族聚碳酸酯的製造方法的一個例子，可採用在金屬觸媒的存在下使上述的環氧化物與二氧化碳聚合反應之方法等。
而且，上述的金屬觸媒的具體例係鋁觸媒或鋅觸媒。該等之中，因為在環氧化物與二氧化碳的聚合反應具有高聚合活性，所以能夠適合使用鋅觸媒。又，鋅觸媒之中，係特別適合使用有機鋅觸媒。
又，上述的有機鋅觸媒的具體例，係乙酸鋅、二 乙基鋅、二丁基鋅等的有機鋅觸媒；或是藉由使一級胺、二元的酚、二元的芳香族羧酸、芳香族羥酸、脂肪族二羧酸、脂肪族一羧酸等的化合物與鋅化合物反應而能夠得到之有機鋅觸媒等。
該等有機鋅觸媒之中，因為具有較高的聚合活性，所以採用鋅化合物、與脂肪族二羧酸、脂肪族一羧酸反應而得到之有機鋅觸媒係較佳的一態樣。
而且，在聚合反應所使用之上述的金屬觸媒之使用量，相對於環氧化物100質量份，以0.001~20質量份為佳，以0.01~10質量份為較佳。金屬觸媒的使用量小於0.001質量份時，聚合反應有不容易進行之可能性。又，金屬觸媒的使用量大於20質量份時，有效果與使用量不相稱且無經濟性之可能性。
在上述的聚合反應，能夠按照而使用之反應溶劑，沒有特別限定。該反應溶劑係能夠應用各種有機溶劑。該有機溶劑的具體例係，戊烷、己烷、辛烷、癸烷、環己烷等的脂肪族烴系溶劑；苯、甲苯、二甲苯等的芳香族烴系溶劑；氯甲烷、二氯甲烷、氯仿、四氯化碳、1,1-二氯乙烷、1,2-二氯乙烷、氯乙烷、三氯乙烷、1-氯丙烷、2-氯丙烷、1-氯丁烷、2-氯丁烷、1-氯-2-甲基丙烷、氯苯、溴苯等的鹵化烴系溶劑；碳酸二甲酯、碳酸二乙酯、碳酸伸丙酯等的碳酸酯系溶劑等。
又，從使反應順利之觀點，相對於環氧化物100質量份，上述的反應溶劑的使用量係以500質量份以上且10000質量份以下為佳。
又，在上述的聚合反應，作為在金屬觸媒的存在下使環氧化物與二氧化碳反應之方法，沒有特別限定。例如，能夠採用在高壓釜添加上述的環氧化物、金屬觸媒、及依照必要之反應溶劑且混合之後，將二氧化碳壓入且使其反應之方法。
而且，在上述的聚合反應所使用的二氧化碳之使用壓力，沒有特別限定。代表性以0.1MPa~20MPa為佳，以0.1MPa~10MPa為較佳，以0.1MPa~5MPa為更佳。二氧化碳之使用壓力大於20MPa時，有效果與使用壓力不相稱且無經濟性之可能性。
而且，在上述的聚合反應之聚合反應溫度，沒有特別限定。代表性以30~100℃為佳，以40~80℃為較佳。聚合反應溫度小於30℃時，聚合反應有需要長時間之可能性。又，聚合反應溫度大於100℃時，有產生副反應且產率低落之可能性。因為聚合反應時間係依照聚合反應溫度而異，所以不可一概而論，代表性以2小時~40小時為佳。
聚合反應結束後，藉由過濾等進行過濾分開且視需要而使用溶劑等洗淨後，使其乾燥而可得到脂肪族聚碳酸酯。
又，在本實施形態，依照本申請案發明者等的研究，能夠確認藉由使被氧化後時成為氧化物半導體之金屬的化合物與黏結劑之重量比變動，亦能夠控制最後的通道44的厚度。已知例如能夠不產生裂紋而形成可說是非常薄的層之10nm~50nm的厚度之通道44。又，不僅是前述較薄的層，而 且藉由適當調整通道用前驅物層42厚度、前述的重量比等，亦能夠比較容易地形成50nm以上的厚度之層。又，通常在通道所使用的層之厚度係0.01μm(亦即10nm)以上且1μm以下，所以能夠控制最後的通道44厚度之本實施形態的氧化物半導體的前驅物、與氧化物半導體層，可說是適合使用作為構成薄膜電晶體之材料。
而且，採用本實施形態的氧化物半導體的前驅物時，即便最初係形成相當厚的膜(例如，10μm以上)之氧化物半導體的前驅物層，因為藉由隨後的煅燒步驟，黏結劑等能夠高準確性地被分解，所以煅燒後的層之厚度能夠變為非常薄(例如，10nm~100nm)。而且，就即便此種較薄的層亦不產生裂紋、或是能夠高準確性地被抑制而言，值得大寫特寫。因而，得到以下的知識：不僅是能夠充分地確保最初的厚度，而且最後亦能夠形成非常薄的層之本實施形態的氧化物半導體的前驅物、與氧化物半導體層，對於使用低能源製程和後述的壓印加工(stamping process)之製程非常適合。又，採用此種即便非常薄的層亦不產生裂紋、或是能夠高準確性地抑制之氧化物半導體層，非常地提高本實施形態的薄膜電晶體100的安定性。
而且，在本實施形態，藉由適當地調節上述的金屬化合物的種類和組合、與黏結劑混合之比率，能夠謀求提升形成通道之氧化物半導體層的電特性和安定性。
(4)源極電極及汲極電極的形成
而且隨後，如第6圖所顯示，藉由習知的微影術法在通道44上形成經圖案化之光阻膜90之後，藉由習知的濺鍍法在通 道44及光阻膜90上形成ITO層50。本實施形態的標靶材係例如含有5wt%氧化錫(SnO2)之ITO，且在室溫~100℃的條件下形成。隨後，將光阻膜90除去時，如第7圖所顯示，係藉由ITO層50在通道44上形成汲極電極56及源極電極58。
隨後，藉由習知的微影術法在汲極電極56、源極電極58、及通道44上形成經圖案化之光阻膜90之後，將光阻膜90、汲極電極56的一部分、及源極電極58的一部分作為遮罩，使用利用習知的氬(Ar)電漿之乾式蝕刻法，將露出的通道44。其結果，藉由形成經圖案化之通道44而製造薄膜電晶體100。
<第1實施形態的變形例>
本實施形態的薄膜電晶體，係除了在第1實施形態之通道的煅燒步驟(正式煅燒)後，進一步進行照射紫外線之照射步驟之點以外，係與第1實施形態的薄膜電晶體100的製造步驟及構成相同。因而，省略與第1實施形態重複之說明。
在本實施形態，係在第10實施形態之通道的煅燒步驟(正式煅燒)後，使用習知的低壓水銀燈(SAMCO公司製、型式：UV-1)而照射具有185nm及254nm的波長之紫外線。隨後，進行與第10實施形態的薄膜電晶體100的製造方法同樣的步驟。又，在本實施形態，紫外線的波長係沒有特別限定。185nm或254nm以外的紫外線亦能夠達成同樣的效果。
<實施例>
以下，與氧化物半導體的前驅物及氧化物半導體層的製造例、實施例、及比較例之同時，使用具備氧化物半導體層之半 導體元件(在本實施例係薄膜電晶體)的實施例而說明具體例，但是上述的各實施形態不限於該等實施例。
[製造例1](有機鋅觸媒的製造)
在具備攪拌機、氮氣體導入管、溫度計、回流冷卻管之300mL容量的四口燒瓶，添加氧化鋅8.1g(100毫莫耳)、戊二酸12.7g(96毫莫耳)、乙酸0.1g(2毫莫耳)、及甲苯130g(150mL)。其次，藉由將反應系統內取代成為氮環境之後，將該燒瓶升溫至55℃為止且在同溫度攪拌4小時，來進行前述的各材料的反應處理。隨後，升溫至110℃為止，進一步在同溫度攪拌4小時而使其共沸脫水且只有將水分除去。隨後，藉由將該燒瓶冷卻至室溫為止，來得到含有機鋅觸媒之反應液。
分離取得該反應液的一部分，針對過濾得到的有機鋅觸媒測定IR(Thermo Nicolet Japan)股份公司製、商品名：AVATAR360)。其結果，無法觀察到基於羧酸基之尖峰。
[製造例2](聚碳酸伸丙酯的製造)
將具備攪拌機、氮氣體導入管、溫度計之1L容量的高壓釜之系統內，預先取代成為氮環境之後，添加含有使用與製造例1同樣的方法而得到的有機鋅觸媒之反應液8.0mL(含有1.0g有機鋅觸媒)、己烷131g(200mL)、及環氧丙烷46.5g(0.80莫耳)。其次，藉由邊攪拌邊添加二氧化碳而將反應系統內取代成為二氧化碳環境且填充二氧化碳至反應系統內成為1.5MPa為止。隨後，將該高壓釜升溫60℃且邊補充因反應而被消耗之二氧化碳邊進行聚合反應6小時。
反應結束後，將高壓釜冷卻而脫壓且過濾。隨後， 藉由減壓乾燥而得到聚碳酸伸丙酯(在本申請，亦稱為「PPC」)80.8g。
所得到的聚碳酸伸丙酯，從具有下述的物性而能夠鑑定。
IR(KBr)的吸收尖峰：1742,1456,1381,1229,1069,787(任一者的單位均是cm-1)
又，所得到的聚碳酸伸丙酯之數量平均分子量為52000。
[製造例3](氧化物半導體的前驅物之製造)
藉由在50mL容量的茄型燒瓶，添加乙醯丙酮酸銦2.06g及丙酸7.94g而得到10g的第1溶液(0.5mol/kg)。同樣地進行，藉由在50mL容量的茄型燒瓶，添加氯化鋅0.68g及2-甲氧基乙醇而得到10g的第2溶液(0.5mol/kg)。隨後，藉由將第1溶液及第2溶液邊攪拌邊慢慢地混合，最後得到銦-鋅氧化物之含有銦-鋅的溶液。
在50mL容量的茄型燒瓶，使在製造例2所得到的聚碳酸伸丙酯溶解在二乙二醇一乙基醚乙酸酯中，而得到聚碳酸伸丙酯溶液10g(6.25wt%)。
其次，在該聚碳酸伸丙酯的溶液中，慢慢地添加上述含有銦-鋅的溶液，而得到重量比10：2之氧化物半導體的前驅物。
[製造例3變形例](氧化物半導體的前驅物的製造)
又，製造使在氧化物半導體的前驅物層(在第1實施形態之通道用前驅物層42)之聚碳酸伸丙酯(PPC)與含有銦-鋅的溶液(在本申請，亦稱為「InZn溶液」)之重量比不同而成之變形例。
具體而言，係與上述的製造例3的例子同時，製造在以下的(a)~(c)所顯示之3種類的重量比。
(a)PPC：InZnO=10：1.5
(b)PPC：InZnO=10：2
(c)PPC：InZnO=10：1
[比較例(1)對製造例3]
在製造例3，除了不使用聚碳酸伸丙酯以外，與製造例3同樣地進行處理而得到比較用的氧化物半導體的前驅物。
[薄膜電晶體的製造例]
在本製造例，首先在基板10上形成p+-矽層作為閘極電極20。p+-矽層係藉由習知的CVD法來形成。在本製造例，基板10係SiO2/Si基板，在SiO2上具備大約10nm厚度的TiOx膜(未圖示)。又，基板10係p+-矽基板時，該基板10係能夠達成閘極電極的任務。
其次，在閘極電極20上藉由習知的旋轉塗布法，形成將以聚矽氮烷作為溶質之閘極絕緣層用前驅物溶液設為起始材料之閘極絕緣層用前驅物層32。隨後，藉由與第1實施形態同樣地在大氣中加熱閘極絕緣層用前驅物層32，能夠在閘極電極20上形成矽氧化物的層之閘極絕緣層34。又，閘極絕緣層34厚度為大約109nm。
隨後，藉由印刷法(具體而言，係網版印刷、凸版反轉印刷、壓印法等)在閘極絕緣層34上形成在製造例3及其變形例所顯示(a)~(c)的3種類之氧化物半導體的前驅物層。第1預煅燒步驟、第2預煅燒步驟、及煅燒步驟(正式煅燒)任一 者均與第1實施形態相同。又，通道44厚度為大約20nm。
又亦製造，與上述通道的形成不同，對在製造例3及其變形例所顯示之(a)~(c)的3種類之氧化物半導體的前驅物層，在煅燒步驟(正式煅燒)後，使用在第10實施形態的變形例所顯示之低壓水銀燈照射紫外線30分鐘的製造例4((a)~(c)的3種類)。
[在各製造例所得到的氧化物半導體的前驅物、及氧化物半導體層之評價]
使用以下的方法進行測定且評價在上述的各製造例所得到的脂肪族聚碳酸酯之數量平均分子量、與在製造例及比較例所得到的黏結劑及氧化物半導體的前驅物層之厚度及特性。
(1)脂肪族聚碳酸酯的數量平均分子量
調製上述的脂肪族聚碳酸酯(在製造例2之聚碳酸伸丙酯)濃度為0.5質量%的氯仿溶液，且使用高速液體層析法進行測定。測定後，藉由與在相同條件下測定之已知數量平均分子量的聚苯乙烯比較，來算出分子量。又，測定條件如下。
機種：HLC-8020
管柱：GPC管柱
(TOSOH股份公司的商品名：TSK GEL Multipore HXL-M)
管柱溫度：40℃
溶出液：氯仿
流速：1mL/分鐘
(2)氧化物半導體層的評價
作為一例，對母材的基板之附有熱氧化膜的矽基板(寬 度：20mm、長度：20mm、厚度：0.7mm)使用丙酮而將表面洗淨。隨後，使用UV處理裝置(SAMCO公司製)而進行該附有熱氧化膜的矽基板之表面處理，來製成試驗用基板。
藉由旋轉塗布法在該試驗用基板上，在旋轉數1500rpm、時間20秒鐘的條件下製造氧化物半導體的前驅物層，隨後，在150℃乾燥3分鐘而將溶劑除去。所得到之氧化物半導體的前驅物層之厚度為600nm。
將所得到之氧化物半導體的前驅物層，在大氣中、180℃加熱，進而在該溫度保持30分鐘。該處理係相當於在第1實施形態之第2預煅燒步驟。
隨後，作為煅燒步驟(正式煅燒)，使該氧化物半導體的前驅物層，在0.3分鐘升溫且加熱至500℃為止，進而在該溫度保持10分鐘。隨後，藉由將該氧化物半導體的前驅物層空氣冷卻至25℃為止，而得到氧化物半導體層。
(2-1)氧化物半導體層的厚度評價
針對在上述的(a)~(c)顯示的3種類，使用橢圓對稱法(ellipsometry)測定藉由上述處理而得到的氧化物半導體層之厚度變化。第10圖係顯示氧化物半導體層之厚度變化之圖表。
(2-2)氧化物半導體層的表面形狀之評價
藉由使用光學顯微鏡觀察氧化物半導體層的表面，來調查有無裂紋。在此，無法視認裂紋者評價為「圓記號(良好)」，能夠顯著地觀察到裂紋者評價為「NG」。評價結果顯示在以下的表1與第11圖及第12圖。又，第11圖係在上述的製造例(3)之氧化物半導體層的表面之光學顯微鏡照片。又，第12圖係 在上述的比較例(1)之氧化物半導體層的表面之光學顯微鏡照片。
Figure TWI614902BD00001
(2)TG-DTA(熱重量測定及差示熱)特性
又，第13圖係顯示在本實施例之構成用以形成薄膜電晶體的通道之氧化物半導體的前驅物之含有銦-鋅的溶液(製造例3的InZn溶液)的TG-DTA特性之圖表。又，第14圖係顯示在本實施例(製造例3)之用以形成薄膜電晶體的通道部之黏結劑溶液(在製造例3之聚碳酸伸丙酯溶液)的TG-DTA特性之圖表。又，如在第13圖及第14圖所顯示，各圖中的實線係熱重量(TG)測定結果，且圖中的虛線係差示熱(DTA)測定結果。
從在第13圖之熱重量測定的結果，在120℃附近能夠觀察到可認為溶劑蒸發之重量的顯著減少。又，如第13圖的(X)所顯示，能夠確認在InZn溶液的差示熱測定圖表之放熱尖峰為330℃附近。因而，能夠確認銦及鋅係在330℃附近與氧鍵結之狀態。因而，該330℃係對應在第1實施形態之第2溫度。
另一方面，從在第14圖之熱重量測定的結果，能 夠觀察到從140℃附近至190℃附近，由於製造例3的聚碳酸伸丙酯溶液之溶劑消失，同時黏結劑之聚碳酸伸丙酯本身的一部分分解或消失，使得重量顯著減少。又，認為由於該分解，聚碳酸伸丙酯係變化成為二氧化碳及水。又，在第14圖所顯示之結果，能夠確認在190℃附近，該黏結劑係90wt%以上被分解且被除去。因而，該190℃係對應在第1實施形態之第1溫度。又，更詳細地觀看時，得知在250℃附近，該黏結劑係95wt%以上被分解，在260℃附近，該黏結劑係大致全部(99wt%以上)被分解。
如上述，在製造例3之InZn溶液與在製造例2之黏結劑亦即聚碳酸伸丙酯之關係，係將該黏結劑為90wt%以上被分解之溫度設為第1溫度時，從第13圖及第14圖，第1溫度與第2溫度之差係大約140℃。如此，藉由在第2溫度以上的溫度進行煅燒步驟(正式煅燒)，能夠高準確性地抑制氧化物半導體層中之以碳不純物為代表之不純物的殘留。換言之，第1溫度與第2溫度之差係充分(例如，100℃以上)時，能夠高準確性地抑制氧化物半導體層中之以碳不純物為代表之不純物的殘留。其結果，如表1所顯示，使其成為層狀時無法視認裂紋，而且作為後述的薄膜電晶體時能夠得到良好的電特性。又，進一步重複研究及分析之結果，針對已敘述之各種黏結劑(脂肪族聚碳酸酯)及以InZn溶液為代表之最後成為氧化物半導體之各種含金屬的糊劑，藉由第1溫度與第2溫度的差為10℃以上，較佳為50℃以上，更佳為100℃以上，能夠抑制氧化物半導體層中之以碳不純物為代表之不純物的殘留。
[在薄膜電晶體的製造例所得到的電特性之評價]
調查在通道採用在上述各製造例所得到之氧化物半導體的前驅物層之薄膜電晶體的特性。
(1)對應第1實施形態之薄膜電晶體的電流-電壓特性
第16圖係顯示在相當於第1實施形態之實施例(在製造例3及製造例3變形例之(b))之薄膜電晶體的通道的Vg-Id特性之圖表。又，該特性的測定及在後述的第17圖所顯示的Vg-Id特性之測定，係能夠使用如第15圖所顯示之簡易的Vg-Id特性測定系統來進行。又，在第15圖之Vg係施加相當於閘極電壓的電壓之端子。Vd及Vs係各自作為相當於汲極電極及源極電極之電極且用以檢測電流值之端子。
如第16圖所顯示，能夠確認採用本實施例(製造例3)的氧化物半導體層之薄膜電晶體的通道係顯示半導體之特性。因而，能夠確認在採用本實施例(製造例3)的氧化物半導體層之薄膜電晶體，亦具備作為電晶體之良好的電特性。又，在製造例3及製造例3變形例之(b)以外的混合比之例子，亦即針對(a)及(c)，在目前係無法確認作為薄膜電晶體之開關特性。
(2)對應第1實施形態的變形例之薄膜電晶體的電流-電壓特性
又，第17圖係顯示在相當於第1實施形態的變形例之三個實施例(在製造例4之(a)~(c))之相當於第16圖之Vg-Id特性之圖表。
如第17圖所顯示，本實施例(製造例4)之採用三 種類的氧化物半導體層之薄膜電晶體的通道，任一者均能夠確認顯示半導體之特性。因而，藉由在煅燒步驟(正式煅燒)後，進行照射紫外線之照射步驟，在至少製造例3所顯示的範圍，能夠確認不依存於聚碳酸伸丙酯(PPC)與InZn溶液之重量比而能夠得到良好的電特性。認為這是因為藉由對煅燒步驟後的氧化物半導體層照射紫外線，能夠進一步促進氧化物半導體層中之以碳不純物為代表之被認為微量的不純物產生分解或蒸發且使其殘留量進一步減低、或使該不純物消滅。
如上述，因為能夠確認本實施例的通道係具有良好的電特性，所以得知具備本實施例的各通道之薄膜電晶體係具備良好的電特性。
<第2實施形態>
1.薄膜電晶體200的製造方法
第18圖至第21圖係各自顯示薄膜電晶體200的製造方法的一過程之剖面示意圖。又，第22圖係顯示在本實施形態之薄膜電晶體200的製造方法的一過程及全體構造之剖面示意圖。又，為了將圖式簡略化，針對從各電極的引出電極的圖案化之記載係省略。又，與第10實施形態重複之說明係省略。
(1)閘極電極的形成
首先，如第18圖所顯示，閘極電極20係藉由習知的濺鍍法、微影術法、及蝕刻法形成在基板10上。又，本實施形態的閘極電極20的材料係鉑(Pt)。
(2)閘極絕緣層的形成
其次，在基板10及閘極電極20上，與第1實施形態同樣 地，藉由低能源製程形成閘極絕緣層用前驅物層之後，藉由在大氣中(含有水蒸氣)，加熱至80℃以上且小於250℃來進行預煅燒，其中該閘極絕緣層用前驅物層，係將以聚矽氮烷(polysilazane)作為溶質之閘極絕緣層用前驅物溶液設作起始材料。
在本實施形態，隨後將閘極絕緣層用前驅物層，例如在大氣中進行於400℃加熱預定時間(例如，2小時)之煅燒步驟。其結果，如在第19圖所顯示，在閘極電極20上形成矽氧化物的層之閘極絕緣層34。
(3)通道的形成
對在第1實施形態進行第2預煅燒步驟後之通道用前驅物層42，施行壓印加工。首先，在閘極絕緣層34及基板10上，與第1實施形態同樣地形成通道用前驅物層42。隨後，與第1實施形態同樣地進行第1預煅燒步驟及第2預煅燒步驟。
其次，如第20圖所顯示，在加熱至80℃以上且300C以下的狀態下，使用通道用模具M1在0.1MPa以上且20MPa以下(代表性係1MPa)的壓力下對通道用前驅物層42施行壓印加工。
隨後，在本實施形態，在大氣壓下照射電漿且將通道用前驅物層42全體進行蝕刻。具體而言，在蝕刻處理室內，在氧(O2)為50mL/分鐘、氬(Ar)為0.1L/分鐘、氦(He)為9L/分鐘被導入的狀態下，藉由在施加500W的電力之條件下所形成的電漿，來進行蝕刻通道用前驅物層42蝕刻。其結果，因為未形成有圖案的區域(除去對象區域)的通道用前驅物層42 係被除去，另一方面，形成有圖案之區域的通道用前驅物層42係殘留一定以上的厚度，所以最後的能夠圖案化。隨後，藉由在預定時間、330℃以上且550℃以下的範圍進行煅燒步驟(正式煅燒)，係如在第21圖所顯示地形成通道44。
又，在進行第2預煅燒步驟之後，從容易較高準確性地實現將經施行壓印加工後之通道用前驅物層42殘膜(不要的部分)除去之觀點，上述在大氣壓下進行電漿蝕刻係較佳的一態樣。藉由該蝕刻步驟，能夠較高準確性地實現最後通道44的薄層化(例如，10nm~30nm左右)。又，在煅燒步驟(正式煅燒)後，對如上述通道用前驅物層42全體地進行蝕刻之步驟，亦是能夠採用之一態樣。
(4)源極電極及汲極電極的形成
其次，與第1實施形態同樣地在通道44上，藉由習知的微影術法形成圖案化後的光阻膜之後，在通道44及光阻膜上，藉由習知的濺鍍法形成ITO層。隨後，將光阻膜除去時，如第22圖所顯示，在通道44上藉由ITO層形成汲極56及源極電極58。
在本實施形態，對得到高塑性變形能力之前驅物層施行壓印加工。其結果，即便施行壓印加工時之壓力為0.1MPa以上且20MPa以下之較低的壓力，各前驅物層可根據模具的表面形狀而變形，而能夠高精確度地形成所需要的壓印構造。又，藉由將其壓力設定為1MPa以上且20MPa以下之較低的壓力範圍，在施行壓印加工時不容易損傷模具，同時對於大面積化亦是有利的。
在此，將上述的壓力設為「0.1MPa以上且20MPa以下」的範圍內，係基於以下的理由。首先，該壓力為小於0.1MPa時，因為壓力太低而有無法將各前驅物層壓印之情況。又，採用聚碳酸伸丙酯作為黏結劑時，因為聚碳酸伸丙酯係比較柔軟的材料，所以即便0.1MPa左右亦能夠壓印加工。另一方面，其壓力達到20MPa時，因為能夠充分地將前驅物層壓印，所以不必施加其以上的壓力。從前述的觀點而言，在上述的第2實施形態之壓印步驟，較佳是使用0.5MPa以上且10MPa以下的範圍內之壓力來施行壓印加工。
如上述，在本實施形態，係採用對通道44施行壓印加工而形成壓印構造之「壓印步驟」。藉由採用該壓印步驟，不需要真空製程和使用微影術法之製程、或照射紫外線之製程等必需比較長時間、及/或昂貴的設備之製程。
<其他的實施形態>
在上述的第2實施形態之壓印步驟，係以預先對壓印面會接觸到之各前驅物層的表面施行脫模處理及/或對該模具的壓印面施行脫模處理，隨後，對各前驅物層施行壓印加工為佳。藉由施行此種處理，因為能夠減低各前驅物層與模具之間的摩擦力，所以能夠精確度更良好地對各前驅物層施行壓印加工。又，作為在脫模處理能夠使用之脫模劑，能夠例示界面活性劑(例如，氟系界面活性劑、矽系界面活性劑、非離子系界面活性劑等)、含氟的鑽石類似碳等。
又，在上述的各實施形態，係說明具有所謂逆堆疊式構造之薄膜電晶體，但是上述的各實施形態不限定於該構 造。例如，不僅是具有堆疊式構造之薄膜電晶體，源極電極、汲極電極、及通道被配置在相同平面上之具有所謂平面式構造之薄膜電晶體，亦能夠達成與上述的各實施形態的效果同樣的效果。而且，上述的各實施形態的通道(亦即，氧化物半導體層)形成在基板上者，亦是能夠採用之其他一態樣。
又，在被揭示作為上述的一個實施例之第13圖，其顯示第2溫度之(X)所顯示的尖峰數目為一個，但是在差示熱測定的圖表之放熱尖峰不限定為一個。在構成上述各實施形態的氧化物半導體的前驅物之溶液所含有的溶質、亦即前驅物的材料為不同時，在差示熱測定的圖表之放熱尖峰有可能形成二個以上。但是，此時因為第2溫度必須至少比第1溫度更高，多數個放熱尖峰之中，以將較低溫度側的尖峰所顯示的溫度設為第2溫度為佳。
如以上敘述，上述的各實施形態的揭示係為了說明該等實施形態而記載，而不是為了限定本發明而記載。而且，在包含各實施形態的其他組合之本發明的範圍內所存在的變形例，亦被包含在申請專利的範圍。
產業上之可利用性
依照本發明，能夠減低裂紋的生成，同時藉由提供具有優異的電特性及安定性之氧化物半導體層、及具備該氧化物半導體層之半導體元件和電子裝置，而能夠應用在廣泛的產業領域。

Claims (16)

  1. 一種氧化物半導體層的製造方法，係包含以下的步驟：前驅物層的形成步驟，其係將氧化物半導體的前驅物在基板上或其上方形成為層狀，其中該氧化物半導體的前驅物係被氧化後時成為氧化物半導體之金屬的化合物分散在含有由脂肪族聚碳酸酯所構成的黏結劑(可包含不可避免的不純物)之溶液中而成；及煅燒步驟，其係在該黏結劑90wt%以上分解之第1溫度將前述前驅物層加熱後，在比前述第1溫度更高、而且為前述金屬與氧鍵結之溫度、前述前驅物之差示熱分析法(DTA)之放熱尖峰值亦即第2溫度以上的溫度，煅燒前述前驅物層。
  2. 如申請專利範圍第1項所述之氧化物半導體層的製造方法，其中前述第2溫度係比前述第1溫度更高10℃以上。
  3. 如申請專利範圍第1項所述之氧化物半導體層的製造方法，其中前述第2溫度係比前述第1溫度更高50℃以上。
  4. 如申請專利範圍第1至3項中任一項所述之氧化物半導體層的製造方法，更包含在前述煅燒步驟之後，進一步照射紫外線之照射步驟。
  5. 如申請專利範圍第1至3項中任一項所述之氧化物半導體層的製造方法，其中前述脂肪族聚碳酸酯為環氧化物與二氧化碳聚合而成之脂肪族聚碳酸酯。
  6. 如申請專利範圍第1至3項中任一項所述之氧化物半導體層的製造方法，其中前述脂肪族聚碳酸酯為選自由聚碳酸 伸乙酯、及聚碳酸伸丙酯所組成群組之至少1種。
  7. 一種氧化物半導體的前驅物，其係被氧化後時成為氧化物半導體之金屬的化合物分散在含有由脂肪族聚碳酸酯所構成的黏結劑(可包含不可避免的不純物)之溶液中而成之氧化物半導體的前驅物，而且在比前述金屬與氧鍵結之溫度、前述前驅物在差示熱分析法(DTA)之放熱尖峰值亦即第2溫度更低的第1溫度，前述黏結劑為90wt%以上被分解之氧化物半導體的前驅物。
  8. 如申請專利範圍第7項所述之氧化物半導體的前驅物，其中前述第2溫度係比前述第1溫度更高10℃以上。
  9. 如申請專利範圍第7項所述之氧化物半導體的前驅物，其中前述第2溫度係比前述第1溫度更高50℃以上。
  10. 如申請專利範圍第7至9項所述之氧化物半導體的前驅物，其中前述脂肪族聚碳酸酯為環氧化物與二氧化碳聚合而成之脂肪族聚碳酸酯。
  11. 如申請專利範圍第7至9項所述之氧化物半導體的前驅物，其中前述脂肪族聚碳酸酯係選自由聚碳酸伸乙酯、及聚碳酸伸丙酯所組成群組之至少1種。
  12. 一種氧化物半導體層，係藉由將被氧化後時成為氧化物半導體之金屬的化合物分散在含有由脂肪族聚碳酸酯所構成的黏結劑(可包含不可避免的不純物)之溶液中而成之氧化物半導體的前驅物層，在為前述金屬與氧鍵結之溫度、前述前驅物在差示熱分析法(DTA)之放熱尖峰值亦即第2溫度以上進行煅燒而形成，而且在比前述第2溫度更低的 第1溫度，前述黏結劑90wt%以上被分解之氧化物半導體層。
  13. 如申請專利範圍第12項所述之氧化物半導體層，其中前述第2溫度係比前述第1溫度更高10℃以上。
  14. 如申請專利範圍第12項所述之氧化物半導體層，其中前述第2溫度係比前述第1溫度更高50℃以上。
  15. 一種半導體元件，其係具備如申請專利範圍第12至14項中任一項所述之氧化物半導體層。
  16. 一種電子裝置，其係具備如申請專利範圍第15項所述之半導體元件。
TW103123895A 2013-08-09 2014-07-11 氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置 TWI614902B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013-166318 2013-08-09
JP2013166318 2013-08-09
JP2013-262975 2013-12-19
JP2013262975 2013-12-19

Publications (2)

Publication Number Publication Date
TW201511291A TW201511291A (zh) 2015-03-16
TWI614902B true TWI614902B (zh) 2018-02-11

Family

ID=52461110

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106143519A TWI639240B (zh) 2013-08-09 2014-07-11 Oxide semiconductor layer, method for producing the same, precursor for oxide semiconductor, oxide semiconductor layer, semiconductor device, and electronic device
TW103123895A TWI614902B (zh) 2013-08-09 2014-07-11 氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106143519A TWI639240B (zh) 2013-08-09 2014-07-11 Oxide semiconductor layer, method for producing the same, precursor for oxide semiconductor, oxide semiconductor layer, semiconductor device, and electronic device

Country Status (9)

Country Link
US (2) US9552985B2 (zh)
EP (1) EP3032576A4 (zh)
JP (1) JP5749411B1 (zh)
KR (1) KR102147816B1 (zh)
CN (2) CN105474372B (zh)
CA (1) CA2920490C (zh)
SG (1) SG11201600622WA (zh)
TW (2) TWI639240B (zh)
WO (1) WO2015019771A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス
JP6469960B2 (ja) * 2014-03-31 2019-02-13 住友精化株式会社 ポジ型フォトレジスト
CN107004606B (zh) * 2014-12-16 2020-07-24 国立大学法人北陆先端科学技术大学院大学 氧化物的前驱体、氧化物层、半导体元件以及电子装置
KR102270299B1 (ko) * 2015-03-02 2021-06-28 고꾸리쯔 다이가꾸호우징 도쿄노우코우다이가쿠 열분해성 바인더
JP6745792B2 (ja) * 2015-03-30 2020-08-26 住友精化株式会社 バインダー樹脂組成物
US20180096853A1 (en) * 2015-04-16 2018-04-05 Japan Advanced Institute Of Science And Technology Method of producing etching mask, etching mask precursor, and oxide layer, and method of manufacturing thin film transistor
EP3350598A4 (en) * 2015-09-17 2019-03-27 Gerhard Maale SENSOR DEVICE FOR BIOSENSING AND OTHER APPLICATIONS
JP6709793B2 (ja) * 2015-09-18 2020-06-17 国立大学法人北陸先端科学技術大学院大学 複合部材及び複合部材の製造方法並びに脂肪族ポリカーボネート含有層
WO2017158930A1 (ja) * 2016-03-14 2017-09-21 国立大学法人北陸先端科学技術大学院大学 積層体、エッチングマスク、積層体の製造方法、及びエッチングマスクの製造方法、並びに薄膜トランジスタの製造方法
SG11201807957SA (en) 2016-03-18 2018-10-30 Ricoh Co Ltd Method for manufacturing a field effect transistor
JP6852296B2 (ja) * 2016-07-19 2021-03-31 株式会社リコー 電界効果型トランジスタの製造方法
KR20190094100A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유 용액 및 폴리프로필렌 카보네이트 함유층
KR20190094099A (ko) 2018-02-02 2019-08-12 스미토모 세이카 가부시키가이샤 폴리프로필렌 카보네이트 함유층 및 그 제조방법, 및 폴리프로필렌 카보네이트 함유층을 구비하는 기재
JP2019167520A (ja) 2018-03-22 2019-10-03 住友精化株式会社 ポリプロピレンカーボネート含有溶液及びポリプロピレンカーボネート含有層、並びに複合部材の製造方法
KR20190111743A (ko) 2018-03-22 2019-10-02 스미토모 세이카 가부시키가이샤 복합부재 및 그 제조방법
CN108461389B (zh) * 2018-03-29 2020-10-30 华南理工大学 一种提高半导体氧化物薄膜偏压热稳定性的方法
JP7238847B2 (ja) * 2020-04-16 2023-03-14 トヨタ自動車株式会社 半導体素子の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201028437A (en) * 2008-12-05 2010-08-01 Daicel Evonik Ltd Spherical composite particle and method for producing the same
TW201304008A (zh) * 2011-06-14 2013-01-16 富士軟片股份有限公司 非晶質氧化物薄膜的製造方法及薄膜電晶體

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI236931B (en) 2001-12-18 2005-08-01 Asahi Kasei Corp Metal oxide dispersion
JP2007134547A (ja) 2005-11-11 2007-05-31 Toppan Printing Co Ltd トランジスタおよびその製造方法
GB2433646A (en) 2005-12-14 2007-06-27 Seiko Epson Corp Printing ferroelectric devices
JP2007201056A (ja) 2006-01-25 2007-08-09 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
US20080182011A1 (en) * 2007-01-26 2008-07-31 Ng Hou T Metal and metal oxide circuit element ink formulation and method
JP5319961B2 (ja) * 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP2009290112A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 導電性無機膜とその製造方法、配線基板、半導体装置
KR20110027805A (ko) * 2008-06-27 2011-03-16 이데미쓰 고산 가부시키가이샤 ＩｎＧａＯ３（ＺｎＯ） 결정상을 포함하는 산화물 반도체용 스퍼터링 타겟 및 그의 제조 방법
WO2010061721A1 (ja) * 2008-11-27 2010-06-03 コニカミノルタホールディングス株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2010147206A (ja) * 2008-12-18 2010-07-01 Konica Minolta Holdings Inc 薄膜トランジスタ、及びその製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
US8470636B2 (en) * 2009-11-25 2013-06-25 E I Du Pont De Nemours And Company Aqueous process for producing crystalline copper chalcogenide nanoparticles, the nanoparticles so-produced, and inks and coated substrates incorporating the nanoparticles
KR102052293B1 (ko) * 2010-07-26 2019-12-04 닛산 가가쿠 가부시키가이샤 아모르퍼스 금속 산화물 반도체층 형성용 전구체 조성물, 아모르퍼스 금속 산화물 반도체층 및 그 제조 방법 그리고 반도체 디바이스
JP5540972B2 (ja) * 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
EP2660870A4 (en) * 2010-12-27 2014-03-05 Panasonic Corp FIELD EFFECT TRANSISTOR AND MANUFACTURING METHOD THEREFOR
WO2012103528A2 (en) 2011-01-28 2012-08-02 Northwestern University Low-temperature fabrication of metal oxide thin films and nanomaterial-derived metal composite thin films
IT1403767B1 (it) 2011-02-03 2013-10-31 Andreoli Bocchettone di scarico per impianti di evacuazione di acque meteoriche da coperture impermeabilizzate.
JP5496995B2 (ja) * 2011-12-22 2014-05-21 独立行政法人科学技術振興機構 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE102012209918A1 (de) * 2012-06-13 2013-12-19 Evonik Industries Ag Verfahren zur Herstellung Indiumoxid-haltiger Schichten
CN102751101B (zh) * 2012-07-11 2016-06-15 北京大学 一种铂/石墨烯纳米复合材料及其制备方法与应用
CN102867756A (zh) * 2012-09-27 2013-01-09 中国科学院苏州纳米技术与纳米仿生研究所 一种金属氧化物薄膜场效应晶体管有源层的制备方法
WO2015019771A1 (ja) * 2013-08-09 2015-02-12 国立大学法人北陸先端科学技術大学院大学 酸化物半導体層及びその製造方法、並びに酸化物半導体の前駆体、酸化物半導体層、半導体素子、及び電子デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201028437A (en) * 2008-12-05 2010-08-01 Daicel Evonik Ltd Spherical composite particle and method for producing the same
TW201304008A (zh) * 2011-06-14 2013-01-16 富士軟片股份有限公司 非晶質氧化物薄膜的製造方法及薄膜電晶體

Also Published As

Publication number Publication date
JP5749411B1 (ja) 2015-07-15
KR20160041947A (ko) 2016-04-18
TW201813109A (zh) 2018-04-01
KR102147816B1 (ko) 2020-08-25
WO2015019771A1 (ja) 2015-02-12
US9842916B2 (en) 2017-12-12
CA2920490A1 (en) 2015-02-12
US20170117393A1 (en) 2017-04-27
SG11201600622WA (en) 2016-02-26
CN105474372A (zh) 2016-04-06
CN105474372B (zh) 2018-08-03
TW201511291A (zh) 2015-03-16
EP3032576A4 (en) 2017-03-15
TWI639240B (zh) 2018-10-21
EP3032576A1 (en) 2016-06-15
CN108878267A (zh) 2018-11-23
CA2920490C (en) 2021-04-20
US9552985B2 (en) 2017-01-24
JPWO2015019771A1 (ja) 2017-03-02
US20160181098A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
TWI614902B (zh) 氧化物半導體層及其製造方法、與氧化物半導體的前驅物、氧化物半導體層、半導體元件及電子裝置
TWI671332B (zh) 半導體元件的中間物、半導體元件的製造方法及半導體元件的製造裝置
TWI787158B (zh) 積層體、蝕刻罩幕、積層體的製造方法、及蝕刻罩幕的製造方法、及薄膜電晶體的製造方法
TWI692028B (zh) 蝕刻罩、蝕刻罩前驅體、氧化物層之製造方法以及薄膜電晶體之製造方法
TWI670324B (zh) 氧化物的前驅物、氧化物層、半導體元件、及電子裝置和氧化物層的製造方法及半導體元件的製造方法
JP6441060B2 (ja) 酸化物層及びその製造方法、並びに半導体素子及びその製造方法、並びに電子デバイス

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees