TWI659606B - 半導體裝置及電子裝置 - Google Patents

半導體裝置及電子裝置 Download PDF

Info

Publication number
TWI659606B
TWI659606B TW104106826A TW104106826A TWI659606B TW I659606 B TWI659606 B TW I659606B TW 104106826 A TW104106826 A TW 104106826A TW 104106826 A TW104106826 A TW 104106826A TW I659606 B TWI659606 B TW I659606B
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
node
electrically connected
semiconductor device
Prior art date
Application number
TW104106826A
Other languages
English (en)
Other versions
TW201543805A (zh
Inventor
Takayuki Ikeda
池田之
Yoshiyuki Kurokawa
黒川義元
Munehiro Kozuma
上妻宗広
Original Assignee
Semiconductor Energy Laboratory Co., Ltd.
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co., Ltd., 日商半導體能源研究所股份有限公司 filed Critical Semiconductor Energy Laboratory Co., Ltd.
Publication of TW201543805A publication Critical patent/TW201543805A/zh
Application granted granted Critical
Publication of TWI659606B publication Critical patent/TWI659606B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Dram (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)

Abstract

本發明提供一種能夠產生適於使用環境及用途的信號(電位信號或電流信號)的半導體裝置。該半導體裝置包括第一記憶體電路、第一電路、以及第二記憶體電路。第一電路將從第一記憶體電路輸入的數位信號轉換為類比信號。第一記憶體電路包括輸入節點、輸出節點、電晶體、以及電容元件。電容元件與輸出節點電連接，電晶體能夠控制輸入節點和輸出節點之間的導通狀態，對輸入節點從第一電路輸入類比信號，並且，電晶體包括形成有通道的區域包括在內的氧化物半導體層。

Description

半導體裝置及電子裝置
本發明的一個方式係關於一種半導體裝置、其驅動方法、以及其製造方法等。
注意，本發明的一個方式不侷限於上述技術領域。本說明書、圖式、以及申請專利範圍的範圍(以下稱為本說明書等)所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。或者，本發明的一個方式係關於一種製程(process)，機器(machine)，產品(manufacture)或組合物(composition of matter)。由此，明確而言，作為本說明書等所公開的本發明的一個方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、這些裝置的驅動方法或者這些裝置的製造方法。
已知其通道由In-Ga-Zn氧化物(In-Ga-Zn-O)等氧化物半導體(OS)形成的電晶體(以下，稱為“OS電晶 體”)。氧化物半導體的能帶間隙比矽大，因此OS電晶體的關態電流(off-state current)比Si電晶體極低。作為適用OS電晶體的半導體裝置，例如已提出了半導體記憶體裝置(專利文獻1)、可程式邏輯裝置(專利文獻2)、以及無線標籤(專利文獻3)。
處理類比信號的電路諸如運算放大器電路需要用來產生對電路工作最合適的電位的電位產生電路。作為電位產生電路，例如已知能帶間隙基準型電位產生電路。
[專利文獻1]日本專利申請公開第2011-119675號公報
[專利文獻2]日本專利申請公開第2012-186797號公報
[專利文獻3]日本專利申請公開第2013-016155號公報
一般的運算放大器電路需要相當於電流源的電路，根據偏壓電位控制從電流源輸出的規定電流值。雖然藉由減小從電流源輸出的電流可以降低耗電量，但是運算放大器的工作速度變慢。因此，在運算放大器中，較佳將偏壓電位元根據目的最佳化。然而，具有如下問題，即，對每個運算放大器最合適的偏壓電位根據製程的不均勻性、使用環境而不同。
為瞭解決這種問題，例如，已提出了如下方 法：將用來控制偏壓電位的補償資料儲存在快閃記憶體中，並藉由對該補償資料進行數位-類比轉換產生偏壓電位(類比電位)。然而，因為對快閃記憶體的改寫次數有限制，所以必須要考慮各種各樣的可能性，並需要大量的補償資料，結果，需要大容量的快閃記憶體。在上述方法中，因為在運算放大器工作時一直從快閃記憶體讀出補償資料，所以具有耗電量高的問題。
本發明的一個方式的目的之一是提供一種新穎的半導體裝置、其驅動方法、或者其製造方法等。例如，本發明的一個方式的目的之一是提供一種包括OS電晶體的新穎的半導體裝置、其驅動方法、或者其製造方法等。或者，本發明的一個方式的目的之一是提供一種能夠降低耗電量的半導體裝置、能夠產生適於使用環境及用途的信號(電位信號或電流信號)的半導體裝置、或者能夠在工作的同時改變或補償其性能的半導體裝置等。
另外，從本說明書等的記載得知並在本發明的各方式中可以抽出上述以外的目的。此外，本發明的一個方式並不需要實現上述所有目的。
本發明的一個方式是一種半導體裝置，包括：第一記憶體電路；第一電路；以及第二記憶體電路，第一電路將從第一記憶體電路輸入的數位信號轉換為類比信號，第一記憶體電路包括輸入節點、輸出節點、第一電晶 體、以及第一電容元件，第一電容元件與輸出節點電連接，第一電晶體能夠控制輸入節點和輸出節點之間的導通狀態，類比信號被輸入到輸入節點，並且，第一電晶體的通道由氧化物半導體形成。
在上述方式中，可以在第二記憶體電路的記憶單元中設置其通道由氧化物半導體形成的電晶體。
在本說明書等中，半導體裝置是指利用半導體特性的裝置並是指包括半導體元件(電晶體、二極體等)的電路及包括該電路的裝置等。另外，半導體裝置是指能夠利用半導體特性而發揮作用的所有裝置。例如，積體電路、具備積體電路的晶片是半導體裝置的一個例子。另外，記憶體裝置、顯示裝置、發光裝置、照明設備以及電子裝置等有時包括半導體裝置。
本說明書等所使用的“第一”、“第二”、“第三”等序數詞是有時為了避免構成要素的混同而附上的，在此情況下不是為了在數目方面上進行限定而附上的。
電壓是指兩個點之間的電位差，而電位是指某一點的靜電場中的某單位電荷所具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與基準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書等中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
電晶體包括閘極、源極以及汲極這三個節點(端子)。閘極是用作控制電晶體的導通狀態的控制節點的節點。在用作源極或汲極的一對輸入輸出節點中，根據電晶體的通道型或者供應到各端子的電位的高低將一個節點用作源極而將另一個節點用作汲極。一般而言，在n通道型電晶體中，將被施加低電位的節點稱為源極，而將被施加高電位的節點稱為汲極。另一方面，在p通道型電晶體中，將被施加低電位的節點稱為汲極，而將被施加高電位的節點稱為源極。
在本說明書等中，為了容易理解電路結構或其工作，有時將電晶體的兩個輸入輸出節點的一個限定為源極並將另一個限定為汲極而進行說明。當然，有時根據驅動方法而會使施加到電晶體的三個端子的電位的大小關係發生變化，由此源極和汲極調換。因此，在本發明的一個方式中，電晶體的源極和汲極的區別不侷限於本說明書等的記載。
當明確地記載為“X和Y連接”時，包括如下情況：X和Y電連接；X和Y在功能上連接；以及X和Y直接連接。這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜、層等)。因此，不侷限於指定的連接關係如圖式和文章所示的連接關係，而還包括圖式和文章所示的連接關係以外的連接關係。
另外，“電連接”是指能夠供應或傳送電流、電壓或電位的電路結構。因此，“兩個構成要素連 接”不一定是指直接連接的電路結構，而在其範疇內還包括藉由佈線、電阻、二極體、電晶體等元件電連接以能夠供應或傳送電流、電壓或電位的電路結構。
此外，即使當在電路圖上獨立的構成要素彼此連接時，也有實際上一個導電膜兼具有多個構成要素的功能的情況，例如佈線的一部分用作電極的情況等。本說明書等中的“連接”的範疇內還包括這種一個導電膜兼具有多個構成要素的功能的情況。
另外，這裡對電壓、電晶體的記載等進行了說明，而在實施方式5中對除此之外的本說明書等的記載進行說明。
可以提供一種新穎的半導體裝置、其驅動方法、或者其製造方法等。例如，可以提供一種包括OS電晶體的新穎的半導體裝置、其驅動方法、或者其製造方法等。可以提供一種能夠降低耗電量的半導體裝置、能夠產生適於使用環境及用途的信號(電位信號或電流信號)的半導體裝置、或者能夠在工作的同時改變或補償其性能的半導體裝置等。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。在本發明的一個方式中，上述之外的目的、效果及新穎的特徵從本說明書中的描述及圖式看來顯而易見。
M1‧‧‧電晶體
C1‧‧‧電容元件
10‧‧‧電路
101‧‧‧記憶體裝置
102‧‧‧數位類比轉換電路(DAC)
103‧‧‧電路
150‧‧‧感測器單元
151‧‧‧感測器電路
152‧‧‧運算放大器(AMP)
153‧‧‧類比數位轉換電路(ADC)
200‧‧‧無線標籤
227‧‧‧感測器單元
在圖式中：圖1是示出電路結構的一個例子的方塊圖；圖2是示出記憶體裝置的一個結構實例的方塊圖；圖3A和圖3B是示出記憶單元的一個結構實例的電路圖；圖4是示出類比/數位轉換電路的一個例子的電路圖；圖5A是示出感測器單元的一個例子的方塊圖，圖5B是示出運算放大器的一個例子的電路圖；圖6是示出無線標籤的一個例子的方塊圖；圖7A至圖7F是示出無線標籤的使用例子的圖；圖8是示出半導體裝置的一個結構實例的剖面圖；圖9是示出半導體裝置的一個結構實例的剖面圖；圖10A是示出電子構件的製造方法的一個例子的流程圖，圖10B是示出電子構件的一個結構實例的透視示意圖；圖11是說明電子裝置的一個例子的圖；圖12A至圖12F是說明電子裝置的一個例子的圖。
以下說明本發明的實施方式。但是，本發明的一個方式不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明在不脫離其精神及其範圍的條件下，其方式及詳細內容可以被 變換為各種各樣的形式。因此，本發明的一個方式不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
在圖式中，有時使用相同的元件符號來表示相同的要素、具有相同功能的要素、相同材料的要素、或者同時形成的要素等而省略其重複說明。在即使使用相同的元件符號也需要特別區別的情況下，有時對元件符號追加“_1”、“_2”、“[n]”、“[m、n]”等區別用符號而表示。例如，在分別區別記憶單元陳列中的多個佈線WWL的情況下，使用記憶單元陳列的位址號(行號)以佈線WWL[2]表示第2行佈線WWL。
在本說明書等中，例如，有時將時脈信號CLK簡稱為信號CLK或CLK等。其它構成要素(例如，信號、電壓、電位、電路、元件、電極及佈線等)也是同樣的。
以下示出本發明的多個實施方式，可以適當地組合實施方式。另外，當在一個實施方式中示出幾個結構實例時，可以適當地組合結構實例。
實施方式1
在本實施方式中，作為半導體裝置的一個例子，對在出廠之後利用者能夠程式設計的半導體裝置進行說明。另外，對能夠在工作時改變或補償其性能的，就是說，動態可重構(dynamic reconfigurable)的半導體裝置進 行說明。
〈電路10：電位產生電路〉
圖1示出半導體裝置的一個例子。圖1所示的電路10具有產生電位的功能，並且能夠用作電位產生電路。電路10包括記憶體裝置101、數位-類比轉換電路(DAC)102、以及電路103。
〈電路103〉
電路103包括電晶體M1、電容元件C1、以及節點N1。節點N1與電路10的輸出節點OUT10電連接。電晶體M1的源極和汲極中的一個與記憶體裝置101的輸出節點電連接，另一個與節點N1電連接。節點N1的電位Vb作為電源電位、參考電位、偏壓電位等被供應到其他電路。
信號Sos1被輸入到電晶體M1的閘極。電容元件C1的一對電極(端子)的一個與節點N1電連接，另一個與電位或信號被供應的佈線(未圖示)電連接。例如，可以將該佈線的電位設定為接地電位或0V。
藉由利用電晶體M1的源極-汲極間電流(以下稱為汲極電流)進行電容元件C1的充放電。電容元件C1用作保持節點N1的電位Vb的儲存電容器。換言之，可以將電路103用作取樣保持電路。或者，可以將電路103用作儲存節點N1的電位Vb的值作為類比值的類比記憶 體電路。為了在電路103中長期保持資料，電晶體M1在關斷狀態下的汲極電流(關態電流)較佳極小。這是因為電晶體M1的關態電流越小，越能夠抑制節點N1的電位Vb的變動。
為了使電晶體的關態電流極小，作為包括通道形成區的半導體層形成其能帶間隙為2.5eV以上且其載子濃度為1×1014cm-3以下的半導體層即可。作為呈現這種特性的半導體層，例如可以舉出氧化物半導體層。因此，為了減少改寫節點N1的電位的次數，使用OS電晶體形成電晶體M1是非常有效的。OS電晶體在源極-汲極間電壓為10V且室溫(25℃左右)的狀態下，可以將每通道寬度1μm的正規化的關態電流為10×10-21A(10zA)以下。
另外，在OS電晶體中，即使在高溫環境(100℃以上)下，關態電流也維持為與室溫下的關態電流相同的程度。因此，藉由使電晶體M1為OS電晶體，即使在高溫環境下也可以將節點N1的電位Vb的變動量維持為與室溫下的變動量相同的程度。
在適用於本發明的一個方式的半導體裝置(例如，電路10)的OS電晶體中，包括通道被形成的區域的氧化物半導體層既可由單層的氧化物半導體膜形成，又可由兩個以上的多層的氧化物半導體膜形成。構成氧化物半導體層的氧化物半導體膜較佳由至少含有選自In、Ga、Sn及Zn中的一種以上的元素的氧化物半導體形成。 作為該氧化物，可以使用In-Sn-Ga-Zn氧化物、In-Ga-Zn氧化物、In-Sn-Zn氧化物、In-Al-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In氧化物、Sn氧化物、Zn氧化物等。另外，也可以使用使上述氧化物含有In、Ga、Sn、Zn以外的元素如SiO2而得到的氧化物半導體。
〈工作例子〉
記憶體裝置101儲存有設定Vb的值的組態資料(CFGD_Vb)。組態資料CFGD_Vb是n(n是自然數)位元的數位資料。在設定節點N1的電位Vb的情況下，對記憶體裝置101要求CFGD_Vb的讀出。記憶體裝置101將CFGD_Vb作為n位元的數位信號Sdg[n-1：0]輸出到DAC102。在DAC102中將Sdg[n-1：0]轉換為類比信號Sang並輸出。信號Sang是具有對應於Sdg[n-1：0]的值的大小的類比電位信號。
根據信號Sos1控制電晶體M1的閘極的電位並使電晶體M1導通。由此，DAC102的輸出節點與節點N1電連接。節點N1的電位Vb成為對應於Sang的電位的大小。然後，藉由使電晶體M1關閉，節點N1成為電浮動狀態，而電路103成為電位Vb的保持狀態。
〈記憶體裝置101〉
圖2是示出記憶體裝置101的結構的一個例子的方塊圖。如圖2所示那樣，記憶體裝置101包括記憶單元陣列121、行驅動器122、以及列驅動器123。記憶體裝置101與電路125電連接。
可以將電路125用作記憶體裝置101的電源閘控電路。電路125包括電晶體M25和節點N25。節點N25是記憶體裝置101的電源電位被輸入的電源節點，例如，記憶體裝置101的高電源電位VDD_mem被輸入。信號Spg被輸入到電晶體M25的閘極。電晶體M25的源極和汲極中的一個與節點N25電連接，而另一個與記憶體裝置101內的VDD_mem被輸入的電源節點電連接。藉由控制信號Spg的電位使電晶體M25關閉，能夠遮斷記憶體裝置101的電源供應。電晶體M25也可以是n通道型或p通道型。
記憶單元陣列121包括多個記憶單元131以及多個佈線(WWL、RWL、BL、SL)。行驅動器122驅動佈線WWL、RWL。列驅動器123驅動佈線BL、SL。另外，列驅動器123還包括讀出電路，佈線BL還由藉由讀出工作被選擇的記憶單元131驅動。
記憶體裝置101至少儲存組態資料CFGD_Vb即可，因此可以使用記憶容量小的半導體記憶體裝置。在記憶體裝置101的記憶容量小的情況下，電路10被組裝的半導體裝置的控制電路兼具有行驅動器122和列驅動器 123的功能。另外，也可以在電路10不設置記憶體裝置101而使電路10被組裝的半導體裝置的半導體記憶體裝置儲存組態資料CFGD_Vb。在此情況下，使儲存組態資料CFGD_Vb的半導體記憶體裝置較佳為具有與記憶體裝置101相同的結構。
〈記憶單元〉
作為記憶單元陣列121的記憶單元131，例如可以使用包括兩個或三個電晶體的增益單元。圖3A和圖3B示出能夠適用於記憶單元131的記憶單元的結構的一個例子。圖3A示出2T型增益單元的一個例子，圖3B示出3T型增益單元的一個例子。
如圖3A所示那樣，記憶單元31包括電晶體MW1、電晶體MR1、電容元件CS1、以及節點FN31。
節點FN31用作資料保持節點。在電晶體MW1中，閘極與佈線WWL電連接，源極和汲極中的一個與佈線BL電連接，另一個與節點FN31電連接。電晶體MW1用作寫入電晶體，並用作控制所寫入的資料被輸入的佈線BL與資料保持節點FN31之間的導通狀態的開關。在電晶體MR1中，閘極與節點FN31電連接，源極和汲極中的一個與佈線BL電連接，另一個與佈線SL電連接。電晶體MR1用作讀出電晶體，並具有放大儲存在節點FN31中的電荷並作為汲極電流輸出的功能。電容元件CS1的一對電極(端子)中的一個與佈線RWL電連接而 另一個與節點FN31電連接。電容元件CS1用作保持節點FN31的電位的儲存電容器。另外，電容元件CS1也是用來進行節點FN31和佈線RWL的電容耦合的。
當寫入資料時，電晶體MW1根據佈線WWL的電位成為導通狀態，佈線BL的電位被寫入到節點FN31。另外，調節佈線RWL及/或佈線SL的電位，以免電晶體MR1成為導通狀態。當保持資料時，使電晶體MW1成為關閉狀態並使節點FN31成為電浮動狀態。節點FN31被用作資料保持節點。當讀出資料時，電晶體MW1根據佈線WWL的電位維持關閉狀態。將佈線BL預充電為規定電位，然後使該佈線BL處於電浮動狀態。調節佈線RWL及/或佈線SL的電位，以使節點FN31的電位上升或下降。在電晶體MR1是n通道型的情況下使節點FN31的電位上升，在電晶體MR1是p通道型的情況下使節點FN31的電位下降。當汲極電流流過電晶體MR1時，佈線BL的電位上升或下降。當電晶體MR1維持關閉狀態時，佈線BL的電位不變動。列驅動器123的讀出電路檢測出佈線BL的電位。
為了在資料保持期間中儘量抑制節點FN31的電位降低，而電晶體MW1較佳與電路103的電晶體M1同樣地也是關態電流極小的電晶體。因此，與電晶體M1同樣，電晶體MW1也可以是OS電晶體。藉由作為電晶體MW1採用OS電晶體，在電源電位VDD_mem根據由電路125的電源閘控等被遮斷時，節點FN31成為電浮動 狀態，但是即使在電源電位VDD_mem的供應被遮斷的期間中，也可以抑制節點FN31的電位的變動。換言之，能夠使記憶體裝置101作為非揮發性半導體裝置工作。另外，藉由作為電晶體MR1採用OS電晶體，即使在高溫(100℃以上)環境下也可以將節點FN31的電位的變動抑制為與在室溫環境下的變動相同的程度。
3T型增益單元包括對2T型增益單元追加一個讀出電晶體的電路結構。如圖3B所示那樣，記憶單元32是對記憶單元31追加電晶體MR2的記憶體電路。注意，在3T型增益單元中，因為可以將電晶體MR1的閘極電容用作節點FN31的儲存電容器，所以有時可以不設置電容元件CS1。藉由設置電容元件CS1，能夠延長保持期間。
在電晶體MR2中，閘極與佈線RWL電連接，源極和汲極中的一個與佈線BL電連接，另一個與電晶體MR1的源極或汲極電連接。電晶體MR2用作控制電晶體MR1與佈線BL之間的導通狀態的開關。記憶單元32的工作與記憶單元31相同。當進行寫入工作時，根據佈線RWL的電位使電晶體MR2成為關閉狀態。當進行讀出工作時，根據佈線RWL的電位使電晶體MR2成為導通狀態，以使佈線BL與電晶體MR1的源極或汲極電連接。
在記憶單元31和32中，雖然將佈線BL兼用作寫入用位元線及讀出用位元線，但是也可以將佈線BL分為寫入用位元線和讀出用位元線。當將佈線BL用作寫入用位元線時，可以在記憶單元31中將讀出用位元線與 電晶體MR1電連接，在記憶單元32中將讀出用位元線與電晶體MR2電連接。
〈DAC102〉
圖4示出DAC102的電路圖。圖4示出3位輸入的DAC的一個例子。
DAC102包括電路140及電路141。節點N40至N42是數位信號Sdg[2：0]的輸入節點。節點N43至N45是電路140的輸出節點。電路140是具有邏輯運算功能的組合電路。在圖4的例子中，電路140包括三個AND閘電路40至42。AND閘電路40至42的每個輸入節點都與佈線145電連接。電路141是梯形電阻電路，並用作DA轉換部。電路141的輸出節點N46與電路103的輸入節點電連接。
在將Sdg[2：0]轉換為類比信號的情況下，對佈線145輸入邏輯值1，並從節點N43至N45輸出與節點N40至N42的邏輯值相同的邏輯值。以節點N43至N45的邏輯值表示的3位元數位值在電路141中被轉換為類比值。明確而言，電路141的輸出節點N46的類比電位Vn46對應於類比值。節點N46的類比電位Vn46作為類比信號(電位信號)Sang被輸入到電路103。
在電路103中，被輸出到節點N46的類比電位Vn46藉由電晶體M1儲存在節點N1中。明確而言，使電晶體M1在規定期間中成為導通狀態，對信號Sang進 行取樣，然後使電晶體M1成為關閉狀態。節點N1處於電浮動狀態，其電位Vb是對應於類比電位Vn46的電位。
在DAC102中，藉由將佈線145設定為對應於邏輯值0的電位，可以將節點N43-N45的電位重設到對應於邏輯值0的電位。在此情況下，類比電位Vn46成為電路10的低電源電位(例如0V)。因此，藉由控制佈線145的電位，可以停止從電路10輸出電位Vb。注意，在藉由停止記憶體裝置101的電源供應，節點N40-N42的電位成為邏輯值0的電位的情況下，可以省略電路140及佈線145。
圖3A和圖3B所示的記憶單元31和記憶單元32是包括在節點FN31保持資料的結構的增益單元，因為在原理上不劣化，所以記憶體裝置101的改寫次數在原理上沒有限制。因此，能夠在製造電路10之後適當地改寫儲存在記憶體裝置101的CFGD_Vb，並且不需要在出廠時預先將CFGD_Vb的多個組儲存於記憶體裝置101中。就是說，記憶體裝置101的容量至少是對DAC102輸出的數位資料的位元數即可。另外，因為對記憶體裝置101的改寫次數沒有限制，所以能夠在出廠後隨時改寫CFGD_Vb資料。例如，可以在使電路10工作的同時，更新CFGD_Vb資料。換言之，能夠使電路10作為能夠動態改變性能、特性或功能等的動態可重構的類比電路工作。因此，藉由將電路10組裝到半導體裝置，能夠根據使用 環境、特性劣化、以及製程的特性不均勻性而不斷地產生最合適的電位Vb。
電路103的節點N1可以在長期間中保持電路10的輸出電位Vb。因為在將節點N1的電位設定為適當的電位之後，可以遮斷對記憶體裝置101及DAC102的電源供應，所以可以降低電路10的耗電量。
電路10可以根據每個製程的不均勻性產生對使用環境或目的最合適的電位。因此，藉由將電路10用作電位產生電路，能夠提高半導體裝置的性能或可靠性，並能夠擴大可使用的溫度範圍。以下，說明組裝有電路10的半導體裝置的結構實例。
〈感測器單元〉
圖5A示出感測器單元的一個例子。感測器單元150包括電路10、感測器電路151、運算放大器(AMP)152、以及類比-數位轉換電路(ADC)153。感測器電路151具有將檢測出的資料轉換為類比信號(電流信號或電位信號)並輸出的功能。AMP152放大感測器電路151的輸出信號並輸出。從AMP152輸出的信號(類比信號)在ADC153中被轉換為數位信號。ADC153根據需要設置即可。
〈感測器電路〉
對感測器電路151沒有特別的限制。作為感測器電路 151，採用具有能夠測量或檢測如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光(例如，可見光、紅外光)、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、斜率、振動或氣味等的電路。圖5A示出將感測器電路151用作溫度感測器電路的例子。
感測器電路151包括串聯電連接的電阻元件R1和電阻元件R2。電阻元件R1和電阻元件R2連接的節點N50是感測器電路151的輸出節點。電阻元件R1和電阻元件R2是溫度特性不同的電阻元件，例如，其中一個由導體構成而另一個由半導體構成，即可。對串聯連接的電阻元件R1和電阻元件R2的兩端施加有作為測定基準的電位，相應於電阻元件R1和電阻元件R2的電阻值根據溫度變化，而節點N50的電位變化。節點N50與AMP152的非反相輸入節點(+)電連接。節點N50的電位在AMP152中放大。
〈運算放大器〉
如圖5A所示那樣，在感測器單元150中電路10用作產生AMP152的偏壓電位(VBIAS)的電路。電路10的輸出節點OUT10的電位Vb對應於VBIAS。圖5B是示出AMP152的一個例子的電路圖。
如圖5B所示那樣，在AMP152中，輸入級設置有包括電晶體M61-M65的差動放大電路161，輸出級 設置有包括電晶體M66、電晶體M67以及電容元件C66的源極接地放大電路162。電容元件C66用作防止AMP152的振盪的相位補償電容元件。
節點N61是高電源電位被輸入的電源節點，節點N62是低電源電位被輸入的電源節點。電晶體M63的閘極成為非反相輸入節點(+)，電晶體M64的閘極成為反相輸入節點(-)。電晶體M66與電晶體M67的連接部(節點N64)與AMP152的輸出節點OUT60電連接。反相輸入節點(-)與節點OUT60電連接，並受到負反饋。
電晶體M65用作差動放大電路161的電流源，電晶體M67用作源極接地放大電路162的電流源。電晶體M65和電晶體M67的閘極都連接到電路10的輸出節點OUT10，且偏壓電位VBIAS被輸入。電晶體M65和電晶體M67較佳是OS電晶體。因為OS電晶體與Si電晶體相比形成厚度厚的閘極絕緣層，所以能夠將OS電晶體的閘極漏電流與Si電晶體相比抑制到極小。由此，藉由作為電晶體M1採用OS電晶體，當電晶體M1處於關閉狀態時，能夠在極長期間中保持電路10的節點N1的電位。因此，可以降低感測器單元150的耗電量。
在感測器單元150中，在電路10的電容元件C1的容量小的情況下，儘管電晶體M1的關態電流極低，在節點N64的電位變化時，由於電晶體M67的閘極-源極間電容(閘極電容)等的耦合電容的影響而也有可能節點N1的電位變動。因此，較佳將電容元件C1的電容值變大 到不用顧及節點N1的寄生電容(例如，電晶體M67的閘極電容)的影響。
在感測器單元150中，因為使用電路10能夠適當地調節AMP152的偏壓電位VBIAS，所以能夠在工作的同時改變或補償感測器單元150的性能及特性。換言之，可以將感測器單元150稱為動態可重構的類比電路。
〈無線標籤〉
這裡，作為半導體裝置的一個例子，說明組裝有感測器單元的無線標籤。圖6是示出無線標籤的一個例子的方塊圖。注意，無線標籤被稱為RFID標籤、RFID、RF標籤、ID標籤、IC標籤、IC晶片、電子標籤、無線IC標籤等。
圖6是示出無線標籤的結構實例的方塊圖。在圖6的例子中，無線標籤200是被動型並採用UHF帶作為其通信頻帶。當然，無線標籤200可以是安裝有電池的主動型。另外，其通信頻帶可以根據無線標籤200的用途適當地確定。
如圖6所示那樣，無線標籤200包括天線250和電路部260。電路部260具有：對天線250所接收的信號進行處理的功能；根據所接收的信號產生回應資料的功能；以及將回應資料從天線250輸出作為載波的功能等。電路部260集成在一個IC晶片上，是被稱為無線晶片或RF晶片等的電子構件。如圖6所示那樣，電路部260例 如包括輸入/輸出部(IN/OUT)210、類比部220、邏輯部230以及記憶部240。
〈邏輯部〉
邏輯部230控制電路部260。邏輯部230例如包括控制電路、時脈生成電路、解碼器電路、CRC電路、亂數發生電路、輸出信號產生電路、以及暫存器等。
控制電路控制電路部260，例如控制向記憶部240的訪問、發送等。解碼器電路解碼從緩衝器電路224輸出的信號。CRC電路是根據從解碼器電路輸入的信號算出CRC(循環冗餘校驗：Cyclic Redundancy Check)碼的電路。輸出信號產生電路是生成信號MOD_OUT的電路。
〈記憶部〉
作為記憶部240，採用與記憶體裝置101相同的結構的半導體記憶體裝置。由此，因為可以使記憶部240實質上用作非揮發性記憶體裝置，所以即使在無線標籤200不能接收信號的環境下也可以在記憶部中保持資料。
〈輸入/輸出部〉
輸入/輸出部210包括整流電路211、限制器電路212、解調變電路213及調變電路214。
整流電路211是對來自天線250的輸入信號(載波ANT)進行整流來生成電位VIN的電路。將電位VIN 用作電路(220、230、240)的電動勢。限制器電路212是用來防止電位VIN變大電壓的保護電路。解調變電路213是用來解調天線250所接收的載波ANT的電路。在解調變電路213中被解調的載波ANT從輸入/輸出部210輸出。
調變電路214是用來將從邏輯部230發送的信號MOD_OUT(數位信號)疊加在載波ANT的電路。例如，在調變方式是ASK(Amplitude Shift Keying：幅移鍵控)方式的情況下，在調變電路214中對應於從邏輯部230發送的MOD_OUT調變載波ANT，從天線250發送被調變波。
〈類比部〉
類比部220包括電源電路221、檢測電路222、重設電路223、緩衝器電路224、振盪電路225、旗標保持電路226、以及感測器單元227。類比部220是類比信號處理電路，並具有生成電路(220、230、240)的工作電位的功能、生成時脈信號的功能、將所接收的信號轉換為數位信號並傳送到邏輯部230的功能等。
電源電路221是生成電路(220、230、240)的工作電位的電路。電源電路221生成一個或大小不同的多個工作電位。檢測電路222具有如下功能，即檢測出VIN是否大於規定值及小於規定值，生成對應檢測結果的數位信號的功能。從檢測電路222輸出的數位信號用作使邏輯 部230啟動的觸發信號。重設電路223監視生成在電源電路221中的電位並生成對邏輯部230進行重設的重設信號。
緩衝器電路224是用來將在解調變電路213被解調並被抽出的串列資料傳送到邏輯部230的電路。振盪電路225是從生成在電源電路221的電位信號生成基準時脈信號的電路。旗標保持電路226是用來保持旗標資料的電路。旗標是示出無線標籤200的狀態的資料。根據國際標準規格，旗標的狀態維持期間被決定。
〈感測器單元〉
感測器單元227包括與感測器單元150(圖5A)同樣的結構，並包括電路11、感測器電路151、AMP152、以及ADC153。電路11作為電位生成電路被設置，並生成AMP152的偏壓電位VBIAS。電路11包括DAC102及電路103，並包括從圖1去除記憶體裝置101的電路結構。在DAC102中處理的組態資料CFGD_Vb被儲存於記憶部240。藉由邏輯部230的控制，從記憶部240讀出CFGD_Vb，並將該CFGD_Vb輸出到感測器單元227的DAC102。
由感測器單元227檢測出的資料被發送到邏輯部230。邏輯部230根據來自感測器單元227的輸出信號生成信號MOD_OUT。信號MOD_OUT在調變電路214中被調變，並從天線250被發送。讀取器/寫入器(未圖 示)接收來自無線標籤200的信號並對該接收信號進行分析。當無線標籤200的回應速度或耗電量與其最優值不同時，讀取器/寫入器發送更新CFGD_Vb的指令。當無線標籤200接收該指令時，改寫記憶部240的CFGD_Vb。
像這樣，藉由在無線標籤200與讀取器/寫入器進行通信，能夠將無線標籤200所儲存的CFGD_Vb適當地更新為最合適的資料。因此，在讀取器/寫入器中儲存有對應於使用環境等的CFGD_Vb的最優值表。在讀取器/寫入器中，對從無線標籤200發送的信號進行處理，計算CFGD_Vb的最優值，從所儲存的表中選擇最合適的資料。因此，不需要在無線標籤200中計算CFGD_Vb的最優值且從多個資料選擇最優值。就是說，不需要為了將感測器單元227的性能最佳化而提高無線標籤200的處理速度(時脈頻率)，因此能夠抑制無線標籤200的耗電量的增加。因此，即使組裝有感測器單元227也可以抑制無線標籤200的功率開銷，並且可以防止無線標籤200的回應速度的降低或通信距離的縮短。
無線標籤200的用途廣泛。作為其用途，例如可以將無線標籤200設置在物品諸如鈔票、硬幣、有價證券類、無記名債券類、證書類(駕駛證、居民卡等，參照圖7A)、包裝用容器類(包裝紙、瓶子等，參照圖7C)、儲存介質(DVD軟體等，參照圖7B)、車輛類(自行車等，參照圖7D)、個人物品(包、眼鏡等)、食物類、植物類、動物類、人體、衣服、生活用品類、包括藥品或藥劑的醫 療品、電子裝置(液晶顯示裝置、EL顯示裝置、智慧手機、行動電話、鐘錶、手錶)等，或者可以設置在各種物品的裝運標籤(參照圖7E和圖7F)等而使用。
另外，藉由對無線標籤200安裝溫度感測器電路或濕度感測器電路，例如可以用於文化財產的溫濕度管理等。
無線標籤200以貼合在表面上或者嵌入的方式固定到物品。例如，無線標籤200嵌入在書本的紙張裡，或者嵌入在包裝的有機樹脂中以在每個物品中固定。因為無線標籤200實現了小型、薄型、輕量，所以固定於物品之後也不損壞其物品本身的設計性。另外，藉由將無線標籤200設置在鈔票、硬幣、有價證券類、無記名債券類或證書類上，可以賦予認證功能。藉由利用該認證功能可以防止對其的偽造。另外，藉由在包裝用容器類、儲存介質、個人物品、食物類、衣服、生活用品類或電子裝置等中提供無線標籤200，可以提高檢測系統、倉庫管理系統等系統的運行效率。另外，藉由在車輛類中安裝無線標籤200，可以提高安全性。
藉由將OS電晶體應用於記憶部240，無線標籤200即使在高溫環境下也可以保持資料。因此，藉由使用無線標籤200能夠構成暴露於高溫環境下的物品的個體識別管理系統。作為這種物品，可以舉出被進行高溫殺菌處理的物品(例如，手術器械、餐具、炊具、實驗器械、衣服等)。
例如，在手術器械(例如手術刀、鑷子、鉗子等鋼制零件)安裝無線標籤200。並且，利用讀取器/寫入器將安裝的器械的種類等個體識別資訊、使用履歷資訊、關於洗滌/殺菌資訊等寫入到無線標籤200。對記憶部240應用OS電晶體，即使利用高壓水蒸氣對手術器械進行殺菌處理，也不丟失無線標籤200中的資料。由此，藉由使用無線標籤200的個體識別系統，可以高效地且適當地管理手術器械並可以適當地廢棄手術器械。
實施方式2
在本實施方式中，說明半導體裝置的裝置結構。如實施方式1所述那樣，可以使用Si電晶體和OS電晶體構成半導體裝置。在這種結構實例中，藉由層疊Si電晶體和OS電晶體能夠實現半導體裝置的小型化。參照圖8及圖9說明包括這種疊層結構的半導體裝置的結構實例。
圖8示出半導體裝置的剖面結構的一部分。注意，在圖8中示出用於半導體裝置的電晶體MOS1及電晶體MSi1。在圖8中，電晶體MOS1是包括形成有通道形成區的氧化物半導體層的OS電晶體，電晶體MSi1是在單晶矽基板中具有通道形成區的Si電晶體，電晶體MOS1形成在電晶體MSi1上。例如，在電路10、感測器單元150、以及無線標籤200等中，可以使用電晶體MOS1製造電晶體M1和電晶體MR1而使用電晶體MSi1製造其他電 晶體。
以虛線A1-A2表示的區域示出電晶體MOS1及電晶體MSi1在通道長度方向上的剖面結構，以虛線A3-A4表示的區域示出電晶體MOS1及電晶體MSi1在通道寬度方向上的剖面結構。在實際上的半導體裝置中，電晶體MOS1的通道長度方向與電晶體MSi1的通道長度方向可以不一致。另外，通道長度方向是指在用作源極區及汲極區的一對雜質區之間載子以最短距離移動的方向，通道寬度方向是指垂直於通道長度方向的方向。
電晶體MSi1可以在非晶、微晶、多晶或單晶的矽或鍺等的半導體膜或半導體基板中具有通道形成區。或者，電晶體MSi1可以在氧化物半導體膜或氧化物半導體基板中具有通道形成區。當所有的電晶體在氧化物半導體膜或氧化物半導體基板中具有通道形成區時，可以不將電晶體MOS1層疊於電晶體MSi1上而將電晶體MOS1與電晶體MSi1形成於同一層中。
當使用矽薄膜形成電晶體MSi1時，作為該薄膜可以使用：利用電漿CVD法等化學氣相沉積(CVD)法或濺射法製造的非晶矽；利用雷射退火等處理使非晶矽晶化而形成的多晶矽；以及藉由對單晶矽晶圓注入氫離子等來使表層部剝離而得到的單晶矽等。
形成有電晶體MSi1的基板400例如可以使用矽基板、鍺基板、矽鍺基板等。在圖8中示出將單晶矽基板用於基板400的例子。
另外，電晶體MSi1利用元件隔離法被電隔離。作為元件隔離法，可以採用淺溝分離法(STI法：Shallow Trench Isolation)等。在圖8中示出利用淺溝分離法使電晶體MSi1電隔離時的例子。明確而言，在圖8中示出如下例子：將含有氧化矽等的絕緣物嵌入藉由蝕刻等形成於基板400的淺溝中，然後藉由對該絕緣物進行蝕刻等來去除其一部分而形成元件分離區401，以使電晶體MSi1元件隔離。
在位於淺溝以外的區域的基板400的凸部中設置有電晶體MSi1的雜質區402、雜質區403以及夾在雜質區402與雜質區403之間的通道形成區404。電晶體MSi1還包括覆蓋通道形成區404的絕緣膜405以及隔著絕緣膜405與通道形成區404重疊的閘極電極406。
在電晶體MSi1中，藉由使通道形成區404中的凸部的側部及上部隔著絕緣膜405與閘極電極406重疊，可以使包括通道形成區404的側部及上部的較廣的範圍中流過載子。因此，可以在減小電晶體MSi1在基板上所占的面積的同時增加電晶體MSi1中的載子遷移量。其結果，電晶體MSi1可以在增大通態電流的同時提高場效移動率。當將通道形成區404中的凸部的通道寬度方向上的長度(通道寬度)設定為W並將通道形成區404中的凸部的膜厚度設定為T時，當相當於膜厚度T與通道寬度W的比例的縱橫比較高時，載子流過的範圍變得更廣，因此可以增加電晶體MSi1的通態電流並提高場效移動率。
在電晶體MSi1使用塊半導體基板的情況下，縱橫比較佳為0.5以上，更佳為1以上。
在電晶體MSi1上設置有絕緣膜411。在絕緣膜411中形成有開口部。並且，上述開口部中形成有與雜質區402電連接的導電膜412、與雜質區403電連接的導電膜413以及與閘極電極406電連接的導電膜414。
導電膜412與形成於絕緣膜411上的導電膜416電連接，導電膜413與形成於絕緣膜411上的導電膜417電連接，導電膜414與形成於絕緣膜411上的導電膜418電連接。
導電膜416至導電膜418上設置有絕緣膜420。絕緣膜420上設置有具有防止氧、氫、水的擴散的阻擋效果的絕緣膜421。絕緣膜421的密度越高越緻密或者懸空鍵越少化學性質上越穩定，越具有更高的阻擋效果。作為具有防止氧、氫、水的擴散的阻擋效果的絕緣膜421，例如可以採用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。作為具有防止氫、水的擴散的阻擋效果的絕緣膜421，例如還可以採用氮化矽、氮氧化矽等。
絕緣膜421上設置有絕緣膜422，絕緣膜422上設置有電晶體MOS1。
電晶體MOS1在絕緣膜422上包括：含有氧化物半導體的半導體膜430；與半導體膜430電連接的用作源極電極或汲極電極的導電膜432及導電膜433；覆蓋半 導體膜430的閘極絕緣膜431；以及隔著閘極絕緣膜431與半導體膜430重疊的閘極電極434。另外，絕緣膜420至絕緣膜422中設置有開口部，導電膜433在上述開口部中與導電膜418連接。
電晶體MOS1還可以包括隔著絕緣膜422與半導體膜430重疊的閘極電極(背閘極電極)。在電晶體MOS1包括一對閘極電極的情況下，也可以對一個閘極電極供應用來控制導通狀態或非導通狀態的信號，而另一個閘極電極被施加來自其他元件的電位。在此情況下，既可以對一對閘極電極供應相同位準的電位，又可以只對另一個閘極電極供應接地電位等固定電位。可以藉由控制施加到另一個閘極電極的電位位準，來控制電晶體的臨界電壓。
在圖8中示出電晶體MOS1具有包括對應於一個閘極電極434的一個通道形成區的單閘極結構的例子。電晶體MOS1的結構不侷限於此，電晶體MOS1例如可以具有在一個氧化物半導體層中形成有多個通道形成區的多通道結構。
作為電晶體MOS1例示出半導體膜430包括依次層疊於絕緣膜422上的氧化物半導體膜430a至氧化物半導體膜430c的電晶體。注意，在本發明的一個方式中，電晶體MOS1所具有的半導體膜430也可以由單膜的金屬氧化物膜構成。
絕緣膜422較佳為具有藉由加熱將氧的一部 分供應到氧化物半導體膜430a至氧化物半導體膜430c的功能。或者，較佳絕緣膜422中的缺陷少，典型的是，藉由ESR(電子自旋共振法)測量所得到的起因於矽的懸空鍵的g=2.001的自旋密度較佳為1×1018spins/cm3以下。
由於絕緣膜422具有藉由加熱將上述氧的一部分供應到氧化物半導體膜430a至氧化物半導體膜430c的功能，因此絕緣膜422較佳為氧化物，例如可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭等。絕緣膜422可以利用電漿CVD法或濺射法等形成。
注意，在本說明書中，“氧氮化物”是指在其組成中氧含量多於氮含量的材料，而“氮氧化物”是指在其組成中氮含量多於氧含量的材料。
電晶體MOS1具有如下結構：在形成有通道形成區的氧化物半導體膜430b的端部中不與導電膜432及導電膜433重疊的端部，換言之，導電膜432及導電膜433所不在的區域的端部與閘極電極434重疊。當在用來形成氧化物半導體膜430b的端部的蝕刻中該端部暴露於電漿時，由蝕刻氣體產生的氯自由基、氟自由基等容易與構成氧化物半導體的金屬元素鍵合。因此，在氧化物半導體膜的端部中，與該金屬元素鍵合的氧處於容易脫離的狀態，所以容易形成氧缺陷，而容易n型化。在圖8所示的電晶體MOS1中，由於氧化物半導體膜430b的不與導電膜 432及導電膜433重疊的端部與閘極電極434重疊，因此藉由控制閘極電極434的電位可以控制施加於該端部的電場。因此，可以由供應到閘極電極434的電位控制藉由氧化物半導體膜430b的端部流動在導電膜432與導電膜433之間的電流。將這種電晶體MOS1的結構稱為Surrounded Channel(S-Channel)結構。
明確而言，若採用S-Channel結構，當將使電晶體MOS1處於關閉狀態的電位供應到閘極電極434時，可以使藉由該端部流動在導電膜432與導電膜433之間的關態電流較小。因此，在電晶體MOS1中，為了得到大通態電流而縮短通道長度，其結果是，即使氧化物半導體膜430b的端部的導電膜432與導電膜433之間的長度變短，也可以降低電晶體MOS1的關態電流。因此，在電晶體MOS1中，藉由縮短通道長度，在處於導通狀態時可以得到較大的通態電流，在處於關閉狀態時可以將關態電流抑制為小。
明確而言，若採用S-Channel結構，當將使電晶體MOS1處於導通狀態的電位供應到閘極電極434時，可以使藉由該端部流動在導電膜432與導電膜433之間的電流較大。該電流有助於電晶體MOS1的場效移動率和通態電流的增大。並且，藉由使氧化物半導體膜430b的端部與閘極電極434重疊，載子不僅在氧化物半導體膜430b的近於絕緣膜431的介面附近流動，還在氧化物半導體膜430b中的較廣的範圍內流動，所以電晶體MOS1中 的載子的移動量增加。其結果是，電晶體MOS1的通態電流增大且場效移動率增高，典型的是，場效移動率為10cm2/V．s以上，進一步為20cm2/V．s以上。注意，在此的場效移動率是電晶體的飽和區域中的電流驅動力的指標，即外觀上的場效移動率，而不是作為氧化物半導體膜的物性值的移動率的近似值。
以圖8為例說明半導體裝置的裝置結構，但是裝置結構不侷限於此。例如，也可以採用圖9所示的結構。
實施方式3
在本實施方式中，說明OS電晶體及氧化物半導體等。
〈氧化物半導體的結構〉
OS電晶體的氧化物半導體層可以使用單層或兩層以上的氧化物半導體膜形成。氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜是指CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor，即C軸配向晶體氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。構成半導體裝置的氧化物半導體膜例如可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。當氧化物半導體膜 具有多個結構時，有時可以藉由利用奈米束電子繞射來進行結構分析。
〈CAAC-OS〉
CAAC-OS是包含多個c軸配向的結晶部的氧化物半導體之一。藉由使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)來觀察CAAC-OS的明視野影像及繞射圖案的複合分析影像(也稱為高解析度TEM影像)，能確認到多個結晶部。另一方面，在高解析度TEM影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易產生起因於晶界的電子移動率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS的剖面的高解析度TEM影像可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映著形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，當從大致垂直於樣本面的方向觀察CAAC-OS的高解析度平面TEM影像時，可以確認到在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
另外，在CAAC-OS的電子繞射圖案中，觀察到表示配向性的斑點(亮點)。例如，在使用例如為1nm以 上且30nm以下的電子束獲得的CAAC-OS的頂面的電子繞射圖案(也稱為奈米束電子繞射圖案)中，觀察到斑點。由剖面的高解析度TEM影像及平面的高解析度TEM影像可知，CAAC-OS的結晶部具有配向性。
注意，CAAC-OS所包含的結晶部幾乎都是可以收容在一個邊長小於100nm的立方體內的尺寸。因此，有時CAAC-OS所包含的結晶部為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。但是，有時CAAC-OS所包含的多個結晶部聯結，從而形成一個大結晶區。例如，在平面的高解析度TEM影像中有時會觀察到2500nm2以上、5μm2以上或1000μm2以上的結晶區。
在使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行結構分析時，例如在藉由out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜的情況下，有時在繞射角度(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS的被形成面或頂面的方向。
另一方面，在藉由從大致垂直於c軸的方向使X射線入射到CAAC-OS的in-plane法分析CAAC-OS膜的情況下，有時在2θ為56°附近時出現峰值。該峰值歸於InGaZnO4結晶的(110)面。當該樣本是InGaZnO4的單晶氧化物半導體膜時，在將2θ固定為56°附近的狀態下， 在以樣本面的法線向量為軸(Φ軸)旋轉樣本的同時進行分析(Φ掃描)，出現六個來源於相等於(110)面的結晶面的峰值。另一方面，在該樣本是CAAC-OS膜的情況下，即使在將2θ固定為56°附近的狀態下進行Φ掃描也不能明確地觀察到峰值。
由上述結果可知，在CAAC-OS中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面的高解析度TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS的被形成面或頂面的法線向量。
此外，CAAC-OS中的c軸配向的結晶部的分佈也可以不均勻。例如，當CAAC-OS的結晶部由CAAC-OS的頂面附近的結晶生長而形成時，有時頂面附近的c軸配向的結晶部的比例會高於被形成面附近。另外，在添加有雜質的CAAC-OS中，添加有雜質的區域變質而有時局部性地形成c軸配向的結晶部的比例不同的區域。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS時，除了在2θ為31°附近的峰 值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS的一部分中含有不具有c軸配向性的結晶。較佳的是，在CAAC-OS膜中2θ的峰值出現於31°附近並不出現於36°附近。
CAAC-OS是雜質濃度低的氧化物半導體。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體的主要成分以外的元素。尤其是，與氧的鍵合力比構成氧化物半導體膜的金屬元素強的矽等元素因為會從氧化物半導體膜中奪取氧而打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以如果其被包含在氧化物半導體內，也會打亂氧化物半導體的原子排列，導致結晶性下降。此外，包含在氧化物半導體中的雜質有時會成為載子陷阱或載子發生源。
另外，CAAC-OS是缺陷態密度低的氧化物半導體。例如，氧化物半導體中的氧缺陷有時會成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷能階密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。在高純度本質或實質上高純度本質的氧化物半導體膜中載子發生源少，所以可以降低載子密度。因此，使用該氧化物半導體的電晶體很少具有臨界電壓為負的電特性(也稱為常導通特性)。此外，高純度本質或實質上高純度本質的氧化物半導體具有很少的載子陷阱。因此，使用該 氧化物半導體的電晶體的電特性變動小，而成為可靠性高的電晶體。注意，被氧化物半導體的載子陷阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。所以，使用雜質濃度高且缺陷態密度高的氧化物半導體的電晶體的電特性有時不穩定。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度小於8×1011/cm3、較佳小於1×1011/cm3、更佳小於1×1010/cm3、且是1×10-9/cm3以上的氧化物半導體。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，CAAC-OS可以說是具有穩定的特性的氧化物半導體。因此，在使用CAAC-OS的OS電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
〈微晶氧化物半導體〉
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部的區域及觀察不到明確的結晶部的區域。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor)膜。另外，例如在nc-OS膜的高解析度TEM影像中，有時觀察不到 明確的晶界。
在nc-OS的微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中原子排列具有週期性。另外，nc-OS在不同的結晶部之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。因此，根據分析方法，有時無法辨別nc-OS與非晶氧化物半導體。例如，在利用使用其直徑大於結晶部的X射線的XRD裝置藉由out-of-plane法對nc-OS進行結構分析時，檢測不出表示結晶面的峰值。在使用其束徑比結晶部大(例如，50nm以上)的電子射線對nc-OS進行電子繞射(選區電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時觀察到環狀的區域內的多個斑點。
nc-OS是其規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比非晶氧化物半導體低。但是，nc-OS在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈非晶氧化物半導體〉
非晶氧化物半導體是膜中的原子排列沒有規律且不具有結晶部的氧化物半導體。其一個例子為具有如石英那樣的無定形態的氧化物半導體。
在非晶氧化物半導體的高解析度TEM影像中觀察不到結晶部。在使用XRD裝置藉由out-of-plane法對非晶氧化物半導體進行結構分析時，檢測不到表示結晶面的峰值。在對非晶氧化物半導體進行電子繞射時，觀察到光暈圖案。在對非晶氧化物半導體進行奈米束電子繞射時，觀察不到斑點而觀察到光暈圖案。
〈amorphous-like氧化物半導體〉
注意，氧化物半導體有時具有示出nc-OS與非晶氧化物半導體之間的物理性質的結構。將具有這樣的結構的氧化物半導體特別稱為amorphous-like氧化物半導體(a-like OS：amorphous-like Oxide Semiconductor)。
在a-like OS的高解析度TEM圖像中有時觀察到空洞(void)。此外，在使用高解析度TEM觀察的amorphous-like OS膜的影像中，有能夠明確地觀察到結晶部的區域及不能觀察到結晶部的區域。有時TEM觀察中的微量的電子照射引起a-like OS的晶化，因此發生結晶部的成長。另一方面，在良好的nc-OS中，幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
實施方式4
在本實施方式中，說明半導體裝置的製造方法的一個例子。
作為構成半導體裝置的導電膜及半導體膜的成膜方法的典型例子，有濺射法、電漿CVD法。也可以使用其他方法，例如熱CVD法形成。作為熱CVD法，例如可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。可以以如下方法進行利用熱CVD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到室內，為了防止多種源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真 空抽氣將第一源氣體排出來代替引入惰性氣體，然後引入第二源氣體。第一源氣體附著到基板表面以形成第一單原子層，之後引入的第二源氣體與該第一單原子層起反應，由此第二單原子層層疊在第一單原子層上以形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的導電膜或半導體膜，例如，當形成InGaZnOX(X>0)膜時，使用三甲基銦、三甲基鎵及二甲基鋅。另外，三甲基銦的化學式為(CH3)3In。另外，三甲基鎵的化學式為(CH3)3Ga。另外，二甲基鋅的化學式為(CH3)2Zn。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為(C2H5)3Ga)來代替三甲基鎵，使用二乙基鋅(化學式為(C2H5)2Zn)來代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD的成膜裝置形成氧化物半導體膜如InGaZnOX(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成InO2層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入 Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如InGaO2層、InZnO2層、GaInO層、ZnInO層、GaZnO層等。注意，雖然也可以使用利用Ar等惰性氣體使其起泡而得來的H2O氣體來代替O3氣體，但較佳為使用不含有H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。還可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
實施方式5
在本實施方式中，說明將半導體裝置應用於電子構件的例子及具備該電子構件的電子裝置的例子等。
圖10A是示出應用於電子構件的半導體裝置的製造方法例子的流程圖。電子構件也被稱為半導體封裝或IC用封裝。該電子構件根據端子取出方向或端子的形狀具有多個不同規格和名稱。在本實施方式中，說明其一個例子。
藉由組裝製程(後面的製程)，並且藉由在印刷電路板上組合多個能夠裝卸的構件，完成由電晶體構成的半導體裝置。後面的製程可以藉由進行圖10A所示的各製程完成。明確而言，在由前面的製程得到的元件基板完成(步驟S1)之後，研磨基板的背面(步驟S2)。藉由在此步驟使基板薄膜化，可以減少在前面的製程中產生的基板的翹 曲等，而實現構件的小型化。
進行研磨襯底的背面並將襯底分成多個晶片的切割(dicing)製程。並且，進行如下晶片接合(die bonding)製程(步驟S3)：拾取被切割的各晶片，並將其安裝且接合於引線框架上。該晶片接合製程中的晶片與引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，該晶片接合製程中的晶片與引線框架的接合可以在插入物(interposer)上安裝晶片來進行。
接著，進行將引線框架的引線與晶片上的電極藉由金屬細線(wire)電連接的打線接合(wire bonding)(步驟S4)。作為金屬細線可以使用銀線或金線。此外，打線接合可以使用球焊(ball bonding)或楔結合(wedge bonding)。
實施由環氧樹脂等密封進行了打線接合的晶片的模塑(molding)製程(步驟S5)。藉由進行模塑製程，使電子構件的內部被樹脂填充，可以保護安裝於電子構件內部的電路部及金屬細線免受機械外力的影響，還可以降低因水分或灰塵而導致的特性劣化。
接著，對引線框架的引線進行電鍍處理。並且對引線進行切斷及成型加工(步驟S6)。藉由該電鍍處理可以防止引線生銹，而在之後將引線安裝於印刷電路板時，可以更加確實地進行銲錫。
接著，對封裝表面實施印字處理(marking)(步 驟S7)。並且藉由最後的檢驗步驟(步驟S8)完成電子構件(步驟S9)。
上面說明的電子構件可以是包括在上述實施方式中說明的半導體裝置的結構。因此，可以實現耗電量低且小型化的電子構件。
圖10B示出完成的電子構件的透視示意圖。在圖10B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的透視示意圖。如圖10B所示，電子構件700包括引線701及電路部703。電子構件700例如安裝於印刷電路板702。藉由組合多個這樣的電子構件700並使其在印刷電路板702上彼此電連接，可以安裝於電子裝置內部。完成的電路基板704設置於電子裝置等的內部。另外，因為電路10(圖1)能夠供應對類比電路的工作最合適的電位，所以能夠應用於各種類比電路。藉由在電路部703中設置電路10和類比電路(例如，感測器單元150)，能夠將電子構件700製作成具有高性能的類比信號處理用IC晶片。另外，內置有電路10、感測器單元150、控制電路(邏輯電路)的電子構件700能夠被用作進行各種處理的處理器如MCU(微控制單元)及無線標籤等。
因此，電子構件700能夠用於如下各種領域的電子裝置的電子構件(IC晶片)：數位信號處理、軟體無線電(software-defined radio devices)、航空電子(如通信設備、導航系統、自動駕駛系統(autopilot systems)、飛 行管理系統等與航空有關的電子裝置)、ASIC原型(ASIC prototyping)、醫學影像處理、語音辨識、暗號、生物資訊學(bioinformatics)、機械裝置的模擬器及射電天文學中的電波望遠鏡等。圖11示出這些電子裝置的具體例子。
顯示裝置8000相當於電視廣播接收用顯示裝置，包括外殼8001、顯示部8002、揚聲器部8003及電子構件8004等。根據本發明的一個方式的電子構件8004設置在外殼8001的內部。
作為顯示部8002，可以使用半導體顯示裝置諸如液晶顯示裝置、在每個圖元中具備有機EL元件等發光元件的發光裝置、電泳顯示裝置、DMD(數位微鏡裝置：Digital Micromirror Device)、PDP(電漿顯示面板：Plasma Display Panel)及FED(場致發射顯示器：Field Emission Display)等。另外，除了電視廣播接收用以外，用於個人電腦或廣告顯示等的所有資訊顯示的顯示裝置包括在顯示裝置中。
如圖11所示那樣，照明設備8100是安鑲型，並且包括外殼8101、光源8102及電子構件8103等。另外，作為光源8102，可以使用利用電力人工性地得到光的人工光源。明確地說，作為上述人工光源的一個例子，可以舉出白熾燈泡、螢光燈等放電燈以及LED或有機EL元件等發光元件。例如，藉由將光感測器單元組裝到電子構件8103中，能夠使照明設備8100具有根據室內的明亮度自動地調節光源8102的明亮度的功能。雖然 圖11示出在天花板8104中安鑲照明設備8100的例子，但是例如也可以在側壁8105、地板8106或窗戶8107等安鑲。另外，照明設備不侷限於安鑲型，也可以是臺式或便攜型等。
在圖11中，包括室內機8200及室外機8204的空調器是使用根據本發明的一個方式的電子構件8203的電子裝置的一個例子。明確地說，室內機8200包括外殼8201、出風口8202及電子構件8203等。雖然在圖11中例示電子構件8203設置在室內機8200中的情況，但是電子構件8203也可以設置在室外機8204中。或者，也可以在室內機8200和室外機8204的兩者中設置有電子構件8203。例如，電子構件8203組裝有紅外線感測器或溫度感測器單元作為感測器單元。
雖然圖11例示出由室內機和室外機構成的分離型空調機，但是也可以是在一個外殼中具有室內機和室外機的功能的空調機。
電冷藏冷凍箱8300包括外殼8301、冷藏室門8302、冷凍室門8303及電子構件8304等。電子構件8304設置在外殼8301內部。
注意，圖11示出適用電子構件700的家庭用電器產品的例子。該電子裝置能夠組裝微波爐、洗碗機、洗衣機、吸塵器等各種家庭用電器產品的電子構件700。另外，能夠組裝電子構件700的電子裝置不侷限於家庭用電器產品，如上所述那樣，能夠應用於工業用、航空、汽 車等各種電子裝置。
以下示出具備顯示部的電子裝置的一個例子作為半導體裝置的一個例子。作為這種電子裝置，可以舉出：電視接收機；筆記本式電腦(PC)；平板型PC；具備儲存介質的影像再現裝置(典型的是，能夠再現儲存介質如數位影音光碟(典型為DVD：Digital Versatile Disc)等並具有能夠顯示其影像的顯示器的裝置)；行動電話；智能手機；可攜式遊戲機；可攜式資訊終端(例如平板型資訊終端)；可穿戴式(例如眼鏡型、護目鏡型、鐘錶型、手鐲型等)資訊終端；電子書閱讀器；攝影機(例如攝影機、數位相機)；導航系統；音頻再生裝置(車載音響、數位聲訊播放機等)；影印機；傳真機；印表機；複合式印表機；自動存取款機(ATM)；以及自動販賣機等。圖12A至圖12F示出這種電子裝置的具體例子。
圖12A示出可攜式資訊終端的一個例子。資訊終端5100包括外殼5101、顯示部5102以及操作鍵5103等。
圖12B示出可攜式遊戲機的一個例子。可攜式遊戲機5300包括外殼5301、外殼5302、顯示部5303、顯示部5304、麥克風5305、揚聲器5306、操作鍵5307、觸控筆5308等。可攜式遊戲機5300具有兩個顯示部5303及顯示部5304，但是可攜式遊戲機所具有的顯示部的個數不侷限於此，也可以是一個或三個以上。
圖12C示出手鐲型資訊終端的一個例子。資 訊終端5700包括外殼5701及顯示部5702等。顯示部5702由具有曲面的外殼5701支撐。因為顯示部5702具備使用撓性基板的顯示面板，所以可以提供一種撓性、輕量且使用方便的資訊終端5700。
圖12D示出手錶型資訊終端的一個例子。資訊終端5200包括外殼5201、顯示部5202、腕帶5203、表扣5204、操作按鈕5205、輸入輸出端子5206等。資訊終端5200可以執行行動電話、電子郵件、文章的閱讀及編寫、音樂播放、網路通訊、電腦遊戲等各種應用程式。
顯示部5202的顯示面彎曲，能夠沿著彎曲的顯示面進行顯示。另外，顯示部5202具備觸控感測器，可以用手指或觸控筆等觸摸畫面來進行操作。例如，藉由觸摸顯示於顯示部5202的圖示5207，可以啟動應用程式。操作按鈕5205除了時刻設定之外，還可以具有電源開關、無線通訊的開關、靜音模式的設置及取消、省電模式的設置及取消等各種功能。例如，藉由利用組裝在資訊終端5200中的作業系統，也可以設定操作按鈕5205的功能。
另外，資訊終端5200可以執行被通信標準化的近距離無線通訊。例如，藉由與可無線通訊的耳麥互相通信，可以進行免提通話。另外，資訊終端5200具備輸入輸出端子5206，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子5206進行充電。另外，充電動作也可以利用無線供電進 行，而不藉由輸入輸出端子5206。
圖12E示出電子書閱讀器終端的一個例子。電子書閱讀器終端5600包括外殼5601、顯示部5602等。顯示部5602具備使用撓性基板的顯示面板。因此，可以提供一種撓性、輕量且使用方便的電子書閱讀器終端5600。
圖12F示出資訊終端的一個例子。資訊終端5900包括外殼5901、顯示部5902、麥克風5907、揚聲器部5904、相機5903、外部連接部5906以及操作用的按鈕5905等。顯示部5902具備使用撓性基板的顯示面板。資訊終端5900例如能夠用作智慧手機、行動電話、平板型資訊終端、平板型PC、電子書閱讀器終端等。
以下，關於說明書及圖式等的記載還進行說明。
在本發明的一個方式中，作為開關可以使用各種方式的開關。開關藉由處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇使電流流過的路徑而切換的功能，例如，具有如下功能，即選擇使路徑1中流過電流還是使路徑2中流過電流而切換。作為開關的一個例子，可以使用電開關或機械開關等。換言之，開關只要可以控制電流就不侷限於特定的開關。開關的示例包括電晶體(例如雙極電晶體或MOS(Metal Oxide Semiconductor：金屬氧化物半導體)電晶體等)、二極體(例如PN二極體、PIN二極體、肖特基 二極體、金屬-絕緣體-金屬(MIM；Metal Insulator Metal)二極體、金屬-絕緣體-半導體(MIS；Metal Insulator Semiconductor)二極體或者二極體接法的電晶體等)或者組合這類元件的邏輯電路等。機械開關的示例包括像數位微鏡裝置(DMD)那樣的利用MEMS(微機電系統)技術的開關。該開關具有以機械方式可動的電極，並且藉由移動該電極來控制導通和不導通而進行工作。
在本發明的一個方式中，對作為元件有意設置的電容器的裝置結構沒有特別的限制。例如，既可以使用MIM型電容器，又可以使用MOS型電容器。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下，因此也包括角度為-5°以上且5°以下的情況。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態，因此也包括85°以上且95°以下的角度的情況。
另外，在本說明書等中，六方晶系包括三方晶系和菱方晶系。
注意，例如，在電晶體的源極(或第一端子等)藉由(或沒有藉由)Z1與X電連接，電晶體的汲極(或第二端子等)藉由(或沒有藉由)Z2與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表現為如下。
例如，可以表現為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表現為“X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表現方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。注意，這種表現方法是一個例子，不侷限於上述表現方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，可以以在一個實施方式中描述的內容(也可以是其一部分的內容)對在該實施方式中描述的其他內容(也可以是其一部分的內容)和/或在一個或多個其他實施方式中描述的內容(也可以是其一部分的內容)進行應用、組合或置換等。
在實施方式中描述的內容是指在各實施方式中利用各種圖式的內容或利用說明書所記載的文章說明的內容。
注意，藉由將在一個實施方式中說明的圖式(也可以是其一部分)與該圖式的其他部分、在該實施方式中說明的其他圖式(也可以是其一部分)和/或在一個或多個其他實施方式中說明的圖式(也可以是其一部分)組合，而可以構成更多的圖式。
另外，可以構成不包括說明書中的圖式或文章所未規定的內容的發明的一個方式。另外，當有某一個值的數值範圍的記載(上限值和下限值等)時，藉由任意縮小該範圍或者去除該範圍的一部分，可以構成去除該範圍的一部分的發明的一個方式。由此，例如，可以規定為本發明的一個方式的技術範圍內不包括習知技術。
作為具體例子，假設記載有在某個電路中使用第一電晶體至第五電晶體的電路圖。在此情況下，可以將該電路不包含第六電晶體的情況規定為發明。或者，可以將該電路不包含電容元件的情況規定為發明。再者，可以將該電路不包含具有特定連接結構的第六電晶體的情況規定為發明。或者，還可以將該電路不包含具有特定連接結構的電容元件的情況規定為發明。例如，可以將不包括閘極與第三電晶體的閘極連接的第六電晶體的情況規定為發明。或者，例如，可以將不包括第一電極與第三電晶體的閘極連接的電容元件的情況規定為發明。
作為其他具體例子，假設關於某一個值例如記載有“某一個電壓較佳為3V以上且10V以下”。在該情況下，例如，可以將不包括該電壓為-2V以上且1V以 下的情況規定為發明的一個方式。或者，例如，可以將不包括該電壓為13V以上的情況規定為發明的一個方式。另外，例如，也可以將該電壓為5V以上且8V以下的情況規定為發明的一個方式。另外，例如，也可以將該電壓為9V左右規定為發明的一個方式。另外，例如，也可以將該電壓是3V以上且10V以下，但不是9V的情況規定為發明的一個方式。注意，即使記載有“某一個值較佳為某個範圍”、“某一個值最好滿足某個條件”，也不侷限於該記載。換而言之，“較佳”、“最好”等的記載並不一定規定該值。
作為其他具體例子，假設關於某一個值例如記載有“某一個電壓較佳為10V”的情況。在該情況下，例如，可以將不包括該電壓為-2V以上且1V以下的情況規定為發明的一個方式。或者，例如，可以將不包括該電壓為13V以上的情況規定為發明的一個方式。
作為其他具體例子，假設關於某一個物質的性質例如記載有“某一個膜為絕緣膜”的情況。在此情況下，例如，可以將不包括該絕緣膜是有機絕緣膜的情況規定為發明的一個方式。或者，例如，可以將不包括該絕緣膜為無機絕緣膜的情況規定為發明的一個方式。或者，例如，可以將不包括該膜為導電膜的情況規定為發明的一個方式。或者，例如，可以將不包括該膜為半導體膜的情況規定為發明的一個方式。
作為其他具體例子，假設關於某一個層疊結 構例如記載有“在A膜與B膜之間設置有某一個膜”。在此情況下，例如，可以將不包括該膜是四層以上的疊層膜的情況規定為發明的一個方式。或者，例如，可以將不包括在A膜與該膜之間設置有導電膜的情況規定為發明。
注意，在本說明書等中，有時即使不指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的所有端子的連接位置，所屬技術領域的普通技術人員也能夠構成發明的一個方式。就是說，即使未指定連接位置，也可以說是發明的一個方式是明確的。而且，當在本說明書等中記載有指定連接位置的內容時，有時可以判斷為在本說明書等中記載有未指定連接位置的發明的一個方式。尤其是可考慮在作為端子的連接位置有多個部分的情況下，該端子的連接位置不需要限於指定的部分。因此，有時藉由僅指定主動元件(電晶體、二極體等)、被動元件(電容元件、電阻元件等)等所具有的一部分的端子的連接位置，能夠構成發明的一個方式。
另外，在本說明書等中，當至少指定某個電路的連接位置時，有時所屬技術領域的普通技術人員能夠指定發明。或者，藉由至少指定某個電路的功能，有時所屬技術領域的普通技術人員能夠指定發明。就是說，可以說，只要指定功能，發明的一個方式就是明確的。並且，有時可以判斷為在本說明書等中記載有指定功能的發明的一個方式。因此，即使未指定功能，也只要指定電路的連接位置，該電路就是作為發明的一個方式公開的， 可以構成發明的一個方式。或者，當指定某個電路的功能而不指定連接位置時，該電路是作為本發明的一個方式公開的，所以可以構成發明的一個方式。
注意，在本說明書等中，在某一個實施方式所描述的圖式或文章中，可以將圖式或文字的一部分取出並構成發明的一個方式。因此，在記載有說明某一部分的圖式或文章的情況下，取出其一部分的圖式或文章的內容也是作為發明的一個方式被公開的，所以能夠構成發明的一個方式。並且，可以說該發明的一個方式是明確的。因此，例如，可以在記載有主動元件(電晶體、二極體等)、佈線、被動元件(電容元件、電阻元件等)、導電層、絕緣層、半導體層、有機材料、無機材料、零件、裝置、工作方法、製造方法等中的一個或多個的圖式或者文章中，可以取出其一部分而構成發明的一個方式。例如，可以從包括N個(N是整數)電路元件(電晶體、電容元件等)的電路圖中取出M個(M是整數，M<N)電路元件(電晶體、電容元件等)來構成發明的一個方式。作為其他例子，可以從包括N個(N是整數)層而構成的剖面圖中取出M個(M是整數，M<N)層來構成發明的一個方式。再者，作為其他例子，可以從由N個(N是整數)要素構成的流程圖中取出M個(M是整數，M<N)要素來構成發明的一個方式。再者，作為其他例子，當從“A包括B、C、D、E或F”的記載中任意抽出一部分的要素時，可以構成“A包括B和E”、“A包括E和F”、“A包括C、E和F”或者“A 包括B、C、D和E”等的發明的一個方式。
注意，在本說明書等中，在某一個實施方式所述的圖式或文章中記載有至少一個具體例子的情況下，所屬技術領域的普通技術人員可以很容易地理解一個事實就是由上述具體例子導出該具體例子的上位概念。因此，在某一個實施方式所描述的圖式或文章中，記載有至少一個具體例子的情況下，該具體例子的上位概念也是作為發明的一個方式被公開的，並且能夠構成發明的一個方式。並且，可以說該發明的一個方式是明確的。
另外，在本說明書等中，至少圖式中記載的內容(也可以是圖式中的一部分)作為發明的一個方式被公開，並可以構成發明的一個方式。因此，只要在圖式中記載某一個內容，即使不使用文章描述，就該內容作為發明的一個方式被公開，並可以構成發明的一個方式。同樣地，取出圖式中的一部分的圖式也作為發明的一個方式被公開，並可以構成發明的一個方式。並且，可以說該發明的一個方式是明確的。

Claims (19)

  1. 一種半導體裝置，包括：第一記憶體電路；電路；以及第二記憶體電路，其中，該電路將從該第二記憶體電路輸入的數位信號轉換為類比信號，其中，該第一記憶體電路包括輸入節點、輸出節點、第一電晶體、以及第一電容元件，其中，該第一電晶體的源極與汲極之一者電連接到該電路，其中，該第一電晶體的源極與汲極之另一者電連接到該第一電容元件及該輸出節點，其中，該輸出節點電連接到運算放大器，其中，該第一電晶體控制該輸入節點和該輸出節點之間的導通狀態，其中，該類比信號被輸入到該輸入節點，並且其中，該第一電晶體中的通道包括氧化物半導體。
  2. 根據申請專利範圍第1項之半導體裝置，其中，該第二記憶體電路包括記憶單元及佈線，其中，該記憶單元包括第二電晶體、第三電晶體、第二電容元件、以及節點，其中，該第二電晶體控制該佈線和該節點之間的導通狀態，其中，該第三電晶體的閘極及該第二電容元件與該節點電連接，並且其中，該第二電晶體中的通道包括氧化物半導體。
  3. 根據申請專利範圍第1項之半導體裝置，其中，該第二記憶體電路包括記憶單元及佈線，其中，該記憶單元包括第二電晶體、第三電晶體、第四電晶體及節點，其中，該第二電晶體控制該佈線和該節點之間的導通狀態，其中，該第三電晶體和該第四電晶體彼此串聯電連接，其中，該第三電晶體的閘極與該節點電連接，並且其中，該第二電晶體中的通道包括氧化物半導體。
  4. 一種半導體裝置，包括：電路；數位-類比轉換電路；以及記憶體裝置，其中，該數位-類比轉換電路將從該記憶體裝置輸入的數位信號轉換為類比信號，其中，該電路包括輸入節點、輸出節點、第一電晶體、以及第一電容元件，其中，該第一電晶體的源極與汲極之一者電連接到該數位-類比轉換電路，其中，該第一電晶體的源極與汲極之另一者電連接到該第一電容元件及該輸出節點，其中，該輸出節點電連接到運算放大器，其中，該第一電晶體控制該輸入節點和該輸出節點之間的導通狀態，其中，該類比信號被輸入到該輸入節點，並且其中，該第一電晶體中的通道包括氧化物半導體。
  5. 根據申請專利範圍第4項之半導體裝置，其中，該記憶體裝置包括記憶單元及佈線，其中，該記憶單元包括第二電晶體、第三電晶體、第二電容元件、以及節點，其中，該第二電晶體控制該佈線和該節點之間的導通狀態，其中，該第三電晶體的閘極及該第二電容元件與該節點電連接，並且其中，該第二電晶體中的通道包括氧化物半導體。
  6. 根據申請專利範圍第4項之半導體裝置，其中，該記憶體裝置包括記憶單元及佈線，其中，該記憶單元包括第二電晶體、第三電晶體、第四電晶體及節點，其中，該第二電晶體控制該佈線和該節點之間的導通狀態，其中，該第三電晶體和該第四電晶體彼此串聯電連接，其中，該第三電晶體的閘極與該節點電連接，並且其中，該第二電晶體中的通道包括氧化物半導體。
  7. 一種半導體裝置，包括：申請專利範圍第1或4項之半導體裝置；以及電連接到該運算放大器的輸入節點的感測器電路。
  8. 一種半導體裝置，包括：申請專利範圍第1或4項之半導體裝置；電連接到該運算放大器的感測器電路；以及天線。
  9. 一種半導體裝置，包括：電路，包括電晶體及電連接到該電晶體的電容元件；以及數位-類比轉換電路，其將數位信號轉換為類比信號，該數位-類比轉換電路的輸出端電連接到該電晶體的源極與汲極之一者；其中，該電晶體的源極與汲極之另一者電連接到該電容元件及該電路的輸出端，其中，該電路的該輸出端電連接到運算放大器，其中，該電路配置為保持對應至該類比信號的類比資料，並且其中，該電晶體中的通道包括氧化物半導體。
  10. 一種半導體裝置，包括：類比記憶體電路，包括電晶體及電連接到該電晶體的電容元件；以及數位-類比轉換電路，其將數位信號轉換為類比信號，該數位-類比轉換電路的輸出端電連接到該電晶體的源極與汲極之一者；其中，該電晶體的源極與汲極之另一者電連接到該電容元件及該類比記憶體電路的輸出端，其中，該類比記憶體電路的該輸出端電連接到運算放大器，其中，該類比記憶體電路配置為保持對應至該類比信號的類比資料，並且其中，該電晶體中的通道包括氧化物半導體。
  11. 一種半導體裝置，包括：申請專利範圍第10項之半導體裝置；電連接到該類比記憶體電路的運算放大器；以及電連接到該運算放大器的輸入節點的感測器電路。
  12. 一種半導體裝置，包括：申請專利範圍第10項之半導體裝置；電連接到該類比記憶體電路的運算放大器；電連接到該運算放大器的感測器電路；以及天線。
  13. 一種半導體裝置，包括：電路，包括電晶體及電容元件；以及數位-類比轉換電路，其將數位信號轉換為類比信號；其中，該電晶體的源極與汲極之一者電連接到該數位-類比轉換電路，其中，該電晶體的源極與汲極之另一者電連接到該電容元件的一對電極之一及該電路的輸出端，其中，該電路的該輸出端電連接到運算放大器，其中，該電路配置為保持對應至該類比信號的類比資料，並且其中，該電晶體中的通道包括氧化物半導體。
  14. 根據申請專利範圍第9、10及13項中任一項之半導體裝置，其中，該半導體裝置更包括記憶體裝置，其中，該記憶體裝置的輸出節點電連接到該數位-類比轉換電路，並且其中，該記憶體裝置包括記憶體單元與佈線。
  15. 根據申請專利範圍第14項之半導體裝置，其中，該記憶體單元包括第二電晶體、第三電晶體、第二電容元件及節點，其中，該第二電晶體控制該佈線和該節點之間的導通狀態，其中，該第三電晶體的閘極與該第二電容元件電連接到該節點，並且其中，該第二電晶體中的通道包括氧化物半導體。
  16. 根據申請專利範圍第14項之半導體裝置，其中，該記憶體單元包括第二電晶體、第三電晶體、第四電晶體及節點，其中，該第二電晶體控制該佈線和該節點之間的導通狀態，其中，該第三電晶體和該第四電晶體彼此串聯電連接，其中，該第三電晶體的閘極與該節點電連接，並且其中，該第二電晶體中的通道包括氧化物半導體。
  17. 一種半導體裝置，包括：申請專利範圍第9或13之半導體裝置；以及電連接到該運算放大器的輸入節點的感測器電路。
  18. 一種半導體裝置，包括：申請專利範圍第9或13之半導體裝置；電連接到該運算放大器的感測器電路；以及天線。
  19. 一種電子裝置，包括：申請專利範圍第1、4、9、10及13項中任一項之半導體裝置；以及顯示部、外殼、麥克風、揚聲器和操作鍵中的至少一個。
TW104106826A 2014-03-07 2015-03-04 半導體裝置及電子裝置 TWI659606B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-045282 2014-03-07
JP2014045282 2014-03-07

Publications (2)

Publication Number Publication Date
TW201543805A TW201543805A (zh) 2015-11-16
TWI659606B true TWI659606B (zh) 2019-05-11

Family

ID=54018015

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106826A TWI659606B (zh) 2014-03-07 2015-03-04 半導體裝置及電子裝置

Country Status (4)

Country Link
US (2) US9349454B2 (zh)
JP (3) JP6580349B2 (zh)
KR (1) KR102267237B1 (zh)
TW (1) TWI659606B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102267237B1 (ko) * 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9887212B2 (en) * 2014-03-14 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
JP2017102904A (ja) * 2015-10-23 2017-06-08 株式会社半導体エネルギー研究所 半導体装置および電子機器
US10334196B2 (en) * 2016-01-25 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6995481B2 (ja) * 2016-01-29 2022-02-04 株式会社半導体エネルギー研究所 ソースドライバ
US10305460B2 (en) 2016-02-23 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Data comparison circuit and semiconductor device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
US10223194B2 (en) * 2016-11-04 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Storage device, semiconductor device, electronic device, and server system
US10784885B2 (en) 2017-06-26 2020-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN111316423B (zh) * 2017-11-24 2025-02-14 株式会社半导体能源研究所 半导体装置及动态逻辑电路
US11222259B2 (en) 2017-12-13 2022-01-11 International Business Machines Corporation Counter based resistive processing unit for programmable and reconfigurable artificial-neural-networks
JP7314163B2 (ja) 2018-10-11 2023-07-25 株式会社半導体エネルギー研究所 測定装置
JP7273054B2 (ja) 2018-10-18 2023-05-12 株式会社半導体エネルギー研究所 半導体装置
JP7536759B2 (ja) * 2019-06-07 2024-08-20 株式会社半導体エネルギー研究所 半導体装置
JP7646558B2 (ja) 2019-10-17 2025-03-17 株式会社半導体エネルギー研究所 半導体装置
JP7386121B2 (ja) * 2020-04-09 2023-11-24 株式会社日立製作所 半導体装置
US11133063B1 (en) * 2020-06-22 2021-09-28 International Business Machines Corporation Suppressing undesired programming at half-selected devices in a crosspoint array of 3-terminal resistive memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793348A (en) * 1994-11-11 1998-08-11 Daewoo Electronics Co., Ltd. Actuated mirror array driving circuit having a DAC
US7462862B2 (en) * 2004-03-12 2008-12-09 Hewlett-Packard Development Company, L.P. Transistor using an isovalent semiconductor oxide as the active channel layer
US7732819B2 (en) * 2005-09-29 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (196)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60142610A (ja) 1983-12-28 1985-07-27 Fujitsu Ltd コンパレ−タ回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5844842A (en) 1989-02-06 1998-12-01 Hitachi, Ltd. Nonvolatile semiconductor memory device
US5254928A (en) 1991-10-01 1993-10-19 Apple Computer, Inc. Power management system for battery powered computers
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3307453B2 (ja) 1993-03-18 2002-07-24 ソニー株式会社 昇圧回路
US5510748A (en) * 1994-01-18 1996-04-23 Vivid Semiconductor, Inc. Integrated circuit having different power supplies for increased output voltage range while retaining small device geometries
JP3292417B2 (ja) 1994-02-15 2002-06-17 三菱電機株式会社 半導体装置
TW271011B (zh) 1994-04-20 1996-02-21 Nippon Steel Corp
US5497119A (en) 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
JP2718375B2 (ja) 1994-09-30 1998-02-25 日本電気株式会社 チャージポンプ回路
US5493255A (en) 1995-03-21 1996-02-20 Nokia Mobile Phones Ltd. Bias control circuit for an RF power amplifier
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0974347A (ja) 1995-06-26 1997-03-18 Mitsubishi Electric Corp Ｍｏｓ集積回路
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH09162713A (ja) 1995-12-11 1997-06-20 Mitsubishi Electric Corp 半導体集積回路
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3394133B2 (ja) 1996-06-12 2003-04-07 沖電気工業株式会社 昇圧回路
DE19627197C1 (de) 1996-07-05 1998-03-26 Siemens Ag Vorrichtung zur Spannungsvervielfachung mit geringer Abhängigkeit der Ausgangsspannung von der Versorgungsspannung
JP3385960B2 (ja) 1998-03-16 2003-03-10 日本電気株式会社 負電圧チャージポンプ回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
IT1301936B1 (it) 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3403097B2 (ja) 1998-11-24 2003-05-06 株式会社東芝 Ｄ／ａ変換回路および液晶表示装置
US6049246A (en) 1998-12-11 2000-04-11 Vivid Semiconductor, Inc. Amplifier offset cancellation using current copier
JP3713401B2 (ja) 1999-03-18 2005-11-09 株式会社東芝 チャージポンプ回路
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6888526B2 (en) 1999-10-21 2005-05-03 Seiko Epson Corporation Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
JP4579377B2 (ja) 2000-06-28 2010-11-10 ルネサスエレクトロニクス株式会社 多階調デジタル映像データを表示するための駆動回路及びその方法
US6664846B1 (en) 2000-08-30 2003-12-16 Altera Corporation Cross coupled N-channel negative pump
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US20020084808A1 (en) * 2000-12-28 2002-07-04 Intel Corporation Low charge-dump transistor switch
KR100364428B1 (ko) 2000-12-30 2002-12-11 주식회사 하이닉스반도체 고전압 레귤레이션 회로
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002319863A (ja) 2001-04-20 2002-10-31 Canon Inc Ａｄ変換器
JP3960513B2 (ja) 2001-08-01 2007-08-15 シャープ株式会社 半導体チャージポンプ回路および不揮発性半導体記憶装置
US6696869B1 (en) 2001-08-07 2004-02-24 Globespanvirata, Inc. Buffer circuit for a high-bandwidth analog to digital converter
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6720822B2 (en) 2001-10-31 2004-04-13 Stmicroelectronics S.R.L. Negative charge pump architecture with self-generated boosted phases
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3709846B2 (ja) 2002-01-18 2005-10-26 ソニー株式会社 並列型ａｄ変換器
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US20030184360A1 (en) 2002-03-29 2003-10-02 Yi-Ti Wang Charge pump for flash memory with serially connected capacitors for preventing breakdown
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100465068B1 (ko) 2002-06-29 2005-01-06 주식회사 하이닉스반도체 펌핑 회로
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6914791B1 (en) 2002-11-06 2005-07-05 Halo Lsi, Inc. High efficiency triple well charge pump circuit
JP2004233742A (ja) 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP2004233743A (ja) 2003-01-31 2004-08-19 Renesas Technology Corp 表示駆動制御装置および表示装置を備えた電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2006526306A (ja) * 2003-05-27 2006-11-16 ジョージア テック リサーチ コーポレイション フローティングゲート基準回路
US6794916B1 (en) 2003-05-30 2004-09-21 International Business Machines Corporation Double edge-triggered flip-flops
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005026805A (ja) 2003-06-30 2005-01-27 Renesas Technology Corp 半導体集積回路
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP2005339658A (ja) 2004-05-26 2005-12-08 Toshiba Corp 昇圧回路
US7187595B2 (en) * 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7116572B2 (en) * 2004-11-09 2006-10-03 Ramtron International Corporation Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006319393A (ja) 2005-05-10 2006-11-24 Renesas Technology Corp 通信用半導体集積回路および無線通信装置
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7538673B2 (en) 2005-08-26 2009-05-26 Texas Instruments Incorporated Voltage regulation circuit for RFID systems
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007096036A (ja) 2005-09-29 2007-04-12 Matsushita Electric Ind Co Ltd 昇圧回路
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5057430B2 (ja) 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US7777557B2 (en) 2007-01-17 2010-08-17 Panasonic Corporation Booster circuit
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8209504B2 (en) 2007-01-30 2012-06-26 Panasonic Corporation Nonvolatile memory device, nonvolatile memory system, and access device having a variable read and write access rate
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8068367B2 (en) * 2007-06-15 2011-11-29 Micron Technology, Inc. Reference current sources
TW200919324A (en) 2007-10-18 2009-05-01 G Time Electronic Co Ltd RFID system capable of detecting RFID tag orientation, an RFID tag thereof, and a puzzle system using the RFID system
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8294380B2 (en) 2008-03-26 2012-10-23 Semiconductor Components Industries, Llc Method of forming a flash controller for a camera and structure therefor
JP5200761B2 (ja) 2008-08-22 2013-06-05 ソニー株式会社 昇圧回路、固体撮像素子およびカメラシステム
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5251541B2 (ja) 2009-01-26 2013-07-31 富士通セミコンダクター株式会社 定電圧発生回路およびレギュレータ回路
US8004907B2 (en) 2009-06-05 2011-08-23 Freescale Semiconductor, Inc. SRAM with read and write assist
KR101577829B1 (ko) 2009-07-15 2015-12-15 엘지디스플레이 주식회사 액정표시장치
JP5467845B2 (ja) 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ
WO2011049230A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
WO2011052488A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
KR101829176B1 (ko) 2009-11-20 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101803254B1 (ko) * 2009-11-27 2017-11-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
EP2513893A4 (en) 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
KR101780748B1 (ko) 2010-02-19 2017-09-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복조회로 및 복조회로를 이용한 ｒｆｉｄ 태그
KR101817926B1 (ko) 2010-03-02 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 승압 회로 및 승압 회로를 포함하는 ｒｆｉｄ 태그
WO2011108374A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8598945B2 (en) 2010-06-21 2013-12-03 Rf Micro Devices, Inc. High voltage charge-pump with a feedback control loop
TWI555128B (zh) 2010-08-06 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的驅動方法
JP5674594B2 (ja) 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
KR20120086953A (ko) 2011-01-27 2012-08-06 에스케이하이닉스 주식회사 내부전압생성회로 및 반도체메모리장치
TWI525619B (zh) 2011-01-27 2016-03-11 半導體能源研究所股份有限公司 記憶體電路
US9799773B2 (en) 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR101899880B1 (ko) 2011-02-17 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 ｌｓｉ
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP5883699B2 (ja) * 2011-04-13 2016-03-15 株式会社半導体エネルギー研究所 プログラマブルｌｓｉ
US9935622B2 (en) 2011-04-28 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Comparator and semiconductor device including comparator
US9614094B2 (en) 2011-04-29 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer and method for driving the same
US8669781B2 (en) * 2011-05-31 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5890251B2 (ja) 2011-06-08 2016-03-22 株式会社半導体エネルギー研究所 通信方法
JP5867065B2 (ja) 2011-12-22 2016-02-24 株式会社ソシオネクスト 降圧型電源回路
JP2013168926A (ja) * 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
JP6125850B2 (ja) * 2012-02-09 2017-05-10 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8995218B2 (en) * 2012-03-07 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5975907B2 (ja) * 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP6228381B2 (ja) * 2012-04-30 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
JP6227890B2 (ja) * 2012-05-02 2017-11-08 株式会社半導体エネルギー研究所 信号処理回路および制御回路
DE102013207324A1 (de) 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US20130307496A1 (en) 2012-05-18 2013-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
CN103488267A (zh) * 2012-06-12 2014-01-01 鸿富锦精密工业(武汉)有限公司 电源控制电路
US8947158B2 (en) 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US8847662B2 (en) * 2012-09-11 2014-09-30 Mediatek Inc. Mixer and associated signal circuit
TWI637517B (zh) * 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9245650B2 (en) 2013-03-15 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9378844B2 (en) * 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
TWI643435B (zh) 2013-08-21 2018-12-01 日商半導體能源研究所股份有限公司 電荷泵電路以及具備電荷泵電路的半導體裝置
KR102267237B1 (ko) * 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
US9595955B2 (en) * 2014-08-08 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including power storage elements and switches
JP2016111677A (ja) * 2014-09-26 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、無線センサ、及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793348A (en) * 1994-11-11 1998-08-11 Daewoo Electronics Co., Ltd. Actuated mirror array driving circuit having a DAC
US7462862B2 (en) * 2004-03-12 2008-12-09 Hewlett-Packard Development Company, L.P. Transistor using an isovalent semiconductor oxide as the active channel layer
US7732819B2 (en) * 2005-09-29 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20160240239A1 (en) 2016-08-18
JP6736740B2 (ja) 2020-08-05
JP2020184643A (ja) 2020-11-12
KR102267237B1 (ko) 2021-06-18
KR20150105214A (ko) 2015-09-16
JP2015181081A (ja) 2015-10-15
TW201543805A (zh) 2015-11-16
US20150255157A1 (en) 2015-09-10
JP6580349B2 (ja) 2019-09-25
US9349454B2 (en) 2016-05-24
US10002656B2 (en) 2018-06-19
JP2019201229A (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
JP6736740B2 (ja) 半導体装置
TWI668956B (zh) 振盪電路以及包括該振盪電路的半導體裝置
JP6896827B2 (ja) 半導体装置
TWI672785B (zh) 半導體裝置及電子裝置
JP6856788B2 (ja) 半導体装置、センサ装置及び電子機器
JP6676354B2 (ja) 半導体装置
TWI649857B (zh) 半導體裝置、電子構件以及電子裝置
US9842842B2 (en) Semiconductor memory device and semiconductor device and electronic device having the same
TWI670935B (zh) 半導體裝置及電子裝置
JP6653129B2 (ja) 記憶装置
JP2015181161A (ja) 半導体装置
JP2015079947A (ja) 半導体装置およびその作製方法
JP2020030879A (ja) 半導体装置
JP2019161237A (ja) 半導体装置の作製方法
JP2016086420A (ja) 発振回路、位相同期回路、および電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees