TWI824112B - 用於將有用層移轉至支撐底材上之方法 - Google Patents

用於將有用層移轉至支撐底材上之方法 Download PDF

Info

Publication number
TWI824112B
TWI824112B TW109105911A TW109105911A TWI824112B TW I824112 B TWI824112 B TW I824112B TW 109105911 A TW109105911 A TW 109105911A TW 109105911 A TW109105911 A TW 109105911A TW I824112 B TWI824112 B TW I824112B
Authority
TW
Taiwan
Prior art keywords
weakening
carrier substrate
donor substrate
useful layer
plane
Prior art date
Application number
TW109105911A
Other languages
English (en)
Other versions
TW202036784A (zh
Inventor
迪迪爾 藍德盧
奧列格 科諾強克
那地雅 班穆罕默德
法蘭克 寇拉司
Original Assignee
法商索泰克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 法商索泰克公司 filed Critical 法商索泰克公司
Publication of TW202036784A publication Critical patent/TW202036784A/zh
Application granted granted Critical
Publication of TWI824112B publication Critical patent/TWI824112B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H10P54/50—Cutting or separating of wafers, substrates or parts of devices by scoring, breaking or cleaving
    • H10P54/52—Cutting or separating of wafers, substrates or parts of devices by scoring, breaking or cleaving by cleaving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/11—Separation of active layers from substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
  • Laminated Bodies (AREA)

Abstract

本發明涉及一種用於將表面層移轉至載體底材上之方法，其包括以下步驟： a) 提供包含一埋置弱化平面之一施體底材，該有用層由該施體底材之正面及該埋置弱化平面界定； b) 提供一載體底材； c) 沿著一鍵合界面透過該施體底材之正面將該施體底材接合至該載體底材，以形成一鍵合結構； d) 回火該鍵合結構以向其施加一弱化熱預算，並使該埋置弱化平面(2)達到一定義的弱化程度，所述回火達到一最高保持溫度(maximum hold temperature)； e) 經由對該鍵合結構施加一壓力而在該埋置弱化平面中引發一分裂波，所述分裂波沿著該埋置弱化平面以自我維持的方式傳播，從而使該有用層移轉至該載體底材。 步驟e)的引發係在該鍵合結構經歷一熱梯度時發生，該熱梯度定義出該鍵合結構的一熱區及一涼區，所述壓力係局部施加在該涼區，且該熱區經歷之溫度低於該最高保持溫度。

Description

用於將有用層移轉至支撐底材上之方法
本發明與微電子領域有關。詳言之，本發明涉及一種用於將有用層移轉至載體底材之方法。
圖1所示用於將有用層3移轉至載體底材4之方法為習知技術；該方法在文件WO2005043615及WO2005043616中已有說明且被稱為「Smart Cut™」，其包含以下步驟： •   將輕質物種植入施體底材1以形成埋置弱化平面2，從而在該平面和施體底材的表面之間形成有用層3； •   接著將施體底材1接合至載體底材4以形成鍵合結構5； •   對鍵合結構5施加熱處理，以弱化埋置弱化平面； •   最後，在埋置弱化層2處施加能量脈衝(energy pulse)以引發分裂波(splitting wave)，分裂波在施體底材1中沿著所述埋置弱化層2自持傳播(self-sustained propagation)。
在此方法中，在埋置弱化層2處植入之物種會引發微空腔形成。所述弱化熱處理具有促進微空腔之生長及加壓(pressurization)的效果。藉由在熱處理後施加額外的外力(能量脈衝)，可在埋置弱化層2中引發分裂波，該分裂波以自持方式傳播，從而使有用層3透過在埋置弱化層2處分離而被移轉。該方法可降低表面在移轉後的粗糙度。
該方法可用於製作絕緣體上矽(SOI)底材。在此情況下，施體底材1和載體底材4各由一矽晶圓形成，其標準直徑通常為200 mm、300 mm或450 mm 以供後續世代使用。施體底材1和載體底材4其中一者或兩者可經過表面氧化處理(surface-oxidized)。
SOI底材必須符合非常嚴格的規格。在有用層3的平均厚度及厚度均勻性方面尤其如此。為了使待形成於有用層3當中和上面的半導體元件能正確操作，符合所述規格是必須的。
在某些情況下，這些半導體元件的結構要求SOI底材具備平均厚度非常低的有用層3，例如小於50 nm，並表現出非常高的有用層3厚度均勻性。所預期的厚度均勻性最多可為約5％，其對應於在有用層3的整個表面上通常在±0.3 nm到±1 nm之間的變化。即使在有用層3移轉到載體底材4之後進行額外精整步驟，例如蝕刻或表面平滑熱處理，重要的是移轉後的形態表面特性(morphological surface properties)，尤其是厚度均勻性及表面粗糙度，要盡可能有利，以確保能符合最終規格。
本案申請人已觀察到，在環境溫度下進行熱處理之後，透過向埋置弱化平面2施加能量脈衝而引發分裂波時，一些有用層3在移轉後可能因為局部厚度變化而包含大理石花紋狀的不規則圖案，其幅度約為一個奈米或半個奈米。此大理石花紋可分佈在整個有用層3，或僅分佈在有用層3的一部分。這導致有用層3不均勻。
使用常規精整技術(蝕刻、犧牲氧化、平滑熱處理等)難以去除此類型的有用層3厚度不均勻，因為這些技術無法有效消除這種程度的不規則圖案。
本發明涉及一種用於將有用層移轉至載體底材上之方法，目的在改善被移轉有用層的厚度均勻性。
本發明係涉及一種用於將表面層移轉至載體底材上之方法，其包括以下步驟： a) 提供包含一埋置弱化平面之一施體底材，該有用層由該施體底材之正面及該埋置弱化平面界定； b) 提供一載體底材； c) 沿著一鍵合界面透過該施體底材之正面將該施體底材接合至該載體底材，以形成一鍵合結構； d) 回火該鍵合結構以向其施加一弱化熱預算，並使該埋置弱化平面達到一定義的弱化程度，所述回火達到一最高保持溫度(maximum hold temperature)； e) 經由對該鍵合結構施加一壓力而在該埋置弱化平面中引發一分裂波，所述分裂波沿著該埋置弱化平面以自我維持的方式傳播，從而使該有用層移轉至該載體底材。
該方法的特點在於步驟e)的引發係在該鍵合結構經歷一熱梯度時發生，該熱梯度定義出該鍵合結構的一熱區及一涼區，所述壓力係局部施加在該涼區，且該熱區經歷之溫度低於該最高保持溫度。
根據本發明之其他有利的和非限制性的特徵，其可以單獨實施，或以任何技術上可行的組合來實施： •   該熱梯度被選定在20°C及100°C之間，優選為60°C及90°C之間，更優選為約80°C； •   該最高保持溫度在300°C及600°C之間； •   回火步驟d)係在一熱處理設備中發生，且步驟e)的引發係在該鍵合結構離開該熱處理設備時發生； •   該熱處理設備為一水平或垂直組構的爐，其適合批量處理複數個鍵合結構； •   步驟e)的引發係在該鍵合結構的熱區達到150°C及250°C之間的溫度時發生； •   該弱化熱預算介於一分裂熱預算的40%及95%之間，該分裂熱預算在所述回火期間造成所述分裂波在該埋置弱化平面中自主引發； •   該壓力係經由在該鍵合結構的鍵合界面處插入一楔形物施加在該鍵合結構的外圍，介於該鍵合結構的施體底材及載體底材各自的斜切邊之間； •   該施體底材及該載體底材由單晶矽製成，且其中該埋置弱化平面係經由將輕質物種以離子植入該施體底材而形成，所述輕質物種係從氫、氦或氫和氦的混合物中選定。
在以下說明中，圖式中相同的數字可代表同類型元件。為了可讀性，圖式為不按比例繪製之概要示意。更詳細而言，相對於x軸和y軸代表的橫向尺寸，z軸代表的層厚度並未按照比例繪製；此外，各層之間的相對厚度在圖式中不一定符合比例。應注意的是，圖1的坐標系(x,y,z)適用於圖2。
本發明涉及一種用於將有用層3移轉至載體底材4上之方法。有用層3之命名係因其旨在用於製作微電子或微系統元件。有用層及載體底材的性質，可取決於目標元件類型及目標應用而有所變化。由於矽是目前最常使用的半導體材料，因此有用層和載體底材可由單晶矽製成，但當然不限於該材料。
根據本發明之移轉方法首先包含提供施體底材1的步驟a)，有用層3將取自施體底材1。施體底材1包含埋置弱化平面2(圖2a))。埋置弱化平面2可有利地透過在預定深度處將輕質物種以離子植入施體底材1中形成。輕質物種優選者為選自氫、氦，或氫和氦的混合物，因所述物種可促進微孔洞在預定的植入深度處附近形成，進而形成埋置弱化平面2。
有用層3由施體底材1的正面1a及埋置弱化平面2所界定。
施體底材1可由選自矽、鍺、碳化矽、IV-IV族、III-V族或II-VI族半導體化合物及壓電材料(例如LiNbO3、LiTaO3等)中的至少一材料形成。施體底材1可更包含設置在其正面1a及／或背面1b的一或多個額外表面層，其可具有任何性質，例如介電性質。
該移轉方法亦包含提供載體底材4之步驟b)(圖2b))。
載體底材可由例如選自矽、碳化矽、玻璃、藍寶石、氮化鋁中的至少一材料形成，或由可以底材形式提供的任何材料形成。載體底材亦可包含一或多個任何性質之表面層，例如介電性質。
如前所述，根據本發明之移轉方法的一個有利應用為製作SOI底材。在此情況下，施體底材1和載體底材4由單晶矽製成，且此二底材之正面可擇一或同時包含矽氧化物6之表面層。
該移轉方法接著包含沿著鍵合界面7透過施體底材之正面1a將施體底材1接合至載體底材4，以形成鍵合結構5之步驟c)(圖2c))。
此接合操作可透過任何習知方法進行，詳言之可透過分子黏附進行直接鍵結、透過熱壓或透過靜電鍵合等等。該些眾所周知的習知技術不在此詳述。然而，應記住的是，在接合之前，施體底材1和載體底材4將接受表面活化及／或清潔程序，以在缺陷和鍵合能量方面確保鍵合界面7的品質。
根據本發明之移轉方法，接著進行回火鍵合結構5，以向其施加弱化熱預算，並使埋置弱化平面達到定義的弱化程度之步驟d)(圖2d))。回火期間所施加的時間／溫度組合，決定鍵合結構5所承受的熱預算。
對該埋置弱化平面2進行回火操作的溫度範圍，主要取決於鍵合結構5的類型(均質結構或異質結構)及施體底材1的性質。
舉例而言，在施體底材1和載體底材4為矽製的情況下，步驟d的回火可達到的最高保持溫度(maximum hold temperature)通常在200°C及600°C之間，有利者在300°C及500°C之間，更有利者在350°C及450°C之間。一般而言，對於施體底材1及／或載體底材4所使用的材料(除矽以外)，最高保持溫度通常可在200°C及800°C之間。
該回火可包含溫度調升(通常在200°C及最高保持溫度之間)及保持在最高溫度。一般而言，該回火的持續時間在數十分鐘和數小時之間，取決於回火的最高保持溫度。
埋置弱化平面2之弱化程度係由存在於埋置弱化平面2中的微空腔(microcavities)所佔面積定義。在施體底材1為矽製的情況下，微空腔所佔面積可由紅外顯微鏡描述。
弱化程度可從低度(>1%，低於測量儀器的檢測門檻)到高於80%，取決於回火期間施加到鍵合結構5的熱預算。
弱化熱預算總是保持在低於分裂熱預算，後者會在回火期間於埋置弱化平面2中自發引起分裂波。弱化熱預算較佳者為在分裂熱預算的40%及95%之間。
應注意的是，進行步驟d)之回火之熱處理設備20優選者為水平或垂直組構的爐，其適合批量處理複數個鍵合結構5。
在根據本發明之移轉方法中，接著進行沿埋置弱化平面2引發分裂波的步驟e)，其方式為對鍵合結構5施加壓力(圖2e))。在引發後，分裂波以自持方式傳播，從而使鍵合結構5在埋置弱化平面2處分離。自持傳播(self-sustained propagation)意指分裂波一旦引發，無需施加外部壓力，便會自行在埋置弱化平面2的整個範圍中傳播，從而使有用層3從施體底材1完全分離並移轉到載體底材4上。如此可獲得移轉後組件5a及施體底材1的剩餘部分5b(圖2f))。
該壓力有利者為局部且施加在該鍵合結構5的外圍。其可透過機械地或任何方式引起，例如透過雷射進行局部加熱或透過超音波進行能量移轉。
局部機械負荷優選者可經由在鍵合結構5的鍵合界面7處插入楔形物而施加，介於鍵合結構5的施體底材1及載體底材4各自的斜切邊之間。這將在埋置弱化平面2中產生拉伸應力。
應記得的是，使用前文所述的習知移轉方法，其包括在環境溫度下以機械方式引發分裂波，本案申請人已觀察到大理石花紋狀的不規則圖案，其對於移轉後有用層3的厚度均勻性具有負面影響。本案申請人已辨識出該些不規則圖案與分裂波的傳播不穩定有關，此係由於［鍵合結構5／埋置弱化層2］系統中儲存的能量不足。
為了克服該些問題並改善移轉後有用層3的厚度均勻性，本發明的移轉方法提出在步驟e)中，當鍵合結構5經歷一熱梯度(其界定出鍵合結構5的熱區和涼區)時，透過向埋置弱化平面2施加外部壓力而使分裂波引發。根據本發明，外部壓力係局部施加到鍵合結構5之涼區中。熱區經受的最高溫度總是低於回火的最高保持溫度。
步驟e)中的引發可有利地被選定成在鍵合結構5經受一熱梯度時發生，該熱梯度大於20°C且小於100°C，詳言之在60°C及90°C之間，優選為約80°C。
此特定組構可限制有用層3的厚度變化，該變化可透過規則或不規則圖案的形式出現，其幅度約為一個奈米或半個奈米。
詳細而言，本案申請人已辨識出由分裂波的傳播引起的厚度不均勻性可能有兩種相異起源：第一，在傳播開始時釋放的多餘能量(造成間距約1 cm之規則圖案)；第二，傳播結束時釋放的能量不足，從而在分離時產生不安定性(導致不規則圖案出現)。分裂所釋放的能量與分裂在其中傳播的材料的溫度成正比。因此，若在鍵合結構5的熱區中引發分裂，首先將釋放大量能量(其在規則圖案方面是不利的)，接著在傳播結束時釋放較少能量(其在不規則圖案方面是不利的)。藉由在鍵合結構5的涼區中引發分裂，首先將釋放較少能量(其在規則圖案方面是有利的)，接著在傳播結束時釋放較多能量(其在不規則圖案方面是有利的)。
舉例而言，圖3a及圖3b分別繪示在回火期間自主發生分裂，以及在弱化回火後於環境溫度下引發機械分裂後的有用層3的霧度圖。應注意的是，前述機械分裂操作係透過對鍵合結構5施加局部機械負荷並在埋置弱化層2中產生應力來引發。在各例中可觀察到規則的或不規則的圖案，其將對移轉後有用層3的厚度均勻性造成負面影響(幅度在0.5 nm及1.5 nm之間)。經由使用KLA-Tencor的SurfscanTM 檢測工具進行霧度測量可使該些圖案變得明顯，所述霧度對應於被有用層3表面散射的光的強度。在圖3a(自發分裂)中，波長約2 cm的規則且週期性圖案在霧度訊號(haze signal)中產生4%的局部不均勻性。在圖3b(在環境溫度下進行機械分裂)中，不規則圖案在霧度訊號中產生高於12%的局部不均勻性。
圖4繪示使用本發明之移轉方法移轉後的有用層3表面的霧度圖：在此示例中，當鍵合結構5在經受約80°C的熱梯度時而引發分裂之後，透過對鍵合結構5的涼區施加局部機械負荷可在埋置弱化平面2中產生應力。不論規則、不規則還是大理石花紋狀的圖案都沒有出現，且霧度訊號中的局部不均勻性不超過2%。因此有用層3的厚度均勻性獲得大大改善。
一般而言，當鍵合結構5上存在大於20°C且小於100°C的熱梯度時，在鍵合結構5的涼區中引發的分裂波，將使有用層3的厚度在移轉後具有高度均勻性。
根據本發明之一有利實施例，分裂波在鍵合結構5離開步驟d)中的回火用熱處理設備20時引發：當鍵合結構5離開所述設備時通常存在一熱梯度(圖5及圖6)。此梯度通常取決於爐20的幾何形狀及用於乘載鍵合結構5系統的存在，其會影響散熱。舉例而言，在水平組構的爐20中，鍵合結構5被垂直放置在由裝料鏟(charge shovel)21承載的匣22中，已觀察到鍵合結構5的下部區B(涼區) (即最靠近由匣子22及裝料鏟21形成的支撐系統的區)，比鍵合結構5的上部區H涼爽。依照本發明，接著將局部機械負荷施加在鍵合結構5的下部區B(涼區)。
步驟e)的引發，優選在鍵合結構5的熱區達到150°C及250°C之間，優選者為約200°C的溫度時，於熱處理設備20的出口處發生。當分裂波在前述溫度範圍內引發時，系統(鍵合結構5+埋置弱化平面2)中儲存的能量，尤其是因微空腔中存在加壓氣態物種(pressurized gaseous species)而儲存於埋置弱化平面2中的能量，適合有效的自持傳播，從而進一步改善移轉後有用層3的表面狀態。
示例性應用 ： 本發明之移轉方法可用於製作SOI底材，其有用層3非常薄，詳言之在數奈米及50 nm之間。
在所用示例中，施體底材1及載體底材4由單晶矽製成，且兩者皆為直徑300 mm之晶圓。施體底材覆蓋有厚度50 nm之一層矽氧化物6。埋置弱化平面2係在以下條件中透過共同植入氫和氦離子而在施體底材1中形成： •   氫：植入能量為38 keV，植入劑量為 1E16 H/cm2； •   氦：植入能量為25 keV，植入劑量為 1E16 He/cm2。
埋置弱化層2位於距離施體底材1表面la約290 nm深之處。其與氧化物層6界定出厚度約240 nm之有用層3。
施體底材1係透過分子黏附之直接鍵結而接合至載體底材4，從而形成鍵合結構5。在接合之前，施體底材1和載體底材4將接受習知的表面活化及／或清潔程序，以在缺陷和鍵合能量方面確保鍵合界面7的品質。
如前所述，水平組構的爐20被用於對複數個鍵合結構5進行批量回火。這類熱處理設備20包含裝料鏟(charge shovel)21，其帶有匣子(cassette)22，鍵合結構5係置於其中(圖7)。裝料鏟21在進入位置及退出位置之間移動，在進入位置時鍵合結構5在爐20內部，在退出位置時鍵合結構5在爐20外部。
可在每一匣22上定置楔形物10系統，使其位在鍵合結構5下方。裝料鏟21移動至進入位置以進行回火。回火包括將溫度從200°C升高至380°C、在380°C保持2分鐘，以及將溫度下降到225°C。
回火完成時，裝料鏟21移動至退出位置。
如圖6所示，一旦每一鍵合結構5離開爐20，其經歷的溫度就會降低而熱梯度就會出現。鍵合結構5的涼區位於底部區B中，即接近匣子21及裝料鏟22。每一鍵合結構5將繼續移動至出口區23，鍵合結構5在出口區經歷優選在60°C及90°C之間的熱梯度，詳言之約80°C +/-10°C，或甚至80°C +/-5°C。在此出口區23中，位於鍵合結構5上方的壓緊裝置11將依次對每一鍵合結構5施加壓緊力，使位於其下(涼區中)的楔形物10在鍵合界面7處插入鍵合結構5所接合之底材的斜切邊之間(圖7)。楔形物10的插入在埋置弱化平面2的位置產生局部拉伸應力，從而允許分裂波在每一鍵合結構5通過壓緊裝置11下方時於涼區中依次引發。
當然，除了楔形物10系統和壓緊裝置11所形成的組件，其他工具亦可根據本發明用於在鍵合結構5中引發分裂波。
因此，當每一鍵合結構經受約80°C的熱梯度(圖6示例中約70°C)時，分裂波會在每一鍵合結構的涼區(底部區B)中引發。
在圖6的示例中，分裂波被引發的出口區23對應於每一鍵合結構5在其涼區(底部區B)承受約130°C溫度的區域，其中心區C經受約180°C的中間溫度、其頂部區H經受約200°C的溫度。
當分裂波自持傳播後，吾人可在移轉後獲得SOI底材(移轉後組件5a)及施體底材的剩餘部分5b。移轉後的有用層3可獲得非常高度的厚度均勻性(相似於圖4之結果)。
施加至移轉後組件5a的精整步驟包含化學清潔操作及至少一高溫平滑熱處理。這些步驟完成後，SOI底材將包含有用層3，其厚度為50 nm，且最終厚度不均勻性約0.45 nm。應注意的是，相較之下，有用層3在分裂後包含規則或不規則圖案的SOI底材可能表現出大於或等於0.7 nm之最終厚度不均勻性。
當然，本發明不限於所述之實施方式，且對於實施例所為之各種變化，均落入以下申請專利範圍所界定之範疇。
1:施體底材 1a:正面 1b:背面 2:埋置弱化平面 3:有用層 4:載體底材 5:鍵合結構 5a:移轉後組件 5b:剩餘部分 6:矽氧化物 7:鍵合界面 10:楔形物 11:壓緊裝置 20:熱處理設備 21:裝料鏟 22:匣子 23:出口區 B:下部區 C:中央區 H:上部區
下文關於本發明之實施方式一節，將更清楚說明本發明其他特徵和優點，實施方式係參照所附圖式提供，其中： 圖1繪示根據習知技術移轉薄層之方法； 圖2繪示根據本發明之移轉方法； 圖3a及3b繪示移轉後包含厚度不均勻之有用層表面的霧度圖(haze map)； 圖4繪示使用根據本發明之移轉方法移轉後之有用層表面的霧度圖； 圖5繪示根據本發明之移轉方法之一步驟； 圖6繪示在根據本發明之移轉方法的步驟中，鍵合結構所觀測到的溫度及熱梯度變化之圖表； 圖7繪示根據本發明之移轉方法之一步驟。

Claims (9)

  1. 一種用於將一有用層(3)移轉至一載體底材(4)的方法，該方法包括以下步驟：a)提供包含一埋置弱化平面(2)之一施體底材(1)，該有用層(3)由該施體底材之正面(1a)及該埋置弱化平面(2)界定；b)提供一載體底材(4)；c)沿著一鍵合界面(7)透過該施體底材之正面(1a)將該施體底材(1)接合至該載體底材(4)以形成一鍵合結構(5)；d)回火該鍵合結構(5)以向其施加一弱化熱預算，並使該埋置弱化平面(2)達到一定義的弱化程度，所述回火達到一最高保持溫度；e)經由對該鍵合結構(5)施加一壓力而在該埋置弱化平面(2)中引發一分裂波，所述分裂波沿著該埋置弱化平面(2)以自我維持的方式傳播，從而使該有用層(3)移轉至該載體底材(4)，該方法的特點在於步驟e)的引發係在該鍵合結構(5)經歷一熱梯度時發生，該熱梯度定義出該鍵合結構(5)的一熱區及一涼區，所述壓力係局部施加在該涼區，且該熱區經歷之溫度低於該最高保持溫度。
  2. 如申請專利範圍第1項之方法，其中該熱梯度被選定在20℃及100℃之間，優選為60℃及90℃之間，更優選為約80℃。
  3. 如申請專利範圍第1或2項之方法，其中該最高保持溫度在300℃及600℃之間。
  4. 如申請專利範圍第1項之方法，其中回火步驟d)係在一熱處理設備(20)中發生，且步驟e)的引發係在該鍵合結構(5)離開該熱處理設備(20)時發生。
  5. 如申請專利範圍第4項之方法，其中該熱處理設備(20)為一水平或垂直組構的爐，其適合批量處理複數個鍵合結構(5)。
  6. 如申請專利範圍第1項之方法，其中步驟e)的引發係在該鍵合結構(5)的熱區達到150℃及250℃之間的溫度時發生。
  7. 如申請專利範圍第1項之方法，其中該弱化熱預算介於一分裂熱預算的40%及95%之間，該分裂熱預算在所述回火期間造成所述分裂波在該埋置弱化平面(2)中自主引發。
  8. 如申請專利範圍第1項之方法，其中該壓力係經由在該鍵合結構(5)的鍵合界面(7)處插入一楔形物(10)施加在該鍵合結構(5)的外圍，介於該鍵合結構(5)的施體底材(1)及載體底材(4)各自的斜切邊之間。
  9. 如申請專利範圍第1項之方法，其中該施體底材(1)及該載體底材(4)由單晶矽製成，且其中該埋置弱化平面(2)係經由將輕質物種以離子植入該施體底材(1)而形成，所述輕質物種係從氫、氦或氫和氦的混合物中選定。
TW109105911A 2019-03-15 2020-02-24 用於將有用層移轉至支撐底材上之方法 TWI824112B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1902674 2019-03-15
FR1902674A FR3093859B1 (fr) 2019-03-15 2019-03-15 Procédé de transfert d’une couche utile sur une substrat support

Publications (2)

Publication Number Publication Date
TW202036784A TW202036784A (zh) 2020-10-01
TWI824112B true TWI824112B (zh) 2023-12-01

Family

ID=67384010

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109105911A TWI824112B (zh) 2019-03-15 2020-02-24 用於將有用層移轉至支撐底材上之方法

Country Status (9)

Country Link
US (1) US11876015B2 (zh)
EP (1) EP3939078A1 (zh)
JP (1) JP7500911B2 (zh)
KR (1) KR102855947B1 (zh)
CN (1) CN113491004B (zh)
FR (1) FR3093859B1 (zh)
SG (1) SG11202109921QA (zh)
TW (1) TWI824112B (zh)
WO (1) WO2020188169A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI904594B (zh) * 2024-03-07 2025-11-11 鴻揚半導體股份有限公司 碳化矽晶圓的製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3134229B1 (fr) * 2022-04-01 2024-03-08 Commissariat Energie Atomique Procede de transfert d’une couche mince sur un substrat support
CN120358922B (zh) * 2025-04-16 2025-11-21 达波科技(上海)有限公司 一种晶圆复合薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110201177A1 (en) * 2008-10-31 2011-08-18 Franck Fournel Method in the microelectronics fields of forming a monocrystalline layer
US20130130473A1 (en) * 2010-06-30 2013-05-23 Nadia Ben Mohamed Semiconductor on glass substrate with stiffening layer and process of making the same
US20160336233A1 (en) * 2012-02-26 2016-11-17 Solexel, Inc. Systems and methods for laser splitting and device layer transfer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839385B1 (fr) * 2002-05-02 2004-07-23 Soitec Silicon On Insulator Procede de decollement de couches de materiau
JP2004214399A (ja) * 2002-12-27 2004-07-29 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法およびウェーハ剥離熱処理装置
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
EP1605504B1 (en) * 2004-06-10 2011-05-25 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for manufacturing a SOI wafer
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US8293619B2 (en) * 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
FR2912259B1 (fr) * 2007-02-01 2009-06-05 Soitec Silicon On Insulator Procede de fabrication d'un substrat du type "silicium sur isolant".
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
US9257339B2 (en) * 2012-05-04 2016-02-09 Silicon Genesis Corporation Techniques for forming optoelectronic devices
FR3020175B1 (fr) * 2014-04-16 2016-05-13 Soitec Silicon On Insulator Procede de transfert d'une couche utile
JP6396853B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6563360B2 (ja) * 2016-04-05 2019-08-21 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110201177A1 (en) * 2008-10-31 2011-08-18 Franck Fournel Method in the microelectronics fields of forming a monocrystalline layer
US20130130473A1 (en) * 2010-06-30 2013-05-23 Nadia Ben Mohamed Semiconductor on glass substrate with stiffening layer and process of making the same
US20160336233A1 (en) * 2012-02-26 2016-11-17 Solexel, Inc. Systems and methods for laser splitting and device layer transfer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI904594B (zh) * 2024-03-07 2025-11-11 鴻揚半導體股份有限公司 碳化矽晶圓的製造方法

Also Published As

Publication number Publication date
JP7500911B2 (ja) 2024-06-18
SG11202109921QA (en) 2021-10-28
TW202036784A (zh) 2020-10-01
US20220157650A1 (en) 2022-05-19
FR3093859A1 (fr) 2020-09-18
CN113491004B (zh) 2024-09-13
KR102855947B1 (ko) 2025-09-05
JP2022527048A (ja) 2022-05-30
KR20210134784A (ko) 2021-11-10
CN113491004A (zh) 2021-10-08
FR3093859B1 (fr) 2021-02-12
WO2020188169A1 (fr) 2020-09-24
US11876015B2 (en) 2024-01-16
EP3939078A1 (fr) 2022-01-19

Similar Documents

Publication Publication Date Title
US6632724B2 (en) Controlled cleaving process
TWI824112B (zh) 用於將有用層移轉至支撐底材上之方法
US7776717B2 (en) Controlled process and resulting device
TWI851665B (zh) 用於將有用層移轉至支撐底材上之方法
TWI811528B (zh) 用於將有用層移轉至支撐底材上之方法
US9159605B2 (en) Controlled process and resulting device
TW202335092A (zh) 用於將薄層移轉至載體底材之方法
JP2014138189A (ja) 制御されたプロセス及び結果として生じるデバイス