TWI876996B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI876996B
TWI876996B TW113117790A TW113117790A TWI876996B TW I876996 B TWI876996 B TW I876996B TW 113117790 A TW113117790 A TW 113117790A TW 113117790 A TW113117790 A TW 113117790A TW I876996 B TWI876996 B TW I876996B
Authority
TW
Taiwan
Prior art keywords
transistor
line
gate
potential
node
Prior art date
Application number
TW113117790A
Other languages
English (en)
Other versions
TW202437221A (zh
Inventor
梅崎敦司
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202437221A publication Critical patent/TW202437221A/zh
Application granted granted Critical
Publication of TWI876996B publication Critical patent/TWI876996B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Control Of El Displays (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Logic Circuits (AREA)

Abstract

提供一種用於移位暫存器等的電路。基本構造包括第一到第四電晶體和四個線路。將電源電位VDD提供給第一線路，將電源電位VSS提供給第二線路。將二位元數位信號提供給第三線路和第四線路的每個。數位信號的H位準等於電源電位VDD，數位信號的L位準等於電源電位VSS。第三線路和第四線路的電位的組合有四種。透過電位的任意組合可以截止第一電晶體到第四電晶體的每個。亦即，由於沒有一直導通的電晶體，可以抑制電晶體特性的劣化。

Description

半導體裝置
本發明係關於一種半導體裝置。此外，本發明係關於一種具有該半導體裝置的顯示裝置。具體而言，本發明係關於一種具有該半導體裝置的液晶顯示裝置和具有該液晶顯示裝置的電子裝置。
近年來，隨著諸如液晶電視的大型顯示裝置的增多，人們在積極開發諸如液晶顯示裝置和發光裝置的顯示裝置。具體而言，已經在積極開發一種技術，用於利用由絕緣體上方的非晶半導體製成的電晶體在同一基板上形成像素電路和包括移位暫存器等的驅動器電路(下文中稱為內部電路)，因為該技術對低功耗和低成本很有貢獻。將形成於絕緣體上方的內部電路透過FPC等連接到設置於絕緣體外部的控制器IC(下文中稱為外部電路)並控制其運行。
此外，已經設計出一種利用非晶半導體製成的電晶體 形成的移位暫存器作為形成於絕緣體上方的內部電路(參見參考文獻1：日本公開專利申請No.2004-78172)。
不過，有一個問題，即，非晶半導體形成的電晶體特性隨著開啟時間或所施加的電壓而劣化。為了解決這個問題，已經設計出透過並聯兩個電晶體並依次開啟電晶體來抑制電晶體特性的劣化(參見參考文獻2：SID ’05 DIGEST PP.348到PP.351)。
在上述參考文獻2中未公開詳細的驅動方法。此外，為了逐個控制並聯的兩個電晶體，必須要有具有大電路尺寸的控制電路。
鑒於前述問題，本發明的目的是提供一種正反器電路和移位暫存器，均具有這種移位暫存器的半導體裝置和顯示裝置，以及具有該顯示裝置的電子裝置，正反器電路和移位暫存器均具有電路尺寸較小的控制電路。
此外，本發明的另一目的是提供一種每者均使用了與習知方法不同的抑制電晶體特性劣化的驅動方法的正反器電路和移位暫存器，均具有這種移位暫存器的半導體裝置和顯示裝置，以及具有這種顯示裝置的電子裝置。
根據本發明的一個觀點的半導體裝置包括第一電晶體、第二電晶體、第三電晶體和第四電晶體。第一電晶體的閘極和第一端子電連接到第一線路，第一電晶體的第二端子電連接到第四電晶體的閘極。第二電晶體的閘極電連 接到第二線路，第二電晶體的第一端子電連接到第四線路，第二電晶體的第二端子電連接到第四電晶體的閘極。第三電晶體的閘極電連接到第三線路，第三電晶體的第一端子電連接到第四線路，第三電晶體的第二端子電連接到第四電晶體的閘極。第四電晶體的第一端子電連接到第四線路，第四電晶體的第二端子電連接到第五線路。
第一到第四電晶體可以具有相同的導電類型。此外，可以將非晶半導體用於第一到第四電晶體的每個的半導體層。
注意，第一電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第二電晶體的通道寬度W與通道長度L的比值(W/L)。
注意，第一電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第三電晶體的通道寬度W與通道長度L的比值(W/L)。
根據本發明的一個方面的半導體裝置包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體和第八電晶體。第一電晶體的閘極電連接到第一線路，第一電晶體的第一端子電連接到第二線路，第一電晶體的第二端子電連接到第二電晶體的閘極。第八電晶體的閘極電連接到第四線路，第八電晶體的第一端子電連接到第五線路，第八電晶體的第二端子電連接到第二電晶體的閘極。第六電晶體的閘極電連接到第二電晶體的閘極，第六電晶體的第一端子電連接到第五 線路，第六電晶體的第二端子電連接到第三電晶體的閘極和第四電晶體的閘極。第五電晶體的閘極和第一端子電連接到第二線路，第五電晶體的第二端子電連接到第三電晶體的閘極和第四電晶體的閘極。第七電晶體的閘極電連接到第三線路，第七電晶體的第一端子電連接到第五線路，第七電晶體的第二端子電連接到第三電晶體的閘極和第四電晶體的閘極。第四電晶體的第一端子電連接到第五線路，第四電晶體的第二端子電連接到第二電晶體的閘極。第三電晶體的第一端子電連接到第五線路，第三電晶體的第二端子電連接到第六線路。第二電晶體的第一端子電連接到第三線路，第二電晶體的第二端子電連接到第六線路。
第一到第八電晶體可以具有相同的導電類型。此外，可以將非晶半導體用於第一到第八電晶體的每個的半導體層。
注意，第五電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第六電晶體的通道寬度W與通道長度L的比值(W/L)。
注意，第五電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第七電晶體的通道寬度W與通道長度L的比值(W/L)。
此外，可以將本發明的半導體裝置用於液晶顯示裝置。
根據本發明的一個方面的液晶顯示裝置包括驅動電路 和具有液晶元件的像素。驅動電路包括第一電晶體、第二電晶體、第三電晶體和第四電晶體。第一電晶體的閘極和第一端子電連接到第一線路，第一電晶體的第二端子電連接到第四電晶體的閘極。第二電晶體的閘極電連接到第二線路，第二電晶體的第一端子電連接到第四線路，第二電晶體的第二端子電連接到第四電晶體的閘極。第三電晶體的閘極電連接到第三線路，第三電晶體的第一端子電連接到第四線路，第三電晶體的第二端子電連接到第四電晶體的閘極。第四電晶體的第一端子電連接到第四線路，第四電晶體的第二端子電連接到第五線路。
第一到第四電晶體可以具有相同的導電類型。此外，可以將非晶半導體用於第一到第四電晶體的每個的半導體層。
注意，第一電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第二電晶體的通道寬度W與通道長度L的比值(W/L)。
注意，第一電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第三電晶體的通道寬度W與通道長度L的比值(W/L)。
根據本發明的一個觀點的液晶顯示裝置包括驅動電路和具有液晶元件的像素。驅動電路包括第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體和第八電晶體。第一電晶體的閘極電連接到第一線路，第一電晶體的第一端子電連接到第二線 路，第一電晶體的第二端子電連接到第二電晶體的閘極。第八電晶體的閘極電連接到第四線路，第八電晶體的第一端子電連接到第五線路，第八電晶體的第二端子電連接到第二電晶體的閘極。第六電晶體的閘極電連接到第二電晶體的閘極，第六電晶體的第一端子電連接到第五線路，第六電晶體的第二端子電連接到第三電晶體的閘極和第四電晶體的閘極。第五電晶體的閘極和第一端子電連接到第二線路，第五電晶體的第二端子電連接到第三電晶體的閘極和第四電晶體的閘極。第七電晶體的閘極電連接到第三線路，第七電晶體的第一端子電連接到第五線路，第七電晶體的第二端子電連接到第三電晶體的閘極和第四電晶體的閘極。第四電晶體的第一端子電連接到第五線路，第四電晶體的第二端子電連接到第二電晶體的閘極。第三電晶體的第一端子電連接到第五線路，第三電晶體的第二端子電連接到第六線路。第二電晶體的第一端子電連接到第三線路，第二電晶體的第二端子電連接到第六線路。
第一到第八電晶體可以具有相同的導電類型。此外，可以將非晶半導體用於第一到第八電晶體的每個的半導體層。
注意，第五電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第六電晶體的通道寬度W與通道長度L的比值(W/L)。
注意，第五電晶體的通道寬度W與通道長度L的比值(W/L)可以高於第七電晶體的通道寬度W與通道長度L 的比值(W/L)。
注意，可以將各種類型的開關用作本發明所示的開關，於此提出電子開關、機械開關等作為例子。亦即，只要其能夠控制電流，可以使用任何元件，而不限於某一元件。例如，它可以是電晶體、二極體(例如PN二極體、PIN二極體、肖特基二極體或以二極體方式連接的電晶體)、晶閘管或組合了這些元件的邏輯電路。對於將電晶體用作開關而言，電晶體的極性(導電類型)不特定地限於某一種，因為其僅僅如開關一樣工作。不過，當較佳的使用小截止電流時，較佳的使用截止電流更小的電晶體。於此提出配有LDD區域的電晶體、具有多閘極結構的電晶體等作為具有小截止電流的電晶體的例子。此外，當被作為開關的電晶體的源極端子的電位更接近低電位側電源(例如VSS、GND或0V)時，較佳的使用N通道電晶體，而當源極端子的電位更接近高電位側電源(例如VDD)時，使用P通道電晶體。這是因為提高了電晶體的閘極-源極電壓的絕對值，從而能夠容易地將電晶體作為開關操作。
還可以同時使用N通道和P通道電晶體來使用CMOS開關。透過使用CMOS開關，該開關可以有效地作為開關而運行，因為當P通道開關和N通道開關之一導通時，電流能夠流過開關。例如，可以適當地輸出電壓，而不論開關的輸入信號的電壓是高還是低。此外，由於可以使用於導通或截止開關的信號的電壓輻值變小，因此能夠降低功率消耗。
當將電晶體用作開關時，開關包括輸入端子(源極端子和汲極端子之一)、輸出端子(源極端子和汲極端子中的另一個)以及用於控制導電性的端子(閘極端子)。另一方面，當把二極體用作開關時，開關不具有在某些情況下用於控制導電性的端子。因此，可以減少用於控制端子的線路的數量。
注意，在本發明中，描述“連接”包括元件被電連接的情形、元件被功能性連接的情形以及元件被直接連接的情形。因此，在本發明公開的構造中，可以在具有預定連接關係的元件之間插入其他元件。例如，可以在某一部分和另一部分之間提供實現電連接的一個或多個元件(例如開關、電晶體、電容器、電感器、電阻器和/或二極體)。此外，可以在諸部分之間提供一個或多個實現功能性連接的電路，例如邏輯電路(例如反相器、與非(NAND)電路或或非(NOR)電路)、信號變換器電路(例如DA轉換電路、AD轉換電路或伽瑪校正電路)、電位位準變換器電路(例如諸如升壓電路或降壓電路的電源電路，或用於改變H位準信號或L位準信號的電位位準的位準偏移電路)、電壓源、電流源、開關電路或放大器電路(例如能夠提高信號振幅、電流量等的電路，諸如運算放大器、差分放大器電路、源極從動電路或緩衝電路)、信號發生電路、儲存電路或控制電路。或者，可以不在其間插入另一元件或另一電路而直接連接諸元件。
在其間不插入另一元件或電路而連接元件的情形下， 使用描述“直接連接”。此外，在使用描述“電連接”的情況下，其中包括以下情形：諸元件被電連接的情形(亦即，透過在其間插入另一元件連接諸元件)，元件被功能性連接的情形(亦即透過在其間插入另一電路連接諸元件)，以及直接連接諸元件的情形(亦即，不在其間插入另一元件或另一電路而連接諸元件)。
注意，顯示元件、顯示裝置、發光元件和發光裝置可以使用各種類型且包括各種元件。例如，作為顯示元件，可以使用顯示裝置、發光元件以及透過電磁作用改變對比度的顯示媒體，諸如電致發光元件(例如有機電致發光元件、無機電致發光元件或包括有機和無機材料二者的電致發光元件)、電子發射元件、液晶、電子墨水、光柵光閥(GLV)、電漿顯示板(PDP)、數位微鏡裝置(DMD)、壓電陶瓷顯示器或碳奈米管。注意，使用電致發光元件的顯示裝置包括電致發光顯示器；利用電子發射元件的顯示裝置包括場致發射顯示器(FED)、SED型平板顯示器(SED：表面導電電子發射器顯示器)等；利用液晶元件的顯示裝置包括液晶顯示器，透射型液晶顯示器，半透射型液晶顯示器，反射型液晶顯示器等；且利用電子墨水的顯示裝置包括電子紙張。
注意，在本發明中，可以將各種電晶體用作電晶體，而不限於某一種。於是，例如，可以使用包括由非晶矽或多晶矽代表的非單晶半導體膜的薄膜電晶體(TFT)。因此，這種電晶體可以在低溫下形成，可以以低成本形成， 可以在大基板以及透光基板上形成，且這種電晶體可以透光。此外，可以使用用半導體基板或SOI基板形成的電晶體，MOS電晶體，接面電晶體，雙極電晶體等。因此，可以形成具有很少變化的電晶體，具有高電流供應能力的電晶體和具有小尺寸的電晶體，由此可以利用這種電晶體形成低電耗的電路。此外，可以使用包括諸如ZnO、a-InGaZnO、SiGe或GaAs的化合物半導體的電晶體或透過減薄這種化合物半導體獲得的薄膜電晶體。因此，這種電晶體能夠在低溫下形成，能夠在室溫下形成，且能夠直接在諸如塑膠基板或膜基板的低耐熱基板上形成。還可以使用透過噴墨方法或印刷方法形成的電晶體等。因此，這種電晶體能夠在室溫下形成，可以在低真空下形成，或可以利用大基板形成。此外，因為可以不用掩模(中間掩模)形成這種電晶體，因此可以容易地改變電晶體的佈局。此外，可以使用包括有機半導體或碳奈米管的電晶體或者其他電晶體。因此，可以使用能夠被彎折的基板形成電晶體。注意，非單晶半導體膜可以包括氫或鹵素。此外，可以使用各種基板形成電晶體。基板的類型不限於某一種。因此，例如，可以將單晶基板、SOI基板、玻璃基板、石英基板、塑膠基板、紙基板、玻璃紙基板、石基板、不銹鋼基板、包括不銹鋼箔的基板等用作基板。此外，可以使用一塊基板形成電晶體，然後可以將電晶體轉移到另一基板上。透過使用前述基板，可以形成具有優異特性的電晶體或具有低能耗的電晶體，或者可以形成具有耐用性或高 耐熱性的裝置。
電晶體的結構可以是多種模式，而不限於某一結構。例如，可以使用具有兩個或更多閘極電極的多閘極結構。當使用多閘極結構時，提供了一種多個電晶體串聯在一起的結構，因為提供了一種通道區域串聯在一起的結構。透過使用多閘極結構，可以減小截止電流；可以提高電晶體的耐壓以提高可靠性；或者即使在當電晶體工作在飽和區汲極-源極電壓波動時，汲極-源極電流也不波動，從而能夠獲得平坦的特性。此外，可以使用閘極電極形成於通道上方和下方的結構。透過使用閘極電極形成於通道上方和下方的結構，擴大了通道區，增加了從其流過的電流的量，或者可以容易地形成耗盡層以降低S值。當在通道上方和下方形成閘極電極時，提供了一種多個晶體並聯的結構。此外，可以使用閘極電極形成於通道上方的結構，閘極電極形成於通道下方的結構，交錯結構或反交錯結構；或者可以將通道區分成多個區域，且被分割的區域可以並聯或串聯。源極電極或汲極電極可以與通道重疊(或其一部分)。透過使用源極電極或汲極電極與通道(或其一部分)重疊的結構，可以防止如下情形，其中，在通道的一部分中積累了電荷，這將導致不穩定的工作。此外，可以提供LDD區域。透過提供LDD結構，可以減小截止電流；可以提高電晶體的耐壓以提高可靠性；或者即使在當電晶體工作在飽和區汲極-源極電壓波動時，汲極-源極電流也不波動，從而能夠獲得平坦的特性。
注意，可以將各種電晶體用於本發明中的電晶體，可以利用各種基板形成電晶體。因此，可以利用玻璃基板、塑膠基板、單晶基板、SOI基板或任何其他基板形成所有電路。當利用同一基板形成所有電路時，可以減少零部件的數量以削減成本，或者可以減少電路元件之間的連接數量以提高可靠性。或者，可以使用一塊基板形成電路的一部分而使用另一塊基板形成電路的另一部分。亦即，不要求使用同一基板形成所有電路。例如，可以用玻璃基板與電晶體一起形成電路的一部分，可以使用單晶基板形成電路的另一部分，從而可以透過COG(玻璃上晶片)將IC晶片連接至玻璃基板。或者，可以透過TAB(帶式自動接合)或印製電路板將IC晶片連接至玻璃基板。當透過這種方式用同一基板形成電路的一部分時，可以減少零部件的數量以削減成本，或者可以減少電路元件之間的連接數量以提高可靠性。此外，透過在另一基板上形成消耗大功率的具有驅動電壓的部分或具有高驅動頻率的部分，可以防止功耗的增加。
還要注意，在本發明中一個像素對應於能夠控制其亮度的一個元件。因此，例如，一個像素對應於一種基本顏色且以一種色彩元件表達亮度。因此，對於具有R(紅色)、G(綠色)和B(藍色)基本顏色的彩色顯示裝置而言，由R像素、G像素和B像素三種像素形成影像的最小單元。注意，基本顏色不限於三種顏色，可以使用超過三種顏色的基本顏色，或者可以增加除RGB之外的顏色。例 如，可以透過增加白色使用RGBW(W表示白色)。此外，可以使用RGB加黃色、青色、品紅、翡翠綠、朱紅色等中的一種或多種顏色。此外，可以增加類似於R、G和B中至少一種的顏色。例如，可以使用R、G、B1和B2。雖然B1和B2都是藍色，它們具有稍有不同的頻率。透過使用這樣的基本顏色，可以進行更接近真實物體的顯示或者可以降低功耗。或者，作為另一個例子，在利用多個區域控制一個基本顏色的亮度的情況下，一個區域對應於一個像素。因此，例如，對於進行面積灰階顯示的情況而言，在每個基本顏色中提供控制亮度的多個區域，用整個區域表達灰階。在這種情況下，控制亮度的一個區域對應於一個像素。於是，在這種情況下，一個基本顏色包括多個像素。此外，在這種情況下，根據像素，對顯示有貢獻的區域可以具有不同的區域尺度。此外，在控制每個基本顏色中的亮度的多個區域中，也就是說，在形成一個基本顏色的多個像素中，提供給多個像素的信號可以稍有變化，從而可以拓寬視角。注意，描述“(用於三種顏色的)一個像素”對應於將R、G和B三個像素看作一個像素的情形。同時，描述“(用於一種顏色的)一個像素”對應於多個像素被提供於每個基本顏色中且被總地看作一個像素的情形。
還要注意，在本發明中，可以以矩陣形式提供(佈置)像素。這裏，以矩陣形式提供(佈置)像素的描述包括在縱向或橫向中，沿直線佈置像素的情形以及沿鋸齒形線佈置 像素的情形。因此，在利用三種基本顏色(例如RGB)進行全彩色顯示的情況下，其中包括以下情形：像素設置成條形的情形，以及以所謂δ圖案設置三種基本顏色的點的情形。此外，其中還包括這樣的情形：以Bayer佈置提供三種基本顏色的點。注意，基本顏色不限於三種顏色，可以使用超過三種顏色的基本顏色。給出了RGBW(W表示白色)、RGB加黃色、青色、品紅等中的一種或多種，等等作為例子。此外，顯示區的尺寸可以在基本顏色的相應點之間有所不同。於是，可以降低功率消耗，或者可以延長發光元件的壽命。
注意，電晶體為至少具有閘極、汲極和源極三個端子的元件。電晶體在汲極區和源極區之間具有通道區，電流可以流過汲極區、通道區和源極區。這裏，由於根據電晶體的結構、運行條件等電晶體的源極和汲極可以變化，因此難以定義哪個是源極或汲極。因此，在本發明中，作用當成源極和汲極功能的區域可以不被稱為源極或汲極。在這種情況下，例如，可以將源極和汲極之一稱為第一端子，可以將其另一個稱為第二端子。
還要注意，電晶體可以是至少具有基極、射極和集極三個端子的元件。同樣，在這種情況下，可以類似地將射極和集極之一稱為第一端子，而將另一個端子稱為第二端子。
閘極表示閘極電極和閘極線路(也稱為閘極線、閘極信號線等)的全部或一部分。閘極電極表示與形成通道 區、LDD(輕摻雜汲極)區等重疊的導電膜，其間插置有閘極絕緣膜。閘極線路表示將每一個像素的閘極電極彼此連接的線路，或者用於將閘極電極連接到另一線路的線路。
不過，有一部分作用當成閘極電極和閘極線路。可以將這種區域稱為閘極電極或閘極線路。亦即，有的區域中不能清楚區分閘極電極和閘極線路。例如，在通道區與延伸的閘極線路重疊的情況下，重疊區域作用當成閘極線路和閘極電極二者。因此，可以將這種區域稱為閘極電極或閘極線路。
此外，也可以將與閘極電極由相同材料形成且連接至閘極電極的區域稱為閘極電極。類似地，也可以將與閘極線路由相同材料形成且連接至閘極線路的區域稱為閘極線路。從嚴格意義上講，這種區域不與通道區重疊，或者在有些情形下不具有將閘極電極連接到另一閘極電極的功能。不過，由於製造條件等原因，有的區域與閘極電極或閘極線路由相同的材料形成且連接至閘極電極或閘極線路。因此，也可以將這種區域稱為閘極電極或閘極線路。
在多閘極電晶體中，例如，常常利用與閘極電極由相同材料形成的導電薄膜將一個電晶體的閘極電極連接至另一電晶體的閘極電極。由於這種區域是將閘極電極連接到另一閘極電極的區域，可以將其稱為閘極線路，也可以將其稱為閘極電極，因為可以將多閘極電晶體視為一個電晶體。亦即，可以將與閘極電極或閘極線路由相同材料形成且由連接於其上的區域稱為閘極電極或閘極線路。此外， 例如，也可以將連接閘極電極和閘極線路的導電膜稱為閘極電極或閘極線路。
注意，閘極端子表示閘極電極區域的一部分或電連接到閘極電極的區域的一部分。
還要注意，源極表示源極區、源極電極和源極線路(也稱為源極線、源極信號線等)的全部或一部分。源極區表示含有大量P型雜質(例如硼或鎵)或N型雜質(例如磷或砷)的半導體區域。因此，含有少量P型雜質或N型雜質的區域，即LDD(輕摻雜汲極)區域不包括在源極區中。源極電極是與由與源極區不同的材料形成且電連接到源極區的導電層的一部分。不過，有將源極電極和源極區總稱為源極電極的情形。源極線路是將每一個像素的源極電極彼此連接的線路，或者用於將源極電極連接到另一線路的線路。
不過，有的部分作用當成源極電極和源極線路二者的功能。可以將這種區域稱為源極電極或源極線路。亦即，有的區域中不能清楚區分源極電極和源極線路。例如，在源極區與延伸的源極線路重疊的情形下，重疊區域作用當成源極線路和源極電極二者。因此，可以將這種區域稱為源極電極或源極線路。
此外，也可以將與源極電極由相同材料形成且連接至源極電極的區域，或者用於將源極電極連接到另一源極電極的部分稱為源極電極。也可以將與源極區重疊的部分稱為源極電極。類似地，可以將由與源極線路相同的材料形 成且連接至源極線路的區域稱為源極線路。從嚴格意義上講，這種區域可以不具有將源極電極連接到另一源極電極的功能。不過，由於製造條件等原因，有的區域與源極電極或源極線路由相同的材料形成且連接至源極電極或源極線路。因此，也可以將這種區域稱為源極電極或源極線路。
此外，例如，可以將連接源極電極和源極線路的導電膜的一部分稱為源極電極或源極線路。
注意，源極端子表示源極區的一部分、源極電極的一部分或電連接到源極電極的區域的一部分。
還要注意，同樣的情形適用於汲極。
在本發明中，半導體裝置表示具有包括半導體元件(例如電晶體或二極體)的電路的裝置。半導體裝置還可以包括能夠利用半導體特性工作的所有裝置。
此外，顯示裝置表示具有顯示元件(例如液晶元件或發光元件)的裝置。注意，顯示裝置還可以表示顯示面板自身，其中，在與用於驅動像素的週邊驅動電路相同的基板上形成包括諸如液晶元件或電致發光元件的顯示元件的多個像素。此外，顯示裝置還可以包括透過焊接或凸塊焊接，即玻璃上晶片(COG)在基板上提供的週邊驅動電路。此外，顯示裝置還可以包括貼附於顯示面板的撓性印製電路(FPC)或印刷線路板(PWB)(例如IC、電阻器、電容器、電感器、或電晶體)。顯示裝置還可以包括諸如偏振板或延遲板的光學片。此外，顯示裝置可以包括背光單元(導 光板，棱鏡片，漫射片，反射片或光源(例如LED或冷陰極管))。
此外，發光裝置表示具有自照明顯示元件，具體而言例如電致發光元件或用於FED的元件的顯示裝置。液晶顯示裝置表示具有液晶元件的顯示裝置。
在本發明中，描述物件“形成於”另一物件“上”或“上方”不一定意味著該物件直接接觸另一物件。這種描述包括兩個物件相互不直接接觸的情形，即另一物件插入其間的情形。因此，例如，當描述層B形成於層A上(上方)時，其包括層B與層A直接接觸地形成的情形以及另一層(例如層C或層D)與層A直接接觸地形成且層B與層C或D直接接觸地形成的情形兩種情形。類似地，當描述物件形成於另一物件上方時，未必表示該物件與另一物件直接接觸，可以在其間插入另一物件。因此，例如，當描述層B形成於層A上方時，其包括層B與層A直接接觸地形成的情形以及另一層(例如層C或層D)與層A直接接觸地形成且層B與層C或D直接接觸地形成的情形兩種情形。類似地，當描述物件形成於另一物件下方或之下時，包括物件相互直接接觸的情形以及物件不相互直接接觸的情形兩種情形。
利用本發明，可以提供均使用抑制電晶體特性劣化的驅動方法的正反器電路和移位暫存器、均具有這種移位暫存器的半導體裝置和顯示裝置以及具有顯示裝置的電子裝置。
例如，在將本發明應用於移位暫存器的情況下，因為在未選擇期間向輸出端子提供電源電位的電晶體並不總是導通的，所以可以抑制電晶體的特性劣化(例如臨界值電壓漂移)。因此，能夠抑制由於特性劣化造成的移位暫存器的故障。
此外，利用本發明，可以提供均具有電路尺寸較小的控制電路的正反器電路和移位暫存器、均具有這種移位暫存器的半導體裝置和顯示裝置以及具有顯示裝置的電子裝置。
101:電晶體
102:電晶體
103:電晶體
104:電晶體
105:線路
106:線路
107:線路
108:線路
109:線路
1301:電晶體
1302:電晶體
1303:電晶體
1304:電晶體
1305:線路
1306:線路
1307:線路
1308:線路
1309:線路
1601:電阻器
501:電阻體
502:電阻體
503:電阻體
504:電阻體
505:電阻體
506:電阻體
507:電晶體
508:線路
509:線路
510:線路
511:線路
512:線路
801:電容器
1701:電晶體
1702:電晶體
1703:電晶體
1704:電晶體
1705:電晶體
1706:電晶體
1707:電晶體
1708:線路
1709:線路
1710:線路
1711:線路
1712:線路
2001:電容器
901:電晶體
902:電晶體
903:電晶體
904:電晶體
905:線路
906:線路
907:線路
908:線路
909:線路
2101:電晶體
2102:電晶體
2103:電晶體
2104:電晶體
2105:線路
2106:線路
2107:線路
2108:線路
2109:線路
2501:電路
2502:電路
2503:線路
2504:線路
2505:線路
2506:線路
2601:電路
2602:電路
2603:線路
2604:線路
2605:線路
2606:線路
2701:電晶體
2702:電晶體
2703:電晶體
2704:電晶體
2705:電晶體
2706:電晶體
2707:電晶體
2708:電晶體
2709:線路
2710:線路
2711:線路
2712:線路
2713:線路
2714:線路
3401:電阻器
3501:電容器
4401:電晶體
4402:電晶體
4403:電晶體
4404:電晶體
4405:電晶體
4406:電晶體
4407:電晶體
4408:電晶體
4409:線路
4410:線路
4411:線路
4412:線路
4413:線路
4414:線路
4601:電阻器
4701:電容器
3600:電晶體
3601:電晶體
3602:電晶體
3603:電晶體
3604:電晶體
3605:電晶體
3606:電晶體
3607:電晶體
3608:電晶體
3609:電晶體
3610:電晶體
3611:線路
3612:線路
3613:線路
3614:線路
3615:線路
3616:線路
3801:電容器
4111:電容器
4800:電晶體
4801:電晶體
4802:電晶體
4803:電晶體
4804:電晶體
4805:電晶體
4806:電晶體
4807:電晶體
4808:電晶體
4809:電晶體
4810:電晶體
4811:線路
4812:線路
4813:線路
4814:線路
4815:線路
4816:線路
5001:電容器
5201:電容器
5601:電晶體
5602:電晶體
5603:電晶體
5604:電晶體
5605:電晶體
5606:電晶體
5607:電晶體
5608:電晶體
5609:電晶體
2715:NOR電路
3617:NOR電路
5610:線路
5611:線路
5612:線路
5613:線路
5614:線路
5615:線路
5616:線路
5801:電晶體
5802:電晶體
5803:電晶體
5804:電晶體
5805:電晶體
5806:電晶體
5807:電晶體
5808:電晶體
5809:電晶體
5810:線路
5811:線路
5812:線路
5813:線路
5814:線路
5815:線路
5816:線路
6001:正反器電路
6002:線路
6003:線路
6004:線路
6005:線路
6006:線路
6501:移位暫存器
6502:線路
6503:開關
6504:負載
6601:移位暫存器
6602:線路
6603:線路
6604:線路
6605:開關組
6606:負載組
6701:移位暫存器
6702:線路
6703:線路
6704:線路
6705:開關組
6706:負載組
6707:線路
6801:半導體層
6802:閘極電極層
6803:線路層
191:面板
591:像素部份
590:像素
593:源極驅動器
594:閘極驅動器
690:像素
691:第一電晶體
692:第二電晶體
693:電容器
694:發光元件
696:端子
697:端子
695:端子
790:像素
791:第三電晶體
792:端子
781:二極體
4691:電晶體
4692:液晶元件
4693:電容器
4694:端子
1000:基板
1001:底膜
1002:半導體層
1003:第一絕緣膜
1004:閘極電極
1005:第二絕緣膜
1006:電極
1007:第一電極
1008:第三絕緣膜
1009:發光層
1010:第二電極
1100:TFT
1011:發光元件
1102:半導體層
1104:電極
1101:電容器
1106:電極
1108:絕緣膜
2803:閘極電極
2806:通道形成區
2807:LDD區
2808:雜質區
2805:第一絕緣膜
2804:電極
2809:通道形成區
2810:LDD區
2811:雜質區
2993:閘極電極
2905:第一絕緣膜
2906:半導體層
2908:N型半導體層
2909:N型半導體層
2911:電極
2912:電極
2904:電極
2907:半導體層
2910:N型半導體層
2913:電極
4000:第一電極
4001:對準膜
4002:液晶層
4003:對準膜
4004:第二電極
1401:基板
1402:像素部份
1406:密封劑
1407:密封劑
1421:相對基板
1422:氣密密封空間
1420:濾色器
1423:保護膜
1424:密封劑
1408:氣密密封空間
1409:吸收劑
1410:覆蓋材料
1411:輸入端子部份
1412:FPC
980:面板
984:電路板
985:控制器電路
986:訊號分割電路
987:連接線路
981:像素部份
982:源極驅動器
983:閘極驅動器
911:主體
912:外殼
913:顯示部份
914:鍵盤
915:外部連接埠
916:定點設備
921:主體
922:外殼
923:第一顯示部份
924:第二顯示部份
925:記錄媒體讀取部份
926:操作鍵
927:揚聲器部份
931:主體
932:音頻輸出部份
933:音頻輸入部份
934:顯示部份
935:操作開關
936:天線
941:主體
942:顯示部份
943:外殼
944:外部連接埠
945:遙控接收部份
946:影像接收部份
947:電池
9702:顯示面板
9701:列車車廂
9703:顯示面板
9704:顯示面板
9901:顯示面板
9902:顯示面板
10101:飛機機身
10102:顯示面板
10103:鉸鍵部份
9801:電線桿
9802:顯示面板
9803:活動物體
10001:顯示面板
10002:預製浴器單元
8010:外殼
8011:顯示部份
8012:遙控裝置
8013:揚聲器部份
在附圖中：
圖1A和1B顯示實施例模式1；
圖2A和2B顯示實施例模式1；
圖3A和3B顯示實施例模式1；
圖4A和4B顯示實施例模式1；
圖5A和5B顯示實施例模式2；
圖6A和6B顯示實施例模式2；
圖7A和7B顯示實施例模式2；
圖8A和8B顯示實施例模式2；
圖9A和9B顯示實施例模式3；
圖10A和10B顯示實施例模式3；
圖11A和11B顯示實施例模式3；
圖12A和12B顯示實施例模式3；
圖13A和13B顯示實施例模式1；
圖14A和14B顯示實施例模式1；
圖15A和15B顯示實施例模式1；
圖16A和16B顯示實施例模式1；
圖17A和17B顯示實施例模式2；
圖18A和18B顯示實施例模式2；
圖19A和19B顯示實施例模式2；
圖20A和20B顯示實施例模式2；
圖21A和21B顯示實施例模式3；
圖22A和22B顯示實施例模式3；
圖23A和23B顯示實施例模式3；
圖24A和24B顯示實施例模式3；
圖25A和25B顯示實施例模式4；
圖26A和26B顯示實施例模式4；
圖27顯示實施例模式5；
圖28顯示實施例模式5；
圖29顯示實施例模式5；
圖30顯示實施例模式5；
圖31顯示實施例模式5；
圖32顯示實施例模式5；
圖33顯示實施例模式5；
圖34顯示實施例模式5；
圖35顯示實施例模式5；
圖36顯示實施例模式6；
圖37顯示實施例模式6；
圖38顯示實施例模式6；
圖39顯示實施例模式6；
圖40顯示實施例模式6；
圖41A和41B顯示實施例模式23；
圖42顯示實施例模式23；
圖43A和43B顯示實施例模式23；
圖44顯示實施例模式5；
圖45顯示實施例模式5；
圖46顯示實施例模式5；
圖47顯示實施例模式5；
圖48顯示實施例模式6；
圖49顯示實施例模式6；
圖50顯示實施例模式6；
圖51顯示實施例模式6；
圖52顯示實施例模式6；
圖53顯示實施例模式23；
圖54顯示實施例模式23；
圖55顯示實施例模式23；
圖56顯示實施例模式7；
圖57顯示實施例模式7；
圖58顯示實施例模式7；
圖59顯示實施例模式7；
圖60顯示實施例模式8；
圖61顯示實施例模式8；
圖62顯示實施例模式9；
圖63顯示實施例模式9；
圖64顯示實施例模式9；
圖65顯示實施例模式10；
圖66顯示實施例模式10；
圖67A和67B顯示實施例模式15；
圖68顯示實施例模式16；
圖69A和69B顯示實施例模式17；
圖70A到70C顯示實施例模式18；
圖71A和71B顯示實施例模式19；
圖72A到72C顯示實施例模式20；
圖73顯示實施例模式21；
圖74A到74D顯示實施例模式22；
圖75A和75B顯示實施例模式11；
圖76A和76B顯示實施例模式12；
圖77A到77C顯示實施例模式13；以及
圖78A和78B顯示實施例模式14。
在下文中，將參考附圖透過實施例模式描述本發明。不過，可以透過各種不同方式實施本發明，本領域的技術人員將容易理解各種變化和修改都是可能的。除非這種變化和修改背離了本發明的精神和範圍，應當將它們視為包 含在其中。因此，不應將本發明視為限於實施例模式的描述。
(實施例模式1)
在本實施例模式中，參考圖1A描述本發明的基本原理。
圖1A顯示基於本發明的基本原理的基本電路。圖1A中的基本電路包括電晶體101、電晶體102、電晶體103和電晶體104。
描述圖1A中的基本電路的連接關係。電晶體101的閘極連接到線路105，電晶體101的第一端子連接到線路105，且電晶體101的第二端子連接到電晶體104的閘極。電晶體102的閘極連接到線路107，電晶體102的第一端子連接到線路106且電晶體102的第二端子連接到電晶體104的閘極。電晶體103的閘極連接到線路108，電晶體103的第一端子連接到線路106，且電晶體103的第二端子連接到電晶體104的閘極。電晶體104的第一端子連接到線路106，且電晶體104的第二端子連接到線路109。注意，電晶體101的第二端子、電晶體102的第二端子、電晶體103的第二端子和電晶體104的閘極的節點由N11表示。
此外，電晶體101到104的每個都是N通道電晶體。
因此，由於可以僅使用N通道電晶體形成圖1A中的基本電路，可以將非晶矽用於圖1A中的基本電路的半導 體層。於是，能夠簡化製造方法，從而能夠降低製造成本並可以提高成頻率。此外，還可以形成諸如大型顯示面板板的半導體裝置。此外，在將多晶矽或單晶矽用於圖1A中的基本電路的半導體層時，還可以簡化製造方法。
此外，將電源電位VDD供應給線路105並將電源電位VSS供應給線路106。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號或類似信號供應給線路105和線路106的每個，或者可以向其供應另一個電源電位。
此外，將信號供應給線路107和108的每個。注意，供應給線路107和線路108每者的信號為二位元信號。當數位信號為H位準信號時，其可以具有與電源電位VDD(在下文中也稱為電位VDD或H位準)相同的電位，當數位信號為L位準信號時，其具有與電源電位VSS(在下文中也稱為電位VSS或L位準)相同的電位。注意，可以將電源電位VDD、電源電位VSS或另一電源電位供應給線路107和線路108的每個。或者，可以將類比信號供應給線路107和線路108的每個。
接著，參考圖1B描述圖1A中所示的基本電路的運行。
圖1B為圖1A所示的基本電路的時間圖的例子。圖1B中的時間圖顯示線路107的電位、線路108的電位、節點N11的電位、線路109的電位和電晶體104的導通/截止。
透過將整個時段分成時段T1到T4來描述圖1B中的時間圖。此外，圖2A到3B分別顯示在時段T1到T4中圖1A中的基本電路的運行。
首先，參考圖2A描述時段T1中的運行。在時段T1中，將L位準信號提供給線路107並將L位準信號提供給線路108。因此，電晶體102截至且電晶體103截止。
此外，由於電晶體101是以二極體方式連接的，節點N11的電位開始上升。節點N11的電位一直上升到電晶體101截止。當節點N11的電位變成從電源電位VDD減去臨界值電壓Vth101獲得的值(VDD-Vth101)時，電晶體101截止。因此，節點N11的電位變成VDD-Vth101。
因此，電晶體104導通且線路109的電位變成等於電源電位VSS。
接著，參考圖2B描述時段T2中的運行。在時段T2中，將H位準信號提供給線路107並將L位準信號提供給線路108。因此，電晶體102導通且電晶體103截止。
此外，節點N11的電位的由電晶體101和電晶體102的工作點決定。注意，當把電晶體102的比值(W/L)(W表示通道區的通道寬度而L表示通道區的通道長度)設置為充分高於電晶體101的比值(W/L)時，節點N11的電位變得稍高於電源電位VSS。
因此，電晶體104截止而線路109變成浮置狀態。線路109的電位保持等於電源電位VSS，因為線路109在時段T1中保持在該電位。
接著，參考圖3A描述時段T3中的運行。在時段T3中，將L位準信號提供給線路107並將H位準信號提供給線路108。因此，電晶體102截止且電晶體103導通。
此外，節點N11的電位的由電晶體101和電晶體103的工作點決定。注意，當把電晶體103的比值(W/L)設置為充分高於電晶體101的比值(W/L)時，節點N11的電位變成稍高於電源電位VSS。
因此，電晶體104截止而線路109變成浮置狀態。線路109的電位保持等於電源電位VSS，因為線路109在時段T1和T2中保持在該電位。
接著，參考圖3B描述時段T4中的運行。在時段T4中，將H位準信號提供給線路107並將H位準信號提供給線路108。因此，電晶體102導通且電晶體104導通。
此外，由於節點N11的電位由電晶體101、電晶體102和電晶體103的工作點決定，因此節點N11的電位變成稍高於電源電位VSS。
因此，電晶體104截止而線路109變成浮置狀態。線路109的電位保持等於電源電位VSS，因為線路109在時段T1到T3中保持在該電位。
透過上述運行，圖1A中的基本電路在時段T1中將電源電位VSS提供給線路109，使得線路109的電位變成等於電源電位VSS。在時段T2到T4，圖1A中的基本電路使線路109進入浮置狀態，使得線路109的電位保持等於電源電位VSS。
此外，圖1A中的基本電路不包括在所有時段T1到T4中都導通的電晶體。亦即，圖1A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖1A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖1A中的基本電路中包括的電晶體是由非晶矽形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
這裏，描述電晶體101到104的功能。電晶體101具有二極體的功能，其中第一端子和閘極對應於輸入端子而第二端子對應於輸出端子。電晶體102具有開關的功能，根據線路107的電位選擇是否連接線路106和節點N11。電晶體103具有開關的功能，根據線路108的電位選擇是否連接線路106和節點N11。電晶體104具有開關的功能，根據節點N11的電位選擇是否連接線路106和線路109。
注意，電晶體101可以是任何元件，只要其具有電阻成分。例如，如圖4A所示，可以用電阻器401代替電晶體101。利用電阻器401，可以將節點N11的電位設置成在時段T1中等於電源電位VDD。此外，在圖4B中顯示圖4A中的時間圖。
接著，參考圖13A描述圖1A中所示的基本電路由P通道電晶體構成的情形。
圖13A顯示基於本發明的基本原理的基本電路。圖13A中的基本電路包括電晶體1301、電晶體1302、電晶體1303和電晶體1304。
描述圖13A中的基本電路的連接關係。電晶體1301的閘極連接到線路1306，電晶體1301的第一端子連接到線路1306，電晶體1301的第二端子連接到電晶體1304的閘極。電晶體1302的閘極連接到線路1307，電晶體1302的第一端子連接到線路1305，電晶體1302的第二端子連接到電晶體1304的閘極。電晶體1303的閘極連接到線路1308，電晶體1303的第一端子連接到線路1305，電晶體1303的第二端子連接到電晶體1304的閘極。電晶體1304的第一端子連接到線路1305，電晶體1304的第二端子連接到線路1309。注意，電晶體1301的第二端子、電晶體1302的第二端子、電晶體1303的第二端子和電晶體1304的閘極的節點由N131表示。
此外，電晶體1301到1304的每個都是P通道電晶體。
因此，由於可以僅使用P通道電晶體形成圖13A中的基本電路，因此不需要形成N通道電晶體的步驟。於是，在圖13A中的基本電路中，能夠簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，將電源電位VDD提供給線路1305，且將電源電位VSS提供給線路1306。
此外，將信號提供給線路1307和線路1308的每一 個。注意，提供給線路1307和線路1308的每一個的信號是二位元數位信號。
接著，參考圖13B描述圖13A中所示的基本電路的運行。
圖13B為圖13A所示的基本電路的時間圖的例子。圖13B中的時間圖顯示線路1307的電位、線路1308的電位、節點N131的電位、線路1309的電位和電晶體1304的導通/截止。
透過將整個時段分成時段T1到T4來描述圖13B中的時間圖。此外，圖14A到15B分別顯示圖13A中的基本電路在時段T1到T4中的運行。
首先，參考圖14A描述時段T1中的運行。在時段T1中，將H位準信號提供給線路1307並將H位準信號提供給線路1308。因此，電晶體1302截止且電晶體1303截止。
此外，由於電晶體1301是以二極體的方式連接的，所以節點N131的電位開始下降。節點N131的電位一直下降到電晶體1301截止為止。當節點N131的電位變成電源電位VSS和電晶體1301的臨界值電壓Vth1301的臨界值電壓的絕對值之和(VSS+IVth1301I)時，電晶體1301截止。因此，節點N131的電位變成VSS+IVth1301I。
因此，電晶體1304導通且線路1309的電位變成等於電源電位VDD。
接著，參考圖14B描述時段T2中的運行。在時段T2 中，將L位準信號提供給線路1307並將H位準信號提供給線路1308。因此，電晶體1302導通且電晶體1303截止。
此外，節點N131的電位由電晶體1301和電晶體1302的工作點決定。注意，當把電晶體1302的比值(W/L)(W表示通道區的通道寬度而L表示通道區的通道長度)設置為充分高於電晶體1301的比值(W/L)時，節點N131的電位變得稍低於電源電位VDD。
因此，電晶體1304截止而線路1309變成浮置狀態。線路1309的電位保持等於電源電位VDD，因為線路1309在時段T1中保持在該電位。
接著，參考圖15A描述時段T3中的運行。在時段T3中，將H位準信號提供給線路1307並將L位準信號提供給線路1308。因此，電晶體1302截止且電晶體1303導通。
此外，節點N131的電位由電晶體1301和電晶體1303的工作點決定。注意，當把電晶體1303的比值(W/L)設置為充分高於電晶體1301的比值(W/L)時，節點N131的電位變成稍低於電源電位VDD。
因此，電晶體1304截止而線路1309變成浮置狀態。線路1309的電位保持等於電源電位VDD，因為線路1309在時段T1和T2中保持在該電位。
接著，參考圖15B描述時段T4中的運行。在時段T4中，將L位準信號提供給線路1307並將L位準信號提供 給線路1308。因此，電晶體1302導通且電晶體1304導通。
此外，由於節點N131的電位由電晶體1301、電晶體1302和電晶體1303的工作點決定，所以節點N131的電位變成稍低於電源電位VDD。
因此，電晶體1304截止而線路1309變成浮置狀態。線路1309的電位保持等於電源電位VDD，因為線路1309在時段T1到T3中保持在該電位。
透過上述運行，圖13A中的基本電路在時段T1中將電源電位VDD提供給線路1309，使得線路1309的電位變成等於電源電位VDD。在時段T2到T4中，圖13A中的基本電路使線路1309進入浮置狀態，使得線路1309的電位保持等於電源電位VDD。
此外，圖13A中的基本電路不包括在所有時段T1到T4中都導通的電晶體。亦即，圖13A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖13A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
注意，電晶體1301到1304具有類似於電晶體101到104的功能。
注意，電晶體1301可以是任何元件，只要其具有電阻成分。例如，如圖16A所示，可以用電阻器1601代替電晶體1301。利用電阻器1601，可以將節點N131的電位設置成在時段T1中等於電源電位VSS。此外，圖16B中 顯示圖16A中的時間圖。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式2)
在本實施例模式中，參考圖5A描述與實施例模式1不同的本發明的基本原理。
圖5A顯示基於本發明的基本原理的基本電路。圖5A中的基本電路包括電晶體501、電晶體502、電晶體503、電晶體504、電晶體505、電晶體506和電晶體507。
描述圖5A中的基本電路的連接關係。電晶體501的閘極連接到線路508，電晶體501的第一端子連接到線路508，電晶體501的第二端子連接到電晶體504的閘極。電晶體502的閘極連接到線路510，電晶體502的第一端子連接到線路509，電晶體502的第二端子連接到電晶體504的閘極。電晶體503的閘極連接到線路511，電晶體503的第一端子連接到線路509，電晶體503的第二端子連接到電晶體504的閘極。注意，電晶體501的第二端子、電晶體502的第二端子、電晶體503的第二端子和電晶體504的閘極的節點由N51表示。電晶體504的第一端子連接到線路508，電晶體504的第二端子連接到電晶體507的閘極。電晶體505的閘極連接到線路510，電晶體 505的第一端子連接到線路509，電晶體505的第二端子連接到電晶體507的閘極。電晶體506的閘極連接到線路511，電晶體506的第一端子連接到線路509，電晶體506的第二端子連接到電晶體507的閘極。電晶體507的第一端子連接到線路509，電晶體507的第二端子連接到線路512。注意，電晶體504的第二端子、電晶體505的第二端子、電晶體506的第二端子和電晶體507的閘極的節點由N52表示。
此外，電晶體501到507的每個都是N通道電晶體。
因此，由於圖5A中的基本電路可以僅僅使用N通道電晶體形成，可以將非晶矽用於圖5A中的基本電路的半導體層。於是，能夠簡化製造方法，從而能夠降低製造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示面板板的半導體裝置。此外，當把多晶矽或單晶矽用於圖5A中的基本電路的半導體層時，還可以簡化製造方法。
此外，將電源電位VDD提供給線路508，將電源電位VSS提供給線路509。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路508和線路509的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路510和線路511的每個。注意，提供給線路510和線路511的每一個的信號是二位元數位信號。當數位信號為H位準信號時，其可以具有與電源電位VDD(在下文中也稱為電位VDD或H位準)相同的 電位，當數位信號為L位準信號時，其具有與電源電位VSS(在下文中也稱為電位VSS或L位準)相同的電位。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路510和線路511的每一個。或者，可以將類比信號提供給線路510和線路511的每個。
接著，參考圖5B描述圖5A中所示的基本電路的運行。
圖5B為圖5A所示的基本電路的時間圖的例子。圖5B中的時間圖顯示線路510的電位、線路511的電位、節點N51的電位、節點N52的電位、線路512的電位以及電晶體507的導通/截止。
透過將整個時段分成時段T1到T4來描述圖5B中的時間圖。此外，圖6A到7B分別顯示圖5A中的基本電路在時段T1到T4中的運行。
首先，參考圖6A描述時段T1中的運行。在時段T1中，將L位準信號提供給線路510，電晶體502和505截止。此外，將L位準信號提供給線路511，電晶體503和506截止。
此外，由於電晶體501是以二極體方式連接的，節點N51的電位開始上升。當節點N51的電位變成電源電位VDD減去電晶體501的臨界值電壓Vth501所得的值(vdd-Vth501)時，電晶體501截止。因此，節點N51變成浮置狀態。
此時，電晶體504導通且節點N52的電位也升高。因 此，由於電晶體504的閘極(節點N51)和第二端子(節點N52)之間的寄生電容，處於浮置狀態中的節點N51的電位與節點N52的電位同時升高。節點N51的電位一直升高到節點N52的電位終止升高為止，節點N51的電位變成等於或高於電源電位VDD和電晶體504的臨界值電壓Vth504之和(VDD+Vth504)。亦即，節點N51的電位一直升高到節點N52的電位變成等於電源電位VDD為止。可以透過執行所謂的引導操作將節點N52的電位設置為等於電源電位VDD。
因此，電晶體507導通且線路509的電位變成等於電源電位VSS。這裏，透過將節點N52的電位設置為等於電源電位VDD，可以提高電晶體507的閘極和源極之間的電位差。因此，能夠容易地導通電晶體507，且能夠在寬範圍的工作條件下操作基本電路。
接著，參考圖6B描述時段T2中的運行。在時段T2中，將H位準信號提供給線路510，電晶體502和505導通。此外，將L位準信號提供給線路511，電晶體503和506截止。
此外，節點N51的電位由電晶體501和電晶體502的工作點決定。注意，當把電晶體502的比值(W/L)設置為充分高於電晶體501的比值(W/L)時，節點N51的電位變成稍高於電源電位VSS。
因此，由於電晶體504截止而電晶體505導通，節點N52的電位變成等於電源電位VSS。因此，電晶體507截 止而線路512變成浮置狀態。線路512的電位保持等於電源電位VSS，因為線路512在時段T1中保持在該電位。
接著，參考圖7A描述時段T3中的運行。在時段T3中，將L位準信號提供給線路510，電晶體502和505截止。此外，將H位準信號提供給線路511，電晶體503和506導通。
此外，節點N51的電位由電晶體501和電晶體503的工作點決定。注意，當把電晶體503的比值(W/L)設置為充分高於電晶體501的比值(W/L)時，節點N51的電位變成稍高於電源電位VSS。
因此，由於電晶體504截止而電晶體506導通，節點N52的電位變成等於電源電位VSS。因此，電晶體507截止而線路512變成浮置狀態。線路512的電位保持等於電源電位VSS，因為線路512在時段T1和T2中保持在該電位。
接著，參考圖7B描述時段T4中的運行。在時段T4中，將H位準信號提供給線路510，電晶體502和505導通。此外，將H位準信號提供給線路511，電晶體503和506導通。
此外，由於節點N51的電位由電晶體501、電晶體502和電晶體503的工作點決定，所以節點N51的電位變成稍高於電源電位VSS。
因此，由於電晶體504截止而電晶體505和506導通，節點N52的電位變成等於電源電位VSS。因此，電晶 體507截止而線路512變成浮置狀態。線路512的電位保持等於電源電位VSS，因為線路512在時段T1到T3中保持在該電位。
透過上述運行，圖5A中的基本電路在時段T1中將電源電位VSS提供給線路512，使得線路512的電位變成等於電源電位VSS。在時段T2到T4，圖5A中的基本電路使線路512進入浮置狀態，使得線路512的電位保持等於電源電位VSS。
注意，可以將圖5A中的基本電路的節點N52的電位設置為在時段T1中等於電源電位VDD。因此，可以在寬範圍的工作條件下操作圖5A中的基本電路。
此外，圖5A中的基本電路不包括在所有時段T1到T4中都導通的電晶體。亦即，圖5A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖5A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖5A中的基本電路中包括的電晶體是由非晶矽形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
這裏，描述了電晶體501到507的功能。電晶體501具有二極體的功能，其中第一端子和閘極對應於輸入端子而第二端子對應於輸出端子。電晶體502具有開關的功能，根據線路510的電位選擇是否連接線路509和節點 N51。電晶體503具有開關的功能，根據線路511的電位選擇是否連接線路509和節點N51。電晶體504具有開關的功能，根據節點N51的電位選擇是否連接線路508和節點N52。電晶體505具有開關的功能，根據線路510的電位選擇是否連接線路509和節點N52。電晶體506具有開關的功能，根據線路511的電位選擇是否連接線路509和節點N52。電晶體507具有開關的功能，根據節點N52的電位選擇是否連接線路509和線路512。
注意，由電晶體501到506構成了兩輸入或非電路，其中線路510和511對應於輸入端子，節點N52對應於輸出端子。
注意，如圖8A所示，可以在電晶體504的閘極(節點N51)和第二端子(節點N52)之間提供電容器801。這是因為節點N51的電位和節點N52的電位被引導操作提高，使得基本電路能夠容易地透過校驗電容器801執行引導操作。
還要注意，如圖8B所示，不必提供電晶體503。這是因為當把H位準信號提供給線路510時，只需要降低節點N52的電位以使電晶體507截止。
接著，參考圖17A描述圖5A中所示的基本電路由P通道電晶體構成的情形。
圖17A顯示基於本發明的基本原理的基本電路。圖17A中的基本電路包括電晶體1701、電晶體1702、電晶體1703、電晶體1704、電晶體1705、電晶體1706和電 晶體1707。
描述圖17A中的基本電路的連接關係。電晶體1701的閘極連接到線路1709，電晶體1701的第一端子連接到線路1709，電晶體1701的第二端子連接到電晶體1704的閘極。電晶體1702的閘極連接到線路1710，電晶體1702的第一端子連接到線路1708，電晶體1702的第二端子連接到電晶體1704的閘極。電晶體1703的閘極連接到線路1711，電晶體1703的第一端子連接到線路1708，電晶體1703的第二端子連接到電晶體1704的閘極。注意，電晶體1701的第二端子、電晶體1702的第二端子、電晶體1703的第二端子和電晶體1704的閘極的節點由N171表示。電晶體1704的第一端子連接到線路1709，電晶體1704的第二端子連接到電晶體1707的閘極。電晶體1705的閘極連接到線路1710，電晶體1705的第一端子連接到線路1708，電晶體1705的第二端子連接到電晶體1707的閘極。電晶體1706的閘極連接到線路1711，電晶體1706的第一端子連接到線路1708，電晶體1706的第二端子連接到電晶體1707的閘極。電晶體1707的第一端子連接到線路1708，電晶體1707的第二端子連接到線路1712。注意，電晶體1704的第二端子、電晶體1705的第二端子、電晶體1706的第二端子和電晶體1707的閘極的節點由N172表示。
此外，電晶體1701到1707的每個都是P通道電晶體。
因此，由於可以僅使用P通道電晶體形成圖17A中的基本電路，因此不需要形成N通道電晶體的步驟。於是，在圖17A中的基本電路中，能夠簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，將電源電位VDD提供給線路1708，將電源電位VSS提供給線路1709。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路1708和線路1709的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路1710和線路1711中的每個。注意，提供給線路1710和線路1711的每一個的信號是二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路1710和線路1711的每一個。或者，可以將類比信號提供給線路1710和線路1711的每個。
接著，參考圖17B描述圖17A中所示的基本電路的運行。
圖17B為圖17A所示的基本電路的時間圖的例子。圖17B中的時間圖顯示線路1710的電位、線路1711的電位、節點N171的電位、節點N172的電位、線路1712的電位和電晶體1707的導通/截止。
透過將整個時段分成時段T1到T4來描述圖17B中的時間圖。此外，圖18A到19B分別顯示圖17A中的基本電路在時段T1到T4中的運行。
首先，參考圖18A描述時段T1中的運行。在時段T1中，將H位準信號提供給線路1710，電晶體1702和1705截止。此外，將H位準信號提供給線路1711，電晶體1703和1706截止。
此外，由於電晶體1701是以二極體的方式連接的，所以節點N171的電位開始下降。當節點N171的電位變成電源電位VSS和電晶體1701的臨界值電壓Vth1701的絕對值之和(VSS+|Vth1701|)時，電晶體1701截止。因此，節點N171變成浮置狀態。
此時，電晶體1704導通，節點N172的電位也降低。因此，由於電晶體1704的閘極(節點N171)和第二端子(節點N172)之間的寄生電容，處於浮置狀態中的節點N171的電位與節點N172的電位同時降低。節點N171的電位一直降低到節點N172的電位降低終止為止，節點N171的電位變成等於或低於電源電位VSS減去電晶體1704的臨界值電壓Vth1704的絕對值所得的值(VSS-|Vth1704|)。亦即，節點N171的電位一直降低到節點N172的電位變成等於電源電位VSS為止。可以透過執行所謂的引導操作將節點N172的電位設置為等於電源電位VSS。
因此，電晶體1707導通且線路1712的電位變成等於電源電位VSS。這裏，透過將節點N172的電位設置為等於電源電位VSS，可以提高電晶體1707的閘極和源極之間的電位差。因此，能夠容易地導通電晶體1707，且能夠在寬範圍的工作條件下操作基本電路。
接著，參考圖18B描述時段T2中的運行。在時段T2中，將L位準信號提供給線路1710，電晶體1702和1705導通。此外，將H位準信號提供給線路1711，電晶體1703和1706截止。
此外，節點N171的電位由電晶體1701和電晶體1702的工作點決定。注意，當把電晶體1702的比值(W/L)設置為充分高於電晶體1701的比值(W/L)時，節點N171的電位變成稍低於電源電位VDD。
因此，由於電晶體1704截止而電晶體1705導通，節點N172的電位變成等於電源電位VDD。因此，電晶體1707截止而線路1712變成浮置狀態。線路1712的電位保持等於電源電位VDD，因為線路1712在時段T1中保持在該電位。
接著，參考圖19A描述時段T3中的運行。在時段T3中，將H位準信號提供給線路1710，電晶體1702和1705截止。此外，將L位準信號提供給線路1711，電晶體1703和1706導通。
此外，節點N171的電位由電晶體1701和電晶體1703的工作點決定。注意，當把電晶體1703的比值(W/L)設置為充分高於電晶體1701的比值(W/L)時，節點N171的電位變成稍低於電源電位VDD。
因此，由於電晶體1704截止而電晶體1706導通，節點N172的電位變成等於電源電位VDD。因此，電晶體1707截止而線路1712變成浮置狀態。線路1712的電位 保持等於電源電位VDD，因為線路1712在時段T1和T2中保持在該電位。
接著，參考圖19B描述時段T4中的運行。在時段T4中，將L位準信號提供給線路1710，電晶體1702和1705導通。此外，將L位準信號提供給線路1711，電晶體1703和1706導通。
此外，由於節點N171的電位由電晶體1701、電晶體1702和電晶體1703的工作點決定，節點N171的電位變成稍低於電源電位VDD。
因此，由於電晶體1704截止而電晶體1705和1706導通，節點N172的電位變成等於電源電位VDD。因此，電晶體1707截止而線路1712變成浮置狀態。線路1712的電位保持等於電源電位VDD，因為線路1712在時段T1到T3中保持在該電位。
透過上述運行，圖17A中的基本電路在時段T1中將電源電位VDD提供給線路1712，使得線路1712的電位變成等於電源電位VDD。在時段T2到T4中，圖17A中的基本電路使線路1712進入浮置狀態，使得線路1712的電位保持等於電源電位VDD。
注意，可以將圖17A中的基本電路的節點N172的電位設置為在時段T1中等於電源電位VSS。因此，可以在寬範圍的工作條件下操作圖17A中的基本電路。
此外，圖17A中的基本電路不包括在所有時段T1到T4中都導通的電晶體。亦即，圖17A中的基本電路不包 括一直導通或幾乎一直導通的電晶體。因此，圖17A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
注意，電晶體1701到1707具有與電晶體501到507類似的功能。
注意，由電晶體1701到1706構成了兩輸入與非電路，其中線路1710和1711對應於輸入端子，節點N172對應於輸出端子。
注意，如圖20A所示，可以在電晶體1704的閘極(節點N171)和第二端子(節點N172)之間提供電容器2001。這是因為節點N171的電位和節點N172的電位被引導操作提高，使得基本電路能夠容易地透過校驗電容器2001執行引導操作。
還要注意，如圖20B所示，不必一定提供電晶體1703。這是因為當將L位準信號提供給線路1710時，只需要提高節點N172的電位以使電晶體1707截止。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式3)
在本實施例模式中，參考圖9A描述與實施例模式1和2不同的本發明的基本原理。
圖9A顯示基於本發明的基本原理的基本電路。圖9A 中的基本電路包括電晶體901、電晶體902、電晶體903和電晶體904。
描述圖9A中的基本電路的連接關係。電晶體901的閘極連接到電晶體904的閘極，電晶體901的第一端子連接到線路906，電晶體901的第二端子連接到電晶體904的閘極。電晶體902的閘極連接到線路907，電晶體902的第一端子連接到線路905，電晶體902的第二端子連接到電晶體904的閘極。電晶體903的閘極連接到線路908，電晶體903的第一端子連接到線路906，電晶體903的第二端子連接到電晶體904的閘極。電晶體904的第一端子連接到線路906，電晶體904的第二端子連接到線路909。注意，電晶體901的第二端子、電晶體901的閘極、電晶體902的第二端子、電晶體903的第二端子和電晶體904的閘極的節點由N91表示。
此外，電晶體901到904的每個都是N通道電晶體。
因此，由於圖9A中的基本電路可以僅僅使用N通道電晶體形成，可以將非晶矽用於圖9A中的基本電路的半導體層。於是，能夠簡化製造方法，從而能夠降低製造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示面板板的半導體裝置。此外，當把多晶矽或單晶矽用於圖9A中的基本電路的半導體層時，還可以簡化製造方法。
此外，將電源電位VDD提供給線路905，將電源電位VSS提供給線路906。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供 給線路905和線路906的每個，或者可以將另一電源電位提供給它們。
此外，可以將信號提供給線路907和線路908的每個。注意，提供給線路907和線路908的每一個的信號是二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路907和線路908的每一個。或者，可以將類比信號提供給線路907和線路908的每個。
接著，參考圖9B描述圖9A中所示的基本電路的運行。
圖9B為圖9A所示的基本電路的時間圖的例子。圖9B中的時間圖顯示線路907的電位、線路908的電位、節點N91的電位、線路909的電位和電晶體904的導通/截止。
透過將整個時段分成時段T1到T4來描述圖9B中的時間圖。此外，圖10A到11B分別顯示圖9A中的基本電路在時段T1到T4中的運行。
首先，參考圖10A描述時段T1中的運行。在時段T1中，將L位準信號提供給線路907，將L位準信號提供給線路908。因此，電晶體902截止，電晶體903截止。
此外，由於電晶體901是以二極體的方式連接的，所以節點N91的電位開始下降。節點N91的電位一直下降到電晶體901截止為止。當節點N91的電位變成電源電位VSS和電晶體901的臨界值電壓Vth901的絕對值之和 (VSS+|Vth901|)時，電晶體901截止。因此，節點N91的電位變成VSS+|Vth901|。
因此，電晶體904截止，且線路909的電位保持等於電源電位VSS，因為線路909在時段T2中保持在該電位。注意，接著描述在時段T2中的操作。
接著，參考圖10B描述時段T2中的運行。在時段T2中，將H位準信號提供給線路907並將L位準信號提供給線路908。因此，電晶體902導通，電晶體903截止。
此外，節點N91的電位由電晶體901和電晶體902的工作點決定。注意，當把電晶體902的比值(W/L)設置為充分高於電晶體901的比值(W/L)時，節點N91的電位變成稍低於電源電位VDD。
因此，電晶體904導通且線路909的電位變成等於電源電位VSS。
接著，參考圖11A描述時段T3中的運行。在時段T3中，將L位準信號提供給線路907並將H位準信號提供給線路908。因此，電晶體902截止，電晶體903導通。
因此，節點N91的電位變成等於電源電位VSS，因為電晶體904截止了。
因此，電晶體904截止而線路909變成浮置狀態。線路909的電位保持等於電源電位VSS，因為線路909在時段T1和T2中保持在該電位。
接著，參考圖11B描述時段T4中的運行。在時段T4中，將H位準信號提供給線路907並將H位準信號提供 給線路908。因此，電晶體902導通，電晶體904導通。
此外，由於節點N91的電位由電晶體901、電晶體902和電晶體903的工作點決定，所以節點N91的電位變成稍高於電源電位VSS。
因此，電晶體904截止而線路909變成浮置狀態。線路909的電位保持等於電源電位VSS，因為線路909在時段T1到T3中保持在該電位。
透過上述運行，圖9A中的基本電路在時段T2中將電源電位VSS提供給線路909，使得線路909的電位變成等於電源電位VSS。在時段T1、T3和T4中，圖9A中的基本電路使線路909進入浮置狀態，使得線路909的電位保持等於電源電位VSS。
此外，圖9A中的基本電路不包括在所有時段T1到T4中都導通的電晶體。亦即，圖9A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖9A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖9A中的基本電路中包括的電晶體是由非晶矽形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
這裏，描述電晶體901到904的功能。電晶體901具有二極體的功能，其中第二端子和閘極對應於輸入端子，第一端子對應於輸出端子。電晶體902具有開關的功能， 其根據線路907的電位選擇是否連接線路905和節點N91。電晶體903具有開關的功能，其根據線路908的電位選擇是否連接線路906和節點N91。電晶體904具有開關的功能，其根據節點N91的電位選擇是否連接線路906和線路909。
注意，由電晶體901到904構成了兩輸入邏輯電路，其中線路907和908對應於輸入端子，節點N91對應於輸出端子。
注意，電晶體901可以是任何元件，只要其具有電阻成分。例如，如圖12A所示，可以用電阻器1201取代電晶體901。此外，在圖12B中顯示圖12A中的時間圖。
接著，參考圖21A描述圖9A中所示的基本電路由P通道電晶體構成的情形。
圖21A顯示基於本發明的基本原理的基本電路。圖21中的基本電路包括電晶體2101、電晶體2102、電晶體2103和電晶體2104。
描述圖21A中的基本電路的連接關係。電晶體2101的閘極連接到電晶體2104的閘極，電晶體2101的第一端子連接到線路2105，電晶體2101的第二端子連接到電晶體2104的閘極。電晶體2102的閘極連接到線路2107，電晶體2102的第一端子連接到線路2106，電晶體2102的第二端子連接到電晶體2104的閘極。電晶體2103的閘極連接到線路2108，電晶體2103的第一端子連接到線路2105，電晶體2103的第二端子連接到電晶體2104的閘 極。電晶體2104的第一端子連接到線路2105，電晶體2104的第二端子連接到線路2109。注意，電晶體2101的閘極、電晶體2101的第二端子、電晶體2102的第二端子、電晶體2103的第二端子和電晶體2104的閘極的節點由N211表示。
此外，電晶體2101到2104的每個都是P通道電晶體。
因此，由於可以僅使用P通道電晶體形成圖21A中的基本電路，因此不需要形成N通道電晶體的步驟。於是，在圖21A中的基本電路中，能夠簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，將電源電位VDD提供給線路2105，將電源電位VSS提供給線路2106。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路2105和線路2106的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路2107和線路2108的每個。注意，提供給線路2107和線路2108的每一個的信號是二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路2107和線路2108的每一個。或者，可以將類比信號提供給線路2107和線路2108的每個。
接著，參考圖21B描述圖21A中所示的基本電路的運行。
圖21B為圖21A所示的基本電路的時間圖的例子。圖21B中的時間圖顯示線路2107的電位、線路2108的電位、節點N211的電位、線路2109的電位和電晶體2104的導通/截止。
透過將整個時段分成時段T1到T4來描述圖21B中的時間圖。此外，圖22A到23B分別顯示圖21A中的基本電路在時段T1到T4中的運行。
首先，參考圖22A描述時段T1中的運行。在時段T1中，將H位準信號提供給線路2107，將H位準信號提供給線路2108。因此，電晶體2102截止且電晶體2103截止。
此外，由於電晶體2101是以二極體方式連接的，節點N211的電位開始上升。節點N211的電位一直上升到電晶體2101截止。當節點N211的電位變成電源電位VDD減去電晶體2101的臨界值電壓Vth2101的絕對值所得的值(vdd-|Vth2101|)時，電晶體2101截止。因此，節點N211的電位變成VDD-|Vth2101|。
因此，電晶體2104截止，線路2109的電位保持稍低於電源電位VDD，因為在時段T2中線路2109保持在該電位。注意，接著描述在時段T2中的操作。
接著，參考圖22B描述時段T2中的運行。在時段T2中，將L位準信號提供給線路2107並將H位準信號提供給線路2108。因此，電晶體2102導通且電晶體2103截止。
此外，節點N211的電位由電晶體2101和電晶體2102的工作點決定。注意，當把電晶體2102的比值(W/L)設置為充分高於電晶體2101的比值(W/L)時，節點N211的電位變成稍高於電源電位VSS。
因此，電晶體2104導通且線路2109的電位變成等於電源電位VDD。
接著，參考圖23A描述時段T3中的運行。在時段T3中，將H位準信號提供給線路2107並將L位準信號提供給線路2108。因此，電晶體2102截止且電晶體2103導通。
因此，節點N211的電位變成等於電源電位VDD，因為電晶體2102是截止的。
因此，電晶體2104截止，線路2109變成浮置狀態。線路2109的電位保持等於電源電位VSS，因為線路2109在時段T1和T2中保持在該電位。
接著，參考圖23B描述時段T4中的運行。在時段T4中，將L位準信號提供給線路2107，將L位準信號提供給線路2108。因此，電晶體2102導通且電晶體2104導通。
此外，由於節點N211的電位由電晶體2101、電晶體2102和電晶體2103的工作點決定，節點N211的電位變成稍低於電源電位VDD。
因此，電晶體2104截止而線路2109變成浮置狀態。線路2109的電位保持等於電源電位VSS，因為線路2109 在時段T1到T3中保持在該電位。
透過上述操作，圖21A中的基本電路在時段T2中向線路2109提供電源電位VDD，使得線路2109的電位變成等於電源電位VDD。在時段T1、T3和T4中，圖21A中的基本電路使線路2109進入浮置狀態，使得線路2109的電位保持等於電源電位VDD。
此外，圖21A中的基本電路不包括在所有時段T1到T4中都導通的電晶體。亦即，圖21A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖21A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
注意，電晶體2101到2104具有類似於電晶體901到904的功能。
注意，由電晶體2101到2104構成了兩輸入邏輯電路，其中線路2107和2108對應於輸入端子，節點N211對應於輸出端子。
注意，電晶體2101可以是任何元件，只要其具有電阻成分。例如，如圖24A所示，可以使用電阻器2401以代替電晶體2101。此外，在圖24B中顯示圖24A中的時間圖。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式4)
在本實施例模式中，參考圖25A描述不同於實施例模式1到3的本發明的基本原理。
圖25A顯示基於本發明的基本原理的基本電路。圖25A中的基本電路包括電路2501和電路2502。
注意，作為電路2501和電路2502，可以使用如圖1A、4A、5A、8A、8B、9A和12A所示的基本電路。因此，線路2503和線路2504對應於圖1A中的線路107、圖4A中的線路107、圖5A中的線路510、圖8A中的線路510、圖8B中的線路510、圖9A中的線路907和圖12A中的線路907。
此外，線路2505對應於圖1A中的線路108、圖4A中的線路108、圖5A中的線路511、圖8A中的線路511、圖8B中的線路511、圖9A中的線路908和圖12A中的線路908。
此外，線路2506對應於圖1A中的線路109、圖4A中的線路109、圖5A中的線路512、圖8A中的線路512、圖8B中的線路512、圖9A中的線路909和圖12A中的線路909。
因此，由於圖25A中的基本電路可以僅僅使用N通道電晶體形成，可以將非晶矽用於圖25A中的基本電路的半導體層。於是，能夠簡化製造方法，從而能夠降低製造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示面板板的半導體裝置。此外，當把多晶矽或單晶矽用於圖 25A中的基本電路的半導體層時，還可以簡化製造方法。
此外，省去了要向其供應電源電位的線路。
此外，將信號提供給線路2503、線路2504和線路2505中的每個。注意，提供給線路2503、線路2504和線路2505的每個的信號為二位元數位信號。
還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路2503、線路2504和線路2505的每一個。或者，可以將類比信號提供給線路2503、線路2504和線路2505的每個。
接著，參考圖25B描述圖25A中所示的基本電路的運行。注意，圖25B顯示將圖1A、4A、5A和8A所示的基本電路用作電路2501和電路2502的情形。
圖25B為圖25A所示的基本電路的時間圖的例子。圖25B中的時間圖顯示線路2503的電位、線路2504的電位、線路2505的電位，電路2501的輸出是處於浮置狀態(被描述為OFF)還是處於電源電位VSS(被描述為ON)，電路2502的輸出是處於浮置狀態(被描述為OFF)還是處於電源電位VSS(被描述為ON)，以及線路2506的電位。
透過將整個時段分成時段T1到T8來描述圖25B中的時間圖。
首先，描述時段T1中的運行。在時段T1中，將L位準信號提供給線路2505，將L位準信號提供給線路2503並將L位準信號提供給線路2504。電路2501和電路2502的每個將電源電位VSS提供給線路2506。因此，線 路2506的電位變成等於電源電位VSS。
接著，描述時段T2中的運行。在時段T2中，將L位準信號提供給線路2505，將H位準信號提供給線路2503並將L位準信號提供給線路2504。電路2501不向線路2506提供電位，電路2502將電源電位VSS提供給線路2506。因此，線路2506的電位變成等於電源電位VSS。
接著，描述時段T3中的運行。在時段T3中，將L位準信號提供給線路2505，將L位準信號提供給線路2503並將H位準信號提供給線路2504。電路2501將電源電位VSS提供給線路2506，電路2502不向線路2506提供電位。因此，線路2506的電位變成等於電源電位VSS。
接著，描述時段T4中的運行。在時段T4中，將L位準信號提供給線路2505，將H位準信號提供給線路2503並將H位準信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電位。因此，線路2506的電位保持等於電源電位VSS，因為線路2506在時段T3中保持在該電位。
接著，描述時段T5中的運行。在時段T5中，將H位準信號提供給線路2505，將L位準信號提供給線路2503並將L位準信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電位。因此，線路2506的電位保持等於電源電位VSS，因為線路2506在時段T3 中保持在該電位。
接著，描述時段T6中的運行。在時段T6中，將H位準信號提供給線路2505，將H位準信號提供給線路2503並將L位準信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電位。因此，線路2506的電位保持等於電源電位VSS，因為線路2506在時段T3中保持在該電位。
接著，描述時段T7中的運行。在時段T7中，將H位準信號提供給線路2505，將L位準信號提供給線路2503並將H位準信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電位。因此，線路2506的電位保持等於電源電位VSS，因為線路2506在時段T3中保持在該電位。
接著，描述時段T8中的運行。在時段T8中，將H位準信號提供給線路2505，將H位準信號提供給線路2503並將H位準信號提供給線路2504。電路2501和電路2502的每個不向線路2506提供電位。因此，線路2506的電位保持等於電源電位VSS，因為線路2506在時段T3中保持在該電位。
透過上述操作，電路2501和電路2502的每個在時段T1中向線路2506提供電源電位VSS，使得線路2506的電位變成等於電源電位VSS。在時段T2中，電路2502向線路2506提供電源電位VSS，使得線路2506的電位變成等於電源電位VSS。在時段T3中，電路2501向線路 2506提供電源電位VSS，使得線路2506的電位變成等於電源電位VSS。在時段T4到T8中，使線路2506進入浮置狀態，使得線路2506的電位保持等於電源電位VSS。
此外，圖25A中的基本電路不包括在所有時段T1到T8中都導通的電晶體。亦即，圖25A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖25A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖25A中的基本電路中包括的電晶體是由非晶矽形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
接著，參考圖26A描述圖25A中所示的基本電路由P通道電晶體構成的情形。
圖26A顯示基於本發明的基本原理的基本電路。圖26A中的基本電路包括電路2601和電路2602。
注意，作為電路2601和電路2602，可以使用圖13A、16A、17A、20A、20B、21A和24A中所示的基本電路。
因此，線路2603和線路2604對應於圖13A中的線路1307、圖16A中的線路1307、圖17A中的線路1710、圖20A中的線路1710、圖20B中的線路1710、圖21A中的線路2108和圖24A中的線路2108。
此外，線路2605對應於圖13A中的線路1308、圖 16A中的線路1308、圖17A中的線路1711、圖20A中的線路1711、圖20B中的線路1711、圖21A中的線路2107和圖24A中的線路2107。
此外，線路2606對應於圖13A中的線路1309、圖16A中的線路1309、圖17A中的線路1712、圖20A中的線路1712、圖20B中的線路1712、圖21A中的線路2109和圖24A中的線路2109。
因此，由於可以僅使用P通道電晶體形成圖26A中的基本電路，因此不需要形成N通道電晶體的步驟。於是，在圖26A中的基本電路中，能夠簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，省去了要向其供應電源電位的線路。
此外，將信號提供給線路2603、線路2604和線路2605的每個。注意，提供給線路2603、線路2604和線路2605的每個的信號為二位元數位信號。
還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路2603、線路2604和線路2605的每一個。或者，可以將類比信號提供給線路2603、線路2604和線路2605的每個。
接著，參考圖26B描述圖26A中所示的基本電路的運行。注意，圖26B顯示將圖16A、17A、20A和20B中所示的基本電路用作電路2601和電路2602的情形。
圖26B為圖26A所示的基本電路的時間圖的例子。圖26B中的時間圖顯示線路2603的電位、線路2604的電 位、線路2605的電位，電路2601的輸出是處於浮置狀態(被描述為OFF)還是處於電源電位VSS(被描述為ON)，電路2602的輸出是處於浮置狀態(被描述為OFF)還是處於電源電位VSS(被描述為ON)，以及線路2606的電位。
透過將整個時段分成時段T1到T8描述圖26B中的時間圖。
首先，描述時段T1中的運行。在時段T1中，將H位準信號提供給線路2605，將H位準信號提供給線路2603並將H位準信號提供給線路2604。電路2601和電路2602的每個向線路2606提供電源電位VDD。因此，線路2606的電位變成等於電源電位VDD。
接著，描述時段T2中的運行。在時段T2中，將H位準信號提供給線路2605，將L位準信號提供給線路2603並將H位準信號提供給線路2604。電路2601不向線路2606提供電位，電路2602向線路2606提供電源電位VDD。因此，線路2606的電位變成等於電源電位VDD。
接著，描述時段T3中的運行。在時段T3中，將H位準信號提供給線路2605，將H位準信號提供給線路2603並將L位準信號提供給線路2604。電路2601向線路2606提供電源電位VDD，電路2602不向線路2606提供電位。因此，線路2606的電位變成等於電源電位VDD。
接著，描述時段T4中的運行。在時段T4中，將H位準信號提供給線路2605，將L位準信號提供給線路2603並將L位準信號提供給線路2604。電路2601和電路 2602的每個都不向線路2606提供電位。因此，線路2606的電位保持等於電源電位VDD，因為線路2606在時段T3中保持在該電位。
接著，描述時段T5中的運行。在時段T5中，將L位準信號提供給線路2605，將H位準信號提供給線路2603並將H位準信號提供給線路2604。電路2601和電路2602的每個都不向線路2606提供電位。因此，線路2606的電位保持等於電源電位VDD，因為線路2606在時段T3中保持在該電位。
接著，描述時段T6中的運行。在時段T6中，將L位準信號提供給線路2605，將L位準信號提供給線路2603並將H位準信號提供給線路2604。電路2601和電路2602的每個都不向線路2606提供電位。因此，線路2606的電位保持等於電源電位VDD，因為線路2606在時段T3中保持在該電位。
接著，描述時段T7中的運行。在時段T7中，將L位準信號提供給線路2605，將H位準信號提供給線路2603並將L位準信號提供給線路2604。電路2601和電路2602的每個都不向線路2606提供電位。因此，線路2606的電位保持等於電源電位VDD，因為線路2606在時段T3中保持在該電位。
接著，描述時段T8中的運行。在時段T8中，將L位準信號提供給線路2605，將L位準信號提供給線路2603並將L位準信號提供給線路2604。電路2601和電路 2602的每個都不向線路2606提供電位。因此，線路2606的電位保持等於電源電位VDD，因為線路2606在時段T3中保持在該電位。
透過上述操作，電路2601和電路2602的每個在時段T1中向線路2606提供電源電位VDD，使得線路2606的電位變成等於電源電位VDD。在時段T2中，電路2602向線路2606提供電源電位VDD，使得線路2606的電位變成等於電源電位VDD。在時段T3中，電路2601向線路2606提供電源電位VDD，使得線路2606的電位變成等於電源電位VDD。在時段T4到T8中，使線路2606進入浮置狀態，使得線路2606的電位保持等於電源電位VDD。
此外，圖26A中的基本電路不包括在所有時段T1到T8中都導通的電晶體。亦即，圖26A中的基本電路不包括一直導通或幾乎一直導通的電晶體。因此，圖26A中的基本電路能夠抑制電晶體的特性劣化以及因特性劣化而造成的臨界值電壓漂移。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式5)
在本實施例模式中，參考圖27描述將實施例模式1中所述的基本電路用於正反器電路的情形。
圖27為將實施例模式1中所述的圖1A中的基本電路用於其的正反器電路的例子。圖27中的正反器電路包括電晶體2701、電晶體2702、電晶體2703、電晶體2704、電晶體2705、電晶體2706、電晶體2707和電晶體2708。
注意，電晶體2705對應於圖1A中的電晶體101；電晶體2707對應於圖1A中的電晶體103，電晶體2706對應於圖1A中的電晶體102。此外，電晶體2703和電晶體2704對應於圖1A中的電晶體104。
描述圖27中的正反器電路的連接關係。注意，電晶體2701的第二端子、電晶體2708的第二端子、電晶體2706的閘極、電晶體2704的第二端子和電晶體2702的閘極的節點由N271表示。此外，電晶體2705的第二端子、電晶體2706的第二端子、電晶體2707的第二端子、電晶體2703的閘極和電晶體2704的閘極的節點由N272表示。
電晶體2701的閘極連接到線路2712，電晶體2701的第一端子連接到線路2709，電晶體2701的第二端子連接到節點N271。電晶體2708的閘極連接到線路2713，電晶體2708的第一端子連接到線路2710，電晶體2708的第二端子連接到節點N271。電晶體2705的閘極連接到線路2709，電晶體2705的第一端子連接到線路2709，電晶體2705的第二端子連接到節點N272。電晶體2706的閘極連接到節點N271，電晶體2706的第一端子連接到線路 2710，電晶體2706的第二端子連接到節點N272。電晶體2707的閘極連接到線路2711，電晶體2707的第一端子連接到線路2710，電晶體2707的第二端子連接到節點N272。電晶體2704的閘極連接到N272，電晶體2704的第一端子連接到線路2710，電晶體2704的第二端子連接到節點N271。電晶體2703的閘極連接到N272，電晶體2703的第一端子連接到線路2710，電晶體2703的第二端子連接到線路2714。電晶體2702的閘極連接到N271，電晶體2702的第一端子連接到線路2711，電晶體2702的第二端子連接到線路2714。
此外，電晶體2701到2708的每個都是N通道電晶體。
因此，因為可以僅使用N通道電晶體形成圖27中的正反器電路，可以將非晶矽用於圖27中的正反器電路的半導體層。於是，能夠簡化製造方法，從而能夠降低製造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示面板板的半導體裝置。此外，當將多晶矽或單晶矽用於圖27中的正反器電路的半導體層時，還可以簡化製造方法。
此外，將電源電位VDD提供給線路2709，將電源電位VSS提供給線路2710。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路2709和線路2710的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路2711、線路2712和線路2713的每個。注意，提供給線路2711、線路2712和線路2713的每個的信號為二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路2711、線路2712和線路2713的每一個。或者，可以將類比信號提供給線路2711、線路2712和線路2713的每個。
接著，參考圖28描述圖27中所示的正反器電路的運行。
圖28為圖27所示的正反器電路的時間圖的例子。圖28中的時間圖顯示線路2711的電位、線路2712的電位、節點N271的電位、節點N272的電位、線路2714的電位、電晶體2703和電晶體2704的導通/截止關係和線路2713的的電位。
透過將整個時段分成時段T1到T4來描述圖28中的時間圖。此外，透過將整個時段分成時段T3a和時段T3b描述時段T3。此外，圖29到33分別顯示圖27中的正反器電路在時段T1、T2、T3b、T4和T3a中的運行。
注意，在除了時段T1、T2和T3b之外的時段中依次重復時段T3a和時段T4。
首先，參考圖29描述時段T1中的運行。在時段T1中，將L位準信號提供給線路2711，將H位準信號提供給線路2712並將L位準信號提供給線路2713。
因此，電晶體2701導通，而電晶體2708和電晶體 2707截止。此時，透過電晶體2701將電源電位VDD提供給節點N271，使得節點N271的電位升高。此外，電晶體2706被節點N271的電位的升高導通，使得節點N272的電位降低。此外，電晶體2703和電晶體2704被節點N272的電位的降低截止。
這裏，節點N271的電位一直上升到電晶體2701截止為止。當節點N271的電位變成電源電位VDD減去電晶體2701的臨界值電壓Vth2701所得的值(vdd-Vth2701)時，電晶體2701截止。因此，節點N271的電位變成VDD-Vth2701。此外，節點N271變成浮置狀態。
因此，電晶體2702導通。此外，由於線路2711的L位準信號被提供給線路2714，線路2714的電位變成等於電源電位VSS。
接著，參考圖30描述時段T2中的運行。在時段T2中，將H位準信號提供給線路2711，將L位準信號提供給線路2712並將L位準信號提供給線路2713。
因此，電晶體2701截止，電晶體2708保持截止，而電晶體2707導通。此時，節點N271處於浮置狀態，節點N271的電位保持在VDD-Vth2701。此外，節點N272的電位保持在L位準，因為電晶體2706和電晶體2707是導通的。於是，由於節點N272處於L位準，電晶體2703和電晶體2704保持截止。
這裏，節點N271處於浮置狀態並保持在H位準。此外，由於節點N271保持在H位準，電晶體2702保持導 通。此外，由於線路2711的H位準信號被提供給線路2714，線路2714的電位升高。因此，由於透過引導操作節點N271的電位變成等於或高於電源電位VDD和電晶體2702的臨界值電壓Vth2702之和(VDD+Vth2702)，因此線路2714的電位變成等於電源電位VDD。
接著，參考圖31描述時段T3b中的運行。在時段T3b中，將L位準信號提供給線路2711，將L位準信號提供給線路2712並將H位準信號提供給線路2713。
因此，電晶體2701保持截止，電晶體2708導通，而電晶體2707截止。此時，透過電晶體2708將電源電位VSS提供給節點N271，使得節點N271的電位降低。此外，電晶體2706被節點N271的電位的降低截止，使得節點N272的電位升高。此外，電晶體2703和電晶體2704被節點N272的電位的升高導通。
此外，電晶體2702被節點N271的電位的降低截止。因此，由於透過電晶體2703將電源電位VSS提供給線路2714，線路2714的電位變成等於電源電位VSS。
接著，參考圖32描述時段T4中的運行。在時段T4中，將H位準信號提供給線路2711，將L位準信號提供給線路2712，並將L位準信號提供給線路2713。
因此，電晶體2701保持截止，電晶體2708截止，而電晶體2707導通。此時，節點N271變成浮置狀態，且節點N271的電位保持在電源電位VSS。於是，電晶體2706和電晶體2702截止。此外，節點N272的電位變成L位 準，因為透過電晶體2707向其提供了電源電位VSS。因此，電晶體2703和電晶體2704截止。
因此，線路2714變成浮置狀態，且線路2714的電位保持等於電源電位VSS。
接著，參考圖33描述時段T3a中的運行。在時段T3a中，將L位準信號提供給線路2711，將L位準信號提供給線路2712並將L位準信號提供給線路2713。
因此，電晶體2701和電晶體2708保持截止，而電晶體2707截止。此時，由於電晶體2707截止，節點N272的電位升高。於是，電晶體2703和電晶體2704導通。此外，透過電晶體2704將電源電位VSS提供給節點N271，使得節點N271的電位變成等於電源電位VSS。因此，電晶體2702和電晶體2706保持截止。
此外，由於透過電晶體2703將電源電位VSS提供給線路2714，線路2714的電位保持等於電源電位VSS。
透過上述操作，在時段T1中圖27中的正反器電路將處於H位準的節點N271保持在浮置狀態中。在時段T2中，圖27中的正反器電路透過引導操作將節點N271的電位設定為等於或高於VDD+Vth2702，從而能夠將線路2714的電位設定為等於電源電位VDD。
此外，在時段T3a中，圖27中的正反器電路導通電晶體2703和電晶體2704，並將電源電位VSS提供給線路2714和節點N271。在時段T4中，圖27中的正反器電路截止電晶體2703和電晶體2704。因此，由於圖27中的 正反器電路依次導通電晶體2703和電晶體2704，其能夠抑制電晶體2703和電晶體2704的特性劣化，從而能夠將節點N271和線路2714每者的電位穩定地保持在等於電源電位VSS。
此外，圖27中的正反器電路不包括在所有的時段T1到T4中都導通的電晶體。亦即，圖27中的正反器電路不包括總是或幾乎總是導通的電晶體。因此，圖27中的正反器電路能夠抑制電晶體的特性劣化和由於特性劣化導致的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖27中的正反器電路中包括的電晶體是由非晶矽形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
這裏，描述電晶體2701到2708的功能。電晶體2701具有開關的功能，其根據線路2712的電位選擇是否連接線路2709和節點N271。電晶體2702具有開關的功能，其根據節點N271的電位選擇是否連接線路2711和線路2714。電晶體2703具有開關的功能，其根據節點N272的電位選擇是否連接線路2710和線路2714。電晶體2704具有開關的功能，其根據節點N272的電位選擇是否連接線路2710和節點N271。電晶體2705具有二極體的功能，其中第一端子和閘極對應於輸入端子，第二端子對應於輸出端子。電晶體2706具有開關的功能，其根據節點N271的電位選擇是否連接線路2710和節點N272。電晶 體2707具有開關的功能，其根據線路2711的電位選擇是否連接線路2710和節點N272。電晶體2708具有開關的功能，其根據線路2713的電位選擇是否連接線路2710和節點N271。
注意，由電晶體2705、電晶體2706和電晶體2707構成了兩輸入或非電路，其中節點N271和線路2711對應於輸入端子，節點N272對應於輸出端子。
注意，電晶體2705可以是任何元件，只要其具有電阻成分。例如，如圖34所示，可以用電阻器3401代替電晶體2705。利用電阻器3401，能夠將節點N272的電位設定為等於電源電位VDD。
注意，如圖35所示，可以在電晶體2702的閘極(節點N271)和第二端子(線路2714)之間提供電容器3501。這是因為在時段T2中透過引導操作升高了節點N271的電位和線路2714的電位，使得正反器電路能夠容易地透過校驗電容器3501而執行引導操作。
注意，只需要電晶體2701在時段T1中使節點N271進入浮置狀態以便節點N271的電位變成H位準。因此，即使在電晶體2701的第一端子連接到線路2712時，電晶體2701也能夠使節點N271進入浮置狀態，以便節點N271的電位變成H位準。
接著，參考圖44描述圖27中所示的正反器電路由P通道電晶體構成的情形。
圖44為將實施例模式1中所述的圖13A中的基本電 路用於其的正反器電路的例子。圖44中的正反器電路包括電晶體4401、電晶體4402、電晶體4403、電晶體4404、電晶體4405、電晶體4406、電晶體4407和電晶體4408。
注意，電晶體4405對應於圖13A中的電晶體1301，電晶體4407對應於圖13A中的電晶體1302，電晶體4406對應於圖13A中的電晶體1303。此外，電晶體4403和電晶體4404對應於圖13A中的電晶體1304。
描述圖44中的正反器電路的連接關係。注意，電晶體4401的第二端子、電晶體4408的第二端子、電晶體4406的閘極、電晶體4404的第二端子和電晶體4402的閘極的節點由N441表示。此外，電晶體4405的第二端子、電晶體4406的第二端子、電晶體4407的第二端子、電晶體4403的閘極和電晶體4404的閘極的節點由N442表示。
電晶體4401的閘極連接到線路4412，電晶體4401的第一端子連接到線路4409，電晶體4401的第二端子連接到節點N441。電晶體4408的閘極連接到線路4413，電晶體4408的第一端子連接到線路4410，電晶體4408的第二端子連接到節點N441。電晶體4405的閘極連接到線路4409，電晶體4405的第一端子連接到線路4409，電晶體4405的第二端子連接到節點N442。電晶體4406的閘極連接到節點N441，電晶體4406的第一端子連接到線路4410，電晶體4406的第二端子連接到節點N442。電晶體 4407的閘極連接到線路4411，電晶體4407的第一端子連接到線路4410，電晶體4407的第二端子連接到節點N442。電晶體4404的閘極連接到節點N442，電晶體4404的第一端子連接到線路4410，電晶體4404的第二端子連接到節點N441。電晶體4403的閘極連接到節點N442，電晶體4403的第一端子連接到線路4410，電晶體4403的第二端子連接到線路4414。電晶體4402的閘極連接到節點N441，電晶體4402的第一端子連接到線路4411，電晶體4402的第二端子連接到線路4414。
此外，電晶體4401到4408的每個都是P通道電晶體。
因此，由於可以僅使用P通道電晶體形成圖44中的正反器電路，因此不需要形成N通道電晶體的步驟。於是，在圖44中的正反器電路中，可以簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，將電源電位VDD提供給線路4410，將電源電位VSS提供給線路4409。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路4409和線路4410的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路4411、線路4412和線路4413的每個。注意，提供給線路4411、線路4412和線路4413的每個的信號為二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給 線路4411、線路4412和線路4413的每一個。或者，可以將類比信號提供給線路4411、線路4412和線路4413的每個。
接著，參考圖45描述圖44中所示的正反器電路的運行。
圖45為圖44所示的正反器電路的時間圖的例子。圖45中的時間圖顯示線路4411的電位、線路4412的電位、節點N441的電位、節點N442的電位、線路4414的電位、電晶體4403和電晶體4404的導通/截止關係和線路4413的電位。
透過將整個時段分成時段T1到T4來描述圖44中的時間圖。此外，透過將整個時段分成時段T3a和時段T3b描述時段T3。
注意，在除了時段T1、T2和T3b之外的時段中依次重復時段T3a和時段T4。
首先，描述時段T1中的運行。在時段T1中，將H位準信號提供給線路4411，將L位準信號提供給線路4412並將H位準信號提供給線路4413。
因此，電晶體4401導通，電晶體4408和電晶體4407截止。此時，透過電晶體4401將電源電位VSS提供給節點N441，使得節點N441的電位降低。此外，電晶體4406被節點N441的電位的降低導通，使得節點N442的電位升高。此外，電晶體4403和電晶體4404被節點N442的電位的升高截止。
這裏，節點N441的電位一直下降到電晶體4401截止為止。當節點N441的電位變成電源電位VSS和電晶體4401的臨界值電壓Vth4401的絕對值之和(VSS+|Vth4401|)時，電晶體4401截止。因此，節點N441的電位變成VSS+|Vth4401|。此外，節點N441變成浮置狀態。
因此，電晶體4402導通。此外，由於線路4411的H位準信號被提供給線路4414，線路4414的電位變成等於電源電位VDD。
接著，描述時段T2中的運行。在時段T2中，將L位準信號提供給線路4411，將H位準信號提供給線路4412並將H位準信號提供給線路4413。
因此，電晶體4401截止，電晶體4408保持截止且電晶體4407導通。此時，節點N441處於浮置狀態，節點N441的電位保持在VSS+|Vth4401|。此外，節點N442的電位保持在H位準，因為電晶體4406和電晶體4407是導通的。於是，由於節點N442處於H位準，電晶體4403和電晶體4404保持截止。
這裏，節點N441處於浮置狀態並保持在L位準。此外，由於節點N441保持在L位準，電晶體4402保持導通。此外，由於線路4411的L位準信號被提供給線路4414，線路4414的電位降低。因此，節點N441的電位透過引導操作變成等於或低於電源電位VSS減去電晶體4402的臨界值電壓Vth4402的絕對值所得的值(VSS-|Vth4402|)，使得線路4414的電位變成等於電源電位 VSS。
接著，描述時段T3b中的運行。在時段T3b中，將H位準信號提供給線路4411，將H位準信號提供給線路4412並將L位準信號提供給線路4413。
因此，電晶體4401保持截止，電晶體4408導通且電晶體4407截止。此時，透過電晶體4408將電源電位VDD提供給節點N441，使得節點N441的電位升高。此外，電晶體4406被節點N441的電位的升高截止，使得節點N442的電位降低。此外，電晶體4403和電晶體4404被節點N442的電位的降低導通。
此外，電晶體4402被節點N441的電位的升高截止。因此，由於透過電晶體4403將電源電位VDD提供給線路4414，線路4414的電位變成等於電源電位VDD。
接著，描述時段T4中的運行。在時段T4中，將L位準信號提供給線路4411，將H位準信號提供給線路4412並將H位準信號提供給線路4413。
因此，電晶體4401保持截止，電晶體4408截止且電晶體4407導通。此時，節點N441變成浮置狀態，且節點N441的電位保持在電源電位VDD。於是，電晶體4406和電晶體4402截止。此外，節點N442的電位變成H位準，因為透過電晶體4407將電源電位VDD提供給其。因此，電晶體4403和電晶體4404截止。
因此，線路4414變成浮置狀態，且線路4414的電位保持等於電源電位VDD。
接著，描述時段T3a中的運行。在時段T3a中，將H位準信號提供給線路4411，將H位準信號提供給線路4412並將H位準信號提供給線路4413。
因此，電晶體4401和電晶體4408保持截止，電晶體4407截止。此時，由於電晶體4407截止，節點N442的電位降低。於是，電晶體4403和電晶體4404導通。此外，透過電晶體4404將電源電位VDD提供給節點N441，使得節點N441的電位變成等於電源電位VDD。因此，電晶體4402和電晶體4406保持截止。
此外，由於透過電晶體4403將電源電位VDD提供給線路4414，線路4414的電位保持等於電源電位VDD。
透過上述操作，在時段T1中圖44中的正反器電路將處於H位準的節點N441保持在浮置狀態中。在時段T2中，圖44中的正反器電路透過引導操作將節點N441的電位設定為等於或低於VSS-|Vth4402|，從而能夠將線路4414的電位設定為等於電源電位VSS。
此外，在時段T3a中，圖44中的正反器電路導通電晶體4403和電晶體4404，並將電源電位VDD提供給線路4414和節點N441。在時段T4中，圖44中的正反器電路截止電晶體4403和電晶體4404。因此，由於圖44中的正反器電路依次導通電晶體4403和電晶體4404，其能夠抑制電晶體4403和電晶體4404的特性劣化，從而能夠將節點N441和線路4414每者的電位穩定地保持在等於電源電位VDD。
此外，圖44中的正反器電路不包括在所有的時段T1到T4中都導通的電晶體。亦即，圖44中的正反器電路不包括總是或幾乎總是導通的電晶體。因此，圖44中的正反器電路能夠抑制電晶體的特性劣化和由於特性劣化導致的臨界值電壓漂移。
注意，電晶體4401到4408具有類似於電晶體2701到2708的功能。
注意，由電晶體4405到4407構成了兩輸入與非電路，其中節點N441和線路4411對應於輸入端子，節點N442對應於輸出端子。
注意，電晶體4405可以是任何元件，只要其具有電阻成分。例如，如圖46所示，可以用電阻器4601代替電晶體4405。利用電阻器4601，能夠將節點N442的電位設定為等於電源電位VSS。
注意，如圖47所示，可以在電晶體4402的閘極(節點N441)和第二端子(線路4414)之間提供電容器4701。這是因為在時段T2中透過引導操作升高了節點N441的電位和線路4414的電位，使得正反器電路能夠容易地透過校驗電容器4701而執行引導操作。
注意，只需要電晶體4401在時段T1中使節點N441進入浮置狀態以便節點N441的電位變成L位準。因此，即使在電晶體4401的第一端子連接到線路4412時，電晶體4401也能夠使節點N441進入浮置狀態，以便節點N441的電位變成L位準。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式6)
在本實施例模式中，參考圖36描述將實施例模式2中所述的基本電路用於正反器電路的情形。
圖36為將實施例模式2中所述的圖5A中的基本電路用於其的正反器電路的例子。圖36中的正反器電路包括電晶體3600、電晶體3601、電晶體3602、電晶體3603、電晶體3604、電晶體3605、電晶體3606、電晶體3607和電晶體3608、電晶體3609和電晶體3610。
注意，電晶體3605對應於圖5A中的電晶體501，電晶體3607對應於圖5A中的電晶體502，電晶體3606對應於圖5A中的電晶體503，電晶體3608對應於圖5A中的電晶體504，電晶體3610對應於圖5A中的電晶體505，電晶體3609對應於圖5A中的電晶體506。此外，電晶體3603和電晶體3604對應於圖5A中的電晶體507。
描述圖36中的正反器電路的連接關係。注意，電晶體3601的第二端子、電晶體3600的第二端子、電晶體3606的閘極、電晶體3604的第二端子和電晶體3602的閘極的節點由N361表示。此外，電晶體3605的第二端子、電晶體3606的第二端子、電晶體3607的第二端子和 電晶體3608的閘極的節點由N362表示。此外，電晶體3609的第二端子、電晶體3608的第二端子、電晶體3610的第二端子、電晶體3603的閘極和電晶體3604的閘極的節點由N363表示。
電晶體3601的閘極連接到線路3614，電晶體3601的第一端子連接到線路3611，電晶體3601的第二端子連接到節點N361。電晶體3600的閘極連接到線路3615，電晶體3600的第一端子連接到線路3612，電晶體3600的第二端子連接到節點N361。電晶體3606的閘極連接到節點N361，電晶體3606的第一端子連接到線路3612，電晶體3606的第二端子連接到節點N362。電晶體3605的閘極連接到線路3611，電晶體3605的第一端子連接到線路3611，電晶體3605的第二端子連接到節點N362。電晶體3607的閘極連接到節點N363，電晶體3607的第一端子連接到線路3612，電晶體3607的第二端子連接到節點N362。電晶體3608的閘極連接到節點N362，電晶體3608的第一端子連接到線路3611，電晶體3608的第二端子連接到節點N363。電晶體3609的閘極連接到節點N361，電晶體3609的第一端子連接到線路3612，電晶體3609的第二端子連接到節點N363。電晶體3610的閘極連接到線路3613，電晶體3610的第一端子連接到線路3612，電晶體3610的第二端子連接到節點N363。電晶體3604的閘極連接到節點N363，電晶體3604的第一端子連接到線路3612，電晶體3604的第二端子連接到節點 N361。電晶體3603的閘極連接到節點N363，電晶體3603的第一端子連接到線路3612，電晶體3603的第二端子連接到線路3616。電晶體3602的閘極連接到節點N361，電晶體3602的第一端子連接到線路3613，電晶體3602的第二端子連接到線路3616。
此外，電晶體3600到3610的每個都是N通道電晶體。
因此，因為可以僅使用N通道電晶體形成圖36中的正反器電路，可以將非晶矽用於圖36中的正反器電路的半導體層。於是，能夠簡化製造方法，從而能夠降低製造成本且能夠提高成品率。此外，還能夠形成諸如大型顯示面板板的半導體裝置。此外，當將多晶矽或單晶矽用於圖36中的正反器電路的半導體層時，還可以簡化製造方法。
此外，將電源電位VDD提供給線路3611，將電源電位VSS提供給線路3612。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路3611和線路3612的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路3613、線路3614和線路3615的每個。注意，提供給線路3613、線路3614和線路3615的每個的信號為二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路3613、線路3614和線路3615的每一個。或者，可 以將類比信號提供給線路3613、線路3614和線路3615的每個。
接著，參考圖37描述圖36中所示的正反器電路的運行。
圖37為圖36所示的正反器電路的時間圖的例子。圖37中的時間圖顯示線路3613的電位、線路3614的電位、節點N361的電位、節點N362的電位、節點N363的電位、線路3616的電位、電晶體3603和電晶體3604的導通/截止關係、線路3615的電位。
透過將整個時段分成時段T1到T4來描述圖37中的時間圖。此外，透過將整個時段分成時段T3a和時段T3b描述時段T3。
注意，在除了時段T1、T2和T3b之外的時段中依次重復時段T3a和時段T4。
首先，描述時段T1中的運行。在時段T1中，將L位準信號提供給線路3613，將H位準信號提供給線路3614並將L位準信號提供給線路3615。
因此，電晶體3601導通，電晶體3600、電晶體3607和電晶體3610截止。此時，透過電晶體3601將電源電位VDD提供給節點N361，使得節點N361的電位升高。此外，電晶體3606和電晶體3609被節點N361的電位的升高導通，使得節點N362和節點N363的電位降低。此外，電晶體3608被節點N362的電位的降低截止。此外，電晶體3603和電晶體3604被節點N363的電位的降低截 止。
這裏，節點N361的電位一直上升到電晶體3601截止為止。當節點N361的電位變成電源電位VDD減去電晶體3601的臨界值電壓Vth3601所得的值(vdd-Vth3601)時，電晶體3601截止。因此，節點N361的電位變成VDD-Vth3601。此外，節點N361變成浮置狀態。
因此，電晶體3602導通。此外，由於線路3613的L位準信號被提供給線路3616，線路3616的電位變成等於電源電位VSS。
接著，描述時段T2中的運行。在時段T2中，將H位準信號提供給線路3613，將L位準信號提供給線路3614並將L位準信號提供給線路3615。
因此，電晶體3601截止，電晶體3600保持截止，且電晶體3607和電晶體3610導通。此時，節點N361處於浮置狀態，節點N361的電位保持在VDD-Vth3601。此外，節點N362的電位保持在L位準，因為電晶體3606和電晶體3607是導通的。此外，節點N363的電位保持在L位準，因為電晶體3609和電晶體3610是導通的。於是，由於節點N363處於L位準，電晶體3603和電晶體3604保持截止。
這裏，節點N361處於浮置狀態並保持在H位準。此外，由於節點N361保持在H位準，電晶體3602保持導通。此外，由於線路3613的H位準信號被提供給線路3616，線路3616的電位升高。因此，由於透過引導操作 節點N361的電位變成等於或高於電源電位VDD和電晶體3602的臨界值電壓Vth3602之和(VDD+Vth3602)，因此線路3616的電位變成等於電源電位VDD。
接著，描述時段T3b中的運行。在時段T3b中，將L位準信號提供給線路3613，將L位準信號提供給線路3614並將H位準信號提供給線路3615。
因此，電晶體3601保持截止，電晶體3600導通，電晶體3607和電晶體3610截止。此時，透過電晶體3600將電源電位VSS提供給節點N361，使得節點N361的電位降低。此外，電晶體3606和電晶體3607被節點N361的電位的降低截止。因此，透過引導操作升高節點N362和節點N363的電位。節點N362的電位升高到等於或高於電源電位VDD和電晶體3608的臨界值電壓Vth3608之和(VDD+Vth3608)。節點N363的電位升高到電源電位VDD。因此，電晶體3603和電晶體3604被節點N363的電位的升高導通。
此外，電晶體3602被節點N361的電位的降低截止。因此，由於透過電晶體3603將電源電位VSS提供給線路3616，線路3616的電位變成等於電源電位VSS。
接著，描述時段T4中的運行。在時段T4中，將H位準信號提供給線路3613，將L位準信號提供給線路3614並將L位準信號提供給線路3615。
因此，電晶體3601保持截止，電晶體3600截止，電晶體3607和電晶體3610導通。此時，節點N361處於浮 置狀態，且節點N361的電位保持在電源電位VSS。於是，電晶體3602、3606和3609保持截止。此外，節點N362的電位變成L位準，因為透過電晶體3607向其提供了電源電位VSS。此外，節點N363的電位變成L位準，因為透過電晶體3610向其提供了電源電位VSS。因此，電晶體3603和電晶體3604截止。
因此，線路3616變成浮置狀態，且線路3616的電位保持等於電源電位VSS。
接著，描述時段T3a中的運行。在時段T3a中，將L位準信號提供給線路3613，將L位準信號提供給線路3614並將L位準信號提供給線路3615。
因此，電晶體3601和電晶體3600保持截止，電晶體3607和電晶體3610截止。此時，節點N361處於浮置狀態，節點N361的電位保持在L位準。於是，電晶體3602、3606和3609保持截止。此外，透過引導操作升高節點N362和節點N363的電位。節點N362的電位升高到等於或高於電源電位VDD和電晶體3608的臨界值電壓Vth3608之和(VDD+Vth3608)。節點N363的電位升高到電源電位VDD。因此，電晶體3603和電晶體3604被節點N363的電位的升高導通。
因此，由於透過電晶體3603將電源電位VSS提供給線路3616，線路3616的電位保持等於電源電位VSS。
透過上述操作，在時段T1中圖36中的正反器電路將處於H位準的節點N361保持在浮置狀態中。在時段T2 中，圖36中的正反器電路透過引導操作將節點N361的電位設定為等於或高於VDD+Vth3602，使得線路3616的電位等於電源電位VDD。
此外，在時段T3a中，圖36中的正反器電路導通電晶體3603和電晶體3604，並將電源電位VSS提供給線路3616和節點N361。在時段T4中，圖36中的正反器電路截止電晶體3603和電晶體3604。因此，由於圖36中的正反器電路依次導通電晶體3603和電晶體3604，其能夠抑制電晶體3603和電晶體3604的特性劣化，從而能夠將節點N361和線路3616每者的電位穩定地保持在等於電源電位VSS。
此外，圖36中的正反器電路能夠在時段T3和T3b中將節點N363的電位設定為等於電源電位VDD。因此，即使在電晶體3603和電晶體3604的特性劣化時，也能夠在寬範圍的工作條件下操作圖36中的正反器電路。
此外，圖36中的正反器電路不包括在所有的時段T1到T4中都導通的電晶體。亦即，圖36中的正反器電路不包括總是或幾乎總是導通的電晶體。因此，圖36中的正反器電路能夠抑制電晶體的特性劣化和由於特性劣化導致的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖36中的正反器電路中包括的電晶體是由非晶矽形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
這裏，描述電晶體3600到3610的功能。電晶體3600具有開關的功能，其根據線路3615的電位選擇是否連接線路3612和節點N361。電晶體3601具有開關的功能，其根據線路3614的電位選擇是否連接線路3611和節點N361。電晶體3602具有開關的功能，其根據節點N361的電位選擇是否連接線路3613和線路3616。電晶體3603具有開關的功能，其根據節點N363的電位選擇是否連接線路3612和線路3616。電晶體3604具有開關的功能，其根據節點N363的電位選擇是否連接線路3612和節點N361。電晶體3605具有二極體的功能，其中第一端子和閘極對應於輸入端子，第二端子對應於輸出端子。電晶體3606具有開關的功能，其根據節點N361的電位選擇是否連接線路3612和節點N362。電晶體3607具有開關的功能，其根據線路3613的電位選擇是否連接線路3612和節點N362。電晶體3608具有開關的功能，其根據節點N362的電位選擇是否連接線路3611和節點N363。電晶體3609具有開關的功能，其根據節點N361的電位選擇是否連接線路3612和節點N363。電晶體3610具有開關的功能，其根據線路3613的電位選擇是否連接線路3612和節點N363。
注意，由電晶體3605到3610構成了兩輸入或非電路，其中節點N361和線路3613對應於輸入端子，節點N363對應於輸出端子。
注意，如圖38所示，可以在電晶體3608的閘極(節 點N362)和第二端子(節點N363)之間提供電容器3801。這是因為在時段T3a和T3b中由引導操作升高了節點N362的電位和節點N363的電位，使得正反器電路能夠容易地透過校驗電容器3801執行引導操作。
注意，如圖39所示，不必一定提供電晶體3607。
注意，如圖40所示，可以在電晶體3602的閘極(節點N361)和第二端子(線路3616)之間提供電容器4111。這是因為在時段T2中透過引導操作升高了節點N361的電位和線路3616的電位，使得正反器電路能夠容易地透過校驗電容器4111而執行引導操作。
注意，只需要電晶體3601在時段T1中使節點N361進入浮置狀態以便節點N361的電位變成H位準。因此，即使在電晶體3601的第一端子連接到線路3614時，電晶體3601也能夠使節點N361進入浮置狀態，以便節點N361的電位變成H位準。
接著，參考圖48描述圖36中所示的正反器電路由P通道電晶體構成的情形。
圖48為將實施例模式2中所述的圖17A中的基本電路用於其的正反器電路的例子。圖48中的正反器電路包括電晶體4800、電晶體4801、電晶體4802、電晶體4803、電晶體4804、電晶體4805、電晶體4806、電晶體4807、電晶體4808、電晶體4809和電晶體4810。
注意，電晶體4805對應於圖17A中的電晶體1701，電晶體4807對應於圖17A中的電晶體1702，電晶體4806 對應於圖17A中的電晶體1703，電晶體4808對應於圖17A中的電晶體1704，電晶體4810對應於圖17A中的電晶體1705，且電晶體4809對應於圖17A中的電晶體1706。此外，電晶體4803和電晶體4804對應於圖17A中的電晶體1707。
描述圖48中的正反器電路的連接關係。注意，電晶體4801的第二端子、電晶體4800的第二端子、電晶體4806的閘極、電晶體4804的第二端子和電晶體4802的閘極的節點由N481表示。此外，電晶體4805的第二端子、電晶體4806的第二端子、電晶體4807的第二端子和電晶體4808的閘極的節點由N482表示。此外，電晶體4809的第二端子、電晶體4808的第二端子、電晶體4810的第二端子、電晶體4803的閘極和電晶體4804的閘極的節點由N483表示。
電晶體4801的閘極連接到線路4814，電晶體4801的第一端子連接到線路4811，電晶體4801的第二端子連接到節點N481。電晶體4800的閘極連接到線路4815，電晶體4800的第一端子連接到線路4812，電晶體4800的第二端子連接到節點N481。電晶體4406的閘極連接到節點N481，電晶體4406的第一端子連接到線路4812，電晶體4406的第二端子連接到節點N482。電晶體4805的閘極連接到線路4811，電晶體4805的第一端子連接到線路4811，電晶體4805的第二端子連接到節點N482。電晶體4807的閘極連接到線路4813，電晶體4807的第一端子連 接到線路4812，電晶體4807的第二端子連接到節點N482。電晶體4808的閘極連接到節點N482，電晶體4808的第一端子連接到線路4811，電晶體4808的第二端子連接到節點N483。電晶體4809的閘極連接到節點N481，電晶體4809的第一端子連接到線路4812，電晶體4809的第二端子連接到節點N483。電晶體4810的閘極連接到線路4813，電晶體4810的第一端子連接到線路4812，電晶體4810的第二端子連接到節點N483。電晶體4804的閘極連接到節點N483，電晶體4804的第一端子連接到線路4812，電晶體4804的第二端子連接到節點N481。電晶體4803的閘極連接到節點N483，電晶體4803的第一端子連接到線路4812，電晶體4803的第二端子連接到線路4816。電晶體4802的閘極連接到節點N481，電晶體4802的第一端子連接到線路4813，電晶體4802的第二端子連接到線路4816。
此外，電晶體4800到4810的每個都是P通道電晶體。
因此，由於可以僅使用P通道電晶體形成圖48中的正反器電路，因此不需要形成N通道電晶體的步驟。於是，在圖48中的正反器電路中，可以簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，將電源電位VDD提供給線路4812，將電源電位VSS提供給線路4811。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供 給線路4811和線路4812的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路4813、線路4814和線路4815的每個。注意，提供給線路4813、線路4814和線路4815的每個的信號為二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路4813、線路4814和線路4815的每一個。或者，可以將類比信號提供給線路4813、線路4814和線路4815的每個。
接著，參考圖49描述圖48中所示的正反器電路的運行。
圖49為圖48所示的正反器電路的時間圖的例子。圖49中的時間圖顯示線路4813的電位、線路4814的電位、節點N481的電位、節點N482的電位、節點N483的電位、線路4816的電位、電晶體4803和電晶體4804的導通/截止關係、線路4815的電位。
透過將整個時段分成時段T1到T4來描述圖48中的時間圖。此外，透過將整個時段分成時段T3a和時段T3b描述時段T3。
注意，在除了時段T1、T2和T3b之外的時段中依次重復時段T3a和時段T4。
首先，描述時段T1中的運行。在時段T1中，將H位準信號提供給線路4813，將L位準信號提供給線路4814並將H位準信號提供給線路4815。
因此，電晶體4801導通，電晶體4800、4807和4810截止。此時，透過電晶體4801將電源電位VSS提供給節點N481，使得節點N481的電位降低。此外，電晶體4806和電晶體4809被節點N481的電位的降低導通，使得節點N482和節點N483的電位升高。此外，電晶體4808被節點N482的電位的升高截止。此外，電晶體4803和電晶體4804被節點N483的電位的升高截止。
這裏，節點N481的電位一直下降到電晶體4801截止為止。當節點N481的電位變成電源電位VSS和電晶體4801的臨界值電壓Vth4801的絕對值之和(VSS+|Vth4801|)時，電晶體4801截止。因此，節點N481的電位變成VSS+|Vth4801|，使得節點N481變成浮置狀態。
因此，電晶體4802導通。此外，由於線路4813的H位準信號被提供給線路4816，線路4816的電位變成等於電源電位VDD。
接著，描述時段T2中的運行。在時段T2中，將L位準信號提供給線路4813，將H位準信號提供給線路4814並將H位準信號提供給線路4815。
因此，電晶體4801截止，電晶體4800保持截止，電晶體4807和電晶體4810導通。此時，節點N481處於浮置狀態，節點N481的電位保持在VSS+|Vth4801|。此外，節點N482的電位保持在H位準，因為電晶體4806和電晶體4807是導通的。此外，節點N483的電位保持在H位準，因為電晶體4809和電晶體4810是導通的。於 是，由於節點N483處於H位準，電晶體4803和電晶體4804保持截止。
這裏，節點N481處於浮置狀態並保持在L位準。此外，由於節點N481保持在L位準，電晶體4802保持導通。此外，由於線路4813的L位準信號被提供給線路4816，線路4816的電位降低。因此，節點N481的電位透過引導操作變成等於或低於電源電位VSS減去電晶體4802的臨界值電壓Vth4802的絕對值所得的值(VSS-|Vth4802|)，使得線路4816的電位變成等於電源電位VSS。
接著，描述時段T3b中的運行。在時段T3b中，將H位準信號提供給線路4813，將H位準信號提供給線路4814並將L位準信號提供給線路4815。
因此，電晶體4801保持截止，電晶體4800導通，電晶體4807和4810截止。此時，透過電晶體4800將電源電位VDD提供給節點N481，使得節點N481的電位升高。此外，電晶體4806和電晶體4807被節點N481的電位的升高截止。因此，透過引導操作降低了節點N482的電位和節點N483的電位。節點N482的電位降低到等於或低於電源電位VSS減去電晶體4808的臨界值電壓Vth4808的絕對值所得的值(VSS-|Vth4808|)。節點N483的電位降低到電源電位VSS。因此，電晶體4803和電晶體4804被節點N483的電位的降低導通。
此外，電晶體4802被節點N481的電位的升高截止。 因此，由於透過電晶體4803將電源電位VDD提供給線路4816，線路4816的電位變成等於電源電位VDD。
接著，描述時段T4中的運行。在時段T4中，將L位準信號提供給線路4813，將H位準信號提供給線路4814並將H位準信號提供給線路4815。
因此，電晶體4801保持截止，電晶體4800截止，電晶體4807和4810導通。此時，節點N481處於浮置狀態，節點N481的電位保持在電源電位VDD。於是，電晶體4802、電晶體4806和電晶體4809保持截止。此外，節點N482的電位變成H位準，因為透過電晶體4807將電源電位VDD提供給其。因此，電晶體4808截止。此外，節點N483的電位變成H位準，因為透過電晶體4810將電源電位VDD提供給其。因此，電晶體4803和電晶體4804截止。
因此，線路4816變成浮置狀態，且線路4816的電位保持等於電源電位VDD。
接著，描述時段T3a中的運行。在時段T3a中，將H位準信號提供給線路4813，將H位準信號提供給線路4814並將H位準信號提供給線路4815。
因此，電晶體4801和電晶體4800保持截止，電晶體4807和電晶體4810截止。此時，節點N481處於浮置狀態，節點N481的電位保持在H位準。於是，電晶體4802、電晶體4806和電晶體4809保持截止。因此，透過引導操作降低了節點N482的電位和節點N483的電位。 節點N482的電位降低到等於或低於電源電位VSS減去電晶體4808的臨界值電壓Vth4808的絕對值所得的值(VSS-|Vth4808|)。節點N483的電位降低到電源電位VSS。因此，電晶體4803和電晶體4804被節點N483的電位的降低導通。
此外，由於透過電晶體4803將電源電位VDD提供給線路4816，線路4816的電位保持等於電源電位VDD。
透過上述操作，在時段T1中圖48中的正反器電路將處於L位準的節點N481保持在浮置狀態中。在時段T2中，圖48中的正反器電路透過引導操作將節點N481的電位設定為等於或低於VSS-|Vth4802|，使得線路4816的電位等於電源電位VSS。
此外，在時段T3a中，圖48中的正反器電路導通電晶體4803和電晶體4804，並將電源電位VDD提供給線路4816和節點N481。在時段T4中，圖48中的正反器電路截止電晶體4803和電晶體4804。因此，由於圖48中的正反器電路依次導通電晶體4803和電晶體4804，其能夠抑制電晶體4803和電晶體4804的特性劣化，從而能夠將節點N481和線路4816每者的電位穩定地保持在等於電源電位VDD。
此外，圖48中的正反器電路能夠在時段T3a和T3b中將節點N483的電位設定為等於電源電位VSS。因此，即使在電晶體4803和電晶體4804的特性劣化時，也能夠在寬範圍的工作條件下操作圖48中的正反器電路。
此外，圖48中的正反器電路不包括在所有的時段T1到T4中都導通的電晶體。亦即，圖48中的正反器電路不包括總是或幾乎總是導通的電晶體。因此，圖48中的正反器電路能夠抑制電晶體的特性劣化和由於特性劣化導致的臨界值電壓漂移。
注意，電晶體4801到4810具有類似於電晶體3601到3610的功能。
注意，由電晶體4805到4810構成了兩輸入與非電路，其中節點N481和線路4813對應於輸入端子，節點N483對應於輸出端子。
注意，如圖50所示，可以在電晶體4808的閘極(節點N482)和第二端子(節點N483)之間提供電容器5001。這是因為在時段T3a和T3b中由引導操作降低了節點N482的電位和節點N483的電位，使得正反器電路能夠容易地透過校驗電容器5001執行引導操作。
注意，如圖51所示，不必一定提供電晶體4807。
注意，如圖52所示，可以在電晶體4802的閘極(節點N481)和第二端子(線路4816)之間提供電容器5201。這是因為在時段T2中透過引導操作升高了節點N481的電位和線路4816的電位，使得正反器電路能夠容易地透過校驗電容器5201而執行引導操作。
注意，只需要電晶體4801在時段T1中使節點N481進入浮置狀態以便節點N481的電位變成L位準。因此，即使在電晶體4801的第一端子連接到線路4814時，電晶 體4801也能夠將節點N481設定進入浮置狀態，以便節點N481的電位變成L位準。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式7)
在本實施例模式中，參考圖56描述將實施例模式4中所述的基本電路用於正反器電路的情形。
圖56為將實施例模式4中所述的圖25A中的基本電路用於其的正反器電路的例子。圖56中的正反器電路包括電晶體5601、電晶體5602、電晶體5603、電晶體5604、電晶體5605、電晶體5606、電晶體5607、電晶體5608、電路5608和電路5609。
注意，作為電路5608和電路5609，可以使用圖27中的或非電路2715和圖36中的或非電路3617。
描述圖56中的正反器電路的連接關係。注意，電晶體5601的第二端子、電晶體5607的第二端子、電晶體5605的第二端子、電晶體5606的第二端子和電晶體5602的閘極的節點由N561表示。此外，電晶體5604的閘極和電晶體5606的閘極的節點由N562表示。此外，電晶體5603的閘極和電晶體5605的閘極的節點由N563表示。
電晶體5601的閘極連接到線路5614，電晶體5601的第一端子連接到線路5610，電晶體5601的第二端子連 接到節點N561。電晶體5607的閘極連接到線路5615，電晶體5607的第一端子連接到線路5611，電晶體5607的第二端子連接到節點N561。電路5608的兩個輸入端子分別連接到節點N561和線路5612，電路5608的輸出端子連接到節點N562。電路5609的兩個輸入端子分別連接到節點N561和線路5613，電路5609的輸出端子連接到節點N563。電晶體5606的閘極連接到節點N562，電晶體5606的第一端子連接到線路5611，電晶體5606的第二端子連接到節點N561。電晶體5605的閘極連接到節點N563，電晶體5605的第一端子連接到線路5611，電晶體5605的第二端子連接到節點N561。電晶體5604的閘極連接到節點N562，電晶體5604的第一端子連接到線路5611，電晶體5604的第二端子連接到線路5616。電晶體5603的閘極連接到節點N563，電晶體5603的第一端子連接到線路5611，電晶體5603的第二端子連接到線路5616。電晶體5602的閘極連接到節點N561，電晶體5602的第一端子連接到線路5613，電晶體5602的第二端子連接到線路5616。
此外，電晶體5601到5607的每個都是N通道電晶體。電路5608和電路5609中包含的每個電晶體也是N通道電晶體。
因此，因為可以僅使用N通道電晶體形成圖56中的正反器電路，可以將非晶矽用於圖56中的正反器電路的半導體層。於是，能夠簡化製造方法，從而能夠降低製造 成本且能夠提高成品率。此外，還能夠形成諸如大型顯示面板板的半導體裝置。此外，當將多晶矽或單晶矽用於圖56中的正反器電路的半導體層時，還可以簡化製造方法。
此外，將電源電位VDD提供給線路5610，將電源電位VSS提供給線路5611。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路5610和線路5611的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路5612、線路5613、線路5614和線路5615的每個。注意，提供給線路5612、線路5614和線路5615每個的信號是二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路5612、線路5613、線路5614和線路5615的每一個。或者，可以將類比信號提供給線路5612、線路5613、線路5614和線路5615的每個。
接著，參考圖57描述圖56中所示的正反器電路的運行。
圖57為圖56所示的正反器電路的時間圖的例子。圖57中的時間圖顯示線路5612的電位、線路5613的電位、線路5614的電位、節點N561的電位、節點N562的電位、節點N563的電位、線路5616的電位、電晶體5604和電晶體5606的導通/截止關係、電晶體5603和電晶體5605的導通/截止關係，以及線路5615的電位。
透過將整個時段分成時段T1到T4來描述圖57中的時間圖。此外，透過將整個時段分成時段T3a和時段T3b描述時段T3。
注意，在除了時段T1、T2和T3b之外的時段中依次重復時段T3a和時段T4。
首先，描述時段T1中的運行。在時段T1中，將H位準信號提供給線路5612，將L位準信號提供給線路5613，將H位準信號提供給線路5614並將L位準信號提供給線路5615。
因此，電晶體5601導通且電晶體5607截止。此時，透過電晶體5601將電源電位VDD提供給節點N561，使得節點N561的電位升高。因此，電路5608向節點N562輸出L位準信號，電晶體5604和電晶體5606截止。此外，電路5609向節點N563輸出L位準信號，電晶體5603和電晶體5605截止。
注意，節點N561的電位一直升高到電晶體5601截止為止。當節點N561的電位變成電源電位VDD減去電晶體5601的臨界值電壓Vth5601所得的值(vdd-Vth5601)時，電晶體5601截止。因此，節點N561的電位變成VDD-Vth5601，節點N561變成浮置狀態。
因此，電晶體5602導通。由於透過電晶體5602將線路5613的L位準信號提供給線路5616，線路5616的電位變成等於電源電位VSS。
接著，描述時段T2中的運行。在時段T2中，將L 位準信號提供給線路5612，將H位準信號提供給線路5613，將L位準信號提供給線路5614並將L位準信號提供給線路5615。
因此，電晶體5601截止且電晶體5607保持截止。此時，節點N561保持在VDD-Vth5601。於是，電路5608向節點N562輸出L位準信號，電晶體5604和電晶體5606保持截止。此外，電路5609向節點N563輸出L位準信號，電晶體5603和電晶體5605保持截止。
注意，由於將H位準信號提供給線路5613，線路5616的電位開始升高。因此，透過引導操作，節點N561的電位變成等於或高於電源電位VDD和電晶體5602的臨界值電壓Vth5602之和(VDD+Vth5602)。於是，線路5616的電位升高到等於電源電位VDD。
接著，描述時段T3b中的運行。在時段T3b中，將H位準信號提供給線路5612，將L位準信號提供給線路5613，將L位準信號提供給線路5614並將H位準信號提供給線路5615。
因此，電晶體5601截止且電晶體5607導通。由於透過電晶體5607將電源電位VSS提供給節點N561，節點N561的電位降低。於是，電路5608向節點N562輸出L位準信號，電晶體5604和電晶體5606保持截止。此外，電路5609向節點N563輸出H位準信號，電晶體5603和電晶體5605導通。
注意，由於節點N561變成L位準，電晶體5602截 止。由於透過電晶體5603將電源電位VSS提供給線路5616，線路5616的電位保持等於電源電位VSS。
接著，描述時段T4中的運行。在時段T4中，將L位準信號提供給線路5612，將H位準信號提供給線路5613，將L位準信號提供給線路5614並將L位準信號提供給線路5615。
因此，電晶體5601保持截止且電晶體5607截止。節點N561的電位堅持在L位準。於是，電路5608向節點N562輸出H位準信號，電晶體5604和電晶體5606導通。此外，電路5609向節點N563輸出L位準信號，電晶體5603和電晶體5605截止。
注意，由於節點N561保持在L位準，電晶體5602截止。由於透過電晶體5604將電源電位VSS提供給線路5616，線路5616的電位保持等於電源電位VSS。
接著，描述時段T3a中的運行。在時段T3a中，將H位準信號提供給線路5612，將L位準信號提供給線路5613，將L位準信號提供給線路5614並將H位準信號提供給線路5615。
因此，電晶體5601截止且電晶體5607導通。節點N561的電位堅持在L位準。於是，電路5608向節點N562輸出L位準信號，電晶體5604和電晶體5606截止。此外，電路5609向節點N563輸出H位準信號，電晶體5603和電晶體5605導通。
注意，由於節點N561保持在L位準，電晶體5602 截止。由於透過電晶體5603將電源電位VSS提供給線路5616，線路5616的電位保持等於電源電位VSS。
透過上述操作，在時段T1中圖56中的正反器電路將處於H位準的節點N561保持在浮置狀態中。在時段T2中，圖56中的正反器電路透過引導操作將節點N561的電位設定為等於或高於VDD+Vth5602，使得線路5616的電位等於電源電位VDD。
此外，在時段T3a中，電晶體5603導通，將電源電位VSS提供給線路5616。此外，在時段T4中，電晶體5604導通，將電源電位VSS提供給線路5616。因此，圖56中的正反器電路能夠在時段T3a和T4中一直向線路5616供應電源電位VSS。
在時段T3b中，電晶體5605導通且將電源電位VSS提供給節點N561。此外，在時段T4中，電晶體5606導通且將電源電位VSS提供給節點N561。因此，圖56中的正反器電路能夠在時段T3b和T4中一直向節點N561供應電源電位VSS。
此外，圖56中的正反器電路不包括在所有的時段T1到T4中都導通的電晶體。亦即，圖56中的正反器電路不包括總是或幾乎總是導通的電晶體。因此，圖56中的正反器電路能夠抑制電晶體的特性劣化和由於特性劣化導致的臨界值電壓漂移。
此外，由非晶矽形成的電晶體的特性容易劣化。因此，當圖56中的正反器電路中包括的電晶體是由非晶矽 形成時，不僅能夠獲得諸如製造成本減少和成品率提高的益處，而且可以解決電晶體特性劣化的問題。
這裏，描述電晶體5601到5607的功能。電晶體5601具有開關的功能，其根據線路5614的電位選擇是否連接線路5610和節點N561。電晶體5602具有開關的功能，其根據節點N561的電位選擇是否連接線路5613和線路5616。電晶體5603具有開關的功能，其根據節點N563的電位選擇是否連接線路5611和線路5616。電晶體5604具有開關的功能，其根據節點N562的電位選擇是否連接線路5611和線路5616。電晶體5605具有開關的功能，其根據節點N563的電位選擇是否連接線路5611和節點N561。電晶體5606具有開關的功能，其根據節點N562的電位選擇是否連接線路5611和節點N561。電晶體5607具有開關的功能，其根據線路5615的電位選擇是否連接線路5611和節點N561。
接著，參考圖58描述圖56中所示的正反器電路由P通道電晶體構成的情形。
圖58為將實施例模式4中所述的圖26A中的基本電路用於其的正反器電路的例子。圖58中的正反器電路包括電晶體5801、電晶體5802、電晶體5803、電晶體5804、電晶體5805、電晶體5806、電晶體5807、電路5808和電路5809。
注意，作為電路5808和電路5809，可以使用圖44中的與非電路4415和圖48中的與非電路4817。
描述圖58中的正反器電路的連接關係。注意，電晶體5801的第二端子、電晶體5807的第二端子、電晶體5805的第二端子、電晶體5806的第二端子和電晶體5802的閘極的節點由N581表示。此外，電晶體5804的閘極和電晶體5806的閘極的節點由N582表示。此外，電晶體5803的閘極和電晶體5805的閘極的節點由N563表示。
電晶體5801的閘極連接到線路5814，電晶體5801的第一端子連接到線路5810，電晶體5801的第二端子連接到節點N581。電晶體5807的閘極連接到線路5815，電晶體5807的第一端子連接到線路5811，電晶體5807的第二端子連接到節點N581。電路5808的兩個輸入端子分別連接到節點N581和線路5812，電路5808的輸出端子連接到節點N582。電路5809的兩個輸入端子分別連接到節點N581和線路5813，電路5809的輸出端子連接到節點N583。電晶體5806的閘極連接到節點N582，電晶體5806的第一端子連接到線路5811，電晶體5806的第二端子連接到節點N581。電晶體5805的閘極連接到節點N583，電晶體5805的第一端子連接到線路5811，電晶體5805的第二端子連接到節點N581。電晶體5804的閘極連接到節點N582，電晶體5804的第一端子連接到線路5811，電晶體5804的第二端子連接到線路5816。電晶體5803的閘極連接到節點N583，電晶體5803的第一端子連接到線路5811，電晶體5803的第二端子連接到線路5816。電晶體5802的閘極連接到節點N581，電晶體5802 的第一端子連接到線路5813，電晶體5802的第二端子連接到線路5816。
此外，電晶體5801到5807的每個都是P通道電晶體。電路5808和電路5809中包含的每個電晶體也是P通道電晶體。
因此，由於可以僅使用P通道電晶體形成圖58中的正反器電路，因此不需要形成N通道電晶體的步驟。於是，在圖58中的正反器電路中，可以簡化製造方法，從而能夠降低製造成本並能夠提高成品率。
此外，將電源電位VDD提供給線路5811，將電源電位VSS提供給線路5810。注意，電源電位VDD高於電源電位VSS。還要注意，可以將數位信號、類比信號等提供給線路5810和線路5811的每個，或者可以將另一電源電位提供給它們。
此外，將信號提供給線路5812到5815的每個。注意，提供給線路5812到5815的每個的信號為二位元數位信號。還要注意，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路5812到5815的每個。或者，可以將類比信號提供給線路5812到5815的每個。
接著，參考圖59描述圖58中所示的正反器電路的運行。
圖59為圖58所示的正反器電路的時間圖的例子。圖59中的時間圖顯示線路5812的電位、線路5813的電位、線路5814的電位、節點N581的電位、節點N582的 電位、節點N583的電位、線路5816的電位、電晶體5804和電晶體5806的導通/截止關係、電晶體5803和電晶體5805的導通/截止關係，以及線路5815的電位。
透過將整個時段分成時段T1到T4來描述圖59中的時間圖。此外，透過將整個時段分成時段T3a和時段T3b描述時段T3。
注意，在除了時段T1、T2和T3b之外的時段中依次重復時段T3a和時段T4。
首先，描述時段T1中的運行。在時段T1中，將L位準信號提供給線路5812，將H位準信號提供給線路5813，將L位準信號提供給線路5814並將H位準信號提供給線路5815。
因此，電晶體5801導通，電晶體5807截止。此時，透過電晶體5801將電源電位VSS提供給節點N581，使得節點N581的電位降低。因此，電路5808向節點N582輸出H位準信號，電晶體5804和電晶體5806截止。此外，電路5809向節點N583輸出H位準信號，電晶體5803和電晶體5805截止。
注意，節點N581的電位一直降低到電晶體5801截止為止。當節點N581的電位變成等於電源電位VSS與電晶體5801的臨界值電壓Vth5801的絕對值之和(VSS+|Vth5801|)時，電晶體5801截止。因此，節點N581的電位變成VSS+|Vth5801|，節點N581變成浮置狀態。
因此，電晶體5802導通。由於透過電晶體5802將線 路5813的H位準信號提供給線路5816，線路5816的電位變成等於電源電位VDD。
接著，描述時段T2中的運行。在時段T2中，將H位準信號提供給線路5812，將L位準信號提供給線路5813，將H位準信號提供給線路5814並將H位準信號提供給線路5815。
因此，電晶體5801截止，電晶體5807保持截止。此時，節點N581的電位保持在VSS+|Vth5801|。於是，電路5808向節點N582輸出H位準信號，電晶體5804和電晶體5806保持截止。此外，電路5809向節點N583輸出H位準信號，電晶體5803和電晶體5805保持截止。
注意，由於向線路5813提供L位準信號，線路5816的電位開始降低。因此，透過引導操作，節點N581的電位變成等於或低於電源電位VSS減去電晶體5802的臨界值電壓Vth5802的絕對值所得的值(VSS-|Vth5802|)。於是，線路5816的電位降低到等於電源電位VSS。
接著，描述時段T3b中的運行。在時段T3b中，將L位準信號提供給線路5812，將H位準信號提供給線路5813，將H位準信號提供給線路5814並將L位準信號提供給線路5815。
因此，電晶體5801截止，電晶體5807導通。由於透過電晶體5807將電源電位VDD提供給節點N581，節點N561的電位升高。於是，電路5808向節點N582輸出H位準信號，電晶體5804和電晶體5806保持截止。此外， 電路5809向節點N583輸出L位準信號，電晶體5803和電晶體5805導通。
注意，由於節點N581變成H位準，電晶體5802截止。由於透過電晶體5803將電源電位VDD提供給線路5816，線路5816的電位變成等於電源電位VDD。
接著，描述時段T4中的運行。在時段T4中，將H位準信號提供給線路5812，將L位準信號提供給線路5813，將H位準信號提供給線路5814並將H位準信號提供給線路5815。
因此，電晶體5801保持截止，電晶體5807截止。節點N581的電位保持在H位準。於是，電路5808向節點N582輸出L位準信號，電晶體5804和電晶體5806導通。此外，電路5809向節點N583輸出H位準信號，電晶體5803和電晶體5805截止。
注意，由於節點N581保持在H位準，電晶體5802截止。由於透過電晶體5804將電源電位VDD提供給線路5816，線路5816的電位保持等於電源電位VDD。
接著，描述時段T3a中的運行。在時段T3a中，將L位準信號提供給線路5812，將H位準信號提供給線路5813，將H位準信號提供給線路5814並將H位準信號提供給線路5815。
因此，電晶體5801截止，電晶體5807截止。節點N581的電位保持在H位準。於是，電路5808向節點N582輸出H位準信號，電晶體5804和電晶體5806截 止。此外，電路5809向節點N583輸出L位準信號，電晶體5803和電晶體5805導通。
注意，由於節點N581保持在H位準，電晶體5802截止。由於透過電晶體5803將電源電位VDD提供給線路5816，線路5816的電位保持等於電源電位VDD。
透過上述操作，在時段T1中圖58中的正反器電路將處於L位準的節點N581保持在浮置狀態中。在時段T2中，圖58中的正反器電路透過引導操作將節點N581的電位設定為等於或低於VSS-|Vth5802|，使得線路5816的電位等於電源電位VSS。
此外，在時段T3a中，電晶體5803導通，將電源電位VDD提供給線路5816。此外，在時段T4中，電晶體5804導通，將電源電位VDD提供給線路5816。因此，圖58中的正反器電路能夠在時段T3a和T4中一直向線路5816供應電源電位VDD。
此外，在時段T3b中，電晶體5805導通，將電源電位VDD提供給節點N581。此外，在時段T4中，電晶體5806導通，將電源電位VDD提供給節點N581。因此，圖58中的正反器電路能夠在時段T3b和T4中一直向節點N581供應電源電位VDD。
此外，圖58中的正反器電路不包括在所有的時段T1到T4中都導通的電晶體。亦即，圖58中的正反器電路不包括總是或幾乎總是導通的電晶體。因此，圖58中的正反器電路能夠抑制電晶體的特性劣化和由於特性劣化導致 的臨界值電壓漂移。
注意，電晶體5801到5807具有類似於電晶體5601到5607的功能。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式8)
參考圖60，本實施例模式將描述使用了實施例模式5和6中所述的正反器電路的移位暫存器。
圖60顯示使用了實施例模式5和6中所述的正反器電路的移位暫存器的例子。圖60中的移位暫存器包括多個正反器電路6001。
注意，正反器電路6001類似於實施例模式5和6中所示的正反器電路。
在圖60中，顯示第(n-1)級正反器電路6001(n-1)、第n級正反器電路6001(n)和第(n+1)級正反器電路6001(n+1)。注意，n為偶數。還要注意，偶數編號級中的正反器電路的輸入端子IN601連接到線路6005，奇數編號級中的正反器電路的輸入端子IN601連接到線路6004。
注意，輸入端子IN601連接到圖27中的線路2711、圖36中的線路3613、圖44中的線路4411和圖48中的線路4813的每個。輸入端子IN602連接到圖27中的線路 2712、圖36中的線路3614、圖44中的線路4412和圖48中的線路4814的每個。輸入端子IN603連接到圖27中的線路2713、圖36中的線路3615、圖44中的線路4413和圖48中的線路4815的每個。輸入端子IN604連接到圖27中的線路2709、圖36中的線路3611、圖44中的線路4410和圖48中的線路4812的每個。輸入端子IN605連接到圖27中的線路2710、圖36中的線路3612、圖44中的線路4409和圖48中的線路4812的每個。輸出端子IN606連接到圖27中的線路2714、圖36中的線路3616、圖44中的線路4414和圖48中的線路4816的每個。
將電源電位VDD提供給線路6002，將電源電位VSS提供給線路6003。注意，電源電位VDD高於電源電位VSS。不過，可以將數位信號、類比信號、其他電源電位等提供給線路6002和線路6003。
將信號提供給線路6004、線路6005和線路6006。注意，提供給線路6004、線路6005和線路6006的每個的信號為二位元數位信號。不過，可以將電源電位VDD、電源電位VSS或另一電源電位提供給線路6004、線路6005和線路6006的每一個。或者，可以將類比信號提供給線路6004、線路6005和線路6006的每個。
注意，將第(n-2)級正反器電路6001的輸出信號提供給線路6006。
接著，將參考圖61中的時間圖描述圖60中所示的移 位暫存器的運行。
圖61顯示圖60中所示的移位暫存器的時間圖例子。圖61中的時間圖顯示線路6004的電位、線路6005的電位、輸出端子OUT606(n-2)的電位、輸出端子OUT606(n-1)的電位、輸出端子OUT606(n)的電位和輸出端子OUT606(n+1)的電位。
注意，圖61中的時間圖顯示正反器電路6001由N通道電晶體構成的情形。當正反器電路6001由P通道電晶體構成時，僅需要顛倒H位準信號和L位準信號。
注意，將透過將整個時段分成時段T1到時段T8描述圖61中的時間圖。
首先，描述時段T1中的運行。在時段T1中，正反器電路6001(n-1)執行實施例模式5和6中所示的時段T1中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T4中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T3中的操作。
接著，描述時段T2中的運行。在時段T2中，正反器電路6001(n-1)執行實施例模式5和6中所示的時段T2中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T1中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T4中的操作。
因此，從正反器電路6001(n-1)的輸出端子OUT606輸出H位準信號。
接著，描述時段T3中的運行。在時段T3中，正反器 電路6001(n-1)執行實施例模式5和6中所示的時段T3b中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T2中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T1中的操作。
因此，從正反器電路6001(n)的輸出端子OUT606輸出H位準信號。
接著，描述時段T4中的運行。在時段T4中，正反器電路6001(n-1)執行實施例模式5和6中所示的時段T4中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T3b中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T2中的操作。
因此，從正反器電路6001(n+1)的輸出端子OUT606輸出H位準信號。
接著，描述時段T5中的運行。在時段T5中，正反器電路6001(n-1)執行實施例模式5和6中所示的時段T3a中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T4中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T3b中的操作。
接著，描述時段T6中的運行。在時段T6中，正反器電路6001(n-1)執行實施例模式5和6中所示的時段T4中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T3a中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T4中的操作。
接著，描述時段T7中的運行。在時段T7中，正反器 電路6001(n-1)執行實施例模式5和6中所示的時段T3a中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T4中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T3a中的操作。
接著，描述時段T8中的運行。在時段T8中，正反器電路6001(n-1)執行實施例模式5和6中所示的時段T4中的操作；正反器電路6001(n)執行實施例模式5和6中所示的時段T3a中的操作；正反器電路6001(n+1)執行實施例模式5和6中所示的時段T4中的操作。
透過這種方式，當把實施例模式5和6中所示的正反器電路用於圖60所示的移位暫存器時，移位暫存器中所包括的所有電晶體可以是N通道型或P通道型。
此外，由於圖60中所示的移位暫存器中包含的所有電晶體可以是N通道電晶體，可以將非晶矽用於半導體層，從而實現了簡化的製造方法。因此，能夠實現製造成本的降低和成品率的提高。此外，可以形成大型顯示面板板。此外，當把圖60所示的移位暫存器用於半導體裝置時，即使在使用特性容易劣化的非晶矽時半導體裝置也可以具有長的使用壽命。
由非晶矽形成的電晶體的特性容易劣化。因此，在使用非晶矽形成圖60中的移位暫存器所包括的電晶體時，不僅能夠獲得諸如製造成本降低和成品率提高的優點，而且可以解決電晶體特性劣化的問題。
注意，可以將本實施例模式自由地與本說明書中其他 實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式9)
參考圖62，實施例模式將描述使用了實施例模式8中所述的移位暫存器的源極驅動器。
圖62所示的電路為使用了實施例模式8所示的移位暫存器的電路配置的例子。
圖62所示的電路包括移位暫存器6501和多個開關6503。此外，移位暫存器6501具有多個輸出端子OUT。
在圖62中，顯示第一級的開關6503、負載6504和輸出端子OUT，第二級、第三級和第n級。此外，n為至少為二的自然數。
移位暫存器6501類似於實施例模式8中所示的移位暫存器。
如圖62中的電路所示，線路6502透過開關6503連接到負載6504。此外，開關6503由移位暫存器6501控制。
此外，將傳輸信號提供給線路6502。傳輸信號可以是電流或電壓。
注意，雖然未示出，將多個控制信號和多個電源電位提供給移位暫存器6501。
接著，描述圖62中所示的電路的運行。
移位暫存器6501從第一級的輸出端子OUT(1)依次輸 出H位準信號或L位準信號。同時，從第一級依次導通開關6503。然後，透過開關6503從第一級將傳輸信號依次提供給負載6504。
注意，當從第一級的輸出端子OUT(1)依次輸出H位準信號時，將N通道電晶體用作開關6503。另一方面，當從第一級的輸出端子OUT(1)依次輸出L位準信號時，將P通道電晶體用作開關6503。
在圖62中的電路中，在開關6503的導通/截止時間改變傳輸信號時，可以將不同的電壓或電流提供給多個負載6504。
這裏，描述移位暫存器6501和開關6503的功能。
移位暫存器6501具有輸出選擇是否導通或截止開關6503的信號。此外，移位暫存器6501類似於實施例模式8中所示的移位暫存器。
每個開關6503具有選擇是否將線路6502連接到負載6504的功能。
透過這種方式，當將實施例模式8中所示的移位暫存器用於圖62所示的電路時，如上所述，電路中所包括的所有電晶體可以是N通道型或P通道型。
注意，在圖62中的電路中，僅透過移位暫存器的一個輸出信號控制一個開關的導通/截止。不過，可以由移位暫存器的一個輸出信號控制多個開關的導通/截止。於是，參考圖63描述由移位暫存器的一個輸出信號控制三個開關的導通/截止的配置。
圖63所示的電路包括移位暫存器6601和多個開關組6605。移位暫存器6601具有多個輸出端子OUT。開關組6605的每個具有三個開關。此外，負載組6606的每個具有三個負載。
在圖63中，顯示第一級、第二級、第三級和第n級的開關組6605、負載組6606和輸出端子OUT。此外，n為至少為二的自然數。
移位暫存器6601類似於實施例模式8中所示的移位暫存器。
如圖63中的電路所示，透過每個開關組6605中包括的三個開關將線路6603和線路6604連接到每個負載組6606中包括的三個負載。此外，每個開關組6605中包括的三個開關由移位暫存器6601控制。
將傳輸信號1提供給線路6602，將傳輸信號2提供給線路6603，將傳輸信號提供給線路6604。傳輸信號1、2和3可以是電流或電壓。
注意，雖然未示出，將多個控制信號和多個電源電位提供給移位暫存器6601。
接著，描述圖63中所示的電路的運行。
移位暫存器6601從第一級的輸出端子OUT(1)依次輸出H位準信號或L位準信號。同時，從第一級依次在同一時間導通每個開關組6605中包括的三個開關。然後，從第一級透過開關組6505將傳輸信號1、2和3依次提供給每個負載組6606中包括的負載。
注意，當從移位暫存器6601的第一級的輸出端子OUT(1)依次輸出H位準信號時，將N通道電晶體用作開關組6605中包括的開關。另一方面，當從移位暫存器6601的第一級的輸出端子OUT(1)依次輸出L位準信號時，將P通道電晶體用作開關組6605中包括的開關。
在圖63中的電路中，當在每個開關組6605中包括的開關的導通/截止時間改變傳輸信號1、2和3時，可以將不同的電壓或電流提供給每個負載組6606中包括的負載。
這裏，描述移位暫存器6601和開關組6605的功能。
移位暫存器6601具有輸出選擇是否同時導通或截止開關組6605中包括的開關的信號的功能。此外，移位暫存器6601類似於實施例模式8中所示的移位暫存器。
每個開關組6605具有選擇是否將線路6602、線路6603和線路6604連接到負載組6606的功能。
透過這種方式，在圖63所示的電路中，可以使用移位暫存器6601的一個輸出信號控制多個開關的導通/截止。此外，如上所述，當使用實施例模式8中的移位暫存器時，電路中包括的所有電晶體可以是N通道型或P通道型。
這裏，參考圖64描述不同於圖62和63中所示的可以使用實施例模式8中所示的移位暫存器的另一配置。
圖64中所示的電路包括移位暫存器6701和多個開關組6705。移位暫存器6701具有三個輸出端子OUT。開關 組6705的每個具有三個開關。此外，負載組6706的每個具有三個負載。
在圖64中，顯示第一級、第二級、第三級和第n級的開關組6705和負載組6706。
移位暫存器6701與實施例模式8中所示的相同。
如圖64中的電路所示，多個線路6707均透過每個開關組6705中包括的三個開關連接至每個負載組6706中包括的三個負載。此外，每個開關組6705中包括的三個開關由移位暫存器6701控制。
將來自第一級移位暫存器6701的輸出端子OUT(1)的輸出信號提供給線路6702。將來自第二級移位暫存器6701的輸出端子OUT(2)的輸出信號提供給線路6703。將來自第三級移位暫存器6701的輸出端子OUT(3)的輸出信號提供給線路6704。
此外，將傳輸信號1提供給第一級的線路6707(1)，將傳輸信號2提供給第二級的線路6707(2)，將傳輸信號3提供給第三級的線路6707(3)。傳輸信號1、2和3可以是電流或電壓。
注意，雖然未示出，將多個控制信號和多個電源電位提供給移位暫存器6701。
接著，描述圖64中所示的電路的運行。
移位暫存器6701從第一級的輸出端子OUT(1)依次輸出H位準信號或L位準信號。同時，從第一級依次逐個地導通每個開關組6705中包括的開關。因此，將一個傳 輸信號依次提供給每個負載組6706中包括的負載。
注意，當從第一級移位暫存器6701的輸出端子OUT(1)依次輸出H位準信號時，將N通道電晶體用作開關組6705中包括的開關。另一方面，當從第一級移位暫存器6701的輸出端子OUT(1)依次輸出L位準信號時，將P通道電晶體用作開關組6705中包括的開關。
在圖64中的電路中，當在每個開關組6705中包括的開關的導通/截止時間改變每個傳輸信號時，可以將不同的電壓或電流提供給每個負載組6706中包括的負載。
透過這種方式，在圖64中所示的電路中，可以透過將一個傳輸信號提供給多個負載減小傳輸信號的數量。在圖64中，可以將傳輸信號的數量減少到1/3，因為在每個開關組中提供了三個開關。
此外，如上所述，當使用實施例模式8中的移位暫存器時，電路中包括的所有電晶體可以是N通道型或P通道型。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式10)
參考圖65，本實施例模式將描述在實施例模式3中描述的正反器電路的佈局圖。
圖65為圖27中所示的正反器電路的佈局圖。注意， 圖65中所示的正反器電路的佈局圖顯示將多晶半導體(多晶矽)用於電晶體的半導體層的情形。此外，將參考圖65描述該情形，其中形成了半導體層6801、閘極電極層6802和線路層6803。
在圖65中的正反器電路的佈局圖中，設置了電晶體2701到2708。
注意，在圖65中的正反器電路的佈局圖中，電晶體2705具有雙閘極結構。
線路2709設置於每個電晶體和線路2711a、2711b之間。這是因為，提供給線路2711a和2711b的信號可能是雜訊，這又可能給每個電晶體的運行造成不利影響。因此，透過在每個電晶體和線路2711a、2711b之間設置線路2709，可以抑制雜訊。
接著，圖66顯示使用非晶半導體(非晶矽)的正反器電路的佈局圖。
注意，線路2709設置於每個電晶體和線路2711a、2711b之間。這是因為，提供給線路2711a和2711b的信號可能是雜訊，這又可能給每個電晶體的運行造成不利影響。因此，透過在每個電晶體和線路2711a、2711b之間設置線路2709，可以抑制雜訊。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式11)
參考圖75A和75B，本實施例模式將描述其中形成有多個像素的面板的例子。在圖75A中，面板191包括像素部分591，其中以矩陣形式設置多個像素590。像素部分591可以具有主動矩陣結構，其中在每一個像素590中設置諸如薄膜電晶體的開關元件。作為提供於像素590中的顯示媒體，可以使用諸如電致發光元件或液晶元件的發光元件。
注意，如圖75B所示，可以在與像素部分591相同的基板上方提供用於驅動像素部分591的驅動電路。在圖75B中，用與圖75A中相同的附圖標記表示與圖75A中相同的部分，並省略其描述。在圖75B中，源極驅動器593和閘極驅動器594被示為驅動電路。注意，本發明不限於此，除了源極驅動器593和閘極驅動器594之外，可以提供另一驅動電路。或者，可以利用不同的基板形成驅動電路並將其安裝在形成了像素部分591的基板上。例如，可以利用玻璃基板形成具有薄膜電晶體的像素部分591，可以利用單晶基板形成驅動電路，從而可以透過COG(玻璃上晶片)將IC晶片連接到玻璃基板。或者，可以透過TAB(帶式自動接合)或使用印製電路板將IC晶片連接至玻璃基板。
可以利用薄膜電晶體在與像素部分591相同的基板上形成驅動電路，上述薄膜電晶體是透過與像素590中包括的薄膜電晶體相同的方法形成的。可以利用多晶半導體或 非晶半導體形成每個薄膜電晶體的通道形成區。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式12)
圖76A顯示圖75A和75B所示的像素部分591的構造實例(以下稱為第一像素構造)。像素部分591包括多個源極信號線S1到Sp(p為自然數)、多個與所示多個源極信號線S1到Sp相交的掃描線G1到Gq(q為自然數)，以及提供於源極信號線S1到Sp和掃描線G1到Gq的每個交點處的像素690。
圖76B顯示圖76A中的像素690的構造。在圖76B中，顯示像素690，其形成於多個源極信號線S1到Sp中的一個源極線Sx(x為不大於p的自然數)與多個掃描線G1到Gy中的一個掃描線Gy(y為不大於q的自然數)的交點處。像素690包括第一電晶體691、第二電晶體692、電容器693和發光元件694。注意，本實施例模式顯示一個例子，其中，發光元件694具有一對電極且利用在該一對電極之間流動的電流發光。此外，可以將第二電晶體692等的寄生電容積極地用作電容器693。第一電晶體691和第二電晶體692可以是N通道電晶體或P通道電晶體。作為像素690中包括的電晶體，可以使用薄膜電晶體。
第一電晶體691的閘極連接到掃描線Gy，第一電晶體691的源極和汲極之一連接到源極信號線Sx，另一個連接到第二電晶體692的閘極和電容器693的電極之一。電容器693的另一個電極連接到被供以電位V3的端子695。第二電晶體692的源極和汲極之一連接到發光元件694的電極之一，另一個連接到被供以電位V2的端子696。發光元件694的另一個電極連接到被供以電位V1的端子697。
描述圖76A和76B中所示的像素部分591的顯示方法。
選擇多個掃描線G1到Gq之一。儘管選擇了掃描線，將視頻信號輸入到多個源極信號線S1到Sp的全部。透過這種方式，將視頻信號輸入到像素部分591中的一列像素中。透過依次選擇多個掃描線G1到Gq並執行類似操作，將視頻信號輸入到像素部分591中的所有像素690中。
將描述像素690的運行，在從多個掃描線G1到Gq中選擇了一個掃描線Gy時，像素690從多個源極信號線S1到Sp中的一個源極信號線Sx接收視頻信號。當選擇了掃描線Gy後，第一電晶體691導通。電晶體的“導通”狀態表示其源極和汲極是連接的，而電晶體的“截止”狀態表示其源極和汲極未連接。當第一電晶體691導通時，透過第一電晶體691將輸入到源極信號線Sx的視頻信號輸入到第二電晶體692的閘極。基於輸入的視頻信 號選擇第二電晶體692的導通/截止狀態。當選擇第二電晶體692的導通狀態時，第二電晶體692的汲極電流流入發光元件694，使得發光元件694發光。
當第二電晶體692導通時，電位V2和電位V3具有保持在恒定水平的電位差。電位V2和電位V3還可以具有相同位準。當將電位V2和電位V3設定在相同位準時，可以將端子695和端子696連接至同一線路。當選擇發光元件694發光時，將電位V1和電位V2設定為具有預定電位差。透過這種方式，電流流入發光元件694中，使得發光元件694發光。
注意，線路和電極是利用從鋁(Al)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)、釹(Nd)、鉻(Cr)、鎳(Ni)、鉑(Pt)、金(Au)、銀(Ag)、銅(Cu)、鎂(Mg)、鈧(Sc)、鈷(Co)、鋅(Zn)、鈮(Nb)、矽(Si)、磷(P)、硼(B)、砷(As)、鎵(Ga)、銦(In)、錫(Sn)、和氧(O)中選擇的一種或多種元素；含有一種或多種這樣的元素的化合物或合金材料(例如氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化矽的氧化銦錫(ITSO)、氧化鋅(ZnO)、鋁釹(Al-Nd)或鎂銀(Mg-Ag))；透過組合這樣的化合物獲得的基板等形成的。或者，可以使用上述材料和矽的化合物(矽化物)(例如鋁矽、鉬矽或鎳矽化物)，或上述材料和氮化物的化合物(例如氮化鈦、氮化鉭或氮化鉬等)。注意，矽(Si)可以含有大量N型雜質(例如磷)或P型雜質(例如硼)。當矽含有這樣的雜質時，電導率得到提高，或者矽以類似於普通導體的方式工作；因此，可以 容易地將其用作線路或電極。矽可以單晶態、多晶態(多晶矽)和非晶態(非晶矽)中的任一種形態。在使用單晶矽或多晶矽時，可以降低電阻。在使用非晶矽時，可以簡化製造方法。注意，在使用具有高導電性的鋁或銀時，可以減小信號延遲。此外，由於可以容易地蝕刻鋁和銀，因此可以容易地對它們構圖，於是精細處理成為可能。還要注意，在使用具有高導電性的銅時，可以降低信號延遲。同樣較佳的的是使用鉬，因為即使在其接觸矽或諸如ITO或IZO的氧化物半導體時其也不會導致諸如材料缺陷的問題；能夠容易地構圖和蝕刻它；且其具有高耐熱性。同樣較佳的的是使用鈦，因為即使在其接觸矽或諸如ITO或IZO的氧化物半導體時其也不會導致諸如材料缺陷的問題；能夠容易地構圖和蝕刻它；且其具有高耐熱性。同樣較佳的的是使用具有高耐熱性的鎢或釹。具體而言，較佳的使用釹和鋁的合金，因為耐熱性得到提高且鋁幾乎沒有小丘。同樣較佳的的是使用矽，因為其能夠與電晶體的半導體層同時形成，且還具有高耐熱性。還要注意，氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化矽的氧化銦錫(ITSO)、氧化鋅(ZnO)和矽(Si)具有透光特性；因此，可以將它們用於透光的部分，這是較佳的的。例如，這種材料可以被用作像素電極或公共電極。
注意，可以將線路和電極形成為具有單層結構或多層結構。當使用單層結構時，可以簡化製造方法且還可以減少製造時間和成本。另一方面，當使用多層結構時，可以 有效地利用每種材料的優勢，同時可以降低每種材料的不足，由此可以形成具有高性能的線路和電極。例如，當形成多層結構以使其含有低電阻材料(例如鋁)時，可以降低線路的電阻。此外，當形成多層結構使其含有高耐熱性材料時，例如具有優勢的低電阻材料夾在高耐熱性材料之間的疊層結構，可以提高線路或電極整體的耐熱性。例如，較佳的形成含鋁層夾在含鉬或鈦的層之間的疊層結構。此外，當線路或電極所具有與由不同材料製成的另一線路、電極等直接接觸的部分時，它們可能會彼此造成不利影響。例如，存在一種材料被混合到另一種材料中的情形，由此材料的屬性發生變化，這又在製造過程中防礙了最初目標的實現或導致問題，從而不能進行正常的製造。在這種情況下，可以透過將層夾在其他層之間或用另一層覆蓋層來解決該問題。例如，為了使氧化銦錫(ITO)和鋁互相接觸，較佳的在它們之間夾置鈦或鉬。此外，為了使矽和鋁相互接觸，較佳的在它們之間夾置鈦或鉬。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式13)
圖77A顯示圖75A和75B中所示的像素部分591的構造實例。圖77A顯示與實施例模式12中所示的第一像素構造不同的構造(以下稱為第二像素構造)。像素部分 591包括多個源極信號線S1到Sp(p為自然數)；多個與所述多個源極信號線S1到Sp相交的掃描線G1到Gq(q為自然數)和多個掃描線R1到Rq，以及提供於源極信號線S1到Sp、掃描線G1到Gq和掃描線R1到Rq的每個交點處的像素790。
圖77B顯示圖77A中的像素790的構造。在圖77B中，顯示像素790，其形成於多個源極信號線S1到Sp中的一個源極線Sx(x為不大於p的自然數)、多個掃描線G1到Gq中的一個掃描線Gy(y為不大於q的自然數)以及多個掃描線R1到Rq中的一個掃描線Ry的交點處。注意，在具有圖77B中所示的構造的像素中，由與圖76B中相同的附圖標記表示與圖76B中相同的部分，且省略它們的描述。圖77B與圖76B的不同之處在於，其具有第三電晶體791。第三電晶體791可以是N通道電晶體或P通道電晶體。作為像素790中包括的電晶體，可以使用薄膜電晶體。
第三電晶體791的閘極連接到掃描線Ry，第三電晶體791的源極和汲極之一連接到第二電晶體692的閘極和電容器693的電極之一，另一個連接到被供以電位V4的輸出端子792。
描述圖77A和圖77B中所示的像素部分591的顯示方法。
點亮發光元件694的方法與實施例模式12中描述的相同。在具有圖77A和77B中所示的構造的像素中，透 過提供掃描線Ry和第三電晶體791，即使從源極信號Sx輸出了視頻信號，也可以使像素790中的發光元件694不發光。可以透過輸入到掃描線Ry中的信號設定像素790中的發光元件694的發光時間。於是，可以設定比依次選擇所有掃描線G1到Gq的時段短的發光時段。透過這種方式，在透過分時灰度級方法執行顯示的時候，可以設定短的子框周期，因此，可以表達高灰度級。
僅需要將電位V4設定在第三電晶體791導通時能夠截止第二電晶體692的位準。例如，當第三電晶體791導通時，可以將電位V4設定為具有與電位V3相同的位準。透過將電位V3和V4設定在相同位準，可以釋放電容器693中保持的電荷，且可以將第二電晶體692的源極和閘極之間的電壓設定為零，從而能夠使第二電晶體692截止。注意，為了將電位V3和電位V4設定在相同位準，可以將端子695和端子792連接至相同線路。
注意，第三電晶體791的位置不局限於圖77B所示的一種。例如，可以將第三電晶體791與第二電晶體692串聯設置。在這種構造中，透過由輸入到掃描線Ry的信號截止第三電晶體791，能夠切斷流入發光元件694的電流，使得發光元件694不發光。
可以用二極體代替圖77B中所示的第三電晶體791。圖77C顯示第三電晶體791被二極體替代的像素構造。注意，在圖77C中，用與圖77B中相同的附圖標記表示與圖圖77B中相同的部分，並省略其描述。二極體781的電 極之一連接到掃描線Ry，另一個電極連接到第二電晶體692的閘極和電容器693的電極之一。
二極體781在從一個電極到另一個電極的方向上提供電流。將P通道電晶體用作第二電晶體692。透過提高二極體781的電極之一的電位，可以提高第二電晶體692的閘極電位，從而能夠截止第二電晶體692。
雖然圖77C顯示二極體781在從連接至掃描線Ry的一個電極到連接至第二電晶體692的閘極的另一個電極的方向上提供電流且P通道電晶體被用作第二電晶體692的配置，但本發明不限於此。還可以使用二極體781在從連接至第二電晶體692的閘極的電極到連接至掃描線Ry的電極的方向上提供電流且將N通道電晶體用作第二電晶體692的配置。當第二電晶體692為N通道電晶體時，可以透過降低二極體781的電極之一的電位使第二電晶體692截止，使得第二電晶體692的閘極電位降落。
作為二極體781，可以使用以二極體方式連接的電晶體。以二極體方式連接的電晶體意味著電晶體的汲極和閘極連接到一起。作為以二極體方式連接的電晶體，可以使用P通道電晶體或N通道電晶體。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式14)
圖78A顯示圖75A和75B所示的像素部分591的構造實例(以下稱為第三像素構造)。像素部分591包括多個源極信號線S1到Sp(p為自然數)、多個與所示多個源極信號線S1到Sp相交的掃描線G1到Gq(q為自然數)，以及提供於源極信號線S1到Sp和掃描線G1到Gq的每個交點處的像素690。
圖78B顯示圖78A中的像素690的構造。在圖78B中，顯示像素690，其形成於多個源極信號線S1到Sp中的一個源極線Sx(x為不大於p的自然數)與多個掃描線G1到Gq中的一個掃描線Gy(y為不大於q的自然數)的交點處。此外，對應於每一列提供電容線C0。像素690包括電晶體4691、液晶元件4692和電容器4693。電晶體4691可以是N通道電晶體或P通道電晶體。作為像素690中包括的電晶體，可以使用薄膜電晶體。
電晶體4691的閘極連接到掃描線Gy，電晶體4691的源極和汲極之一連接到源極信號線Sx，另一個連接到液晶元件4692的電極之一和電容器4693的電極之一。液晶元件4692的另一個電極連接到被供以電位V0的端子4694。電容器4693的另一個電極連接到電容線C0。向電容線C0提供與共給端子4694的電位V0相同的電位。
描述圖78A和圖78B中所示的像素部分591的顯示方法。
選擇掃描線G1到Gq之一。儘管選擇了掃描線，將視頻信號輸入到多個源極信號線S1到Sp的全部。透過這 種方式，將視頻信號輸入到像素部分591中的一列像素中。透過依次選擇多個掃描線G1到Gq並執行類似操作，將視頻信號輸入到像素部分591中的所有像素690中。
將描述像素690的運行，在從多個掃描線G1到Gq中選擇了一個掃描線Gy時，像素690從多個源極信號線S1到Sp中的一個源極信號線Sx接收視頻信號。當選擇了掃描線Gy後，電晶體4691導通。電晶體的“導通”狀態表示其源極和汲極是連接的，而電晶體的“截止”狀態表示其源極和汲極未連接。當電晶體4691導通時，透過電晶體4691將輸入到源極信號線Sx的視頻信號輸入到液晶元件4692的電極之一和電容器4693的電極之一。透過這種方式，在液晶元件4692的一對電極之間施加電壓(該電壓對應於輸入視頻信號的電位和端子4694處的電位V0之間的電位差)，由此液晶元件4692的透射率發生改變。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式15)
在本實施例模式中，描述實際形成像素的例子。圖67A和圖67B為實施例模式12和13中描述的面板的像素的截面圖。這裏，所示出的例子中，TFT被用作設置於像素中的開關元件，發光元件被用作設置於像素中的顯示媒 體。
在圖67A和67B中，附圖標記1000表示基板，1001表示底膜，1002表示半導體層，1102表示半導體層，1003表示第一絕緣膜，1004表示閘極電極，1104表示電極，1005表示第二絕緣膜，1006表示電極，1007表示第一電極，1008表示第三絕緣膜，1009表示發光層，1010表示第二電極。附圖標記1100表示TFT，1011表示發光元件，1101表示電容器。在圖67A和67B中，TFT 1100和電容器1101被示為像素中所包括的元件的典型例。首先描述圖67A的結構。
作為基板1000，可以使用鋇硼矽玻璃、鋁硼矽玻璃等製成的玻璃基板；石英基板；陶瓷基板等。或者，可以使用均具有形成於其表面上的絕緣膜的半導體基板或包括不銹鋼的金屬基板。也可以使用諸如塑膠的由撓性合成樹脂製成的基板。基板1000的表面可以透過抛光，例如CMP方法進行平坦化。
作為底膜1001，可以使用由氧化矽、氮化矽、氧氮化矽等製成的絕緣膜。透過提供底膜1001，可以防止基板1000中所含的諸如Na的鹼金屬或鹼土金屬擴散到半導體層1002中，否則這會對TFT 1100的特性造成不利影響。雖然圖67A和67B中的底膜1001具有單層結構，也可以使用兩個或更多層的多個層。注意，當在(例如)使用石英基板的情況下不關心雜質擴散的時候，不必一定要提供底膜1001。
作為半導體層1002和半導體層1102，可以使用已經被處理為預定形狀的晶態半導體膜或非晶半導體膜。可以透過晶化非晶半導體膜獲得晶態半導體膜。作為結晶方法，可以使用鐳射結晶方法、使用RTA或退火爐的熱結晶方法、使用促進結晶的金屬元素的熱結晶方法等。半導體層1002包括通道形成區和一對摻有決定導電類型的雜質元素的雜質區。注意，還可以在通道形成區和一對雜質區之間提供摻有低濃度雜質元素的雜質區(LDD區)。半導體層1102可以具有整個區域都摻有賦予導電類型的雜質元素的結構。
作為第一絕緣膜1003，可以使用氧化矽、氮化矽、氧氮化矽等，可以使用單層或多個膜的堆疊層。
注意，也可以將含氫的膜用作第一絕緣膜1003，從而能夠氫化半導體層1002。
對於閘極電極1004和電極1104而言，可以使用從Ta、W、Ti、Mo、Al、Cu、Cr和Nd中選擇的元素，或者含有多種這樣的元素的合金或化合物。此外，可以形成閘極電極1004和電極1104，使其具有上述材料的單層結構或疊層結構。
TFT 1100包括半導體層1002、閘極電極1004和半導體層1002和閘極電極1004之間的第一絕緣膜1003。雖然圖67A和67B顯示僅由連接至發光元件1011的第一電極1007的TFT 1100作為形成像素的TFT，也可以使用具有多個TFT的結構。此外，雖然在本實施例模式中將TFT 1100表示為頂閘極電晶體，也可能使用閘極電極在半導體層下方的底閘極電晶體或具有半導體層上方和下方的閘極電極的雙閘極電晶體。
電容器1101由作為電介質的第一絕緣膜1003和作為一對電極的半導體層1102和電極1104形成，半導體層1102和電極1104彼此相對，其間插置有第一絕緣膜1003。注意，雖然在圖67A和67B所示的例子中，像素中所包括的電容器具有作為一對電極之一的半導體層1102還具有作為另一電極的電極1104，半導體層1102與TFT 1100的半導體層1002同時形成，電極1104與TFT 1100的閘極電極1004同時形成，但本發明不限於此結構。
作為第二絕緣膜1005，可以使用單層或疊層的無機絕緣膜或有機絕緣膜。作為無機絕緣膜，可以使用透過CVD方法形成的氧化矽膜，透過SOG(玻璃上旋塗)方法形成的氧化矽膜等。作為有機絕緣膜，可以使用由聚醯亞胺、聚醯胺、BCB(苯並環丁烯)、丙烯酸、正性光敏有機樹脂、負性光敏有機樹脂等製成的膜。
此外，對於第二絕緣膜1005而言，可以使用具有矽(Si)和氧(O)鍵的骨架結構的材料。作為這種材料的替代物，使用至少含有氫(例如烷基或芳基)的有機基。或者，可以將氟代基用作取代基。作為進一步的選擇，可以將至少含有氫的氟代基和有機基二者用作取代基。
注意，可以透過高密度電漿處理氮化第二絕緣膜 1005的表面。使用高頻微波，例如2.45GHz的微波生成高濃度電漿。注意，作為高濃度電漿，使用電子密度至少為1011cm-3，電子溫度為0.2到2.0eV(含)(較佳的為0.5到1.5eV(含))的電漿。當使用具有低電子溫度的這種高濃度電漿時，啟動原子團的動能可能是低的。因此，有可能形成幾乎不受電漿損害且比習知電漿處理形成的膜具有更少缺陷的膜。在高密度電漿處理中，將基板1000設定在350到450℃範圍內的溫度下。此外，在用於産生高濃度電漿的設備中，將産生微波的天線和基板1000之間的距離設定在20到80mm(含)(較佳的20到60mm(含))。
在含有氮氣(N2)和稀有氣體(包括He、Ne、Ar、Kr和Xe的至少一種)的氣氛；含有氮氣、氫氣(H2)和稀有氣體的氣氛，或含有NH3和稀有氣體的氣氛下透過上述高密度電漿處理氮化第二絕緣膜1005的表面。在透過高濃度電漿氮化處理形成的第二絕緣膜1005的表面中，混合了諸如H、He、Ne、Ar、Kr或Xe的元素。例如，將氧化矽膜或氮氧化矽膜用作第二絕緣膜1005，用高濃度電漿處理膜的表面，從而形成氮化矽膜。可以利用這樣形成的氮化矽膜中所含的氫來氫化TFT 1100的半導體層1002。注意，可以將氫化處理與上述使用第一絕緣膜1003中所含的氫的氫化處理結合。
注意，可以透過在由上述高密度電漿處理形成的氮化物膜上方沉積另一絕緣膜來形成第二絕緣膜1005。
可以使用從Al、W、Mo、Ti、Pt、Cu、Ta、Au和 Mn中選擇的元素，或者含有從Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au和Mn中選擇的多種元素的合金形成電極1006。此外，電極1006可以形成為具有上述材料的單層結構或疊層結構。
可以將第一電極1007和第二電極1010之一或兩者形成為透明電極。對於透明電極而言，可以使用含有氧化鎢的氧化銦(IWO)、含有氧化鎢和氧化鋅的氧化銦(IWZO)、含有氧化鈦的氧化銦(ITiO)、含有氧化鈦的氧化銦錫(ITTiO)等。不用說，也可以使用氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化矽的氧化銦錫(ITSO)等。
可以將發光元件分為利用施加於其上的直流電壓而發光的發光元件(以下稱為直流驅動發光元件)或利用施加於其上的交流電壓而發光的發光元件(以下稱為交流驅動發光元件)。
直流驅動發光元件較佳的形成為具有多個層，該多個層具有不同的功能，諸如電洞注入/傳輸層、發光層和電子注入/傳輸層。
較佳的用具有電洞傳輸特性的有機化合物材料和相對於有機化合物材料表現出電子接受特性的無機化合物材料的複合材料形成電洞注入/傳輸層。透過使用這種結構，在本來具有很少載流子的有機化合物中生成很多電洞載流子，由此透過這種效應能夠獲得相當優異的電洞注入/傳輸特性，可以比習知方法中降低驅動電壓。此外，由於可以將電洞注入/傳輸層形成較厚而不導致驅動電壓的增 大，因此可以抑制由於灰塵等導致的發光元件短路。
作為具有電洞傳輸特性的有機化合物，例如有：4,4',4"-三[N-(3-甲基苯基)-N-苯基胺基]三苯胺(縮寫：MTDATA)、1,3,5-三[N,N-二(m-甲苯基)氨基]苯(縮寫：m-MTDAB)、N,N'-二苯基-N,N'-雙(3-甲基苯基)-1,1'-二苯基-4,4'-二胺(縮寫：TPD)、4,4'-雙[N-(1-萘基)-N-苯基胺基]二苯基(縮寫：NPB)等。不過，本發明不限於此。
作為表現出電子接受特性的無機化合物材料，有氧化鈦、氧化鋯、氧化釩、氧化鉬、氧化鎢、氧化錸、氧化釕、氧化鋅等。具體而言，較佳的為氧化釩、氧化鉬、氧化鎢和氧化錸，因為它們可以在真空中沉積，且容易處理。
用具有電子傳輸特性的有機化合物材料形成電子注入/傳輸層。具體而言，有三(8-羥基喹啉)鋁(縮寫：Alq3)、三(4-甲基-8-羥基喹啉)鋁(縮寫：Almq3)等。不過，本發明不限於此。
在直流驅動發光元件中，例如可以使用如下材料形成發光層：9,10-二(2-萘基)蒽(縮寫：DNA)、9,10-二(2-萘基)-2-特-丁基蒽(縮寫：t-BuDNA)、4,4'-雙(2,2-二苯基乙烯基)二苯基(縮寫：DPVBi)、香豆素30、香豆素6、香豆素545、香豆素545T、二萘嵌苯、紅熒烯、periflanthene、2,5,8,11-四(特-丁基)二萘嵌苯(縮寫：TBP)、9,10-二苯蒽(縮寫：DPA)、5,12-二苯並四苯、4-(氰基亞甲基)-2-甲基-[p-(二甲基胺基)苯乙烯基]-4H-吡喃 (縮寫：DCM1)、4-(氰基亞甲基)-2-甲基-6-[2-(久洛尼定-9-基)乙烯基]-4H-吡喃(縮寫：DCM2)、4-(氰基亞甲基)-2,6-雙[p-(二甲基胺基)苯乙烯基]-4H-吡喃(縮寫：BisDCM)等。或者，可以使用以下能夠發出熒光的化合物：雙[2-(4',6'-二氟苯基)pyridinato-N,C2']銥(吡啶鹽)(縮寫：FIrpic)、雙{2-[3',5'-雙(三氟甲基)苯基]pyridinato-N,C2'}銥(吡啶鹽)(縮寫：Ir(CF3ppy)2(pic))、三(2-苯基pyridinato-N,C2')銥(縮寫：Ir(ppy)3)、雙(2-苯基pyridinato-N,C2')銥(乙醯丙酮化物)(縮寫：Ir(ppy)2(acac))、雙[2-(2'-噻吩基)pyridinato-N,C3')銥(乙醯丙酮化物)(縮寫：Ir(thp)2(acac))、雙(2-苯基羥基喹啉-N,C2')銥(乙醯丙酮化物)(縮寫：Ir(pq)2(acac))、雙[2-(2'-苯噻吩基)pyridinato-N,C3')銥(乙醯丙酮化物)(縮寫：Ir(btp)2(acac))等。
或者，作為能夠用於形成發光層的高分子電致發光材料，可以使用聚對苯撐亞乙烯基、聚對苯撐、聚噻吩或聚芴。
第一電極1007和第二電極1010中的另一個可以由不透光的材料形成。例如，可以使用諸如Li和Cs的鹼金屬，諸如Mg、Ca和Sr的鹼土金屬，含有這些元素的合金(Mg：Ag、Al：Li和Mg：In)，這些元素的化合物(CaF2和氮化鈣)或諸如Yb和Er的稀土金屬。
可以使用類似於第二絕緣膜1005的材料形成第三絕緣膜1008。在第一電極1007周圍形成第三絕緣膜1008， 以便覆蓋第一電極1007的端部，第三絕緣膜1008具有分隔相鄰像素的發光層1009的功能。
發光層1009具有單層或多層。當發光層1009具有多層時，可以根據載流子輸運特性將這些層分為電洞注入層、電洞輸運層、發光層、電子輸運層、電子注入層等。注意，每層的邊界不必一定要清晰，可能會有不能清楚區分邊界的情形，因為形成每層的材料被部分地混合到相鄰層中。可以用有機材料或無機材料形成每一層。作為有機材料，可以使用高分子材料或低分子材料。
發光元件1011包括發光層1009以及第一電極1007和第二電極1010，第一電極1007和第二電極1010彼此重疊，發光層1009插置於其間。第一電極1007和第二電極1010之一對應於陽極，另一個對應於陰極。當在發光元件1011的陽極和陰極之間施加高於發光元件1011的臨界值電壓的正向電壓時，電流從陽極流到陰極，使得發光元件1011發光。
另一方面，交流驅動發光元件具有雙絕緣體結構，其中將插置於兩個絕緣膜之間的發光層再插入到一對電極之間。可以透過在一對電極之間施加交流電壓獲得光發射。作為交流驅動發光元件地發光層的材料，可以使用ZnS、SrS、BaAl2S4等。作為在其間插入發光層的絕緣膜的材料，可以使用Ta2O5、SiO2、Y2O3、BaTiO3、SrTiO3、氮化矽等。
描述圖67B的結構。注意，用與圖67A中相同的附 圖標記表示與圖67A中相同的部分，並省略它們的描述。
圖67B顯示在第二絕緣膜1005和第三絕緣膜1008之間提供絕緣膜1108的結構。利用提供於絕緣膜1108中的接觸孔中的電極1106將電極1006和第一電極1007彼此連接。
注意，不必一定要提供電極1106。亦即，可以不用電極1106而直接將第一電極1007連接至電極1006。在這種情況下，可以省略形成電極1106的步驟，從而能夠降低成本。
當不用電極1106而直接將第一電極1007連接至電極1006時，根據用於形成第一電極1007的材料或方法，第一電極1007對電極1006的覆蓋可能不好，電極1006可能會斷裂。考慮到這種情況，有利的是如圖67B所示，利用提供於絕緣膜1108中的接觸孔中的電極1106將電極1006和第一電極1007彼此連接。
絕緣膜1108可以具有與第二絕緣膜1005類似的結構。電極1106可以具有與電極1006類似的結構。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式16)
在本實施例模式中，描述實際形成像素的例子。圖68為實施例模式11到14中所述的面板的像素的截面 圖。這裏，所示出的例子中，TFT被用作設置於像素中的開關元件，發光元件被用作設置於像素中的顯示媒體。注意，用與圖67A和67B中相同的附圖標記表示與實施例模式15中所示的圖67A和67B中相同的部分，並省略它們的描述。
圖68所示的像素與實施例模式15所示的圖67A不同之處在於TFT 1100和電容器1101的結構。圖68顯示將底閘極TFT用作TFT 1100的例子。TFT 1100包括閘極電極2803；包括通道形成區2806、LDD區2807和雜質區2808的半導體層；以及閘極電極2803和半導體層之間的第一絕緣膜2805。第一絕緣膜2805起到TET 1100的閘極絕緣膜的功能。雜質區2808起到TFT 1100的源極區和汲極區的功能。
電容器1101由作為電介質的第一絕緣膜2805和作為一對電極的半導體層和電極2804形成，半導體層和電極2804彼此相對，其間插置有第一絕緣膜2805。半導體層包括通道形成區2809、LDD區2810和雜質區2811。注意，圖68所示的例子中，像素中所包括的電容器具有半導體層，還具有電極2804，該半導體層與作為TFT 1100的有源層的半導體層同時形成，作為一對電極中的一個，電極2804與TFT 1100的閘極電極同時形成，作為另一個電極，不過本發明不限於此結構。
對於包括通道形成區2806、LDD區2807和雜質區2808的半導體層以及包括通道形成區2809、LDD區2810 和雜質區2811的半導體層而言，可以使用與圖67A和67B中的半導體層1002和半導體層1102類似的材料。對於閘極電極2803和電極2804而言，可以使用與圖67A和67B中的閘極電極1004類似的材料。
通道形成區2806和通道形成區2809可以摻有賦予導電類型的雜質元素。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式17)
在本實施例模式中，描述實際形成像素的例子。圖69A和69B為實施例模式13和14中描述的面板的像素的截面圖。這裏，所示出的例子中，TFT被用作設置於像素中的開關元件，發光元件被用作設置於像素中的顯示媒體。注意，用與圖67A和67B中相同的附圖標記表示與實施例模式15中所示的圖67A和67B中相同的部分，並省略它們的描述。
圖69A和69B所示的像素與實施例模式15中所示的圖67A不同之處在於TFT 1100和電容器1101的結構。圖69A所示的例子中，將具有通道蝕刻結構的底閘極TFT用作TFT 1100。圖69B所示的例子中，將具有通道保護結構的底閘極TFT用作TFT 1100。圖69B中所示的具有通道保護結構的TFT 1100與圖69A中所示的具有通道蝕刻 結構的TFT 1100不同之處在於，在形成通道的半導體層2906的區域上方提供充當蝕刻掩模的絕緣體3001。
在圖69A和69B中，TFT 1100包括閘極電極2993、閘極電極2993上方的第一絕緣膜2905、第一絕緣膜2905上方的半導體層2906和半導體層2906上方的N型半導體層2908和2909。第一絕緣膜2905起到TFT 1100的閘極絕緣膜的功能。N型半導體層2908和2909作用當成TFT 1100的源極和汲極。分別在N型半導體層2908和2909上形成電極2911和2912。電極2911的一端延伸到未形成半導體層2906的區域，在該區域中，將電極1006形成為與電極2911的頂部接觸。
電容器1101由作為電介質的第一絕緣膜2905；作為電極之一的電極2904；以及作為另一個電極的與電極2904相對的半導體層2907(其間插置有第一絕緣膜2905)、半導體層上方的N型半導體層2910和N型半導體層2910上方的電極2913形成。可以與閘極電極2993同時形成電極2904。可以與半導體層2906同時形成半導體層2907。可以與N型半導體層2908和2909同時形成N型半導體層2910。可以與電極2911和2912同時形成電極2913。
對於閘極電極2993和電極2904而言，可以使用與圖67A和67B中的閘極電極1004類似的材料。對於半導體層2906和2907而言，可以使用非晶半導體膜。對於第一絕緣膜2905而言，可以使用與圖67A和67B中的第一絕 緣膜1003類似的材料。對於電極2911、2912和2913，可以使用與電極1006類似的材料。對於N型半導體層2910、2908和2909，可以使用含有N型雜質元素的半導體膜。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式18)
在本實施例模式中，描述實際形成像素的例子。圖70A到70C為實施例模式14中所述的面板的像素的截面圖。這裏，所示出的例子中，TFT被用作設置於像素中的開關元件，液晶元件被用作設置於像素中的顯示媒體。
圖70A、70B和70C中所示的像素均表現出如下結構，其中，在實施例模式15的圖67A和67B所示的結構以及實施例模式16的圖68所示的結構中提供液晶元件代替發光元件1011。用與圖67A、67B和68中相同的附圖標記表示與圖67A、67B和68中相同的部分，並省略它們的描述。
液晶元件包括第一電極4000，形成於第一電極4000上方的對準膜4001，液晶層4002，對準膜4003和第二電極4004。當在第一電極4000和第二電極4004之間施加電壓時，液晶的取向發生變化，由此液晶元件的透射率發生變化。在相對基板4005上形成第二電極4004和對準膜 4003。
可以將第一電極4000和第二電極4004之一或兩者形成為透明電極。對於透明電極而言，可以使用含有氧化鎢的氧化銦(IWO)、含有氧化鎢和氧化鋅的氧化銦(IWZO)、含有氧化鈦的氧化銦(ITiO)、含有氧化鈦的氧化銦錫(ITTiO)等。不用說，也可以使用氧化銦錫(ITO)、氧化銦鋅(IZO)、摻有氧化矽的氧化銦錫(ITSO)等。第一電極4000和第二電極4004中的另一個可以由不透光的材料形成。例如，可以使用諸如Li和Cs的鹼金屬，諸如Mg、Ca和Sr的鹼土金屬，含有這些元素的合金(Mg：Ag、Al：Li和Mg：In)，這些元素的化合物(CaF2和氮化鈣)或諸如Yb和Er的稀土金屬。
對於液晶層4002而言，可以自由使用已知的液晶。例如，可以將鐵電液晶或反鐵電液晶用於液晶層4002。此外，作為液晶的驅動方法，可以自由使用TN(扭轉向列)模式、MVA(多域垂直配向)模式、ASM(軸向對稱排列微單元)模式、OCB(光學補償彎曲)模式等。
雖然本實施例模式顯示將電壓施加到液晶層4002的一對電極(第一電極4000和第二電極4004)是在不同基板上形成的例子，但本發明不限於此。第二電極4004可以形成於基板1000上。那麽，可以使用IPS(平面內切換)模式作為液晶的驅動方法。此外，可以根據液晶層4002的材料省略對準膜4001和對準膜4003之一或二者。
注意，可以將本實施例模式自由地與本說明書中其他 實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式19)
在本實施例模式中，描述實際形成像素的例子。圖71A和71B為實施例模式14中所述的面板的像素的截面圖。這裏，所示出的例子中，TFT被用作設置於像素中的開關元件，液晶元件被用作設置於像素中的顯示媒體。
圖71A和71B中所示的像素均表現出在實施例模式17的圖69A和69B中所示的結構中提供液晶元件代替發光元件1011的結構。用與圖69A和69B中相同的附圖標記表示與圖69A和69B中相同的部分，並省略它們的描述。此外，液晶元件等的結構與實施例模式17的圖70A到70C所示的結構類似；因此將省略它們的描述。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式20)
本實施例模式將描述其上形成像素的基板被密封的結構。圖72A為透過密封其上形成像素的基板而形成的面板的頂視圖，圖72B和72C為沿著圖72A的線A-A'的截面圖。圖72B和72C顯示透過不同方法進行密封的例子。
在圖72A到72C中，在基板1401上方設置具有多個 像素的像素部分1402，提供密封劑1406以便包圍像素部分1402，且密封劑1407貼附於基板1401。對於像素的結構而言，可以使用實施例模式16、17或18中所示的結構。
在圖72B中的顯示面板板中，密封劑1407對應於相對基板1421。相對基板1421是透明的，利用密封劑1406作為粘結層將其貼附於基板1401。透過基板1401、相對基板1421和密封劑1406形成氣密密封空間1422。相對基板1421具有濾色器1420和用於保護濾色器的保護膜1423。提供於像素部分1402中的發光元件所發的光透過濾色器1420向外發射。用惰性樹脂、液體等填充氣密密封空間1422。注意，作為用於填充氣密密封空間1422的樹脂，可以使用其中分散了吸收劑的透光樹脂。或者，可以將相同的材料用於密封劑1406和填充氣密密封空間1422的材料，從而能夠同時進行相對基板1421的貼附和像素部分1402的密封。
在圖72C中所示的顯示面板板中，密封劑1407對應於密封劑1424。使用密封劑1406作為粘結層將密封劑1424貼附到基板1401。透過基板1401、密封劑1406和密封劑1424形成氣密密封空間1408。預先在密封劑1424的凹陷部分中提供吸收劑1409，在氣密密封空間1408內部，吸收劑1409透過吸收濕氣、氧氣等保持氣氛並抑制發光元件的劣化。用細目覆蓋材料1410覆蓋凹陷部分，覆蓋材料1410透過空氣和濕氣，但不透過吸收劑1409。 可以用諸如氮氣或氬氣的稀有氣體或惰性樹脂或液體填充氣密密封空間1408。
在基板1401上，提供用於將信號傳輸到像素部分1402等的輸入端子部分1411。透過FPC(撓性印製電路)1412將諸如視頻信號的信號傳輸到輸入端子部分1411。在輸入端子部分1411，利用其中散佈了導體的樹脂(各向異性導電樹脂：ACF)將形成於基板1401上的線路和提供於FPC(撓性印製電路)1412中的線路彼此電連接。
可以在與像素部分1402相同的基板1401上形成用於向像素部分1402輸入信號的驅動電路。或者，用於向像素部分1402輸入信號的驅動電路可以形成於IC晶片上，該IC晶片可以透過COG(玻璃上晶片)連接至基板1401，或者可以透過TAB(帶式自動接合)或使用印製電路板將該IC晶片設置於基板1401上。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式21)
可以將本發明應用於將用於向面板輸入信號的電路安裝在面板上的顯示模組。
圖73顯示組合了面板980和電路板984的顯示模組。雖然圖73顯示將控制器電路985、信號分割電路986等形成於電路板984上方的例子，但是形成於電路板984 上方的電路不限於此。可以形成任何能夠生成用於控制面板的信號的電路。
將從形成於電路板984上方的電路輸出的信號透過連接線路987輸入到面板980。
面板980包括像素部分981、源極驅動器982和閘極驅動器983。面板980可以具有類似於實施例模式11到14中所示的那些構造中的任何一種的構造。雖然圖73顯示源極驅動器982和閘極驅動器983與像素部分981形成於同一基板上的例子，本發明的顯示模件不限於此。可以僅將閘極驅動器983與像素部分981形成於同一基板上，而源極驅動器982可以形成於電路板上。或者，源極驅動器982和閘極驅動器983都可以形成於電路板上。
可以使用這種顯示模組形成各種電子裝置的顯示部分。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式22)
可以將本發明用於各種電子裝置。電子裝置的例子包括相機(例如視頻相機或數位相機)、投影儀、頭戴式顯示器(例如風鏡顯示器)、導航系統、車載身歷聲、個人電腦、遊戲機、攜帶型資訊終端(例如移動電腦、行動電話或電子書)、設有記錄媒體的影像再生裝置等。作為設有 記錄媒體的影像再生裝置的例子，有再生諸如數位多用盤(DVD)的記錄媒體的內容且具有顯示所再生的影像的顯示器的裝置等。圖74A到74D示範性地顯示這樣的電子裝置。
圖74A顯示一種膝上型個人電腦，其包括主體911、外殼912、顯示部分913、鍵盤914、外部連接埠915、定點設備916等。將本發明應用於顯示部分913。利用本發明，能夠降低顯示部分的功率消耗。
圖74B顯示設有記錄媒體(具體而言為DVD播放機)的影像再生裝置，其包括主體921、外殼922、第一顯示部分923、第二顯示部分924、記錄媒體(例如DVD)讀取部分925、操作鍵926、揚聲器部分927等。第一顯示部分923主要顯示影像資料，而第二顯示部分924主要顯示文本資料。將本發明應用於第一顯示部分923和第二顯示部分924。利用本發明，能夠降低顯示部分的功率消耗。
圖74C顯示一種行動電話，其包括主體931、音頻輸出部分932、音頻輸入部分933、顯示部分934、操作開關935、天線936等。將本發明應用於顯示部分934。利用本發明，能夠降低顯示部分的功率消耗。
圖74D顯示一架相機，其包括主體941、顯示部分942、外殼943、外部連接埠944、遙控器接收部分945、影像接收部分946、電池947、音頻輸入部分948、操作鍵949等。將本發明應用於顯示部分942。利用本發明，能夠降低顯示部分的功率消耗。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
(實施例模式23)
本實施例模式將參考附圖描述將具有本發明的像素構造的顯示裝置用於顯示面板的顯示部分的例子。可以將其顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板結合到活動物體、建築物等中。
圖41A和41B均顯示結合了顯示裝置的活動物體，作為其顯示部分具有有著本發明的像素構造的顯示裝置的示範性顯示面板。圖41A顯示貼附於列車車廂9701中的玻璃門上的顯示面板9702作為示範性的結合了顯示裝置的活動物體。圖41A中所示的顯示面板9702的顯示部分具有有著本發明的像素構造的顯示裝置，其能夠容易地回應於外部信號切換顯示部分上顯示的影像。因此，可以根據乘客年齡或性別變化的時間周期周期性地切換顯示面板上的影像，由此可以期望會實現更為有效的廣告效果。
注意，設置其顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板的位置不限於如圖41A所示的列車車廂的玻璃門，從而能夠透過改變面板的性狀將顯示面板提供於任何地方。圖41B顯示其例子。
圖41B顯示列車車廂的內視圖。在圖41B中，除了在圖41A中所示出的貼附於玻璃門上的顯示面板9702之 外，還顯示貼附於玻璃窗上的顯示面板9703和懸於天花板上的顯示面板9704。具有本發明的像素構造的顯示面板9703具有自照明顯示元件。因此，透過在交通高峰時間顯示廣告影像而在非高峰時間不顯示影像，乘客可以透過車窗觀看外部景觀。此外，透過在膜形成的基板上提供自照明顯示元件和諸如有機電晶體的開關元件，可以靈活地彎折具有本發明的像素構造的顯示面板9704，且可以透過驅動自照明顯示元件在顯示面板9704上顯示影像。
參考圖42描述另一例子，其中，將顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板應用於結合了顯示裝置的活動物體。
圖42顯示結合了顯示裝置的活動物體作為其顯示部分具有有著本發明的像素構造的顯示裝置的示範性顯示面板。圖42顯示結合到車廂9902內的顯示面板9901作為結合有顯示裝置的示範性活動物體。圖42所示的顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板9901被結合到車廂內，並按照需要顯示車輛運行資訊或從車外輸入的資訊。此外，它還具有指向車輛目的地的導航功能。
注意，設置其顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板的位置不限於如圖42所示的車廂的前部，因此可以透過改變面板的性狀將顯示面板提供在任何地方，例如玻璃窗或閘上。
參考圖43A和43B描述另一例子，其中，將顯示部 分具有有著本發明的像素構造的顯示裝置的顯示面板應用於結合了顯示裝置的活動物體。
圖43A和43B均顯示結合了顯示裝置的活動物體，作為其顯示部分具有有著本發明的像素構造的顯示裝置的示範性顯示面板。圖43A顯示飛機機身10101中結合到乘客座位上方天花板一部分中的顯示面板10102作為結合有顯示裝置的示範性活動物體。利用鉸鏈部分10103將圖43A所示的其顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板10102固定到機身10101，從而乘客能夠藉由鉸鏈部分10103的伸縮運動看到顯示面板10102。顯示面板10102根據乘客的操作具有顯示資訊的功能以及廣告或娛樂裝置的功能。此外，透過如圖43B所示將鉸鏈部分10103折疊到天花板上，將顯示面板10102收藏到機身10101中，可以確保飛機起飛和著陸時的安全。注意，在緊急時刻透過點亮顯示面板的顯示元件，顯示面板也可以被用作指示燈。
注意，設置其顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板的位置不限於如圖43A和43B所示的機身10101的天花板，因此可以透過改變面板的性狀將顯示面板提供在任何地方，例如座位或閘門上。例如，可以將顯示面板設於座位背後，使得後排座位的乘客可以操作和觀看顯示面板。
雖然本實施例模式已經展示了列車車廂、汽車車廂和飛機機身作為示範性活動物體，本發明不局限於這些，可 以將本發明應用於摩托車、四輪運輸工具(包括小汽車、公共汽車等)、列車(包括單軌鐵路、鐵路等)、船舶和運載器等。透過利用其顯示部分具有有著本發明的像素構造的顯示面板，可以實現顯示面板尺寸和功率消耗的減小，且可以提供具有能夠優異地運行的顯示媒體的活動物體。具體而言，由於可以一次切換在活動物體中結合的多個顯示面板上顯示的影像，本發明相當有利之處在於，可以將其應用於針對未定數量的客戶的廣告媒體或緊急時刻中的資訊顯示板。
參考圖53描述一例，其中顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板被應用於一結構。
圖53顯示一例作為顯示部分具有有著本發明的像素構造的顯示裝置的示範性顯示面板，其中，透過在膜形成的基板上提供自照明顯示元件和諸如有機電晶體的開關元件形成撓性顯示面板，透過驅動自照明顯示元件可以在顯示面板上顯示影像。在圖53中，顯示面板提供於作為一種結構的外部圓柱物體，例如電線桿的彎曲表面上，具體而言，這裏示出的是這樣的結構，其中顯示面板9802貼附於作為柱狀物體的電線桿9801上。
圖53中所示的顯示面板9802大約位於電線桿一半高度處，從而高於人眼的水平高度。當從活動物體9803觀看顯示面板時，能夠識別出顯示面板9802上的影像。透過在提供於大量並立在一起的外部的電線桿上的顯示面板9802上顯示相同的影像，觀看者能夠識別出所顯示的資 訊或廣告。利用外部信號，圖53中的提供於電線桿9801上的顯示面板9802可以容易地顯示相同的影像；因此，可以預期能夠實現相當高效的資訊顯示和廣告發佈效果。此外，當提供自照明顯示元件作為本發明的顯示面板中的顯示元件時，顯示面板可以有效地被用作即使在夜間也高度可見的顯示媒體。
參考圖54描述一例，其中顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板被應用於一結構，該例與圖53不同。
圖54顯示顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板的另一應用例。在圖54中，顯示結合到預製浴器單元10002的側壁中的顯示面板10001的例子。圖54中所示的其顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板10001被結合到預製浴器單元中，使得洗浴者能夠觀看顯示面板10001。顯示面板10001根據洗浴者的操作具有顯示資訊的功能以及廣告或娛樂裝置的功能。
設置顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板的位置不限於圖54所示的預製浴器單元10002的側壁，因此可以透過改變面板的性狀將顯示面板提供於任何地方。例如，可以將顯示面板結合到浴鏡或浴缸的一部分中。
圖55顯示在建築物內提供具有大顯示部分的電視機的例子。圖55包括外殼8010、顯示部分8011、作為操作 單元的遙控裝置8012、揚聲器部分8013等。將顯示部分具有有著本發明的像素構造的顯示裝置的顯示面板用於顯示部分8011的製造中。將圖55中的電視機結合到建築物中作為壁掛式電視機，能夠不需要大的空間設置電視機。
雖然本實施例模式已經展示了電線桿作為柱狀物體，預製浴器單元等作為示範性結構，但本發明不限於此，能夠將本發明應用於能夠結合顯示裝置的任何結構。透過利用其顯示部分具有有著本發明的像素構造的顯示裝置，可以實現顯示裝置尺寸和功率消耗的減小，且可以提供具有能夠優異地運行的顯示媒體的活動物體或結構。
注意，可以將本實施例模式自由地與本說明書中其他實施例模式中的任何描述進行結合。此外，可以將在本實施例模式中的描述的諸部分彼此組合。
101~104:電晶體
105~109:線路
N11:節點

Claims (4)

  1. 一種半導體裝置，包含：第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體；該第一電晶體的源極或汲極的其中一個，與第一佈線電連接，該第一佈線具有傳輸信號的功能，且該信號具有H位準與L位準；該第一電晶體的源極或汲極的另外一個，與輸出信號線電連接；該第二電晶體的源極或汲極的其中一個，與該輸出信號線電連接；該第二電晶體的源極或汲極的另外一個，與電源線電連接；該第三電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第三電晶體的閘極，與第一信號線電連接；該第四電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第四電晶體的閘極，與第二信號線電連接；該第五電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第五電晶體的閘極，與該第一電晶體的閘極電連接； 該第六電晶體的源極或汲極的其中一個，與第三信號線電連接；該第六電晶體的源極或汲極的另外一個，與該第二電晶體的閘極電連接；該第七電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第八電晶體的源極或汲極的其中一個，與該第三信號線電連接；該第八電晶體的源極或汲極的另外一個，與該第六電晶體的閘極電連接；該第八電晶體的閘極，與該第三信號線電連接；該第九電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第九電晶體的閘極，與該第七電晶體的閘極電連接；該第十電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第十電晶體的閘極，與該第一電晶體的閘極電連接；該第三電晶體的源極或汲極的另外一個，至少透過該第三電晶體的通道形成區域，與該第一電晶體的閘極、該第五電晶體的閘極、以及該第十電晶體的閘極成為導通狀態時，控制該第一電晶體的閘極的電位的電位、控制該第五電晶體的閘極的電位的電位、以及控制該第十電晶體的 閘極的電位的電位，至少透過該第三電晶體的通道形成區域，輸入至該第一電晶體的閘極、該第五電晶體的閘極、以及該第十電晶體的閘極；該第四電晶體的源極或汲極的另外一個，至少透過該第四電晶體的通道形成區域，與該第一電晶體的閘極成為導通狀態時，該第一電晶體截止的電位，至少透過該第四電晶體的通道形成區域，輸入至該第一電晶體的閘極；該第五電晶體的源極或汲極的另外一個，至少透過該第五電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第五電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第七電晶體的源極或汲極的另外一個，至少透過該第七電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第七電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第九電晶體的源極或汲極的另外一個，至少透過該第九電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第九電晶體的通道形成區域，輸入至該第六電晶體的閘極；該第十電晶體的源極或汲極的另外一個，至少透過該第十電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第十電晶體的通道形成區域，輸入至該第六電晶體的閘極。
  2. 一種半導體裝置，包含： 第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體；該第一電晶體的源極或汲極的其中一個，與第一佈線電連接，該第一佈線具有傳輸信號的功能，且該信號具有H位準與L位準；該第一電晶體的源極或汲極的另外一個，與輸出信號線電連接；該第二電晶體的源極或汲極的其中一個，與該輸出信號線電連接；該第二電晶體的源極或汲極的另外一個，與電源線電連接；該第三電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第三電晶體的閘極，與第一信號線電連接；該第四電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第四電晶體的閘極，與第二信號線電連接；該第五電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第五電晶體的閘極，與該第一電晶體的閘極電連接；該第六電晶體的源極或汲極的其中一個，與第三信號線電連接； 該第六電晶體的源極或汲極的另外一個，與該第二電晶體的閘極電連接；該第七電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第八電晶體的源極或汲極的其中一個，與該第三信號線電連接；該第八電晶體的源極或汲極的另外一個，與該第六電晶體的閘極電連接；該第八電晶體的閘極，與該第三信號線電連接；該第九電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第九電晶體的閘極，與該第七電晶體的閘極電連接；該第十電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第十電晶體的閘極，與該第一電晶體的閘極電連接；該第三電晶體的源極或汲極的另外一個，至少透過該第三電晶體的通道形成區域，與該第一電晶體的閘極、該第五電晶體的閘極、以及該第十電晶體的閘極成為導通狀態時，控制該第一電晶體的閘極的電位的電位、控制該第五電晶體的閘極的電位的電位、以及控制該第十電晶體的閘極的電位的電位，至少透過該第三電晶體的通道形成區域，輸入至該第一電晶體的閘極、該第五電晶體的閘極、 以及該第十電晶體的閘極；該第四電晶體的源極或汲極的另外一個，至少透過該第四電晶體的通道形成區域，與該第一電晶體的閘極成為導通狀態時，該第一電晶體截止的電位，至少透過該第四電晶體的通道形成區域，輸入至該第一電晶體的閘極；該第五電晶體的源極或汲極的另外一個，至少透過該第五電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第五電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第七電晶體的源極或汲極的另外一個，至少透過該第七電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第七電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第九電晶體的源極或汲極的另外一個，至少透過該第九電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第九電晶體的通道形成區域，輸入至該第六電晶體的閘極；該第十電晶體的源極或汲極的另外一個，至少透過該第十電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第十電晶體的通道形成區域，輸入至該第六電晶體的閘極；從俯視圖來看，該第三信號線具有位於該第一佈線與該第三電晶體的通道形成區域之間的區域。
  3. 一種半導體裝置，包含： 第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體；該第一電晶體的源極或汲極的其中一個，與第一佈線電連接，該第一佈線具有傳輸信號的功能，且該信號具有H位準與L位準；該第一電晶體的源極或汲極的另外一個，與輸出信號線電連接；該第二電晶體的源極或汲極的其中一個，與該輸出信號線電連接；該第二電晶體的源極或汲極的另外一個，與電源線電連接；該第三電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第三電晶體的閘極，與第一信號線電連接；該第四電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第四電晶體的閘極，與第二信號線電連接；該第五電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第五電晶體的閘極，與該第一電晶體的閘極電連接；該第六電晶體的源極或汲極的其中一個，與第三信號線電連接； 該第六電晶體的源極或汲極的另外一個，與該第二電晶體的閘極電連接；該第七電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第八電晶體的源極或汲極的其中一個，與該第三信號線電連接；該第八電晶體的源極或汲極的另外一個，與該第六電晶體的閘極電連接；該第八電晶體的閘極，與該第三信號線電連接；該第九電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第九電晶體的閘極，與該第七電晶體的閘極電連接；該第十電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第十電晶體的閘極，與該第一電晶體的閘極電連接；該第三電晶體的源極或汲極的另外一個，至少透過該第三電晶體的通道形成區域，與該第一電晶體的閘極、該第五電晶體的閘極、以及該第十電晶體的閘極成為導通狀態時，控制該第一電晶體的閘極的電位的電位、控制該第五電晶體的閘極的電位的電位、以及控制該第十電晶體的閘極的電位的電位，至少透過該第三電晶體的通道形成區域，輸入至該第一電晶體的閘極、該第五電晶體的閘極、 以及該第十電晶體的閘極；該第四電晶體的源極或汲極的另外一個，至少透過該第四電晶體的通道形成區域，與該第一電晶體的閘極成為導通狀態時，該第一電晶體截止的電位，至少透過該第四電晶體的通道形成區域，輸入至該第一電晶體的閘極；該第五電晶體的源極或汲極的另外一個，至少透過該第五電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第五電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第七電晶體的源極或汲極的另外一個，至少透過該第七電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第七電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第九電晶體的源極或汲極的另外一個，至少透過該第九電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第九電晶體的通道形成區域，輸入至該第六電晶體的閘極；該第十電晶體的源極或汲極的另外一個，至少透過該第十電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第十電晶體的通道形成區域，輸入至該第六電晶體的閘極；具有作為該第八電晶體的源極電極或汲極電極的其中一個的區域的第一導電層，具有作為該第九電晶體的源極電極或汲極電極的其中一個的區域、以及作為該第十電晶 體的源極電極或汲極電極的其中一個的區域。
  4. 一種半導體裝置，包含：第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第九電晶體、第十電晶體；該第一電晶體的源極或汲極的其中一個，與第一佈線電連接，該第一佈線具有傳輸信號的功能，且該信號具有H位準與L位準；該第一電晶體的源極或汲極的另外一個，與輸出信號線電連接；該第二電晶體的源極或汲極的其中一個，與該輸出信號線電連接；該第二電晶體的源極或汲極的另外一個，與電源線電連接；該第三電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第三電晶體的閘極，與第一信號線電連接；該第四電晶體的源極或汲極的其中一個，與該第一電晶體的閘極電連接；該第四電晶體的閘極，與第二信號線電連接；該第五電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第五電晶體的閘極，與該第一電晶體的閘極電連接； 該第六電晶體的源極或汲極的其中一個，與第三信號線電連接；該第六電晶體的源極或汲極的另外一個，與該第二電晶體的閘極電連接；該第七電晶體的源極或汲極的其中一個，與該第二電晶體的閘極電連接；該第八電晶體的源極或汲極的其中一個，與該第三信號線電連接；該第八電晶體的源極或汲極的另外一個，與該第六電晶體的閘極電連接；該第八電晶體的閘極，與該第三信號線電連接；該第九電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第九電晶體的閘極，與該第七電晶體的閘極電連接；該第十電晶體的源極或汲極的其中一個，與該第六電晶體的閘極電連接；該第十電晶體的閘極，與該第一電晶體的閘極電連接；該第三電晶體的源極或汲極的另外一個，至少透過該第三電晶體的通道形成區域，與該第一電晶體的閘極、該第五電晶體的閘極、以及該第十電晶體的閘極成為導通狀態時，控制該第一電晶體的閘極的電位的電位、控制該第五電晶體的閘極的電位的電位、以及控制該第十電晶體的 閘極的電位的電位，至少透過該第三電晶體的通道形成區域，輸入至該第一電晶體的閘極、該第五電晶體的閘極、以及該第十電晶體的閘極；該第四電晶體的源極或汲極的另外一個，至少透過該第四電晶體的通道形成區域，與該第一電晶體的閘極成為導通狀態時，該第一電晶體截止的電位，至少透過該第四電晶體的通道形成區域，輸入至該第一電晶體的閘極；該第五電晶體的源極或汲極的另外一個，至少透過該第五電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第五電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第七電晶體的源極或汲極的另外一個，至少透過該第七電晶體的通道形成區域，與該第二電晶體的閘極成為導通狀態時，該第二電晶體截止的電位，至少透過該第七電晶體的通道形成區域，輸入至該第二電晶體的閘極；該第九電晶體的源極或汲極的另外一個，至少透過該第九電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第九電晶體的通道形成區域，輸入至該第六電晶體的閘極；該第十電晶體的源極或汲極的另外一個，至少透過該第十電晶體的通道形成區域，與該第六電晶體的閘極成為導通狀態時，該第六電晶體截止的電位，至少透過該第十電晶體的通道形成區域，輸入至該第六電晶體的閘極；從俯視圖來看，該第三信號線具有位於該第一佈線與 該第三電晶體的通道形成區域之間的區域；具有作為該第八電晶體的源極電極或汲極電極的其中一個的區域的第一導電層，具有作為該第九電晶體的源極電極或汲極電極的其中一個的區域、以及作為該第十電晶體的源極電極或汲極電極的其中一個的區域。
TW113117790A 2006-06-02 2007-06-01 半導體裝置 TWI876996B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006155472 2006-06-02
JP2006-155472 2006-06-02

Publications (2)

Publication Number Publication Date
TW202437221A TW202437221A (zh) 2024-09-16
TWI876996B true TWI876996B (zh) 2025-03-11

Family

ID=38912612

Family Applications (12)

Application Number Title Priority Date Filing Date
TW103129864A TWI528370B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW106110336A TWI650761B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW110120264A TWI786660B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW113117790A TWI876996B (zh) 2006-06-02 2007-06-01 半導體裝置
TW111142441A TWI811149B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW112125882A TWI846540B (zh) 2006-06-02 2007-06-01 半導體裝置
TW109101525A TWI734347B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW111125787A TWI796258B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW096119795A TWI460735B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW107142398A TWI684182B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW106120603A TWI626638B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW105100938A TWI594250B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW103129864A TWI528370B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW106110336A TWI650761B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW110120264A TWI786660B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置

Family Applications After (8)

Application Number Title Priority Date Filing Date
TW111142441A TWI811149B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW112125882A TWI846540B (zh) 2006-06-02 2007-06-01 半導體裝置
TW109101525A TWI734347B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW111125787A TWI796258B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW096119795A TWI460735B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW107142398A TWI684182B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW106120603A TWI626638B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置
TW105100938A TWI594250B (zh) 2006-06-02 2007-06-01 液晶顯示裝置和電子裝置

Country Status (5)

Country Link
US (10) US8330492B2 (zh)
JP (13) JP2012238003A (zh)
KR (1) KR101381657B1 (zh)
CN (3) CN102214433B (zh)
TW (12) TWI528370B (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846464B1 (ko) * 2002-05-28 2008-07-17 삼성전자주식회사 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법
US20070200803A1 (en) * 2005-07-27 2007-08-30 Semiconductor Energy Laboratory Co., Ltd. Display device, and driving method and electronic device thereof
WO2007080813A1 (en) * 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5116277B2 (ja) 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
WO2010047217A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8232947B2 (en) 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102241160B1 (ko) 2008-11-28 2021-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
TWI567723B (zh) 2009-01-16 2017-01-21 半導體能源研究所股份有限公司 液晶顯示裝置及其電子裝置
US9741309B2 (en) 2009-01-22 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device including first to fourth switches
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
EP2234100B1 (en) 2009-03-26 2016-11-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
KR101752640B1 (ko) 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102661073B1 (ko) * 2009-06-25 2024-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011010546A1 (en) 2009-07-24 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
TWI508037B (zh) * 2009-09-10 2015-11-11 Semiconductor Energy Lab 半導體裝置和顯示裝置
US9715845B2 (en) 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
KR101693816B1 (ko) 2009-10-09 2017-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터, 표시 장치, 및 그 구동 방법
KR101876473B1 (ko) * 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2011070929A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20110172821A1 (en) * 2010-01-11 2011-07-14 George Carter Automated tire inflation system
KR102528702B1 (ko) * 2010-02-18 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 장치
KR102151495B1 (ko) 2010-02-23 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN101807436B (zh) * 2010-03-31 2013-04-10 友达光电股份有限公司 移位暂存器
TWI416874B (zh) * 2010-08-13 2013-11-21 Au Optronics Corp 移位暫存裝置與主動陣列基板
KR102115344B1 (ko) * 2010-08-27 2020-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
JP5839896B2 (ja) * 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
EP2705133A4 (en) 2011-05-02 2014-09-24 Ibis Biosciences Inc DEVICE AND SYSTEM FOR ASSAYS WITH SEVERAL ANALYSTS
KR102392401B1 (ko) 2011-05-13 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101869752B1 (ko) 2011-11-29 2018-06-22 에스케이하이닉스 주식회사 반도체 장치
KR20130073669A (ko) * 2011-12-23 2013-07-03 삼성전기주식회사 전원 스위칭 구동 장치, 이를 갖는 역률 보정 장치 및 전원 공급 장치
US20130277729A1 (en) * 2012-04-20 2013-10-24 Palo Alto Research Center Incorporated Floating gate transistor memory with an organic semiconductor interlayer
JP6013067B2 (ja) * 2012-07-26 2016-10-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN103916113B (zh) * 2012-12-31 2017-06-16 意法半导体研发(深圳)有限公司 一种用于驱动功率晶体管的驱动电路
JP6065721B2 (ja) * 2013-04-08 2017-01-25 株式会社ソシオネクスト 駆動回路、半導体集積回路、及び駆動回路の制御方法
US9583063B2 (en) 2013-09-12 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2015128096A (ja) * 2013-12-27 2015-07-09 ソニー株式会社 分散体、光電変換素子および撮像装置
US10199006B2 (en) * 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
TWI595669B (zh) * 2014-05-19 2017-08-11 群創光電股份有限公司 半導體結構、顯示面板及其控制方法
CN105097805B (zh) * 2014-05-19 2018-04-27 群创光电股份有限公司 半导体结构及显示面板
KR102397388B1 (ko) 2014-07-24 2022-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈 및 전자 기기
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
US10068927B2 (en) * 2014-10-23 2018-09-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
US9584707B2 (en) * 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20160155849A1 (en) 2014-12-02 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, module, and electronic device
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
EP3109034B1 (en) * 2015-06-24 2020-07-15 British Telecommunications public limited company Printed logic gate
US9748735B2 (en) * 2015-10-08 2017-08-29 The University Of North Carolina At Charlotte Light-effect transistor (LET)
US11887537B2 (en) * 2015-12-03 2024-01-30 Innolux Corporation Driving circuit of active-matrix organic light-emitting diode with hybrid transistors
US10033361B2 (en) * 2015-12-28 2018-07-24 Semiconductor Energy Laboratory Co., Ltd. Level-shift circuit, driver IC, and electronic device
CN105740689B (zh) * 2016-03-14 2017-11-07 广东欧珀移动通信有限公司 一种解锁控制方法及终端设备
CN205621414U (zh) * 2016-04-26 2016-10-05 京东方科技集团股份有限公司 静电放电电路、阵列基板和显示装置
KR102561294B1 (ko) * 2016-07-01 2023-08-01 삼성디스플레이 주식회사 화소 및 스테이지 회로와 이를 가지는 유기전계발광 표시장치
US10541375B2 (en) 2016-07-21 2020-01-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR20180032742A (ko) * 2016-09-22 2018-04-02 삼성디스플레이 주식회사 플렉시블 디스플레이 패널 및 플렉시블 디스플레이 패널 벤딩 방법
KR102581841B1 (ko) * 2016-11-28 2023-09-22 엘지디스플레이 주식회사 유기발광표시장치 및 그의 구동방법
KR102694935B1 (ko) * 2016-11-30 2024-08-14 엘지디스플레이 주식회사 데이터 구동부 및 이를 이용한 표시장치
CN108428714B (zh) * 2017-02-13 2024-01-23 富士胶片商业创新有限公司 层叠结构、发光部件、发光装置和图像形成装置
CN107633831B (zh) * 2017-10-18 2020-02-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
CN109979396B (zh) * 2018-02-26 2021-12-17 重庆京东方光电科技有限公司 栅极驱动电路、触控显示装置及驱动方法
CN108398837B (zh) * 2018-03-08 2020-11-06 惠科股份有限公司 阵列基板及显示面板
EP3670236B1 (en) * 2018-12-19 2021-07-21 Audi Ag A vehicle comprising a display device and an electronic control unit
CN110010097A (zh) * 2019-04-22 2019-07-12 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN110767256B (zh) * 2019-11-11 2024-10-22 合肥京东方卓印科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
CN114913823B (zh) * 2021-02-09 2024-06-11 成都九天画芯科技有限公司 一种基于双栅晶体管的像素电路及其驱动方法
CN113851087B (zh) 2021-09-28 2023-02-03 京东方科技集团股份有限公司 显示面板、栅极驱动电路及其驱动方法
CN119495249B (zh) * 2023-08-14 2025-10-03 北京大学深圳研究生院 一种有源显示像素电路及其脉冲宽度调制驱动方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457059A (zh) * 2002-05-10 2003-11-19 阿尔卑斯电气株式会社 移位寄存器装置及显示装置
JP2004093682A (ja) * 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
US20040189275A1 (en) * 2003-03-24 2004-09-30 Nec Electronics Corporation Current drive circuit and display
US20060001637A1 (en) * 2004-06-30 2006-01-05 Sang-Jin Pak Shift register, display device having the same and method of driving the same
US7038653B2 (en) * 2002-09-05 2006-05-02 Samsung Electronics., Co., Ltd. Shift resister and liquid crystal display having the same

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3506851A (en) 1966-12-14 1970-04-14 North American Rockwell Field effect transistor driver using capacitor feedback
JPS52119160A (en) 1976-03-31 1977-10-06 Nec Corp Semiconductor circuit with insulating gate type field dffect transisto r
DE2840006C2 (de) * 1978-09-14 1980-10-02 Deutsche Itt Industries Gmbh, 7800 Freiburg CMOS-Schaltung zur Umwandlung eines Ternärsignals in zwei Binärsignale und Verwendung dieser CMOS-Schaltung
JPS55156427A (en) 1979-05-23 1980-12-05 Sharp Corp Bootstrap buffer circuit
JPS58151719A (ja) 1982-03-05 1983-09-09 Sony Corp パルス発生回路
JPS6267811U (zh) 1985-10-19 1987-04-27
JP3189990B2 (ja) 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
TW226506B (zh) 1992-05-14 1994-07-11 Alcatel Nv
DE4307177C2 (de) * 1993-03-08 1996-02-08 Lueder Ernst Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
JP3424320B2 (ja) 1994-04-22 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
US5513140A (en) * 1994-06-01 1996-04-30 Micron Technology, Inc. Data output buffer
JPH0837284A (ja) 1994-07-21 1996-02-06 Nippondenso Co Ltd 半導体集積回路装置
US5434899A (en) 1994-08-12 1995-07-18 Thomson Consumer Electronics, S.A. Phase clocked shift register with cross connecting between stages
US5694061A (en) 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
US5949398A (en) 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
KR100242244B1 (ko) 1997-08-09 2000-02-01 구본준 스캐닝 회로
DE19756039C2 (de) * 1997-12-17 1999-12-02 Bosch Gmbh Robert Schaltungsanordnung als Teil eines Schieberegisters
KR100438525B1 (ko) 1999-02-09 2004-07-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
TW461180B (en) 1998-12-21 2001-10-21 Sony Corp Digital/analog converter circuit, level shift circuit, shift register utilizing level shift circuit, sampling latch circuit, latch circuit and liquid crystal display device incorporating the same
TW543206B (en) 1999-06-28 2003-07-21 Semiconductor Energy Lab EL display device and electronic device
JP3777894B2 (ja) 1999-08-06 2006-05-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
TWI267049B (en) 2000-05-09 2006-11-21 Sharp Kk Image display device, and electronic apparatus using the same
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
JP3873165B2 (ja) 2000-06-06 2007-01-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
US6611248B2 (en) 2000-05-31 2003-08-26 Casio Computer Co., Ltd. Shift register and electronic apparatus
US6992652B2 (en) * 2000-08-08 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and driving method thereof
KR100698239B1 (ko) 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
TWI226506B (en) 2000-12-21 2005-01-11 Novatek Microelectronics Corp Data driver structure for thin film transistor liquid crystal display
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
SG119161A1 (en) 2001-07-16 2006-02-28 Semiconductor Energy Lab Light emitting device
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
KR100803163B1 (ko) 2001-09-03 2008-02-14 삼성전자주식회사 액정표시장치
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4397555B2 (ja) 2001-11-30 2010-01-13 株式会社半導体エネルギー研究所 半導体装置、電子機器
US7050036B2 (en) * 2001-12-12 2006-05-23 Lg.Philips Lcd Co., Ltd. Shift register with a built in level shifter
JP2003208132A (ja) 2002-01-17 2003-07-25 Seiko Epson Corp 液晶駆動回路
JP2003271108A (ja) 2002-03-18 2003-09-25 Hitachi Ltd 液晶表示装置
WO2003087921A2 (en) 2002-04-08 2003-10-23 Samsung Electronics Co., Ltd. Liquid crystal display device
JP4391128B2 (ja) 2002-05-30 2009-12-24 シャープ株式会社 表示装置のドライバ回路およびシフトレジスタならびに表示装置
KR100857495B1 (ko) * 2002-07-06 2008-09-08 삼성전자주식회사 비정질-실리콘 박막 트랜지스터 게이트 구동 쉬프트레지스터 구동방법
TWI298478B (en) * 2002-06-15 2008-07-01 Samsung Electronics Co Ltd Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
KR100432652B1 (ko) 2002-08-01 2004-05-22 삼성에스디아이 주식회사 레벨 시프터 및 평판 표시 장치
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
KR101114892B1 (ko) 2002-12-25 2012-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 보정 회로를 구비한 디지털 회로 및 그것을 갖는 전자기기
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7298355B2 (en) 2002-12-27 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4425547B2 (ja) * 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
GB2397710A (en) 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
US7319452B2 (en) 2003-03-25 2008-01-15 Samsung Electronics Co., Ltd. Shift register and display device having the same
TW589612B (en) * 2003-04-16 2004-06-01 Au Optronics Corp Display driving circuit
TWI220255B (en) 2003-04-29 2004-08-11 Ind Tech Res Inst Shifter register unit and shift register circuit comprising the shift register units
KR100913303B1 (ko) 2003-05-06 2009-08-26 삼성전자주식회사 액정표시장치
US20070151144A1 (en) 2003-05-06 2007-07-05 Samsung Electronics Co., Ltd. Detergent comprising the reaction product an amino alcohol, a high molecular weight hydroxy aromatic compound, and an aldehydye
TW591583B (en) * 2003-05-09 2004-06-11 Toppoly Optoelectronics Corp Current register unit and circuit, and image display device applying the current register unit
JP3974124B2 (ja) 2003-07-09 2007-09-12 シャープ株式会社 シフトレジスタおよびそれを用いる表示装置
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
KR100566814B1 (ko) * 2003-07-24 2006-04-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터
TW200514435A (en) * 2003-08-29 2005-04-16 Matsushita Electric Industrial Co Ltd Signal transmission circuit
JP3958271B2 (ja) 2003-09-19 2007-08-15 シャープ株式会社 レベルシフタ及びそれを用いた表示装置
JP3962953B2 (ja) 2003-12-26 2007-08-22 カシオ計算機株式会社 レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
US7446748B2 (en) 2003-12-27 2008-11-04 Lg Display Co., Ltd. Driving circuit including shift register and flat panel display device using the same
KR100995637B1 (ko) * 2003-12-29 2010-11-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101012972B1 (ko) 2003-12-30 2011-02-10 엘지디스플레이 주식회사 액티브 매트릭스 표시장치
JP4203656B2 (ja) 2004-01-16 2009-01-07 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP3958322B2 (ja) 2004-01-28 2007-08-15 シャープ株式会社 シフトレジスタ、およびアクティブマトリクス型表示装置
JP4645047B2 (ja) 2004-03-05 2011-03-09 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
KR101032945B1 (ko) * 2004-03-12 2011-05-09 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101023726B1 (ko) * 2004-03-31 2011-03-25 엘지디스플레이 주식회사 쉬프트 레지스터
US7289594B2 (en) 2004-03-31 2007-10-30 Lg.Philips Lcd Co., Ltd. Shift registrer and driving method thereof
JP2006013433A (ja) 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
US7639226B2 (en) 2004-05-31 2009-12-29 Lg Display Co., Ltd. Liquid crystal display panel with built-in driving circuit
KR101057891B1 (ko) 2004-05-31 2011-08-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101026807B1 (ko) 2004-06-09 2011-04-04 삼성전자주식회사 표시 장치용 구동 장치 및 표시판
KR101019416B1 (ko) 2004-06-29 2011-03-07 엘지디스플레이 주식회사 쉬프트레지스터 및 이를 포함하는 평판표시장치
TWI382264B (zh) 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
JP4621454B2 (ja) * 2004-08-23 2011-01-26 東芝モバイルディスプレイ株式会社 表示装置の駆動回路
US20060056267A1 (en) 2004-09-13 2006-03-16 Samsung Electronics Co., Ltd. Driving unit and display apparatus having the same
KR101014172B1 (ko) * 2004-09-13 2011-02-14 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
KR101056369B1 (ko) * 2004-09-18 2011-08-11 삼성전자주식회사 구동유닛 및 이를 갖는 표시장치
US7594075B2 (en) * 2004-10-20 2009-09-22 Seagate Technology Llc Metadata for a grid based data storage system
JP2006164477A (ja) 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
KR101110133B1 (ko) 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
KR101127813B1 (ko) 2004-12-29 2012-03-26 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 액정 표시장치
KR101191157B1 (ko) 2004-12-31 2012-10-15 엘지디스플레이 주식회사 액정표시장치의 구동부
KR101137880B1 (ko) * 2004-12-31 2012-04-20 엘지디스플레이 주식회사 쉬프트 레지스터 및 그 구동 방법
KR101157241B1 (ko) 2005-04-11 2012-06-15 엘지디스플레이 주식회사 게이트 드라이버 및 그 구동 방법
JP2006309893A (ja) 2005-04-28 2006-11-09 Alps Electric Co Ltd シフトレジスタ及び液晶駆動回路
KR101143004B1 (ko) 2005-06-13 2012-05-11 삼성전자주식회사 시프트 레지스터 및 이를 포함하는 표시 장치
KR101152129B1 (ko) 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
US7203264B2 (en) * 2005-06-28 2007-04-10 Wintek Corporation High-stability shift circuit using amorphous silicon thin film transistors
KR101166819B1 (ko) 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
US9153341B2 (en) 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101324756B1 (ko) * 2005-10-18 2013-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 구동방법
US8004481B2 (en) * 2005-12-02 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2007080813A1 (en) * 2006-01-07 2007-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device and electronic device having the same
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
JP2007317288A (ja) 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US8330492B2 (en) * 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
TWI675358B (zh) 2006-09-29 2019-10-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5079301B2 (ja) * 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP4912186B2 (ja) 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2008276849A (ja) 2007-04-27 2008-11-13 Mitsubishi Electric Corp 画像表示装置および半導体装置
KR20080101680A (ko) * 2007-05-18 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시장치, 전자 기기, 및 그의 구동방법
JP4968681B2 (ja) * 2007-07-17 2012-07-04 Ｎｌｔテクノロジー株式会社 半導体回路とそれを用いた表示装置並びにその駆動方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP5665299B2 (ja) * 2008-10-31 2015-02-04 三菱電機株式会社 シフトレジスタ回路
US8232947B2 (en) * 2008-11-14 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
KR102661073B1 (ko) * 2009-06-25 2024-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
KR101865546B1 (ko) * 2009-10-16 2018-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
CN102667910B (zh) * 2009-12-18 2015-11-25 株式会社半导体能源研究所 液晶显示设备和电子设备
KR101040806B1 (ko) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102151495B1 (ko) * 2010-02-23 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101828960B1 (ko) * 2010-03-02 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
US9349325B2 (en) * 2010-04-28 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8923473B2 (en) * 2010-09-02 2014-12-30 Sharp Kabushiki Kaisha Signal processing circuit, driver circuit, and display device
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457059A (zh) * 2002-05-10 2003-11-19 阿尔卑斯电气株式会社 移位寄存器装置及显示装置
JP2004093682A (ja) * 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
US7038653B2 (en) * 2002-09-05 2006-05-02 Samsung Electronics., Co., Ltd. Shift resister and liquid crystal display having the same
US20040189275A1 (en) * 2003-03-24 2004-09-30 Nec Electronics Corporation Current drive circuit and display
US20060001637A1 (en) * 2004-06-30 2006-01-05 Sang-Jin Pak Shift register, display device having the same and method of driving the same

Also Published As

Publication number Publication date
US11664388B2 (en) 2023-05-30
CN102324218B (zh) 2014-11-12
JP2013254204A (ja) 2013-12-19
JP5412596B2 (ja) 2014-02-12
JP2014090422A (ja) 2014-05-15
US20170018576A1 (en) 2017-01-19
TWI846540B (zh) 2024-06-21
JP6837512B2 (ja) 2021-03-03
CN102214433B (zh) 2014-03-05
CN102214433A (zh) 2011-10-12
JP2017174492A (ja) 2017-09-28
JP2012238003A (ja) 2012-12-06
JP7411708B2 (ja) 2024-01-11
TWI650761B (zh) 2019-02-11
JP5745725B2 (ja) 2015-07-08
JP2018085162A (ja) 2018-05-31
JP2022107541A (ja) 2022-07-21
TW200818215A (en) 2008-04-16
US9070593B2 (en) 2015-06-30
JP2017111850A (ja) 2017-06-22
US11189647B2 (en) 2021-11-30
US20150055050A1 (en) 2015-02-26
TW201727658A (zh) 2017-08-01
CN102324218A (zh) 2012-01-18
TW201506941A (zh) 2015-02-16
TW202309860A (zh) 2023-03-01
US20180240817A1 (en) 2018-08-23
US8330492B2 (en) 2012-12-11
TW202437221A (zh) 2024-09-16
KR20070115792A (ko) 2007-12-06
TWI460735B (zh) 2014-11-11
CN101083139B (zh) 2011-08-24
JP2015179558A (ja) 2015-10-08
US20160111452A1 (en) 2016-04-21
US9954010B2 (en) 2018-04-24
JP2025100684A (ja) 2025-07-03
TW202343409A (zh) 2023-11-01
TW201737234A (zh) 2017-10-16
JP5502221B2 (ja) 2014-05-28
US10720452B2 (en) 2020-07-21
TWI796258B (zh) 2023-03-11
US20220085072A1 (en) 2022-03-17
US10304868B2 (en) 2019-05-28
TW201614666A (en) 2016-04-16
CN101083139A (zh) 2007-12-05
TWI594250B (zh) 2017-08-01
US20230268352A1 (en) 2023-08-24
US20190288010A1 (en) 2019-09-19
TWI528370B (zh) 2016-04-01
TW201921371A (zh) 2019-06-01
TW202242824A (zh) 2022-11-01
TWI684182B (zh) 2020-02-01
JP2021089786A (ja) 2021-06-10
JP6267811B2 (ja) 2018-01-24
US9214473B2 (en) 2015-12-15
KR101381657B1 (ko) 2014-04-07
JP6080891B2 (ja) 2017-02-15
TW202139161A (zh) 2021-10-16
TW202032570A (zh) 2020-09-01
TWI786660B (zh) 2022-12-11
US20130107154A1 (en) 2013-05-02
TWI626638B (zh) 2018-06-11
JP2019160387A (ja) 2019-09-19
US9461071B2 (en) 2016-10-04
TWI811149B (zh) 2023-08-01
JP2024036328A (ja) 2024-03-15
US20200295050A1 (en) 2020-09-17
US20080007296A1 (en) 2008-01-10
TWI734347B (zh) 2021-07-21
JP6246408B2 (ja) 2017-12-13
JP2013219770A (ja) 2013-10-24
US12119355B2 (en) 2024-10-15

Similar Documents

Publication Publication Date Title
TWI876996B (zh) 半導體裝置
JP5386069B2 (ja) 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器