UA56148C2 - Кмон-пристрій - Google Patents

Кмон-пристрій Download PDF

Info

Publication number
UA56148C2
UA56148C2 UA98062924A UA98062924A UA56148C2 UA 56148 C2 UA56148 C2 UA 56148C2 UA 98062924 A UA98062924 A UA 98062924A UA 98062924 A UA98062924 A UA 98062924A UA 56148 C2 UA56148 C2 UA 56148C2
Authority
UA
Ukraine
Prior art keywords
zone
contacts
substrate
kmon
pmon
Prior art date
Application number
UA98062924A
Other languages
English (en)
Russian (ru)
Inventor
Хольгер Седлак
Original Assignee
Сіменс Акцієнгезельшафт
Сименс Акциенгезельшафт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сіменс Акцієнгезельшафт, Сименс Акциенгезельшафт filed Critical Сіменс Акцієнгезельшафт
Publication of UA56148C2 publication Critical patent/UA56148C2/uk

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/858—Complementary IGFETs, e.g. CMOS comprising a P-type well but not an N-type well

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

КМОН-пристрій містить щонайменше одну n-МОН-зону (2) та щонайменше одну р-МОН-зону (3), на поверхні якого передбачені підкладкові контакти (24, 34), через які на відповідні ділянки підкладки (1, 30) КМОН-пристрою можуть бути подані певні значення напруги. Описаний КМОН-пристрій відрізняється тим, що середня кількість підкладкових контактів (24, 34) на одиницю площі і/або середня площа підкладкових контактів на одиницю площі всередині щонайменше однієї n-МОН-зони (2) значно менші, ніж всередині щонайменше однієї р-МОН-зони (3).

Description

Опис винаходу
Винахід стосується КМОН-пристрою (комплементарна структура "метал-оксид-напівпровідник") згідно з 2 обмежувальною частиною п.17 формули винаходу, тобто, КМОН-пристрою, що містить щонайменше одну пМОонН-зону та щонайменше одну рМоОнН-зону, та на поверхні якого розміщені контакти, через які на різні ділянки
КМОН-пристрою подаються відповідні напруги.
Такі КМОН-пристрої давно відомі і широко використовуються. Практична форма виконання такого пристрою наведена на фіг.2. 70 На фіг.2 зображено поперечний перетин традиційного КМОН-пристрою.
Зображений КМОН-пристрій містить р-підкладинку 1, в якій виконані пМОН-зона 2 та рМОН-зона 3.
В пМОН-зоні 2 виконано пМОН-транзистор 21, ділянку 22 витоку та ділянку 23 стоку якого виконано в р'--підкладинці 1 у вигляді п"-зон. 75 Для реалізації рМОН-зони З в р -підкладинці 1 передбачено ванноподібну п'-підкладинку 30. В цій рмМонН-зоні З виконано рМОН-транзистор 31, ділянка 32 витоку та ділянка 33 стоку виконані у вигляді р "-зон в п--підкладинці З0.
Ділянка затвору, а також принцип дії та функції транзисторів для подальших викладень значення не мають, тому на фіг.2 вони не зображені і в описанні детальніше не пояснюються.
Більш того, вихідним пунктом для подальшого розгляду є послідовність рпрп-зон в зображеному на фіг.2
КМОН-пристрої, утворена (1) ділянкою витоку 32 або стоку 33 рМОН-транзистора 31, (2) п'-підкладинкою 30 рМОН-транзистора 31, (3) р'--підкладинкою 1 КМОН-пристрою або, відповідно пМОН-транзистора 21, та (4) ділянкою витоку 22 або стоку 23 ПМОН-транзистора 21.
Вказана послідовність рпрп-зон є послідовністю зон тиристора. с
Поки запертий рп-перехід між зоною (2) та зоною (3), тобто перехід між п'-підкладинкою З0 у 3 рмонН-транзистора 31 р--підкладинкою 1 КМОН-пристрою, запертий також і тиристор, і його наявність не впливає на роботу транзисторів.
Якщо ж цей перехід стає відкритим, (внаслідок наявності в підкладинках небажаних блукаючих носіїв зарядів), то зони (1) і (4), тобто витік 32 або стік 33 рМОН-транзистора 31 та витік 22 або стік 23 со пМОН-транзистора 21 електричне з'єднуються між собою що веде до неправильного функціонування або навіть «Її до руйнування транзисторів.
Для уникнення такого небажаного тиристорного ефекту в КМОН-пристроях, тобто для підвищення стійкості -- ключового режиму з фіксацією стану, поверхню КМОН-пристрою оснащують підкладинковими контактами. Ге)
Ці підкладинкові контакти реалізовані в пМОН-зоні 2 у вигляді з'єднаних із масою р "-ділянок 24, а в ю рмонН-зоні З у вигляді з'єднаних з позитивною напругою п'-ділянок 34. Таким чином у відповідних підкладинках припиняється вільне блукання носіїв зарядів, що відкривають рп-перехід, чим відвертається самовільне відпирання тиристора.
Одначе, для того, щоб надійно гарантувати цей ефект, необхідно витримати певні максимальні відстані між « 20 сусідніми підкладинковими контактами та ділянками витоків і стоків транзисторів. Типове максимальне значення -о відстані між сусідніми підкладинковими контактами становить близько 5Омкм, а типове максимальне значення с відстані між підкладинковими контактами і ділянками витоків та стоків транзисторів становить близько 25мМкм. :з» Щоб надійно дотриматися цієї умови, відомі КМОН-пристрої, як правило, покривають рівномірним растром підкладинкових контактів. Така структура зображена на фіг.3. 415 На фіг.3 зображено розміщення підкладинкових контактів на поверхні традиційного КМОН-пристрою. сл Позначені знаком " підкладинкові контакти рівномірно розміщені по всій поверхні КМОН-пристрою, причому відстань між сусідніми контактами в основному постійна і становить близько 5Омкм. (22) Очевидно, що виконання таких підкладинкових контактів веде до значного збільшення розмірів - КМОН-пристрою і обмежує можливості його мініатюризації.
Тому в основу цього винаходу покладено задачу вдосконалення КМОН-пристрою згідно з обмежувальною т» частиною п.1 формули винаходу таким чином, щоб він був придатним до подальшої мініатюризації при «со збереженні стійкості ключового режиму з фіксацією стану.
Згідно з винаходом, ця задача вирішена за допомогою ознаки, викладеної у відрізняльній частині п. 1 формули винаходу.
Згідно з цією ознакою, передбачено, що середня кількість підкладинкових контактів на одиницю площі та/або середня площа підкладинкового контакту на одиницю площі всередині ПМОН-зони значно менша, ніж всередині (Ф) рмонН-зони. г Реалізація цієї ознаки забезпечує (1) можливість зменшення загальної кількості передбачуваних на КМОН-пристрої підкладинкових контактів во та/або площі, потрібної для їх розміщення, а також (2) можливість більш щільного розміщення виконаних всередині КМОН-пристрою електронних елементів в місцях, де передбачена менша кількість підкладинкових контактів на одиницю площі, та/(або де передбачена менша площа підкладинкових контактів на одиницю площі.
Це дозволяє реалізувати схему, що виконується за КМОН-технологією, на меншій площі, ніж це було ве можливо досі.
Дослідження показали, що внаслідок виконання заходів згідно з винаходом стійкість ключового режиму не погіршується. Таким чином, було створено КМОН-пристрій, який при збереженні стійкості ключового режиму придатен до подальшої мініатюризації.
Переважні вдосконалення винаходу є предметом додаткових пунктів формули винаходу.
Нижче винахід докладніше пояснюється за допомогою прикладів виконання з посиланнями на креслення. На них зображено: - фіг.1 схематичне зображення виду зверху на винайдений КМОН-пристрій для ілюстрації розміщення підкладинкових контактів на його поверхні; - фіг.2 схематичний поперечний перетин традиційного КМОН-пристрою; 70 - фіг.3 схематичне зображення виду зверху на традиційний КМОН-пристрій для ілюстрації розміщення підкладинкових контактів на його поверхні.
Зображений на фіг1 КМОН-пристрій має - за винятком підкладинкових контактів - принципово таку ж структуру, що й зображений на фіг.2 традиційний КМОН-пристрій. Тобто, він містить щонайменше одну пМОН-зону 2 і щонайменше одну рРМОН-зону 3, які в основному можуть бути виконані так же, як показано на 7/5 фіг.2, і можуть межувати одна з одною як показано на фіг.1.
Для підвищення стійкості ключового режиму на зображеній на фіг.1 у виді зверху стороні приєднання
КМОН-пристрою також передбачено підкладинкові контакти. Одначе, згідно з винаходом кількість і розміщення цих контактів модифіковані таким чином, що середня кількість підкладинкових контактів на одиницю площі та/або середня площа підкладинкових контактів на одиницю площі всередині щонайменше однієї ПМОН-зони значно 2о менша, ніж всередині щонайменше однієї РМОН-зони.
Можливий варіант виконання винайденого рішення полягає в тому, що, як показано на фіг.1, щонайменше одна рМОН-зона З відомим чином оснащена підкладинковими контактами, тоді як пМОН-зона оснащена контактами лише по краю.
Було встановлено, що, всупереч панівній досі думці фахівців, при достатньо великій кількості та/або сч великій площі підкладинкових контактів у РМОН-зоні можна зовсім або принаймні значною мірою відмовитись від підкладинкових контактів всередині ПМОН-зони без помітної втрати стійкості ключового режиму. і)
Згідно з фіг.1, на зображеній пМОН-зоні 2 передбачено лише кілька підкладинкових контактів 34; і навпаки, рмМонН-зона З містить підкладинкові контакти з певною щільністю та площею, тобто на відстані близько 5О0мкм один від одного; зменшення використовуваної досі кількості та/або площі підкладинкових контактів (сума площ со зо окремих контактів) в пМОН-зоні не вимагає одночасного збільшення кількості та/"або площі підкладинкових контактів всередині РМОН-зони. -
Розміщення підкладинкових контактів на границі зони веде значною мірою незалежно від кількості контактів «- та/або зайнятої площі до незначного зниження здатності КМОН-пристрою до мініатюризації, тому що реалізовані в такій пМОН-зоні електронні елементи з мотивів безпеки та надійності не можуть бути розміщені довільно ісе) близько до краю зони. ю
Незалежно від вибраної форми реалізації винайденого рішення, завдяки абсолютній економії кількості підкладинкових контактів або зайнятої ними площі може бути досягнута більш висока щільність упаковки електронних елементів всередині ПМОН-зони, що веде до значного зменшення площі пристрою. В дослідних пристроях з вибраними чистими пМОН-областями, наприклад, запам'ятовуючих пристроїв (КОМ), зменшення « площі становило кілька десятків відсотків. з с Окрім того, реалізація рішення згідно з винаходом спрощує і здешевлює виготовлення КМОН-пристроїв (менше обмежень при розробці топології, менша кількість з'єднуваних контактів, менші витрати матеріалу).

Claims (2)

;» Формула винаходу о - ! - -
1. КМОН-пристрій, що містить щонайменше одну п-МОН-зону (2) та щонайменше одну р-МОН-зону (3), на Ме, поверхні якого передбачена множина, щонайменше частково розміщених у вигляді рівномірного растра, - підкладкових контактів (24, 34), через які на відповідні ділянки підкладки (1, 30) КМОН-пристрою можуть бути подані певні значення напруги, який відрізняється тим, що середня кількість підкладкових контактів (24, 34) - на одиницю площі і/або середня площа підкладкових контактів на одиницю площі всередині щонайменше однієї со п-МоН-зони (2) значно менші, ніж всередині щонайменше однієї р-МОН-зони (3).
2. КМОН-пристрій за п.1, який відрізняється тим, що щонайменше одна п-МОН-зона (2) в основному вільна від підкладкових контактів (24, 34)
З. КМОН-пристрій за п.1 або 2, який відрізняється тим, що кількість підкладкових контактів (24, 34) на о одиницю площі на краю щонайменше однієї п-МОН-зони (2) вища, ніж в центрі зони. іме) 60 б5
UA98062924A 1995-12-06 1996-11-18 Кмон-пристрій UA56148C2 (uk)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19545554A DE19545554A1 (de) 1995-12-06 1995-12-06 CMOS-Anordnung
PCT/DE1996/002189 WO1997021240A2 (de) 1995-12-06 1996-11-18 Cmos-anordnung

Publications (1)

Publication Number Publication Date
UA56148C2 true UA56148C2 (uk) 2003-05-15

Family

ID=7779372

Family Applications (1)

Application Number Title Priority Date Filing Date
UA98062924A UA56148C2 (uk) 1995-12-06 1996-11-18 Кмон-пристрій

Country Status (10)

Country Link
US (1) US6160295A (uk)
EP (1) EP0865669A2 (uk)
JP (1) JP3357069B2 (uk)
KR (1) KR100415129B1 (uk)
CN (1) CN1230903C (uk)
DE (1) DE19545554A1 (uk)
IN (1) IN190506B (uk)
RU (1) RU2170475C2 (uk)
UA (1) UA56148C2 (uk)
WO (1) WO1997021240A2 (uk)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1549130A (en) * 1977-06-01 1979-08-01 Hughes Microelectronics Ltd Cm Monolithic integrated circuit
JPS5591162A (en) * 1978-12-27 1980-07-10 Fujitsu Ltd Semiconductor device
JPS58223362A (ja) * 1982-06-21 1983-12-24 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH0669086B2 (ja) * 1983-03-29 1994-08-31 株式会社日立製作所 半導体装置
EP0197730A3 (en) * 1985-03-29 1987-08-19 Advanced Micro Devices, Inc. Latch-up resistant integrated circuit and method of manufacture
DE3685169D1 (de) * 1985-08-26 1992-06-11 Siemens Ag Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator und einer schottky-diode.
US5336911A (en) * 1988-05-10 1994-08-09 Seiko Epson Corporation Semiconductor device
JPH02152254A (ja) * 1988-12-02 1990-06-12 Mitsubishi Electric Corp 半導体集積回路装置
JPH0396272A (ja) * 1989-09-08 1991-04-22 Toshiba Micro Electron Kk Ｃｍｏｓ半導体装置
RU2018994C1 (ru) * 1992-03-31 1994-08-30 Константин Иванович Баринов Элемент памяти
KR0120572B1 (ko) * 1994-05-04 1997-10-20 김주용 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
CN1207829A (zh) 1999-02-10
KR100415129B1 (ko) 2004-04-13
DE19545554A1 (de) 1997-06-12
CN1230903C (zh) 2005-12-07
EP0865669A2 (de) 1998-09-23
WO1997021240A2 (de) 1997-06-12
WO1997021240A3 (de) 1997-07-31
IN190506B (uk) 2003-08-02
US6160295A (en) 2000-12-12
KR19990071877A (ko) 1999-09-27
JP2000501247A (ja) 2000-02-02
JP3357069B2 (ja) 2002-12-16
RU2170475C2 (ru) 2001-07-10

Similar Documents

Publication Publication Date Title
JP2681192B2 (ja) 電界効果トランジスタ
CA1243130A (en) Distributed field effect transistor structure
US8866201B2 (en) High-voltage transistor device with integrated resistor
US6140682A (en) Self protected stacked NMOS with non-silicided region to protect mixed-voltage I/O pad from ESD damage
CN109727975B (zh) 集成电路及其制造方法
JPS63314869A (ja) 高電圧ｍｏｓトランジスタ
US6228696B1 (en) Semiconductor-oxide-semiconductor capacitor formed in integrated circuit
US6767779B2 (en) Asymmetrical MOSFET layout for high currents and high speed operation
HK147895A (en) Integrated circuit with &#34;latch-up&#34; protective circuit in complementary mos circuit techniques
US5311050A (en) Semiconductor vertical MOSFET inverter circuit
HK79493A (en) Integrated circuit of the complementary technique having a substrate bias generator
US5656517A (en) Windowed source and segmented backgate contact linear geometry source cell for power DMOS processes
US5381025A (en) Insulated gate thyristor with gate turn on and turn off
KR920003503A (ko) 반도체 디바이스
US4142197A (en) Drain extensions for closed COS/MOS logic devices
KR950012769A (ko) 반도체 소자
UA56148C2 (uk) Кмон-пристрій
US4547959A (en) Uses for buried contacts in integrated circuits
US5239194A (en) Semiconductor device having increased electrostatic breakdown voltage
US6459101B1 (en) Semiconductor device
KR100316723B1 (ko) 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터
US6709900B2 (en) Method of fabricating integrated system on a chip protection circuit
JPH01111378A (ja) 縦型ｍｏｓ　ｆｅｔ
CA1228177A (en) Integrated semiconductor structure
JP2650456B2 (ja) Ｍｏｓ半導体装置