WO1984004610A1 - Systeme de controle d'anomalies dans un controleur programmable - Google Patents

Systeme de controle d'anomalies dans un controleur programmable Download PDF

Info

Publication number
WO1984004610A1
WO1984004610A1 PCT/JP1984/000227 JP8400227W WO8404610A1 WO 1984004610 A1 WO1984004610 A1 WO 1984004610A1 JP 8400227 W JP8400227 W JP 8400227W WO 8404610 A1 WO8404610 A1 WO 8404610A1
Authority
WO
WIPO (PCT)
Prior art keywords
address
signal
state
sequence
signal change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1984/000227
Other languages
English (en)
French (fr)
Inventor
Katsuaki Kusumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to DE8484901808T priority Critical patent/DE3485459D1/de
Publication of WO1984004610A1 publication Critical patent/WO1984004610A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13037—Tracing
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14098—Displaying instructions for monitoring state of machine

Definitions

  • the present invention provides a programmable controller which can investigate the cause of a failure when an abnormality occurs in the processing result of the programmable controller at a programmable controller port. This is related to the sequence abnormality check method in the controller.
  • a sequence circuit that is, a strong electric circuit consisting of a large number of relay groups is interposed between the control device side and the machine side.
  • Control A predetermined relay is operated by a command from the device, and an operation in accordance with the command is performed by a mechanical element.
  • a PC a roller
  • the information of the above sequence circuit is written in the memory of the PC as a program. This is a system that allows sequence control to be performed.
  • the ladder diagram shown in FIG. I is a part of the ladder diagram in a numerical control (N) mechanical machine system as an example.
  • N numerical control
  • -S- where "1" and “#” mean normally open contacts and normally closed contacts in a relay (not shown) having a suffix.
  • this ladder has a relay as shown in the figure.
  • Sequence control was performed by a group of high-power circuits.
  • RD is a read instruction and AND is a logical product.
  • WRT is a write instruction
  • 0 R is a logical sum operation instruction
  • a N D ⁇ N 0 T is a logical AND instruction with a negative value.
  • the numbers in the ⁇ of the operand are the data memos of the PC built-in, which will be described later.
  • the address of the file is shown, and the address is shown in FIG. 1 with the address.
  • FIG explains the relationship between the relay symbol and the address.
  • a forward rotation signal (SPCW) is output, and the spindle rotates in the forward direction.
  • SPCW forward rotation signal
  • the sequence control system using a PC is based on the sequence program. However, in this control system, if a sequence failure occurs during automatic operation, and if the failure is intermittent and instantaneous, It was difficult to find out the cause.
  • the circuit is the circuit shown in FIG. 3A, a is a feed-hold button, b is a pressure drop detection switch, and SP is a feed-hold relay.
  • a ladder diagram of this feed-hold circuit is shown in FIG. 3B. From this figure, it can be seen that the stop in the feed hold state means that the feed hold relay SP turned to 0 FF. This indicates that the signal indicating the state of the feed-forward relay SP, that is, the feed-back of the data memory and the add-on of the lead relay SP. Inspecting the rest position, 102.5, it was found that 1J was stored in the 102.5 position and that it was normal. For some reason, the contact of the feed hold button or the pressure drop detection switch may have been opened momentarily.
  • An object of the present invention is to display a change in a signal related to a fault when an intermittent fault occurs in a sequence control performed by using a program controller (PC).
  • Another object of the present invention is to provide a sequence abnormality check method in an programmable controller capable of checking the cause of a failure.
  • the present invention provides an address setting means for setting an address for reading a state of each element of a sequence circuit for performing sequence control by a PC; Ad
  • -LO Address setting table that stores the 7 addresses set by the address setting means and the signal status of the address, the signal change order of the set address, and the time
  • a signal change storage sample for storing the signal state of the address is provided in the storage means, and the 7-address setting table described above is used to store the signal state of the stored address and the actual signal state.
  • the signal change writing means outputs the address at which the signal has changed, the actual signal state of the address, and the last change according to the signal from the signal change detection means which is output if different.
  • the above-described operation is written into the signal change storage table, and at the same time, the signal state of the corresponding address in the 7-dress setting table is rewritten to an actual signal state.
  • the signal is stored in the change memory table and the order of the address in which the signal change occurs The signal status at that time is stored, and the stored content is displayed on a display means. From the signal change status of each address, the cause of the failure is investigated, that is, the sequence is performed. In this way, it is possible to obtain obstacles to each element of the circuit.
  • the sequence controller in the program controller of the present invention has elements of the sequence circuit that cannot be operated by the sequence difference check method. It operates intermittently, instantaneously, and when a failure such as stopping the machine occurs, simply sets the address that stores the elements related to the failure. Can display the set signal change status and change order of the address, so that the cause of the fault can be found quickly and the system can be displayed.
  • FIG. 1 is a diagram showing an example of a ladder diagram
  • FIG. 2 is a diagram showing an example of a sequence program obtained by programming the ladder diagram of FIG. 1
  • FIG. 3A is a diagram showing a ladder diagram
  • 3B is a circuit diagram of a peripheral ladder
  • FIG. 4 is a circuit diagram of an embodiment of the present invention.
  • FIG. 6, FI (3.5 is a hardware configuration diagram of one embodiment of the present invention
  • FIG. 6 is a peripheral processing flow
  • FIG. 7 is an address setting table.
  • FIG. 8 is an example of a signal TA
  • FIG. 8 is an example of a signal change table TB.
  • the input signal is received from a machine such as an NC machine tool via the input circuit 4 and a control relay in a sequence circuit stored inside the PC 6
  • the output signal is received via the output circuit 5 in accordance with the sequence program, and is output to the machine according to the sequence program. It is controlling.
  • the signal change detecting means 2 the signal change writing means 3, the address setting means 7, and the address setting table TA and the signal change storage TB in the storage means.
  • the address setting means 7 is provided with a data memory in the PC which stores the state of each element of the sequence circuit.
  • the address associated with the failure is set in the address setting template TA. .
  • the above-mentioned address setting table A stores the set address and the signal state of the address.
  • the signal change detecting means 2 is used for the address setting tape.
  • the signal state of the address stored in Ding A and the actual signal of the corresponding address that is, 'input circuit 4, output circuit 5,
  • the signal state of the address of the corresponding data memory of step 6 is compared to detect a signal change of the corresponding address.
  • the signal change storing means 6 is used to set the above address.
  • the address setting table T A contains the current signal of each address.
  • a signal is attached to the address that changed and last changed.
  • the display shows the address sequence in which the signal changed and the
  • the signal change is normal or the signal changes.
  • FIG. 5 shows the hardness of PC of one embodiment of the present invention.
  • F IG, 6 indicates the processing flow of the embodiment.
  • 11 is a control that controls the entire PG.
  • R 0 M which records the program
  • 12 are sequence programs
  • FIG. 13 is each element of the sequence circuit, that is, FIG.1,
  • Micro-proceedure that performs a predetermined sequence process according to the

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Testing And Monitoring For Control Systems (AREA)

Description

明 細
プ ログラマアル コ ン ト 口 — ラ に おけ る シ ー ケ ン ス 異常チェ ッ グ方式
技 術 分 野
本発明 は、 プ ロ グラマブル コ ン ト 口 - ラ に お い て 、 プ ロ グ ラ マプル コ ン 卜ロ 一ラ の処理結果に 異常が発生 し すこ と き 、 該障害の原因 を調査できるプログラマブル コ ン 卜 ロ ー ラ に お ける シ ー ケ ンス異常チ ェ ッ ク方式 に 関 す る 。
技 術
従来の シ一ケ ン ス制御 シス テ ム に お い て は 、 制御装置 側 と機械側 間 に シ ー ケ ン ス 回路、 す なねち 多数のリ レ ― 群か ら な る強電回路が介在 し 、 制御:装置から の指令 に よ り 所定 の リ レー を動作さ せ 、 こ れ に よ り 該指令 に応 じ た 動作を機械要素 に行わ せ て い た が 、 プ ロ グラ マプル コ ン 卜 ロ ー ラ ( 以下 P C と い う ) を 使用 し た シ ス テム に お い て は 、 上記 シ — ケ ンス 回路の倩報 を P C のメ モ リ 内 に プ 口 グラ ム と い う 形で 記億 さ せ 、 こ れ に よ り シ ー ケン ス 制 御 を行ねせ る シ ステ ム で あ る 。
例 え ば 、 上記 シ ―ケンス 回 路 を F. I G . 1 で示 すよ う な リ レ一シ ン ポルで表わ し た ラ ダ - 図 を作 り 、 こ れ よ り F I G . 2 で示 す命令コ一 ド と 才 ペ ラ ン ドで論理 的 に プ 口 グラ ム し た シ ー ケ ンス プ 口 グ ラ ム を P C の メ モ リ に 記 億さ せ制御 さ せ る もので あ る 。
F I G . に 示 す ラ ダ一図 は 、 — 例 と し て 数値制 御 ( N ) ェ作機械 シス テム に おけ る ラ ダ一図の一部を 示 - S - すもので、 "1ト, #は添字記号を有する リ レー ( 図示せず ) における常開接点、 常閉接点を意味 し 、 例えば自動モ - ド時に M 0 3 ( 主軸正耘指令 ) が N Cよ り指令される と 、 リ レー M F , 1 2 , M 1 1 が動作 して リ レー M 0 3 X
を動作させ、 その結果、 自動モー ドであるから リ レー A
U Tは 0 Nし て お り 、 主軸が逆転 してなけれぱ ( リ レー
S P C C Wが O F F ) 、 リ レー S P C Wが動作 し、 主軸
正転指令がェ作機械等の機械側に出力される こ とを意味
し て お り 、 従来はこのラダ -図で表わされる よ う な リ レ
一群よ り なる強電回路でシーケンス制御さ れていた 。
P Cではこ の よ う な機能を上記ラダー図 に基づいて F
I G . 2で示すよ.う なシ― ケンスプ ロ グラムを作成し 、
これを記億させ、 それに よ り シーケンス制御するもので、 こ の シ ーケンスプ ロ グラ ムにおける " R D " , " A N D "
, " W R T " , " 0 R,, , -" A N D - N O T,, 等はそれ
ぞれ命令コ ー ドで、 R Dは読出 し命令、 A N Dは論理積
演算命令、 W R Tは書込み命令、 0 R は論理和演算命令、
A N D ♦ N 0 Tは否定値との論理積命令である 。 そ し て 、 オペラン ドの攔の数字は P C内蔵の後述するデー タ メ モ
リ の ァ ド レスを表わ し 、 該ア ド レス と F I G . 1 で示す
リ レーシンポル ( M F、 M 2 8等) と は対応 してお り 、
F I G . Ί にそのリ レー シンポル と ア ド レスと の関係を
表示 し ている 。
なお、 F I G . 2 に は、 参考までに右側 に リ レー シ ン
ポルを表示 して関係を示 し て いる。 このシー ケンスプロ
OMPI
レ.、 WIPO .^ グラム の命令群 D 1 に よ り ォペ ラ ン ド に 記載さ れた デ一 タ メ モ リ の ア ド レス に 記憶さ れた 情報が命令 コ一ド に よ つ て演算する 。 す なわ ち 、 M F · 2 8 ♦ M 2 4 M 2
2 2 1 • M 1 8 · M 4 ♦ M 1 2 · M 1 1 の 論理演 算が実行さ れ 、 そ の 演算結果 ( " " ま た は " 0 " ) が リ レ ー M 0 3 X に 対応 す る デ ー タメ モ リ 所定番地 r 0 . 2 に書込ま れ、 ま た命令群 D 2 に よ り
A U T ♦ M 0 3 X ♦ S P C C W
の演算が実行され 、 そ の演算結果が 才ペ ラ ン S P C Wが指示す る デ一タ メ モ リ の所定 番地の 2 0 . 5 に 格納 される と 共に外部機械の工作機械 に は主-軸正転信号 ( S P C W ) が出さ れ 、 主軸 は正転 す る の よ う に し て 、 P C を用 い た シ— ケ ン ス 制御 シ ス テ ム はシ ー ケ ンス プ ロ グラ ム に よ つ て動作する が、 こ の制御 シ ス テムで は 自 動 運転中 、 シ ー ケ ンス上の障害が発生 し 、 かつ そ の障害 が 間欠で、 瞬藺 的な も の で あ つ た と き 、 そ の原因究明 が難 し か つ た 。
例え ば 、 N G 自軌運転中 、 停止 す ベき で は ない.に も係 わ ら ず 、 フ ィ - ド ホ ー ル ド状態で機械が停止 し' た と す る フ ィ ー ドホ ― ル ド 回路 は F I G . 3 A に示 す回路で 、 a は フ ィ ー ド ホ ール ド釦、 b は圧力 低下検出 ス ィ ッ チ 、 S P は フ ィ ー ドホ 一 ル ド リ レ ーであ り 、 こ の フ ィ 一 ド ホ一 ル ド 回路 を ラ ダ 一図 で 表わ し た も のが F I G . 3 B で示 さ れて い る 。 こ の 図 か ら 、 フ ィ 一 ドホ ー ル ド扰態で停止 し た こ と は 、 フ ィ 一 ド ホ一ル ド リ レ ー S P が 0 F F し た こ とを示 し てお り 、 そこでフ ィ ー ドホ ール ド リ レー S P の状態を示す信号、 すなわち 、 デ一 タ メ モ リ の フ ィ ー ド ホ ,ル ド リ レー S P のア ド レス位置、 1 0 2 . 5 を調べ る と 、 1 0 2 . 5 の位置に は 「 1 J が記憶さ れて お り 、 正常であ つ た と する 。 こ の こ と は、 自動運転中、 何 ら か の原因でフ ィ ー ドホ一ル ド釦ま た は圧力低下検出スイ ツ チの接点が一瞬開いた可能性がある 。
しか し 、 これ らの接点 a , b は瞬間的にオ フ す.るだけ であるため 、 接点 a , b を監視 していても該接点の変化 を確認する こ と は困難である 。 このため、 どの接点系銃 に異常が生じたかを判断する こ とができず、 障害調査作 業が煩ね し く 、 そ ため、 障害調査用プロ グラ ムを作成 して該プ 口 グラムを P Gに入力 して障害部分を判別する 方式等が考え ら れて いるが、 こ れでも障害調査は煩わ し く 困難である 。
発 明 の 開 示
本発明の目 的は、 プ 口 グラマプルコ ン 卜ロ ー ラ ( P C ) を用 いて制御するシーケンス制御 において 、 間欠障害が 発生 し た とき 、 障害に関連する信号の変化を表示さ せる こ とに よ り 、 障害の原因をチ ェ ッ クできるァロ グラマブ ルコ ン 卜ロ ー ラ に おけるシ ーケンス異常チ ェ ッ ク方式を 提供する こ と に ある 。
本発明 は、 上記目 的を達成するため に 、 P Cでシ―ケ ンス制御を行う シ― ケンス回路の各要素の状態を読出す ためのァ ド レスを設定する ア ド レス設定手段 と、 該ア ド
GMPI
;- lO レス 設定手段で設定 さ れた 7 ド レス と 該 ァ ド レ ス の信号 状態を記億す る ア ド レス設定用 テー ブル と 、 該設定 さ れ た ア ド レ ス の信号変化順 とその ときの信号状態を記憶す る た め の信号変化記憶テ 一 プルを記憶手段内 に 設け 、 上 記 7 ド レス設定用 テ ーブルに:記憶さ れた ア ド レス の信号 状態と 実際の信号状態を 比較 し 、 異な る と出力 す る 信号 変化検出手段か ら の信号 に よ り 、 信号変化書込み手段が 信号 が変化 し た ア ド レ ス と該 ァ ド レ ス の実際の信号状態 及び最後 に 変化 し た ことを上記信号変化記憶テ ー ブル に 書込む と 共に 上記 7 ド レ ス 設定用 テー ブルの 当 該 ァ ド レ ス の信号状態を実際の信号狀態に書き変える よ う に 構成 さ れ、 障害発生 時に 該障害に 関連 す る 各ァ ド レ ス を 上記 ァ ド レス 設定 手段から 上記 ァ ド レス設定用 テ一ブル に 設 定 す れば 、 上記信号.変化記憶 テ ー アル に 信 号 変化 が 生 じ た ァ ド レ スの順序 とそ のと きの信 状態が記憶 さ れ 、 こ の記憶内容を表示手段で表示さ せ て 、 各 ァ ド レ ス の信号 変化状態から 障害の原因調査 、 す な わ ち 、 シ ー ケ ン ス 回 路 の各要素の障害等を 調 ベ得 る よ う に し た も の で あ る 。
そ のた め 、 本発 明のプ ロ グラ ム コ ン 卜ロ ー ラ に お け る シ一ケン ス異 チ ェ ッ ク 方式 で は 、 動作 す べ きで ない シ 一ケン ス 回路の要素が 間欠的 , 瞬間 的に 動作 し-、 機械を 停止さ せ る等の障害が 発生 し た と き に 、 そ の 障害 に 関連 す る要素の記憶 さ れて い る ァ ド レス を 設定 す る だけで 、 設定され た ァ ド レス の信号変化状態及び変化順序 を 表示 さ せ る こ と ができ る ので 、 障害原因 の発見が早 く 、 シ ス
OMPI
ゝ v//iI1-oU テムの復旧を早ぐする こ とができるものである 。
- 図面の簡単な説明
F I G , 1 は、 ラダ一図の一例を示す図、 F I G . 2 は、 F I G . 1 のラダー図をプ ロ グラム し たシ ーケンス プ 口 グラムの一例を示す図、 F I G . 3 Aは 、 フ ィ ー ド ホ ール ド回路図 、 F I G . 3 Bは、 周ラダ一図 、 F I G . 4 は、 本発明の一実施例のブ。 ッ ク 図.、 F I (3. 5 は、 本発明の一実施例のハ ー ドウ ェ ア構成図、 F I G . 6は . 周処理フ ロ ー、 F I G . 7は、 ア ド レス設定用テ一ブル T Aの一例、 F I G 8 は、 信号変化記億テ—ブル T B の一例である 。
発明を.実施するための最良の形態
F I G . 4 に、 本発明 を実施 し た P Gのブ ロ ッ ク図を 示す 0 ■
1 はシ一ケンス制御手段で 、 N C工作機械等の機械か ら 入力 回路 4を介 し て受ける入力信号や. P C内部で記億 さ れたシーケンス回路中のコ ン 卜 ロ ール リ レー 6か ら の 信号を受け て シ ー ケンスプ ロ グラ ム に従 っ て信号を受け て 、 シ ーケンスプ ログラム に従 っ て 出力 回路 5を介 し て 出力信号を.機械に出力 し 、 機械を シ ー ケンス制御 を行 つ ている 。 さ ら に 、 本発明の P Cでは、 信号変化検出手段 2 , 信号変化書込み手段 3 , ア ド レス設定手段 7 , 記憶 手段内に ア ド レ ス設定用 テープル T A , 信号変化記憶テ 一プル T Bを設けて お り 、 ァ ドレス設定手段 7 はシ ーケ ンス回路の各要素の状態を記憶 し た P C内のデー タ メ モ
OMPI リ の ァ ド レスを設定 する た めのあので 、 障害が発生 し た と ぎ該障害に 関連 す る ァ ド レス を ア ド レ ス設定用 丁 ー プ ル T A に 設定す るも ので あ る 。 ま た 上記 ァ ド レス 設定 用 テ一プル丁 A は設定 さ れ た ァ ド レ ス と 該ァ ド レ ス の信 号状態をも記憶する 信号変化検出手段 2 は該 ド レ ス 設定用 テー プル 丁 A に記憶 さ れだ ア ド レ スの信号状態と 対応 す る ア ド レ ス の実際の信号 、 す な わ ち 、 '入力 回路 4 , 出力 回路 5 , コ ン 卜 口 一ル リ レ一 6 の対応 す る デ一タ メ モ リ の ア ド レスの信号状態を比鲛 し、 当該 ァ ド レ スの信 号変化を検出 す る 、 信号変化耋込み手段 6 は上 記 ァ ド レス 設定 用 テ ーブル丁 A の 当該 ァ ド レ ス の信号状態を実 際の信号犹態 に:書 き変 え る ど共 に 、 当 該 ァ ド レ ス と 、 そ のァ ド レスの信号状態及び最後 に 変化 し た こ とを示す信
'号 "3:·ェ記— ίΐ 7=5変化記憶 テ - プル T B に 記億 さ せ る 。 そ の 結果 、 上記信号変化記億 テ ーブル T B に は信号変化 ア ド レ ス順 と 、 その と き の 当 該 ァ ド レ ス の信号状態を 記憶 す る こ と と なる 。 今 、 P C で N C 工作機械等の機械を シ ー ケ ン ス 制御 を行 っ て い た と き 、 間欠的障害が発生 し 機械 が停止 し た と す る 。 そ こ で 、 ラ ダ一図等か ら 障害 に関連 する ァ ド レ ス を ア ド レ ス設定 手段 7か ら 入力 し 、 ァ ド レ ス設定用 テ一ブル 丁 A に 設定す る 。 信号変化検出手段 2 で は、 上記 7 ド レス設定用 テ一プル T A に設定 さ れ た ァ ド レ ス の実際の信号状態と 上記ア ド レス 設定用テ一ブル T A 'に 記億 さ れた 当該ァ ド レ ス に 対応 す る 記憶信号状態 ( 設定 当初 は 「 0 」 か丁 1 」 任意の値を記憶 し て い る ) を比較 し 、 異なれば信号が変化 したものと し て信号変化
記億テープル T B に記憶し 、 かつ 、 ア ド レス設定用 テ一
プル T A にも実際の信号状態を記億させる 。 ぞの結果、
P C が数回シ ーケンス制御をく り返すこ と に よ り 、 ア ド
レス設定用テーブル T A に は 、 各ァ ド レスの現在の信号
状態が記億さ れ、 信号変化記億テーブル τ &に は信号状
態が変化 したァ ド レスの照序 と該ア ド レス φ信号状態を
記億する と共に最後に変化 した ア ド レスに は信号が付さ
れる。 そ して 、 こ の信号変化記憶テ -ブル τ Β の記億内
容を表示させれば、 信号が変化 し た ア ド レス順序と 、 そ
の ときの信号状態及び最後に変化 Lた アドレスがわかる
ので 、 それに よ り 信号変化が正常であるか、 信号変化す
べきでない 、 すなわち動作すべきでない要素が変化 し て
いないか調査できるものである σ
F I G 5 は、 本発明の一実施例の P Cのハ ー ド ゥエ
ァ構成図で、 F I G , 6 は、 周実施例の処理フ. ロ ー を示
すもので 、 F I G . 5 で 、 1 1 は P G全体を制御する制
御ァロ グラムを記億する R 0 M 、 1 2 はシーケンスァロ
グラム及び信号変化検出プロ グラムを記憶する R 0 M、
1 3 はシ ーケンス回路の各要素、 すなわち 、 F I G . 1 ,
F I G . 3 B 等の リ レーシ ンボルで表わ し たシーケンス
回路の各要素の状態を記億する R A Mで構成さ れたデ—
タ メ モ リ 、 1 0 は制御プ ログラム , シ ー ケンスプロ グラ
ム に応じ て所定の シーケンス処理を行う マイ ク ロ プ ロ セ
ッ サ ( M P U ) で、 こ れらマイ ク ロプロ セ ッ サ 1 0 , 制
OMPI
雷 o .
? .' ATlO 御プ ロ グラ ム を記憶す る R 0 1 1 , シ - ケ ン ス プ ロ グ ラ 厶及ぴ信号変化検出 プロ グ ラム を記億する R 0 1 2 シ ーケンス 回路の各要素の状態を 記憶するデー タメ モ リ Ί 3 に よ っ て F I G . 4 にお け る シ一ケン ス制御手段 1 信号変化検出手段 2 , 信号変化書込み手段を構成 し て い る。 1 4 は上記 し た ァ ド レス設定 甩テ一プル T A , 信号 変化記憶テ ー プル Τ Β を記憶する記憶保持形 の メ モ リ 、 Τ 6 は記憶保持形メ モ リ Ί 4 に 記憶 さ れ た テ ーブル T A ゃ テ —プル丁 B を表示する表示.装置で 、 C R T ま た -はプ リ ン タ 一等で構成 さ れる 。 1 5 :ば異常発生畤等に 異常動 作 に関連 す る要素のデ一タ メ モ リ の ド レ ス を設定 する 責な ど に F I G . 4 に おげる ア ド レ ス設定 手段 7 と し て 使用 さ れる キ ー ボ ー ド入力手段 、 4 , 5 は 、 N C装置や 工作機械等 と P C と を接続 する ための入力 回 路 , 出力 回 路であ る n な お 、 1 7 はゾ 'ス で あ る 。
上記構成の P C は 、 R 0 Ί 2 に 記憶 さ れ た シ — ケン ス プ ロ グラ ム.に よ っ て外部機械を シ — ケ ンシ ャ ル に 制御 し て お り 、 入力 回路 4 , 出力 回 路 5 か ら 入 カ , 出 カ さ れ る信号 に よ り シ ー ケン ス 回路の各要素の信号状態 はデ一 タ メ モ リ Ί 3 の所定 ァ ド 'レ スに 記憶 さ れて い る 。 そ し て シ ー ケン スプ 口 グラ ム の 処理 が終ねると 、 信号変化検出 プ ロ グ ラ ムを実行 し 、 これを巡環 し て 行 つ て い る 。
こ う し て 、 シ ー ケン ス処理を行 つ て い る途中で 、 機械 側 の リ ミ ッ ドス ィ ツ チ等の セ ンサ 一 が 動 作す べ きで な い と き に一瞬動作 し 、 機械 が停止 す る と い う 間欠 障害が発 生 した と する 。 この よう な場合の障害調査についての本
発明の方式を、 F I G . 6 の処理フ ロ ー と共に説明する 。
まず、 障害が発生する と 、 操作者は障害が生 じた動作
に関連するシ ーケンス要素のア ド レスをラダー図等か ら
求め 、 これをァ ドレス設定手段 7 であるキーボー ド 1 5
よ り 入力 し、 記憶保持形メ モ リ 1 4 内の ア ド レス設定用
テーブル丁 A に F I G . 7 に示すよ う に記憶させる。 記
憶 したア ド レスの信号状態をもキー ボー ド等のア ド レス
設定手段 6 から入力 し て'記憶させても よいが、 これを入
力 しなければ 「 1 J ま た は 「 0 」 の任意の状態で ァ ド レ ス設定用テーブル T A に は記憶されている 。 一方、 P C のマイ ク ロ プ ロ セ ッ サ 1 0 は Ί シーケンス制御が終了 し た後、 ア ド レス設定用テ一プル T A に ア ド レスが設定さ れているかア ド レス設定用テープル T Aの先頭か ら サー チする ( F I G . 6 S 1 ) 。 設定されて いれば、 セ ッ 卜 さ れた ア ド レスの ア ド レス設定用 テ 一アル T A に記.億さ れた信号状態 と実際の信号状態、 すなわ ち 、 デー タ メ モ リ 1 3 に記憶さ れた入, 出力 回路 4 , 5 、 コ ン 卜 ロ ール リ レー 6 の信号状態を比較 し ( F I G . 6 S 2 , S 3 ) 、 周 じであれば ア ド レス設定用 テ ーブル T Aの次の番号に 記億された ア ド レスを同様に比較する ( F I G . 6 S 4 ) 。 こ の よ う に し て 、 ア ド レス設定用 テープル T A に記億 されたァ ド レスの信号状態と実際の信号状態が異なるも のがある と 、 ア ド レス設定用 テ ーブル T Aの当該ァ ド レ スを実際の信号状態に し ( F I G . 6 S 5 ) 、 記憶保持
OMPI WIPO 形メ モ リ 4 内の信号変化記憶テ ―ブル T B をサ ー チ し 該テ — アル 丁 B 上で最後 に 変化 し た 信号を記億 し て い る テ ー プル!¾番号を サ一チ し 、 なけれぱ 、 始め て信号変化 記憶テ一プル T B に 記億さ れる こ と を意味 するの で テ ー プル内番号 1 番を選択 し 、 存在 すれば、 次の テ — ブル内 番号を選択 する ( F I G . 6 S 6 , S 7 , S 8 , S 9 ) そ し て 、 その選択 さ れた テ ー 7ル内番号位置 に ァ ド レス 設定用 テ ー ブル T A に 記憶 し た 当 該 ア ド レ ス と その信号 状態を記憶させ (下 I G . 6 S w ) 、 こ の テー ブル内番 号位置に最後 に 変化 し た こ とを示す信号 例 えばマ ー ク をつ け、 先 に つ け ら れて い た テ一:プル内番号のマ ー ク は 消 す ( F I G . 6 S 11 ) 。 そ し て 、 次に 、 現在選択 さ れ て い る ァ ド レ ス設定 用 テ — プル T A 内の番号の次の番号 を選択 し ( F I G . 6 S 4 ) 、 先 ど周様な処理 ( F I G 6 S 2 , S 3 , S 4 , S 5 … … ) を 行 う 。
上記 し た よ う な処理 を 、 マ イ ク 口 プ ロ セ ッ サ 1 0 は Ί シ - ケ ン ス 制御 終了 する毎 に 巡環 し て 行 う ので 、 ァ ド レ ス設定用 テ一プル T A に は 設定 さ れ た ァ ド レ ス の現在 の 信号状態が 、 ま た 、 信号変化記憶テ —ブル 丁 B に は 、 ド レス設定甩テ ー プリレ T A 設定 し た ア ド レ ス の信号状 態が変化 し た 順序 と 現在 の信号状態 が記憶 さ れる こ と に な る 。 な お 、 信号変化記憶 テ一プル T B に 最後 に 変化 し た ァ ド レス を記憶 し た位置 にマ一ク等をつ け る の は、 信 号変化記憶 テ一アル T B の 記億容量が無限大で な いか ら 信号変化記億テ一ブル T B を巡環し て 使用 する た め 、 こ の信号をつ ける こと に よ り 順序が分かるよ う に したもの である。
こ う して得 られた信号変化記憶テーブル T Bを表示位 置 1 6等で表示させれば、 信号状態が変化 し た ア ド レス 及ぴその順序が明示されるので、 変化すベきでないア ド レスすなわち作動 すべきでない要素が変化 した こ と等が 発見でき、 障害調査を容易 に行えるものである 。
次に、 一例 と し て F I G . 3 A , 3 Bで示す フ ィ ー ド ホ一ル ド状態で機械が停止 し た ときを例 に と り 説明する 。
ま ず 、 フ ィ ー ドホール ド回路を示すラダ一図 ( F I G .
3 B ) よ り 、 フ ィ ー ドホ ―ル ド回路に関連する ア ド レス、 3 1 . 5 , 2 4 . 5 , 10 2 . 5を 、 F I G . 7 に示す よう に 、 ア ド レス設定用テ ープル T Aに設定 し 、 一度フ ィ 一 ドホ ール ド釦 a を 0 F F , 0 Nさせる 。 する と 、 マ イ ク 口プロ セ ッ サ Ί 0はア ド レス設定用 テーブル T Aを サー チ し ( F I G . 6 S 1 ) 、 ア ド レス設定用 テ ーブル
T A内番号 1番に設定された ア ド レス 3 1 . 5の記憶信 号状態は 「 0 J で 、 実際の ア ド レス 3 1 . 5の信号状態 はフ ィ 一 ドホ ール ド釦 a がー度 0 F Fするので、 すなわ ち 3 . 5の リ レ —が作動 し Γ 1 」 とな つ た こ とを意味 するから 、 アド レス設定用テーブル T A内の ア ド レス
3 . 5の信号状態と実際の信号状態が異なるので ( F I Θ . 6 S 2 , S 3 ) 、 ァ ド レス設定用 テ ーブル T Aの ア ド レス 3 1 . 5の信号状態を実際の状態 Ί に変え 、 信 号変化記憶テーブル T Bに F I G . 8 に示す よう に 、 変
OMPI 5
10
20
25 つその ときの信号状態 Ί を記億 し、 かつ 、 最後に変化 し たマ ー ク を信号変化記憶テープル T B 内番号 3 か ら 4 へ つ け変える ( なお、 こ のマー ク は、 先の説明では省略 し てきたが、 上述 したケー ス において は信号変化記億テー プル T B 内番号 1 から 2 、 2 か ら 3 、 3 から 4 へ とつけ 変えら れて きている ) 。 この状態で自動運転を開始させ る と 、 ア ド レス設定用 テープル T A に設定 した ア ド レス
3 1 . 5 , 2 4 . 5 , 1 0 2 . 5 の信号変化順序及ぴ信 号状態が信号変化記億テープル T 'B に記億される 。 そし て 、 運転途中 、 フ ィ ー ドホ ール ドで停止 レた と き、 信号 変化記憶テ一プル τ Β を表 7 装置 1 6 で表示させる と 、
F I G . 8 のよ う な状態を示 し て いた とする 。 こ の F I G . 8 で示す信号変化記憶テーブル Τ Β の記憶内容か ら 、 信号変化記憶テーブル Τ Β 内番号 8 の ア ド レス 1 0 2 .
5 が最後に変化 し た こ と を示 じ て お り 、 その前に変化 し た ァ ド レスを調べる と 、 信号変化記憶テ ーブル Τ Β 内番 号 5 及び 7 で示す よ う に 、 ァ ド レス 2 4 . 5 の リ レーが 一度 0 Ν , 0 F F し ている こ とが理解できる。 これは、 ア ド レス 2 4 . 5 の圧力低下検出スィ ッ チ b が一瞬働い た こ と を意味するので、 障害原因 が圧力低下検出スィ ッ チの作動であるこ とを発見する こ とができる 。
なお、 上述 した実施例では 、 入力 回路, 出力 回路から の信号状態もデー タ メ モ リ に記憶させるよう に したが 、 入力 回路, 出力 回路の信号状態はデー メ モ リ に記億さ せず に 、 入力 回路, 出力回路の各端子に ア ド レスを割当
OMPI て 、 ァ ド レス設定手段か ら入力 された ド レス に応じ て 入力回路 , 出力 回路の各端子及びコ ン ト 口 ール リ レ ー の 信号状態を記憶するデ— メ モ リ のァ ド レスの信号状態 を読み出す よ う に し て も よ い 。

Claims

請 求 の 範 囲
. プロ グマブルコ ン 卜 口一ラを用 いたシーケンス制御 において 、 シーケンス回路の各要素の状態を記憶 して いるア ド レスを設定 する ア ド レス設定手段と 、 該ア ド レス設定手段で設定されたァ ド レス と該ァ ド レスの信 号状態を記億するァ ド レス設定用 テ ーブルと信号変化 状態を記憶する信号変化記億テーブル と上記ァ ド レス 設定用 テ ープルに記億された ァ ド レスの信号状態と実 際の信号状態が異なる と岀カする信号変化検出手段と 該信号変化検出手段に よ り 検出さ れた信号が変化 し た ァ ド レス と該ア ド レスの実際の信号状態及び最後に変 化 し た こ と を上記信号変化記憶テ一アルに書込む と共 に上記ア ド レス設定用テ一プルの当該ァ ド レスの信号 状態を実際の信号状態に書き変える信号変化書込み手 段と 、 表示手段を有 し 、 障害発生時に該障害に関連す る ァ ド レスを上記ァ ド レ ス設定用 テープルに設定する こ と に よ り 、 上記信号変化記憶テ一ブルに記憶された 変化 し た ァ ド レスの照序 と信号状態を上記表示手段に 表示させて障害の原因調査を行う こ とを特徴と するプ ロ グラマプルコ ン ト ロ ー ラ における シーケン ス異常チ エ ッ ク方式。
. 上記シーケンス回路の各要素の犹態を記憶 している ア ド レスは、 該シ ーケンス回路の各要素の状態を記憶 するメ モ リ の ァ ド レスである請求範囲第 1 項記載のプ ログラマプルコ ン ト ロ ー ラに おける シーケンス異常チ エ ッ ク方式 。
3 . 上記シーケンス回路の各要素の状態を記憶 し ている ド レスは 、 上記シ一ケンス回路中の コ ン 卜 口 一ル リ レ一の状態を記:億するメ モ リ の ァ ド レス及び入力回路, 出力 回路の各端子の ア ド レスであ る請求の範囲第 項 記載のプ ロ グラマプルコ ン ト ロ 一ラ に おけるシ — ケン ス異常チエ ツ ク方式。
-
PCT/JP1984/000227 1983-05-09 1984-05-04 Systeme de controle d'anomalies dans un controleur programmable Ceased WO1984004610A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE8484901808T DE3485459D1 (de) 1983-05-09 1984-05-04 System zum kontrollieren von abnormalitaeten in programmierbarem kontroller.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58079354A JPS59205614A (ja) 1983-05-09 1983-05-09 プログラマブルコントロ−ラにおけるシ−ケンス異常チエツク方式

Publications (1)

Publication Number Publication Date
WO1984004610A1 true WO1984004610A1 (fr) 1984-11-22

Family

ID=13687562

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1984/000227 Ceased WO1984004610A1 (fr) 1983-05-09 1984-05-04 Systeme de controle d'anomalies dans un controleur programmable

Country Status (5)

Country Link
US (1) US4633384A (ja)
EP (1) EP0148951B1 (ja)
JP (1) JPS59205614A (ja)
DE (1) DE3485459D1 (ja)
WO (1) WO1984004610A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2239218C1 (ru) * 2003-05-05 2004-10-27 Северо-Кавказский государственный технический университет Устройство для контроля радиоэлектронных объектов

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670764B2 (ja) * 1985-03-06 1994-09-07 株式会社日立製作所 シ−ケンス制御装置
US4851985A (en) * 1985-04-15 1989-07-25 Logitek, Inc. Fault diagnosis system for comparing counts of commanded operating state changes to counts of actual resultant changes
US5133066A (en) * 1985-10-24 1992-07-21 International Business Machines Corporation Method for selecting multiple versions of data in a reduced record units text editing system
JPS62243008A (ja) * 1986-04-15 1987-10-23 Fanuc Ltd Pmcの信号トレ−ス制御方式
GB2200476B (en) * 1987-01-29 1991-02-06 British Gas Plc Monitor system
JPH0677216B2 (ja) * 1987-05-25 1994-09-28 マツダ株式会社 シ−ケンスプログラム制御系のモニタ装置
JPH04284511A (ja) * 1991-03-14 1992-10-09 Toyota Motor Corp プログラマブルコントローラ異常検出装置
JP2792772B2 (ja) * 1991-04-01 1998-09-03 三菱電機株式会社 プログラマブルコントローラ及びそのシーケンスプログラムモニタ方法
CA2131717C (en) * 1992-03-09 2000-04-25 Michael N. Rhoads Method and system for automatic graphic display modification based on control program modification
US5870693A (en) * 1996-03-01 1999-02-09 Sony Display Device (Singapore) Pte. Ltd. Apparatus and method for diagnosis of abnormality in processing equipment
US7419467B2 (en) * 1998-11-25 2008-09-02 M3 Electronics, Inc. Medical inspection device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4875989A (ja) * 1972-01-18 1973-10-12
JPS5146684A (ja) * 1974-10-21 1976-04-21 Toyoda Machine Works Ltd
JPS52149580A (en) * 1976-06-08 1977-12-12 Kyosan Electric Mfg Co Ltd Record memorizing method
JPS57206923A (en) * 1981-06-15 1982-12-18 Hitachi Ltd External trouble diagnosing device for process controller

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997879A (en) * 1975-12-24 1976-12-14 Allen-Bradley Company Fault processor for programmable controller with remote I/O interface racks
US4062061A (en) * 1976-04-15 1977-12-06 Xerox Corporation Error log for electrostatographic machines
US4063311A (en) * 1976-08-17 1977-12-13 Cincinnati Milacron Inc. Asynchronously operating signal diagnostic system for a programmable machine function controller
DE3206891A1 (de) * 1982-02-26 1983-09-15 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur fehlerdiagnose fuer speicherprogrammierbare steuerungen

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4875989A (ja) * 1972-01-18 1973-10-12
JPS5146684A (ja) * 1974-10-21 1976-04-21 Toyoda Machine Works Ltd
JPS52149580A (en) * 1976-06-08 1977-12-12 Kyosan Electric Mfg Co Ltd Record memorizing method
JPS57206923A (en) * 1981-06-15 1982-12-18 Hitachi Ltd External trouble diagnosing device for process controller

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0148951A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2239218C1 (ru) * 2003-05-05 2004-10-27 Северо-Кавказский государственный технический университет Устройство для контроля радиоэлектронных объектов

Also Published As

Publication number Publication date
DE3485459D1 (de) 1992-02-27
EP0148951B1 (en) 1992-01-15
EP0148951A1 (en) 1985-07-24
EP0148951A4 (en) 1987-07-27
JPS59205614A (ja) 1984-11-21
US4633384A (en) 1986-12-30

Similar Documents

Publication Publication Date Title
US4633384A (en) Sequence abnormality check system in programmable controller
WO1991001197A1 (en) Machine operation history display method
JPS63111026A (ja) 遠隔起動・停止ができる射出成形機
CN100587637C (zh) 可编程控制器
WO1985002694A1 (fr) Controleur programmable
JP4097649B2 (ja) 数値制御装置
JPS60229111A (ja) 数値制御方式
JP4269533B2 (ja) 数値制御装置
WO1997028493A1 (en) Parameter setting method for cnc machine
WO1999003041A1 (en) Memory control method
JP3019346B2 (ja) データ処理装置
JPH04284511A (ja) プログラマブルコントローラ異常検出装置
JP2005166020A (ja) 工作機械の制御装置
JPH03266154A (ja) 情報処理装置
JP3040835B2 (ja) 火災報知設備におけるrom書換装置
EP0189487A1 (en) Method of automatically forwarding display pictures
JPS63237196A (ja) 防災用監視制御装置
JPH0651810A (ja) Pcのプログラミング装置
JPS58140815A (ja) 入出力モジユ−ルの插入ミスを自己診断する機能を備えたプログラマブルシ−ケンスコントロ−ラ
JPH05150811A (ja) シーケンス番号指定の情報格納機能を持つシーケンス制御装置
JPS62182944A (ja) 故障検知方法
JPS59214908A (ja) ラダ−図表示方式
JPH0682284B2 (ja) シ−ケンスコントロ−ラ
JPS5916014A (ja) シ−ケンスコントロ−ラにおける異常チエツク方式
JPH03251934A (ja) コンピュータ装置

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): US

AL Designated countries for regional patents

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1984901808

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1984901808

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1984901808

Country of ref document: EP