WO1987006370A1 - Procede de commande d'interruption dans un systeme multiprocesseur - Google Patents

Description

明 钿 マルチプロセ ッサ システムの割込制御方法

技 術 分 野

本発明はマルチプ口セ ン サシステムの割込制御方法に閔し . 特に、 特別の割込制御用のラ ィ ンを使用しないで割込を各プ ロセ フサに認識させるよう にしたマルチプロセ ッサシステム の割込制御方法に関する。

0

背 景 技 術

プロセ ッサを用いたシステムの高度、 ¾雑化に伴い、 1 つ のシステムで複数のプ αセ ン サを用いる マルチプロセ ッサシ ステムが使用されている。 このマルチプ セ フ サシステムに おいては各プロセ ッサがバスで接镜されており、 そのために 外部から割込をかけるために 、 ！！々のプコセ ,' サ毎に割込 のための専用ラ イ ンが必要であった。

しかし、 これらの専用ライ ンは C Ρ じの数が增加する と必 然的に増加し、 ハ ー ドウ ヱァの增加をも ら し、 特に、 シス テムの融通性を低下させる。

発 明 の 開 示

本発明の目的は上記問題点を解決し、 専用ラ イ ンを使用せ ずに融通性に富むマルチプ口セ ッサシステムの割込制御方法 を提供する こ とにある。 本発明では上記の問題点を解決するために、 1系铳のバ 上に複数のプ Ώセ ッサと割込を発生させるイ ンタ ーフヱイ ス 回路を接镜したマルチプ セ ッ サシステムの割込制御方法に おいて、

特定のァ ドレス空 f曰を割込みア ドレスとし、 各プロセ ン サ は該ァ ドレス空間に対応したマスク ビッ トを選択し、 該マス クビ 'ン' トを該プ αセ ッ サの レジスタに記億し、 イ ンターフエ ィ ス..回路内のバスサイ クル発生回路は割込信号でバスを専有 し、 自己の割込原因を示し， かつ前記ア ド レス空間に対^し たビッ トをア ドレスバスに書込み、 前記プ口セ ッサは前記ァ ドレス空間に対応する該ア ドレスのビッ トと前記レジスタの マスク ビッ 卜から割込を認識するようにしたマルチプ πセ フ サシステムの割込制御方法が、 '

提供される。 '

上記の方法では、 ィ ンターフヱイ ス内のバスサイ クル回路 は割込が発生すると、 割込原因に対応するア ド レスビフ トに デ一タを書込み、 このァ ドレス空間は割込ァ ドレスと して規 定されているので、 プロセ ッサは割込を認識し、 このア ドレ スとプロセ ッ サ内の レジスタに記憶されているマスク ビッ ト を比較し、 自分への割込であることを認識する。

従って、 割込のための特別のハー ドウヱァ上の制御ライ ンは 必要としない。 . 図 面 の 簡 単 な 説 明 第 1図は本発明の一実施例のブ α ック構成図であり、 第 2 図 剳込制御回路の詳 なブ n ツ ク镥成図である， 発明を実施するための最良の形態

以下木発明の一実施洌を図面に基ずいて説明する

第 L 図 究明の一実施例のプロ ン ク構成図を示す図てあ る， Uこおいて、 1 0 は外部からの割込 ίき号を受ける ィ ンタ

— フ ヱ イ ス回路であり 、 それぞれの割込 1'言号 I S 1 、 I S 2 、

1 S 3 に対応した制御回路 丄 1 、 1 2 、 1 3 を有する。

2 0 はプコセ ン サボー ドであり、 その内部に C P じ 1 一 2 1 、 選沢回路 （ S C ) 2 2 、 デコ ーダ回路 2 3 、 マス ク ヒ'ッ ト レ ジスタ 2 4 を有する。 デコ ーダ回路 2 3 はア ド レスバス 入力をデコ ー ドし、 マス ク ビ ッ ト レジス 2 4 の内容と！：ヒ鲛 し、 プロセ ッ サ 2 0 に対して割込があるかどう かを認識する。

3 0 、 4 0 もプロ セ ッ サボー ド 2 0 と ¾ー请成であり、 同 一内容の C P じ 2 ( 3 1 ) 、 C P U 3 ( 4 1 ) 、 選択回路 3

2 、 4 2 、 デコ ーダ HI路 3 3 、 4 3 、 マス ク ビ ッ ト レ ジスタ

3 '4、 4 4を有する。

イ ンタ ー フ ェ イ ス回路 1 0 と各プロ セ ッ サ 2 0 、 3 0 、 4 0 は相互にァ ド レスパス、 データバス、 R E A D、 W R I T Eなどのコマ ン ドから成るバス 4 によ って結合されている。 次に動诈について述べる。 全ア ド レス空間のう ち A d d r 1 , A d d r 2 , A d d r 3 は劄込用に割当られている。 今、 外部から割込信号 I S 2 が割込制御回路 （ I C 2 ) 1 2 に入 る と割込制御回路 1 2 はバスを専有し、 ア ド レスバスに予め 割込信号 I S 2 に対応したビ ッ トデータ、 A d d r 2 を書 i入 み , ： にデータ 'ベスの D 0 ：二 に を

- -

-π - 2 0 で T ド レ ス ス を ^み . テコ — ドして、 ヒ. ..· トデ一タ とマスク ビ >■ レ ジス ヌ 2 X O ¹·: b i

X、 データ ス O D ピ ソ トが i ：' てある ： と ¾

, 4- 1 ' ÷ - ,'-=· -y.

つ

-ί··>

？ L 1 ( 2 1 ^ ^ —― Λ 丁 . "τ sii ' ₃ j ：: H こ 二でマスク ピ ソ し- ジスク ： 容： 3 つ 3ア ド レ ス A d d r 1 , A d d r 2 ■ A d d r 3 i 対応して .

0 , I , 0

となっている _s

さ らに、 マス グ ビ ノ ト レ ジ スタの内容 どの割込信号がど のプコセ ッサに対する ものであるかを る ものであるので プ π 'グラムの ώで変更する こ とが.でき る ， H i においては割 込信号 I S i がプコセ ン サ 3 (： に、 割込 号 I S 2 がプ セ フ サ 2 0 に、 割込言号 〖 S 3 かブ πセ ソ サ 4 0 に対して割込 むよう ：：、 それぞれマスク ビ ノ レジスタ 2 4 、 3 4、 4 4 内容が記してある。

：人に、 i rn ι ι '：：·詳 ¾ ついて aベる。 第 2図に

込闞御回路 ( I C 1 ) 1 1 の詳綰なブ ク搆成図を示す ：!において 1 割込！ 号の立下り を検出する立下り検出回路 である。 2 は割込にたいし、 バスを ^i するため'のバスサイ クル発生 E路であり 、 立下り検出回路 1 からの検出信号 6 で バス 4 の使用権を要求する。 要求が認められると靖子 e の信 号 A C ( A k n 0 V/ 1 d g e ) がアクテ ィ ブになり 、 そこで バス サ イ クル免生回路 バス 4 を専有する； パスがバスサィ ク ル ¾生面路 2 に専有される と、 バ スサイ クル究生回路 2 は ァ ド レスバスに予 III込信号に対応して定められたァ ド レ ス を出力する こ の伊!で i 込';！号 ί S L について ：よ 2 ビ つ 卜 のア ド レ ス Λ 'i 'i r L を出力する。 又、 同時に ¾子 、： か バ ス ドラ イ ノ 3 ：こたい し ¾号を出し、 ノ ス ドラ イ ノ 3 デー タバスの D 3 ビ ッ ト に ：： 0 " を ¾込む。 こ こで劄込信号；よ ¾ 信号で表してあるので * I S 1 と表現し、 割込があつたとき

'■'· 0 " になる。 従って、 データバスの D O にたいしても

0 " が書込まれるのである

以上ア ド レ スを 2 4 ビ ソ ト と して説明したが、 任意のア ド レス空間にたいして適 ¾できる こ とは勿 である。 又、 デー タ ビ ト は D 0 ビ ッ トを ¾いたが、 と'の トを当て る'かは 任意に决める こ とができ る。' さ らに、 ァ ド レス とデータ ビ ン トを組み合わせる こ とによ り 、 割込信号を多¾に ¾張する こ と も可能である。

以上説明したよ う に、 本発明では^込 Oた .力に特別のハ ー ド ウ エア の ラ イ ンを用いず、 ノ、'ス ラ イ ンによ って、 ア ド レス 空間を割込用に割当て行う ので、 特別のハ ー ドウ アを必要 とせず、 又、 ア ド レス とデータバスの組合せによ って割込信 号を任意に増加させる こ とができる。

又、 割込マス ク ビ ッ ト レジスタをプロ グ ラ ムで書き替える こ とによ り 、 割込の割当プロ セ ッ サをプロ グラ ムで任意に変 更する こ と もでき る。

Claims

l 請 求 の ¾ a

i . 〖系铳 <3バス上に ¾鼓のプ σ セ ン サ と割込を笼生させ る ィ ンタ ー フ ニ ィ ス回路を接 したマ チブコ セ -ン' サ シ ス テ ム Ο割込 tl ¾1方法において、

5 特定のア ド レ ス空 ¾！を劄込みア ド レスとし、

各プロ セ ッ サは該ァ ド レ ス空 ¾に対 したマス ク ビ フ トを f尺し、

該マス ク ビ ン トを該プロ セ ッ サの レジスタ に記億し、 ィ ンタ ーフェ イ ス回路内のバスサイ ク ル発生回路 割込信 0 号でバスを専有し、

自己 o割込原 S1を示し， かつ前記ア ド レス空間に対応した ヒ' ッ トをァ ド レスバスに書込み、

前記プコ セ ッ サ 前記ァ ド レス空間に する該ァ ド レス のピ ノ ト と前記レジスタ のマス ク ビ ッ トから割込を認識する 5 よう にしたマルチプロ セ ッ サシステムの割込制御方法。

2 . 前記ア ド レスのビ ッ ト と前記レジスタ のマスク から割 込みを認識する にさい して、 データビ ッ トを道択のために（吏 )¾することを特徵とする特許請求の範囲第 1 項記載のマルチ プロ セ ッ サ シス テムの割込制御方法

0 3 . 割込マス ク ビ ン ト レジスタをプロ グラムで書き換える ようにしたことを特徴とする特許請求の ϊ 面第 1 項記載のマ ルチプロ セ ッ サ システムの割込制御方法 .

4 . 割込信号の立下りでバスを専有するようにした特許請 求の範囲第 1項記載のマルチプロセ ッサシステムの割込制御 5 方法。