WO1991006150A1 - Circuit detecteur d'accord - Google Patents

Circuit detecteur d'accord Download PDF

Info

Publication number
WO1991006150A1
WO1991006150A1 PCT/JP1990/001335 JP9001335W WO9106150A1 WO 1991006150 A1 WO1991006150 A1 WO 1991006150A1 JP 9001335 W JP9001335 W JP 9001335W WO 9106150 A1 WO9106150 A1 WO 9106150A1
Authority
WO
WIPO (PCT)
Prior art keywords
band
resistor
tuning
transistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1990/001335
Other languages
English (en)
French (fr)
Inventor
Masashi Itoh
Shuuji Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to DE69031827T priority Critical patent/DE69031827T2/de
Priority to EP90915197A priority patent/EP0448729B1/en
Publication of WO1991006150A1 publication Critical patent/WO1991006150A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J3/00—Continuous tuning
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/34—Muting amplifier when no signal is present
    • H03G3/341—Muting when no signals or only weak signals are present

Definitions

  • the present invention relates to a tuning detection circuit which is used in, for example, an FM radio receiver and has a detuning module band detecting function for detecting a band in which a modulation is performed when detuning is performed.
  • FIG. 4 shows a conventional tuning circuit.
  • the input terminal 11 to which the FM intermediate frequency signal is supplied is connected to the input terminal of the FM detector 12.
  • the output terminal of the FM detector 12 is connected to the amplifiers 13 and 14, and the output terminal of the amplifier 14 is connected to the output terminal 15.
  • the output terminal of the amplifier 13 is grounded via a capacitor C1 for removing an AC signal, and is grounded via a resistor R11 and a reference voltage Vref.
  • Transistors Q 11 Q 12 and Q 13 constituting a detuning mute area detection unit are connected to both ends of the resistor R 11.
  • the collector of the transistor Q12 is connected to the amplifier Q16 via a transistor Q16, Q15s Q14 and a resistor R12, which constitute a detuning mute signal generating section. Mute path that controls the gain of 4]. Further, the collector of the transistor Q12 is connected via a resistor R13 to a transistor Q17 that generates a tuning detection signal. This transistor Q 17 collection In the evening, it is connected to the power supply Vcc via the resistor R14 and is connected to the output terminal 17 of the tuning detection signal.
  • the FM intermediate frequency signal supplied to the input terminal 11 is detected by the FM detector 12.
  • This detection output signal is amplified by the amplifier 13 and output to the output terminal 15 via the amplifier 14.
  • the AC component of the output signal of the amplifier 13 is removed by the capacitor C 1, and the DC component is supplied to the resistor R 11. If this resistor R 1 1 across A- voltage value generated between B is collected by La Njisuta Q 1 1, Q 1 following 2 soil, for example VB E, preparative La Njisuta Q 1 1, Q 1 2 is turned off It is. Therefore, transistors Q17 and Q14 driven by these transistors Q11 and Q12 are also off. For this reason, a high-level tuning detection signal is transmitted to the output terminal 17 and the mute circuit 16 is not driven.
  • the transistors Q17 and Q14 are connected to the collector output current of the transistor Q11 or Q12 via the resistors R12 and R13. Shunted electricity Driven by the flow.
  • the current shunted by the resistors R13 and R12 detects tuning and detuning, and drives the mute circuit 16. For this reason, when setting the ratio between the detection band and the non-mute band to a predetermined ratio, for example, if the resistance R13 is reduced, the tuning detection band is narrowed and the non-mute band is widened at the same time. It is difficult to set the bandwidth ratio.
  • resistors R 13 and R It is difficult to set the band ratio by the ratio of 12.
  • the band ratio is also affected by the current amplification factor ⁇ of the transistor, that is, the base current value of the transistor Q17.
  • the value of the base current differs when the transistor Q17 is on. This affects the bandwidth and changes the bandwidth ratio.
  • the tuning detection band and the non-mute band can easily set the band ratio, and that the band ratio is affected even when the characteristics of the transistors do not match.
  • An object of the present invention is to provide a tuning detection circuit having no tuning.
  • the present invention is achieved by the following configuration.
  • a power supply to supply a reference source;
  • a resistor provided between one end of the power supply and one end of the calibrator, for setting a band to be detected;
  • a tuning band detection unit connected between both ends of the resistor and detecting a tuning band
  • a detuning mute band detecting section for detecting a detuning mute band according to an arbitrary divided voltage of the resistor
  • a tuning detection circuit comprising:
  • a tuning detecting section for detecting tuning is provided between both ends of a resistor for determining a band to be detected, and further, a detuning muting is performed according to an arbitrary divided voltage of the resistor.
  • FIG. 1 is a circuit diagram showing one embodiment of the present invention
  • FIGS. 2 and 3 are characteristic diagrams each for explaining the operation of FIG. 1
  • FIG. 4 is a circuit showing a conventional tuning detection circuit.
  • the input terminal 1 to which the F ⁇ intermediate frequency signal Fin is supplied is connected to the FM detector 2.
  • the output terminal of this FM detector 2 is connected to amplifier 3 and amplifier 4.
  • the output terminal of the amplifier 4 is connected to the output terminal 5.
  • the output terminal of the amplifier 3 is grounded via a capacitor C for removing an AC signal, and is sequentially connected via resistors R 1 and R 2 for setting a band to be detected and a reference power supply V ref. Is grounded. Further, between the two ends A and B of the resistor R 1, transistors Q 8 and Q 9, which are connected to a base and a collector and operate as a diode and constitute a limiter, are provided. It is connected.
  • the transistors Q7 and Q5Q6 constituting the detuned mute band detection section MD are connected between both ends B and C of the resistor R2. That is, the connection point B between the resistors Rl and R2 is connected to the bases of the transistors Q7 and Q5 and the emitter of the transistor Q6.
  • the collector of the transistor Q7 is connected to its base, the emitters of the transistors Q7 and Q5 are connected to the base of the transistor Q6, and the fan R2 and the reference power supply Vref It is connected to the C connection point.
  • the collector of the transistor Q6 is connected to the collector of the transistor Q5.
  • the detuning mute band detection unit MD is provided between both ends A and B of the resistor R 1, and the transistors Q 8 and Q 9 constituting the limiter circuit are connected between both ends B and C of the resistor R 2. It can be provided.
  • a base of a transistor Q 1 having a high input impedance is connected to a connection point A between the output terminal of the amplifier 3 and the resistor R 1.
  • This transistor Q1 constitutes a first buffer circuit BF1.
  • the collector of this transistor Q] It is connected to the power supply Vcc and to the collector of the transistor Q2 with high input impedance.
  • This transistor Q2 constitutes the second buffer circuit BF2.
  • the base of the transistor Q2 is connected to the connection point C between the resistor R2 and the reference power supply Vref, and the emitters of the transistors Q2 and Ql are connected to the constant current source I Grounded.
  • the emitter of the transistor Q1 is connected to the emitter of the transistor Q4 via a resistor R3.
  • the base of the transistor Q4 is connected to the emitter of the transistor Q2 and to the emitter of the transistor Q3 via the resistor R4. ing.
  • the base of the transistor Q3 is connected to the emitter of the transistor Q1, and the collector is connected to the collector of the transistor Q4 by a resistor R5 and a resistor R5. Grounded via diode connected transistor Q10.
  • the collectors of the transistors Q3 and Q4 are connected to the base of the transistor Q11 via a resistor R8.
  • the emitter of this transistor Ql1 is grounded, and the collector is connected to the power supply Vcc via a resistor R9 and to the tuning / detuning output terminal 6. I have.
  • the resistor R 8 and the transistor Q 11 constitute a tuning detection signal output section T 0.
  • the collector of the transistors Q5 and Q6 is a resistor R6, It is grounded via a diode-connected transistor Q12, and is connected to the base of the transistor Q13 via a resistor R7.
  • the emitter of the transistor Q13 is grounded, and the collector is connected to the mute circuit 7.
  • the resistor R7 and the transistor Q13 constitute a detuning mute signal generator MG.
  • the mute circuit 7 is connected to the amplifier 4, and the mute circuit 7 reduces the gain of the amplifier 4 and attenuates the detection output.
  • Transistor Q3 or transistor Q4 conducts, and transistor Q11 is driven by the collector current of transistor Q3 or Q4.
  • Tuning ⁇ Detuning output terminal 6 Outputs a low-level detuning detection signal.
  • Transistors Q3 and Q4 are off. Therefore, the transistor Q11 is also off, and a high-level tuning detection signal is output from the tuning / detuning output terminal 6.
  • both ends C one B Q of the potential of the resistor R 2 is, divides the voltage I ⁇ delta VI a (V BEQ 4 (on). V BE Q 3 (on)) by the resistors R 1 and R 2 It is smaller than V BE (on). Therefore, the transistors Q5 to Q7 constituting the detuning band detection unit MD remain off, and the mute circuit 7 is not driven.
  • the soil ⁇ f further increases, and the position of C-B between both ends of the resistor R 2 is the potential at which the transistor Q 5 turns on, that is, V BE Q 5 (on ), or preparative run-register potential Q 6 is turned on, i.e., when it exceeds V bE Q 6 (on), we emission register Q 5 or transistor Q 6 is turned on. Therefore, the transistor Q13 is turned on by the collector current of the transistor Q5 or Q6. Therefore, the mute circuit 7 operates to lower the gain of the amplifier 4, and the detection output is attenuated.
  • the transistor Q5 or the transistor Q6 is turned on, and the module circuit 7 is driven via the detuning mute signal generator MG.
  • the ratio between the tuning detection band and the non-mute band is determined by the potential difference between A and C at which the transistor Q3 or Q4 is turned on, I soil ⁇ I, and the transistor Q5 or Q6.
  • the detection band ratio can be determined with high accuracy. Moreover, since this can be determined by the resistance ratio, it is not easily affected by errors in the current amplification factor of the transistor.
  • a tuning band detecting section TD for detecting a tuning band is provided between both ends of the resistors Rl and R2, and a detuning unit band is detected between both ends of the resistor R2.
  • a detuning unit bandwidth detection unit MD is provided. Therefore, the band ratio between the non-mute band of the detection unit MD and the tuning detection band can be set with high accuracy by the ratio of the resistance values of the resistors Rl and R2.
  • the input voltage of the detuning mute band detection unit MD can be determined by the ratio of the resistances Rl and R2, an error occurs in the band ratio due to the variation in the current gain ⁇ of the transistor. Can be prevented.
  • the band ratio between the detection band and the non-mute band can be set with high accuracy by the ratio of the resistance value.
  • the input voltage of the detection unit in the detuning mute band can be determined by the ratio of the resistance, the error Due to the difference, an error in the band ratio can be prevented. Therefore, it is advantageous as a tuning detection circuit for FM, and has great industrial applicability.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Prepayment Telephone Systems (AREA)
  • Amplifiers (AREA)

Description

明 細 害 同調検出回路 技術分野
この発明は、 例えば F Mラジオ受信器に使用され、 離調 した場合、 ミ ユ ー 卜を行う帯域を検出する離調ミ ユ ー 卜帯域 検出機能を有する同調検出回路に関する。
背景技術
第 4図は、 従来の同調回路を示すものである。
F M中間周波数信号が供給される入力端子 1 1 は F M検波 器 1 2の入力端に接続されている。 この F M検波器 1 2の出 力端は、 アンプ 1 3およびアンプ 14に接続され、 このアン プ 1 4の出力端は出力端子 1 5に接続されている。
前記アンプ 1 3の出力端は、 交流信号を除去するためのキ ャパシタ C 1 を介して接地されるとともに、 抵抗 R 1 1 、 基 準電圧 V ref を介して接地されている。 この抵抗 R l 1の両 端には、 離調ミ ュー ト蒂域検出部を構成する トラ ンジスタ Q 1 1 Q 1 2、 Q 1 3が接続されている。 この トラ ンジス 夕 Q 1 2のコ レクタは離調ミ ュー ト信号発生部を構成する ト ラ ンジス夕 Q 1 6、 Q 1 5 s Q 1 4、 および抵抗 R l 2を介 して前記ァンプ 1 4の利得を制御する ミ ュー ト冋路 ] 6に接 続されている。 さ らに、 前記 トラ ンジスタ Q 1 2のコ レクタ は抵抗 R 1 3を介して同調検出 ^号を生成する ト ラ ンジスタ Q 1 7に接続されている。 この トラ ンジスタ Q 1 7のコ レク 夕は、 抵抗 R 1 4を介して電源 Vccに接統されるとともに、 同調検出信号の出力端子 1 7に接続されている。
上記構成において、 入力端子 1 1 に供給された F M中間周 波数信号は F M検波器 1 2によって検波される。 この検波出 力信号はア ンプ 1 3によ って増幅される と と もに、 ア ンプ 1 4を介して出力端子 1 5に出力される。
前記アンプ 1 3の出力信号のうち交流分はキヤパシタ C 1 により除去され、 直流分は抵抗 R 1 1 に供給される。 この抵 抗 R 1 1 の両端 A— B間に発生した電圧値が ト ラ ンジスタ Q 1 1 、 Q 1 2の例えば土 V B E以下の場合、 ト ラ ンジスタ Q 1 1、 Q 1 2はオフ状態である。 したがって、 これら トラ ン ジス 夕 Q 1 1、 Q 1 2によって駆動される ト ラ ンジスタ Q 1 7、 Q 14 もオフである。 このため、 出力端子 1 7には、 ハイ レベルの同調検出信号が送出され、 また、 ミ ュー 卜回路 1 6は駆動されない。
—方、 抵抗 R 1 1 の A— B間の電圧がトラ ンジスタ Q 1 1 あるいは Q 1 2の土 V BS以上の場台、 トラ ンジスタ Q l 1あ るいは Q 1 2がオン状態となる。 したがって、 トラ ンジスタ Q 1 7がオンする ことにより、 出力端子 1 7には口一レベル の離調検出信号が送出され、 トラ ンジスタ Q 1 4がォンする ことにより ミ ュー ト回路 1 6が駆動され、 検波出力が減衰す る o
ところで、 上記従来の同調検出回路においては、 トランジ ス夕 Q 1 7、 Q 1 4は 卜ラ ンジス夕 Q l 1 あるいは Q 1 2の コ レクタ出力電流が抵抗 R 1 2、 R 1 3を介して分流した電 流により駆動される。 すなわち、 抵抗 R 1 3、 R 1 2によつ て分流された電流により、 同調、 離調を検出したり、 ミ ュー ト回路 1 6を駆動する。 このため、 同 検出 ^域と非ミ ュ一 ト帯域の比を所定の比率に設定する際、 例えば抵抗 R 1 3を 小さ くすると、 同調検出帯域が狭まると同時に非ミ ュー ト带 域が広がってしま うため、 帯域比の設定が難しい。
さ らに、 抵抗 1 3から トラ ンジスタ Q 1 7を見たィ ンピー ダンスと、 抵抗 1 2から トラ ンジスタ Q 1 5を見たイ ン ビー ダンスが互いに相違するため、 抵抗 R 1 3と抵抗 R 1 2の比 によって帯域比を設定することは困難である。 また、 帯域比 は トラ ンジスタの電流増幅率 βの影響、 すなわち、 トラ ンジ スタ Q 1 7のベース電流値にも影響を受ける。 例えば卜ラ ン ジス夕 Q 1 7のコ レク タ電流を制限する抵抗 R 1 4の値によ り、 トラ ンジス夕 Q 1 7がオンの時めベース' ϋ流の値が異な るのため、 これにより帯域幅が影響を受け、 带域比が変化す る ものである。
この発明の目的は、 同調検出帯域と非ミ ュー 卜帯域のも 'ί 域比の設定が容易で、 しかも、 各 トラ ンジスタの特性が一致 していない場合においても、 帯域比が影響を受けることがな い同調検出回路を提供することである。
発明の開示
この発明は次の構成によって達成される。
F Μ検波信号に含まれる交流信号を除去するためのキャパ シ夕と、
基準窀源を供給する電源と、 この電源の一端と前記キヤバシ夕の一端との相互間に設け られ、 検出すべき帯域を設定する抵抗と、
この抵抗の両端間に接続され、 同調帯域を検出する同調帯 域検出部と、
前記抵抗の任意の分圧電圧に応じて離調ミ ユ ー ト帯域を検 出する離調ミ ュー ト帯域検出部と、
を具備したことを特徴とする同調検出回路。
すなわち、 この発明は、 検出すべき帯域を 定する抵抗 の両端間に、 同調を検出する同調検出部を設け、 さ らに、 抵 抗の任意の分圧電圧に応じて、 離調ミ ュー ト帯域を検出する 検出部を設けるこ とにより、 この検出部の 調検出带域と非 ミ ユ ー ト帯域の帯域比を抵抗値の比によつて ί¾ί精度に設定す ることができる。 しかも、 それぞれの検出部への入力 ¾圧を 抵抗値の比によつて決定できるため、 回路素子の誤差の影響 を除去することができる。
図 の簡単な説明
第 1図はこの発明の一実施例を示す回路図、 第 2図、 第 3 図はそれぞれ第 1図の動作を説明するために示す特性図、 第 4図は従来の同調検出回路を示す回路図である。
発明を実施するための最良の形態 以下、 この発明の一実施例について図面を参照して説明す ό ο
第 1図において、 F Μ中間周波信号 F i nが供給される入力 端子 1 は、 F M検波器 2に接続されている。 この F M検波器 2の出力端はアンプ 3、 およびアンプ 4に接続されている。 このアンプ 4の出力端は出力端子 5に接続されている。
前記アンプ 3の出力端は、 交流信号を除去するためのキヤ パシタ Cを介して接地されるとともに、 検出すべき帯域を設 定するための抵抗 R l、 R 2、 基準電源 V ref を順次介して 接地されている。 さ らに、 前記抵抗 R 1 の両端 A— B間には、 それぞれベースとコ レクタが接続されてダイォー ドと して動 作し、 リ ミ ツ タを構成する トラ ンジスタ Q 8、 Q 9が接続さ れている。
さ らに、 抵抗 R 2の両端 B— C間には、 離調ミ ュー 卜帯域 検出部 M Dを構成する 卜ラ ンジス夕 Q 7、 Q 5 Q 6が接続 されている。 すなわち、 抵抗 R l、 R 2の接続点 Bには、 卜 ラ ンジスタ Q 7、 Q 5のベース、 トラ ンジスタ Q 6のェ ミ ツ 夕に接続されている。 前記 トラ ンジスタ Q 7のコ レクタはそ のベースに接続され、 トラ ンジスタ Q 7、 Q 5のエ ミ ッ 夕は トラ ンジスタ Q 6のベースに接続されるとともに、 前記抵枋 R 2と基準電源 Vref の^続点 Cに接続されている。 前記 ト ラ ンジス夕 Q 6のコ レクタは前記 トラ ンジスタ Q 5のコ レク タに接続されている。
尚、 離調ミ ュー ト帯域検出部 MDを抵抗 R 1 の両端 A - B 間に設け、 リ ミ ッ タ回路を構成する トラ ンジスタ Q 8、 Q 9 を抵抗 R 2の両端 B— C間に設けること も可能である。
また、 前記ア ンプ 3の出力端と抵抗 R 1の接続点 Aには、 高入カイ ン ピ一ダンスの トラ ンジス夕 Q 1 のベースが接続さ れてい る。 こ の ト ラ ン ジ ス タ Q 1 は第 1 の ノく' ッ フ ァ 回路 B F 1 を構成している。 この トラ ンジスタ Q ] のコ レクタは 電源 Vccに接統されるとともに、 高入力ィ ン ピ一ダンスの 卜 ラ ン ジスタ Q 2のコ レク タ に接続されている。 この ト ラ ン ジ ス 夕 Q 2は第 2のバッファ回路 B F 2を構成している。 この ト ラ ンジスタ Q 2のベースは前記抵抗 R 2と基準電源 V ref の接铳点 Cに接統され、 これら ト ラ ン ジス タ Q 2、 Q l のェ ミ ッタはそれぞれ定電流源 I を介して接地されている。
前記 トラ ンジスタ Q 1のェミ ッ タは抵抗 R 3を介して トラ ンジス夕 Q 4のエ ミ ッ 夕に接続されている。 この ト ラ ンジス 夕 Q 4のベースは前記 ト ラ ン ジスタ Q 2のェ ミ ツ 夕に接続さ れるとと もに、 抵抗 R 4を介して ト ラ ン ジスタ Q 3のエミ ッ 夕に接続されている。 この ト ラ ン ジスタ Q 3のベースは前記 ト ラ ンジスタ Q 1のエ ミ ッ 夕に接続され、 コ レク タは前記ト ラ ン ジス夕 Q 4のコ レク タ と と もに、 抵抗 R 5およびダイォ 一ド接続された ト ラ ンジスタ Q 1 0を介して接地されている。 これら ト ラ ン ジスタ Q 3、 Q 4、 抵抗 R 3、 R 4は同調帯域 検出部 T Dを構成し、 i¾½R 5、 ト ラ ン ジスタ Q 1 0は後述 する トラ ンジスタ Q l 1 を確実に動作させるために設けられ ている。
さ ら に、 前記 ト ラ ン ジス タ Q 3、 Q 4の コ レ ク タ は抵抗 R 8を介して ト ラ ンジス夕 Q 1 1のベースに接続されている。 この ト ラ ン ジスタ Q l 1のエ ミ ッ 夕は接地され、 コ レク タ は 抵抗 R 9を介して前記電源 Vccに接続されると と もに、 同調 •離調出力端子 6に接続されている。 これら抵抗 R 8、 トラ ンジス夕 Q 1 1 は同調検出信号出力部 T 0を構成している。
—方、 前記ト ラ ン ジスタ Q 5、 Q 6のコ レ ク タは抵抗 R 6、 ダイォ一 ド接続された トラ ンジスタ Q 1 2を介して接地され るとと もに、 抵抗 R 7を介して トラ ンジスタ Q 1 3のベース に接続されている。 この トラ ンジスタ Q 1 3のエ ミ ッ タは接 地され、 コ レクタはミ ュー ト回路 7に接続されている。 この 抵抗 R 7、 ト ラ ンジスタ Q 1 3は離調ミ ュー ト信号発生部 M Gを構成している。 前記ミ ユー ト回路 7は前記アンプ 4に 接続されており、 このミ ュー ト回路 7によってア ンプ 4の利 得が低下され、 検波出力が減衰される。
上記構成において、 第 2図、 第 3図を参照して動作につい て説明する。
入力端子 1 を介 して、 F M検波器 2に中心周波数 f o (10.7MHz ) より土 Δ f o離れた周波数の信号が入力された 場合、 抵抗 R 1 + R 2の両端 A - Cには、 F M検波器 2、 ァ ンプ 3の出力信号に比例して土 Δ Vの電位差が生ずる。 この 電位差土 Δ νは トラ ンジスタ Q l、 Q 2を介して ト ラ ンジス 夕 Q 3、 Q 4に伝達される。 こ こで、 この電位差土 Δ νと ト ラ ンジスタ Q 3、 Q4の VBEの関係が （ 1 ) 式に示す場^、 I 土厶 V I ≥ VBEQ 3 (on)、 V BEQ 4 (on)
… ( 1 ) トラ ンジスタ Q 3、 または トラ ンジスタ Q 4が導通し、 これ ら トラ ンジスタ Q 3または Q 4のコ レク タ電流により、 トラ ンジスタ Q 1 1が駆動され、 同調 ♦ 離調出力端子 6からロー レベルの離調検出信号が出力される。
一方、 上記条件が （ 2 ) 式のよ う になった場合、
I 士厶 V I < V BEQ 3 (on)、 V BEQ 4 (on) … t 2 ) トランジスタ Q 3、 Q 4はオフである。 したがって、 トラ ン ジス夕 Q 1 1 もオフであり、 同調 ·離調出力端子 6からハイ レベルの同調検出信号が出力される。
上記離調検出信号が出力されている場合、 トラ ンジスタ Q 1 ( Q 2 ) のェミ ッ タと トラ ンジスタ Q 4 ( Q 3 ) のべ一 ス間の電位はほぼ V BEQ 4 (on) ( V BEQ 3 (on)) に等しく 、 その電位は抵抗 R 1、 R 2の両端 A— C間の電位 I.土 Δ V I に等しい。
また、 この状態において、 抵抗 R 2の両端 C一 B問の電位 は、 I ± Δ V I ( V BEQ 4 (on). V BEQ 3 (on)) を抵抗 R 1 と R 2で電圧を分割したものであるから、 V BE(on)より小さ い。 したがって、 離調帯域検出部 M Dを構成する トラ ンジス 夕 Q 5〜Q 7はオフのままであり、 ミ ュー ト回路 7は駆動さ れない。
上記状態より さらに離調して土 Δ f がさ らに増加し、 抵抗 R 2の両端間 C一 Bの 位が、 ト ラ ンジスタ Q 5がォンする 電位、 すなわち、 VBEQ 5 (on)、 または ト ラ ン ジスタ Q 6が オンする電位、 すなわち、 VBEQ 6 (on)を超えると、 卜ラ ン ジスタ Q 5またはトランジスタ Q 6がオンする。 このため、 トランジスタ Q 5または Q 6のコレクタ電流によって 卜ラ ン ジスタ Q 1 3がオンする。 したがって、 ミ ュー ト回路 7が動 作してア ンプ 4の利得を低下し、 検波出力が減衰される。
次に、 同調検出帯域と非ミ ュー ト帯域の帯域比について説 明する。
ア ン プ 3 の出力信号によ り 、 抵抗 R l、 R 2の両端間 A— Cに土 Δ Vの電位差が生じた場合、 同調状態を示す時は、 I 士 Δ V I く V BEQ 3 (on)、 V BEQ 4 (on)
… ( 3 ) であり、 離調状態を示す時は、
I 土 厶 V I ≥ V BEQ 3 (on)、 V BHQ 4 (on)
… （4 ) である。
—方、 離調し ミ ユ ー 卜を行う時の抵抗 R 1、 R 2の両端間 A— Cの電位差を土 Δ ν ! とすると、
I 土 I * R 2 / (R 1 + R 2 )
≥ V BEQ 5 (on)、 V BEQ 6 (on)
- ( 5 )
( 5 ) 式で示す条件の時 トラ ンジスタ Q 5、 または トラ ンジ スタ Q 6がオンし、 離調ミ ュー ト信号発生部 M Gを介してミ ユ ー ト回路 7が駆動される。
同調検出帯域と非ミ ュー ト帯域との比は、 ト ラ ン ジス タ Q 3または Q 4がオンする A— C間の電位差 I 土 Δ ν I と ト ラ ンジス夕 Q 5または Q 6がォンする時の Α - C間電位差 I 土 Δ ν I との比である力、ら、 V BEQ 3 (on) = V BEQ 4 (on) = V BEQ 5 (on) = V BEQ 6 (on)とすると、
非ミ ュー ト帯域ノ同調検出帯域
- - I t A V i | / | ± A V i
= 1 + R 1 / R 2
… （ 6 ) となり、 抵抗 R 1 と R 2の比によって決定される。 したがつ て、 検出帯域比を高精度に決定するこ とができる。 しかも、 抵抗比によってこれを決定することができるため、 トランジ スタの電流増幅率 の誤差による影響を受けにく いものであ る。
第 3図は、 R 1 Z R 2 = 1、 すなわち、 帯域比を " 2 " に 設定した場合の同調検出帯域と離調ミ ュー ト帯域および非ミ ユ ー ト帯域の特性を示している。
上記実施例によれば、 抵抗 R l 、 R 2の両端間に、 同調帯 域を検出する同調帯域検出部 T Dを設け、 さらに、 抵抗 R 2 の両端間に離調ミ ユ ー ト帯域を検出する離調ミ ユ ー ト帯域検 出部 M Dを設けている。 したがって、 この検出部 M Dの非ミ ユー ト帯域と同調検出帯域との帯域比を抵抗 R l 、 R 2の抵 抗値の比によつて高精度に設定することができる。
しかも、 離調ミ ュー ト帯域検出部 M Dの入力電圧を抵抗 R l 、 R 2の比によって決定できるため、 トラ ンジスタの電 流増幅率 βのばらつきに^より、 帯域比に誤差が生ずることを 防止できる。
なお、 この発明は上記実施例に限定されるものではなく 、 発明の要旨を変えない範囲において種々変形実施可能なこと は勿論である。
産業上の利用可能性
以上、 詳述したようにこの発明によれば、 同 検出帯域と 非ミ ュー ト帯域との帯域比を抵抗値の比によって高精度に設 定することができる。 しかも、 離調ミ ュー ト帯域の検出部の 入力電圧を抵抗の比によって決定できるため、 回路素子の誤 差により、 帯域比に誤差が生ずることを防止できる。 したが つて、 F Mの同調検出回路と して有利であり、 産業上の利用 可能性は大きいものである。

Claims

請求の範囲
( 1 ) F M検波信号に含まれる交流信号を除去するための キャ シタと、
基準電源を供給する電源と、
この電源の一端と前記キヤパシ夕の一端との相互間に設け られ、 検出すべき帯域を設定する抵抗と、
この抵抗の両端間に接続され、 同調帯域を検出する同調帯 域検出部と、
前記抵抗の任意の分圧電圧に応じて離調ミ ト帯域を検 出する離調ミ ュー ト帯域検出部と、
を具備したことを特徴とする同調検出回路。
( 2 ) 前記 F M検波信号を増幅する増幅器と、 前記離調ミ ュ一ト帯域検出部の出力信号に応じて前記増幅器の利得を制 御する ミ ュー ト回路とを具備したことを特徴とする請求の範 囲第 1項記載の同調検出回路。
( 3 ) F M検波信号に含まれる交流信号を除去するための キャパシ夕と、
基準電源を供給する電源と、
この電源の一端と前記キャパシ夕の一端との相互間に設け られ、 検出すべき帯域を設定する抵抗と、
この抵抗と前記キャパシタとの接続点に入力端が接続され た第 1 のバッ ファ回路と、
前記抵抗と電源の接続点に入力端が接続された第 2のバッ ファ回路と、
これら第 1、 第 2のバッファ回路の出力端に接続され、 同 調帯域を検出する同調帯域検出部と、
前記抵抗の任意の点と前記電源の一端との相互^に設けら れ、 離調ミ ユー ト帯域を検出する離調ミ ュ一 ト蒂域検出部と を具備したことを特徴とする同調検出回路。
( 4 ) 前記 F M検波信号を増幅する増幅器と、 前記離調ミ ユー 卜帯域検出部の出力信号に応じて前記増幅器の利得を制 御する ミ ユー ト回路とを具備したことを特徴とする請求の範 囲第 3項記載の同調検出回路。
( 5 ) 前記笫 1 のバッファ回路はべ一スが前記キヤパシ夕 と抵抗の接統点に接続された第 1の トラ ンジスタによって構 成されていることを特徴とする請求の範囲第 3項記載の同調 検出回路。
( 6 ) 前記第 2のバッ フ ァ回路はベースが前記電源と抵抗 の接統点に接続された第 2の トラ ンジスタによって構成され ている ことを特徴とする請求の範囲第 3項記載の同調検出回 路。 .
( 7 ) 前記第 1のバッファ回路はべ一スが前記キヤパシ夕 と抵抗の接続点に接続された第 1の トラ ンジスタによって構 成され、 前記第 2のバッ ファ回路はベースが前記電源と抵抗 の接続点に接続された第 2の トラ ンジス夕によって構成され、 前記同調帯域検出回路は笫 1、 第 2の トラ ンジスタのェミ ツ 夕にベ一ズがそれぞれ接続され、 エミ ッ タが前記第 2、 第 1 の トラ ンジスタのエミ ッ 夕にそれぞれ接続された第 3、 第 4 の トラ ンジスタと、 ベースがこれら第 3、 第 4の トラ ンジス 夕のコ レクタに接続された第 5の トラ ンジスタによって構成 されていることを特徴とする請求の範囲第 3項記載の同調検 出回路。
( 8 ) 前記離調ミ ュー ト帯域検出部は、 前記抵抗の任意の 分割点にベースが接続された第 6の トラ ンジスタと、 前記電 源の一端にベースが接続された第 7の トラ ンジスタとによつ て構成されていることを特徵とする請求の範囲第 3項記載の 同調検出回路。
( ) F M検波信号に含まれる交流信号を除去するための キャパシ夕と、
基準電源を供給する電源と、
この電源の一端と前記キヤパシ夕の一端との相互間に設け られ、 検出すべき帯域を設定する抵抗と、
この抵抗と前記キャパシタとの接続点に入力端が接続され た高入カイ ンピ一ダンスの第 1 のバッ フ ァ回路と、
前記抵抗と電源の接続点に入力端が接続された高入カイ ン ピーダンスの第 2のバツ^ファ回路と、
これら第 1、 第 2のバッフ ァ回路の出力端に接続され、 同 調帯域を検出する同調帯域検出部と、
前記抵抗の任意の点と前記電源の一端との相互間に設けら れ、 離調ミ ュー ト帯域を検出する離調ミ ュー 卜帯域検出部と、 前記 F M検波信号を増幅する増幅器と、
前記離調ミ ユ ー ト帯域検出部の出力信号に応じて前記増幅 器の利得を制御する ミ ユ ー 卜回路と、
を具備したことを特徴とする同調検出回路。
( 1 0 ) 前記第 1 のバッフ ァ回路はベースが前記キヤパシ 夕と抵抗の接続点に接続された第 1 の トラ ンジスタによって 構成されている ことを特徴とする請求の範囲第 9項記載の同 調検出回路。
( 1 1 ) 前記第 2のバッ フ ァ回路はベースが前記電源と抵 抗の接続点に接続された第 2の ト ラ ンジスタによって構成ざ れている ことを特徴とする請求の範囲第 9項記載の同調検出 回路。 . '
( 1 2 ) 前記第 1 のバッ フ ァ回路はベースが前記キャパシ タと抵抗の接続点に接続された第 1 の トラ ンジスタによって 構成され、 前記第 2のバッ フ ァ回路はベースが前記電源と抵 杭の接続点に接続された第 2の トラ ンジス夕によって構成さ れ、 前記同調帯域検出回路は第 1、 第 2の ト ラ ン ジスタのェ ミ ッ 夕にベースがそれぞれ接続され、 エ ミ ッ 夕が前記第 2、 第 1 の トラ ンジスタのエ ミ ッ 夕にそれぞれ接続された第 3、 第 4の トラ ンジスタと、 ベースがこれら第 3、 第 4の トラ ン ジス夕のコ レクタに接^れた第 5の トラ ンジスタによって 構成されている こ とを特徴とする請求の範囲第 9項記載の同 調検出回路。
( 1 3 ) 前記離調ミ ュー ト帯域検出部は、 前記抵抗の任意 の分割点にベースが接続された第 6の トラ ンジスタと、 前記 電源の一端にベースが接続された第 7の トラ ンジスタとによ つて構成されている こ とを特徴とする請求の範囲第 9項記載 の同調検出回路。
PCT/JP1990/001335 1989-10-17 1990-10-17 Circuit detecteur d'accord Ceased WO1991006150A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE69031827T DE69031827T2 (de) 1989-10-17 1990-10-17 Abstimmdetektorschaltung
EP90915197A EP0448729B1 (en) 1989-10-17 1990-10-17 Tune detecting circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1/269664 1989-10-17
JP1269664A JPH03132105A (ja) 1989-10-17 1989-10-17 同調検出回路

Publications (1)

Publication Number Publication Date
WO1991006150A1 true WO1991006150A1 (fr) 1991-05-02

Family

ID=17475494

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1990/001335 Ceased WO1991006150A1 (fr) 1989-10-17 1990-10-17 Circuit detecteur d'accord

Country Status (6)

Country Link
US (1) US5239702A (ja)
EP (1) EP0448729B1 (ja)
JP (1) JPH03132105A (ja)
KR (1) KR910008986A (ja)
DE (1) DE69031827T2 (ja)
WO (1) WO1991006150A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10136702B2 (en) 2012-01-16 2018-11-27 Kahtoola, Inc. Footwear accessory binding system
EP4281824A4 (en) 2021-01-21 2025-01-01 Hamamatsu Photonics K.K. SPECTRAL SHAPED LIGHT SOURCE
US11587781B2 (en) 2021-05-24 2023-02-21 Hamamatsu Photonics K.K. Laser-driven light source with electrodeless ignition
US12165856B2 (en) 2022-02-21 2024-12-10 Hamamatsu Photonics K.K. Inductively coupled plasma light source
US12144072B2 (en) 2022-03-29 2024-11-12 Hamamatsu Photonics K.K. All-optical laser-driven light source with electrodeless ignition
US12156322B2 (en) 2022-12-08 2024-11-26 Hamamatsu Photonics K.K. Inductively coupled plasma light source with switched power supply
US12578076B2 (en) 2023-06-05 2026-03-17 Hamamatsu Photonics K.K. Dual-output laser-driven light source

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924200Y2 (ja) * 1978-08-03 1984-07-18 パイオニア株式会社 電子同調受信機
JPS61141224A (ja) * 1984-12-13 1986-06-28 Sony Corp ミユ−テイング回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5230309A (en) * 1975-09-03 1977-03-08 Nippon Gakki Seizo Kk Tuner
JPS5741043A (en) * 1980-08-25 1982-03-06 Nec Corp Frequency modulation radio receiver
DE3130341A1 (de) * 1980-09-17 1982-06-16 Hitachi, Ltd., Tokyo Rauschsperre und mit dieser versehener fm-funkempfaenger
JPS58164329A (ja) * 1982-03-24 1983-09-29 Mitsubishi Electric Corp Ｆｍミユ−テイング回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924200Y2 (ja) * 1978-08-03 1984-07-18 パイオニア株式会社 電子同調受信機
JPS61141224A (ja) * 1984-12-13 1986-06-28 Sony Corp ミユ−テイング回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0448729A4 *

Also Published As

Publication number Publication date
KR910008986A (ko) 1991-05-31
EP0448729B1 (en) 1997-12-17
EP0448729A4 (en) 1992-08-12
DE69031827T2 (de) 1998-05-07
EP0448729A1 (en) 1991-10-02
JPH0582087B2 (ja) 1993-11-17
DE69031827D1 (de) 1998-01-29
US5239702A (en) 1993-08-24
JPH03132105A (ja) 1991-06-05

Similar Documents

Publication Publication Date Title
CA1287384C (en) Controlled-output amplifier and power detector therefor
JPH04506286A (ja) 対数増幅器
JPH06188657A (ja) 自動利得制御回路に指数関数段を接続する回路，自動利得制御回路及び温度補償回路
GB2149600A (en) Improvements in or relating to transistor amplifying and mixing input stages for radio receivers
US7469133B2 (en) Radio frequency power detector
GB2081999A (en) Am detector
JPS631833B2 (ja)
US5239702A (en) Tuning detector
JPS6117373B2 (ja)
WO2001080421A2 (en) An accurate power detection circuit for use in a power amplifier
US3427560A (en) Direct current amplifier
US3588728A (en) Impedance bridge transducer circuits
US6429741B2 (en) Circuit for detecting distortion in an amplifier, in particular an audio amplifier
JP3179838B2 (ja) ノイズ検出回路
EP0508711B1 (en) Transistor direct-coupled amplifier
US3268828A (en) Amplifier with constant amplitude output
KR950003697Y1 (ko) 동조검출회로
JPH07114336B2 (ja) 信号強度表示装置
JPH0113453Y2 (ja)
JP2623954B2 (ja) 利得可変増幅器
KR950006426Y1 (ko) 전계강도 검출회로
JP2926591B2 (ja) 差動トランジスタ回路
JPS63314904A (ja) 掛算検波器用広帯域増幅回路
JPH0567930A (ja) 電圧増幅回路
JPH10173450A (ja) 信号処理回路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): DE FR GB

WWE Wipo information: entry into national phase

Ref document number: 1990915197

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1990915197

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1990915197

Country of ref document: EP