WO2000002249A2 - Integrierte schaltungsanordnung mit p-n übergängen mit reduzierten defekten - Google Patents

Integrierte schaltungsanordnung mit p-n übergängen mit reduzierten defekten Download PDF

Info

Publication number
WO2000002249A2
WO2000002249A2 PCT/DE1999/001934 DE9901934W WO0002249A2 WO 2000002249 A2 WO2000002249 A2 WO 2000002249A2 DE 9901934 W DE9901934 W DE 9901934W WO 0002249 A2 WO0002249 A2 WO 0002249A2
Authority
WO
WIPO (PCT)
Prior art keywords
axis
projection
junction
substrate
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE1999/001934
Other languages
English (en)
French (fr)
Other versions
WO2000002249A3 (de
Inventor
Reinhard Stengl
Martin Franosch
Herbert Schäfer
Volker Lehmann
Hans Reisinger
Hermann Wendt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Siemens AG
Siemens Corp
Original Assignee
Infineon Technologies AG
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Siemens AG, Siemens Corp filed Critical Infineon Technologies AG
Priority to JP2000558554A priority Critical patent/JP2002520815A/ja
Priority to EP99942752A priority patent/EP1095406A2/de
Priority to KR1020017000014A priority patent/KR20010071708A/ko
Publication of WO2000002249A2 publication Critical patent/WO2000002249A2/de
Publication of WO2000002249A3 publication Critical patent/WO2000002249A3/de
Priority to US09/752,919 priority patent/US20010020730A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes

Definitions

  • Integrated circuit arrangement method for its production and wafers with a number of integrated circuit arrangements.
  • the invention relates to an integrated circuit arrangement, a method for its production and a wafer with a number of integrated circuit arrangements.
  • Leakage currents in semiconductor components are generally undesirable since they lead to higher energy consumption and to deviations from the ideal course of the characteristic curves of the semiconductor components.
  • the amount of leakage currents determines the maximum time interval after which information stored in a memory cell must be refreshed. This time interval is also known as the retention time.
  • an increase in the retention time is sought.
  • the memory cell has a so-called variable retention time (VRT) if the retention time changes over time (see PJ Restle et al, "DRAM Variable Retention Time", IEDM 92 pages 807 to 810).
  • VRT variable retention time
  • components are arranged on a surface of a silicon substrate along lines which run parallel to a y-axis or to an x-axis perpendicular to the y-axis, at periodically repeating distances from one another.
  • the y-axis coincides with the [110] direction of the crystal lattice of the substrate.
  • This arrangement is chosen because the properties of transistors depend on the orientation of the channel profile with respect to the crystal lattice.
  • a number of identical circuit arrangements are usually produced on a disk-shaped silicon substrate, a so-called wafer.
  • photoresist masks are applied to the wafer in a machine for photo technology.
  • the wafer In order to facilitate the adjustment of the photoresist masks with respect to the crystal lattice, the wafer usually has a flat surface, a so-called fiat, through which the shape of the wafer deviates from a flat cylinder at the point in question.
  • the Fiat matches one (110) level of the crystal lattice.
  • the invention is based on the problem of specifying an integrated circuit arrangement which has at least one component with at least one p-n junction, in which leakage currents due to the p-n junction are reduced in comparison with the prior art. Furthermore, a manufacturing method for such an integrated circuit arrangement and a wafer with a number of such integrated circuit arrangements are to be specified.
  • Memory capacitors Sp and transistors of the DRAM cell arrangement are arranged at periodically repeating intervals from one another along lines which run parallel to the y-axis y or to an x-axis x lying perpendicular to the y-axis y in a surface. Edges of pn junctions Ü of the transistors, through which channel currents can flow, run parallel to the x-axis x.
  • the y-axis y coincides with the ⁇ 110> direction of the crystal lattice of the silicon substrate.
  • the displacement defects V run parallel to the ⁇ -l, l, z> - burger vectors and often extend from one to the other storage capacitor Sp (see FIG. 1). Since the surface of the substrate is perpendicular to the plane in which the Burgers vectors lie, the dislocations V appear as straight lines. It was also found that in the memory cells which show VRT effects, the offset defects V cross the pn junctions Ü of the associated transistors.
  • the dislocation defects presumably generate leakage currents that lead to the VRT effects.
  • FIG. 1 shows a top view of one of the memory cells concerned.
  • the storage capacitors Sp are elliptical structures.
  • An elongated region u which extends from one storage capacitor Sp to the other, comprises the transistors to disturb.
  • the lines running parallel to the x-axis x, which subdivide the elongated area u, are the pn junctions Ü.
  • the offset V is a line running parallel to the y-axis y and crossing the elongated area u.
  • the invention is based on the knowledge that dislocation defects which cross a p-n junction can cause leakage currents and that starting points or end points of the defects lie on surfaces of the substrate.
  • An integrated circuit arrangement according to the invention is arranged in a substrate, in which defects run at least in sections in a plane (hereinafter referred to as defect plane) of a crystal lattice of the substrate.
  • the cause of the course of the defects can lie in the symmetry properties of the crystal lattice.
  • Other causes can be the chemical composition of the substrate and the arrangement of components in the substrate, i.e. the layout, be.
  • the manner in which the circuit arrangement is manufactured can also influence the formation and the course of the defects.
  • the defects can be dislocations, e.g. Screw dislocations.
  • the defects can be stacking errors.
  • the substrate can contain, for example, monocrystalline silicon.
  • the substrate can also contain other elements, such as germanium, which are suitable for the circuit arrangement.
  • the substrate may have a crystal structure with an fcc-based diamond lattice. Substrates with other grades are also within the scope of the invention.
  • the integrated circuit arrangement comprises at least a first component with a structure arranged in the substrate, which the defects can adjoin, and a second component. ment with at least one pn transition.
  • the defects can be created by creating the structure.
  • the pn junction is adjacent to the structure in such a way that, for reasons of spacing and / or arrangement, it is not excluded that defects caused by the structure could spread through the substrate and intersect the pn junction.
  • the pn junction is formed, for example, by an interface between a first region of the substrate doped by a first conductivity type, which adjoins the structure, and a second region of the substrate doped by a second conductivity type opposite to the first conductivity type.
  • the pn junction and the structure fulfill the following condition: they are arranged relative to the crystal lattice in such a way that every straight line that intersects or touches the structure and intersects or touches the pn junction intersects the defect plane. Since starting points of the defects formed by the structure lie on edges of the structure, the sections of the defects that run in the defect plane do not cross the pn junction. As a result, these sections do not contribute to leakage currents, so that the leakage currents are reduced compared to the prior art.
  • each of the straight lines which intersect or touch the structure and intersect or touch the p-n junction intersect the further defect plane.
  • the structure and the p-n junction can be parts of the first component.
  • the first component and the second component coincide.
  • the first component can be, for example, a capacitor or a contact pad.
  • the capacitor can be arranged in a recess in the substrate or on the substrate.
  • the second component can be, for example, a transistor, a diode or a line (for example ground).
  • projections on a surface of the substrate are considered instead of three-dimensional dimensions. This simplifies the practical fulfillment of the condition.
  • the condition is met if there is no straight line parallel to the surface that intersects or touches a projection of the structure on the surface S and intersects or touches a projection of the pn junction on the surface Ül, parallel to straight lines that are in a projection of the defect plane lie on the surface, runs (see Figure 2).
  • the defect plane is preferably perpendicular to the surface.
  • the projection of the defect plane is a single straight line.
  • FIG. 2 illustrates the situation described above on the basis of exemplary dimensions of the projections and an exemplary position of the defect plane.
  • the circuit arrangement has further components.
  • the components are arranged along lines that run parallel to the y-axis or to an x-axis that is perpendicular to the y-axis at periodically repeating distances from one another, the x-axis and the y-axis running parallel to the surface of the substrate.
  • the pn junction and structure are arranged along the y axis. The structure and the pn junction are such that the y-axis divides the two regions, which are delimited by the delimiting straight lines, in their centers. In other words, the y-axis represents a bisector of an angle enclosed by the boundary lines.
  • c denotes the length of a projection on the x-axis of a part of one of the boundary lines, the beginning and end of which are points which the boundary line touches the structure or the pn transition.
  • the length of the projection of the part of the boundary line onto the y-axis is denoted by a.
  • Such a circuit arrangement is, for example, a DRAM cell arrangement.
  • the components are storage capacitors and transistors.
  • the structure is one of the storage capacitors that can be arranged in depressions.
  • the p-n junction is part of one of the transistors.
  • the first region and the second region that form the p-n junction are a first source / drain region and a channel region of the transistor.
  • Cross sections of the storage capacitors parallel to the surface are essentially the same and e.g. approximately circular.
  • Cross sections parallel to the surface of the p-n junction are essentially the same.
  • a diameter of the storage capacitor parallel to the x axis is at least as large as a dimension of the p-n junction parallel to the x axis.
  • One edge of the projection of the p-n transition runs e.g. at least partially parallel to the x-axis.
  • An isolating structure can be provided outside of the transistors and the storage node, at which defect profiles can end.
  • the insulating structure defines areas of the substrate.
  • the DRAM cell arrangement may correspond to that of the El-Kareh et al document cited above.
  • the substrate contains onocrystalline silicon and the defect plane is parallel to the ⁇ -l, l, z> - directions of the crystal lattice, where z is an integer.
  • This embodiment of the invention is based on the knowledge described on page 4 lines 17 to 20 that dislocation defects in the silicon substrate can be assigned to the ⁇ - 1,1, z> - Burgers vectors.
  • Computer simulations confirm, based on exemplary dimensions of the DRAM cell arrangement in the silicon substrate, that the fulfillment the condition means that the dislocation defects do not intersect the pn junctions.
  • FIG. 3 shows a top view of the DRAM cell arrangement calculated by a computer simulation, which shows the course of the defects in such a substrate, the condition not being fulfilled.
  • the angle is 0 °.
  • the circular structures are the storage capacitors, the transistors are located in the elongated areas between pairs of the storage capacitors, and the remaining lines represent the course of the defects.
  • pn junctions are drawn, which subdivide the elongated area.
  • the further defect level can be effectively eliminated in such a substrate by arranging structures in the substrate outside the transistors through which the defects cannot run.
  • the structures can be, for example, insulating structures which are arranged in depressions in the substrate.
  • FIG 4 shows a top view of the DRAM cell arrangement calculated by a computer simulation, which shows the course of the defects in such a substrate, the condition being fulfilled.
  • the angle is 45 °.
  • the pn junctions are not cut by the defects.
  • the wafer comprises a substrate which has a marking which clarifies the course of the y-axis.
  • a number of circuit arrangements according to the invention which are identical to one another are arranged in the substrate, the components of each circuit arrangement being arranged at lines which are periodically repeating from one another along lines which run parallel to the y-axis or to the x-axis.
  • the mark may be, for example, a fiat or a notch, commonly referred to as a "notch".
  • the surface of the fiat runs parallel to the ⁇ 100> direction of the crystal lattice.
  • An embodiment of a method according to the invention for producing the integrated circuit arrangement according to the invention the components of the circuit arrangement being arranged at periodically repeating intervals from one another along lines which run parallel to the y-axis or to the x-axis, in particular deviates from the conventional production method in that the substrate of the circuit arrangement used has a marking which illustrates the course of the y-axis.
  • Photoresist masks from e.g. known layouts are adjusted in a conventional manner with regard to the marking of the substrate. Due to the use of this substrate, the circuit arrangement is generated in such a way that defects do not cross the p-n junction. Of course, new layouts can also be used.
  • the substrate can be a wafer according to the first embodiment for a method for producing a plurality of circuit arrangements according to the invention which are identical to one another.
  • the circuit arrangements generated on the wafer are then separated.
  • the wafer comprises a substrate which has a marking, the course of which illustrates the defect plane.
  • a number of circuit arrangements according to the invention which are identical to one another are arranged in the substrate, the components of each circuit arrangement being arranged at lines which are periodically repeating from one another along lines which run parallel to the y-axis or to the x-axis.
  • the marking can be designed, for example, as a Fiat or as a notch.
  • the surface of the fiat runs parallel to the ⁇ 110> direction of the crystal lattice.
  • a further embodiment of the method according to the invention for producing the integrated circuit arrangement according to the invention the components of the circuit arrangement being arranged at periodically repeating intervals from one another along lines which run parallel to the y-axis or to the x-axis, in particular deviates from the conventional production method by using a layout that eg results from a known layout by rotating through an angle with respect to the y-axis so that the defects do not cross the p-n transition.
  • a substrate of the circuit arrangement used has a marking which clarifies the course of the defect plane. Photoresist masks are produced which, except for the orientation with regard to the marking, can match known photoresist masks. Of course, new layouts can also be used.
  • the substrate can be a wafer according to the second embodiment for a method for producing a plurality of circuit arrangements according to the invention which are identical to one another.
  • the circuit arrangements generated on the wafer are then separated.
  • FIG. 5 shows a plan view of a DRAM cell arrangement, in which storage capacitors, transistors with pn junctions, an x-axis, a y-axis and a projection of a defect plane on a surface of a first substrate are shown.
  • FIG. 6 shows a plan view of a first wafer, which has a marking which illustrates the course of a y-axis, in which a projection of a defect plane and cell arrangements are drawn.
  • a mask is shown schematically.
  • FIG. 7 shows a plan view of a second wafer, which has a marking which clarifies the course of a defect plane, in which a y-axis and cell arrangements are shown.
  • a mask is shown schematically.
  • a first substrate 1, in which a DRAM cell arrangement is arranged comprises monocrystalline silicon.
  • Storage capacitors Sp 'and transistors are produced.
  • Memory cells of the DRAM cell arrangement each comprise one of the memory capacitors Sp 'and one of the planar transistors (see FIG. 5).
  • Storage capacitors Sp ' which are adjacent to one another form pairs along a y-axis y', which runs in a surface of the first substrate 1.
  • Two transistors are arranged between the two storage capacitors Sp 'of each pair.
  • First source / drain regions D1 of the transistors are connected to the respectively adjacent one of the storage capacitors Sp '.
  • the two transistors share a common source / drain region D2.
  • a channel region Ka is arranged between each of the first source / drain regions D1 and a second source / drain region D2. Interfaces between the channel regions Ka and the source / drain regions Dl, D2 form pn junctions Ü '.
  • Cross sections of the storage capacitors Sp 'parallel to the surface are essentially circular. Diameters of the cross sections of the storage capacitors Sp 'are approximately 600 n.
  • An x-axis x runs perpendicular to the y-axis y and in the surface.
  • Dimensions of the pn junctions parallel to the x axis x are approximately 250 nm.
  • Dimensions of the first source / drain regions D1 parallel to the y axis y are approximately 250 nm.
  • Dimension of the second source / parallel to the y axis y Drain region D2 is approximately 250 nm.
  • Channel regions Ka are approx. 250 nm. In the area of the surface there is an approx. 250 nm thick insulating structure I outside the transistors and storage capacitors Sp '.
  • a first boundary straight line Gl 'running in the surface touches one of the storage capacitors Sp' and an adjacent one of the p-n junctions Ü '.
  • the first boundary line Gl ' crosses the first source / drain region D1.
  • a second boundary line G2' running in the surface crosses the first boundary line Gl 'at a crossing point P and touches the storage capacitor Sp' and the p-n junction Ü '.
  • the two delimitation lines Gl ', G2' delimit two areas B1 ', B2', in which the storage capacitor Sp 'and the p-n junction Ü' are arranged.
  • the y-axis y divides the two areas B1 ', B2' in their centers (see FIG. 5).
  • a projection c of a part of the first delimitation line Gl ', the start or end point of which lies on the storage capacitor Sp' or on the pn junction Ü ', on the y-axis y is approximately 250 nm.
  • a projection a of the part of the first delimitation line Gl 'on the x-axis x is approximately 250 nm.
  • the y-axis y and the x-axis x intersect at the intersection point P.
  • the crystal lattice of the first substrate 1 is arranged with respect to the y-axis y and the x-axis x so that a projection of the ⁇ -l, l, z > - Directions, which defines a defect plane d, is a straight line on the surface and results from a rotation of the y-axis y by an angle that is slightly larger than the angle ⁇ , for example 46 °.
  • the projection of the ⁇ -l, l, z> direction thus lies approximately on the first delimitation line Gl '(see FIG. 5).
  • a first wafer W1 comprises a second substrate made of monocrystalline silicon, which has the shape of a flat cylinder which has been flattened on its flank at a point F (Fiat).
  • This point F forms a flat surface which corresponds to the (100) plane of the crystal lattice of the second substrate.
  • the ⁇ 1,0,0> direction defines a y-axis y (see FIG. 6).
  • the first wafer W1 is adjusted in a known machine for phototechnology with the aid of the flattened point F.
  • DRAM cell arrangements S1 are generated, which are designed analogously to the DRAM cell arrangement from the first exemplary embodiment and whose components are aligned with respect to the crystal lattice of the second substrate as in the first exemplary embodiment.
  • a projection of the ⁇ -l, l, z> direction of the crystal lattice, which defines a defect plane dl, is drawn onto a surface of the second substrate in FIG.
  • FIG. 6 shows an octagonal schematic illustration of the photo lacquer masks.
  • the photoresist masks M1 are applied to the first wafer W1.
  • a second wafer W2 comprises a third substrate made of monocrystalline silicon, which has a flattened point F '.
  • the area of the flattened point F ' corresponds to the (110) plane of the crystal lattice of the third substrate.
  • a defect plane d2 of the third substrate runs perpendicular to the (110) plane.
  • the defect plane d2 runs perpendicular to a surface of the third substrate, which runs perpendicular to the (110) plane.
  • the second wafer W2 is adjusted in the known machine for photographic technology with the aid of the flattened point F '.
  • Photoresist masks M2 with the aid of which a number of identical DRAM cell arrangements S2, which are designed analogously to the first exemplary embodiment, are produced, differ from the photoresist masks M1 from the second exemplary embodiment in that they are rotated with respect to the area of the flattened point F ' are. Since the photoresist masks M2 determine the relative arrangement of components of the circuit arrangements, an angle between a y-axis y, which is defined analogously to the first exemplary embodiment, and a projection of the defect plane d2 onto the surface of the third substrate is somewhat larger than that Angle ⁇ from the first embodiment.
  • the y-axis y is shown in FIG. 7 for clarification.
  • the photoresist masks M2 are introduced into the machine for photographic technology with a predetermined orientation.
  • FIG. 7 shows an octagonal schematic illustration of the photoresist masks M2. With the illustrated orientation of the photoresist masks M2 with respect to the crystal lattice, the photoresist masks M2 are applied to the second wafer W2.
  • the angle can vary between (arctan c / a) and (180 ° -arctan c / a). Dimensions of the storage capacitors and the pn junctions as well as according to the angle can be adapted to the respective requirements.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Die integrierte Schaltungsanordnung umfaßt mindestens ein erstes Bauelement mit einer Struktur, an die Defekte angrenzen können, und ein zweites Bauelement mit mindestens einem p-n-Übergang (Ü'), die zueinander benachbart in einem Substrat (1) angeordnet sind, dessen Defekte mindestens abschnittsweise in einer Defektebene (d) verlaufen. Die Kristallorientierung des Substrats (1) relativ zum ersten Bauelement und zum zweiten Bauelement wird so gewählt, daß die Defekte an Oberflächen festgehalten werden, ohne daß sie den p-n-Übergang schneiden. Auf diese Weise werden unerwünschte Leckströme durch den p-n-Übergang (Ü') vermieden. Die integrierte Schaltungsanordnung ist insbesondere eine DRAM-Zellenanordnung mit einer vergrößerten Retention-Time. Zur Herstellung der integrierten Schaltungsanordnung können Fotolackmasken eines bekannten Layouts bezüglich eines bekannten Ausgangs-Wafers verdreht auf den Ausgangs-Wafer angebracht werden. Alternativ können Fotolackmasken eines bekannten Layouts in herkömmlicher Weise auf einen Ausgangs-Wafer aufgebracht werden, wobei der Ausgangs-Wafer jedoch eine Markierung besitzt, die den Verlauf der Defektebene (d) verdeutlicht.

Description

Beschreibung
Integrierte Schaltungsanordnung, Verfahren zu deren Herstellung und Wafer mit einer Anzahl integrierter Schaltungsanord- nungen.
Die Erfindung betrifft eine integrierte Schaltungsanordnung, ein Verfahren zu deren Herstellung und einen Wafer mit einer Anzahl integrierter Schaltungsanordnungen.
Leckströme bei Halbleiterbauelementen sind im allgemeinen unerwünscht, da sie zu einem höheren Energieverbrauch und zu Abweichungen vom idealen Verlauf von Kennlinien der Halbleiterbauelemente führen.
In einigen Speicherzellen-Anordnungen bestimmt die Höhe der Leckströme das maximale Zeitintervall, nach dem in einer Speicherzelle gespeicherte Information aufgefrischt werden muß. Dieses Zeitintervall wird auch als Retention-Time be- zeichnet. Insbesondere in Speicherzellen-Anordnungen, die für batteriebetriebene Geräte, wie z.B. für tragbare Computer, vorgesehen sind, wird eine Vergrößerung der Retention-Time erstrebt.
Die Speicherzelle hat eine sogenannte Variable Retention-Time (VRT) , wenn die Retention-Time sich mit der Zeit ändert (siehe P. J. Restle et al, „DRAM Variable Retention-Time", IEDM 92 Seiten 807 bis 810) . Es besteht eine starke Korrelation zwischen dem Auftreten von VRT-Effekten und dem Auftreten von Defekten der Kristallstruktur eines Siliziumsubstrats, in der die Speicherzellen-Anordnung angeordnet ist.
Aus D. Chidambarrao et al „Stresses in Silicon Substrates Near Isolation Trenches", J. Appl . Phys . 70 (9), 1991, Seiten 4816 bis 4821, ist bekannt, daß Isolation Trenches, d.h. in flachen Vertiefungen eines Substrats aus Silizium angeordnete isolierende Strukturen, mechanische Spannungen im Substrat erzeugen, die Defekte in Form von Versetzungen erzeugen können.
Aus R. Stengl et al, „High Pressure Oxidation Induced Stress in Submicron Trench Structures", Appl . Phys . Lett. 68 (20), 1996, Seiten 2843 bis 2845, ist bekannt, daß thermische Oxidation von Flächen von Vertiefungen eines Substrats, in denen Speicherkondensatoren von DRAM-Zellenanordnungen erzeugt werden, große Spannungen im Substrat verursacht.
Aus T. O. Sedgwick et al, „Growth of Facet-Free Selective Silicon Epitaxy at Low Temperature and Atmospheric Pressure", J. Electroche . Soc, Vol. 138, No . 10, 1991, Seiten 3042 bis 3047, ist bekannt, daß bei Epitaxie von Silizium auf einem Siliziumsubstrat zwischen Oxidinseln eine kleinere Defektdichte erzielt wird, wenn die Oxidinseln entlang einer <100>- Richtung des Kristallgitters des Substrats angeordnet sind, als wenn die Oxidinseln entlang einer <110>-Richtung angeordnet sind. Bei diesen Defekten handelt es sich um sogenannte Microtwin-Defekte.
In B. El-Kareh et al, „The Evolution of DRAM Cell Technology", Solid State Technology, 1997, Seiten 89 bis 101, wird eine DRAM-Zellenanordnung beschrieben, bei der zwei planare Transistoren zwischen zwei in Vertiefungen angeordneten Speicherkondensatoren angeordnet sind. Die zwei Transistoren weisen jeweils ein erstes Source/Drain-Gebiet auf, das mit dem jeweils angrenzenden Speicherkondensator verbunden ist. Zwischen Kanalgebieten der zwei Transistoren ist ein für beide Transistoren gemeinsames zweites Source/Drain-Gebiet angeordnet. Das zweite Source/Drain-Gebiet ist mit einer Bitleitung verbunden. Die Transistoren werden über Wortleitungen angesteuert, die senkrecht zur Bitleitung verlaufen. Außerhalb der Transistoren und der Speicherkondensatoren ist eine in einer flachen Vertiefung angeordnete isolierende Struktur angeordnet. Insbesondere bei Speicherzellen-Anordnungen werden Bauelemente auf einer Oberfläche eines Siliziumsubstrats entlang Linien, die parallel zu einer y-Achse oder zu einer zur y-Achse senkrechten x-Achse verlaufen, in sich periodisch wiederho- lenden Abständen voneinander angeordnet. Die y-Achse stimmt z.B. mit der [110] -Richtung des Kristallgitters des Substrats überein. Diese Anordnung wird gewählt, da Eigenschaften von Transistoren von der Orientierung des Kanalverlaufs bezüglich dem Kristallgitter abhängen. In der Halbleiterfertigung wer- den üblicherweise eine Anzahl gleicher Schaltungsanordnungen auf einem scheibenförmigen Siliziumsubstrat, einem sog. Wafer erzeugt. Um solche Schaltungsanordnungen zu erzeugen, werden u.a. Fotolackmasken in einer Maschine für Fototechnik auf den Wafer aufgebracht. Um die Justierung der Fotolackmasken be- züglich dem Kristallgitter zu erleichtern, weist der Wafer gewöhnlich eine ebene Fläche, ein sog. Fiat, auf, durch die die Form des Wafers an der betreffenden Stelle von einem flachen Zylinder abweicht. Das Fiat stimmt mit einer (110) -Ebene des Kristallgitters überein.
Der Erfindung liegt das Problem zugrunde, eine integrierte Schaltungsanordnung anzugeben, die mindestens ein Bauelement mit mindestens einem p-n-Übergang, aufweist, bei der Leckströme durch den p-n-Übergang im Vergleich zum Stand der Technik vermindert sind. Ferner soll ein Herstellungsverfahren für eine solche integrierte Schaltungsanordnung sowie ein Wafer mit einer Anzahl solcher integrierter Schaltungsanordnungen angegeben werden.
Dieses Problem wird gelöst durch eine integrierte Schaltungsanordnung gemäß Anspruch 1, durch einen Wafer gemäß Anspruch 6, durch einen Wafer gemäß Anspruch 7, durch ein Verfahren gemäß Anspruch 8 und durch ein Verfahren gemäß Anspruch 9. Ausgestaltungen der Erfindung gehen aus den übrigen Ansprü- chen hervor. Der Erfindung liegt eine Untersuchung von in einem Siliziumsubstrat angeordneten Speicherzellen einer DRAM- Zellenanordnung, die VRT-Effekte zeigen, zugrunde. Das Layout der untersuchten DRAM-Zellenanordnung entsprach dem der oben beschriebenen DRAM-Zellenanordnung aus dem oben zitierten Dokument von El-Kareh et al . Eine Verbindungslinie zwischen zwei zueinander benachbarten Speicherkondensatoren Sp, die zwei zwischen ihnen angeordnete planare Transistoren kreuzt, verläuft parallel zu einer y-Achse y (siehe Figur 1) . Spei- cherkondensatoren Sp und Transistoren der DRAM- Zellenanordnung sind entlang Linien, die parallel zur y-Achse y oder zu einer zur y-Achse y senkrechten in einer Oberfläche liegenden x-Achse x verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet. Ränder von p-n- Übergängen Ü der Transistoren, über die Kanalströme fließen können, verlaufen parallel zur x-Achse x. Die y-Achse y stimmt mit der <110>-Richtung des Kristallgitters des Siliziumsubstrats überein. Mit Hilfe von Transmissionselektronenmikroskopie wurde überraschenderweise gefunden, daß fast alle auftretenden Versetzungsdefekte V den <-l,l,z> - Burgersvek- toren zugeordnet sind, wobei z eine ganze Zahl ist. Die Versetzungsdefekte V verlaufen parallel zu den <-l,l,z> - Bur- gersvektoren und erstrecken sich oft von einem zum anderen Speicherkondensator Sp (siehe Figur 1) . Da die Oberfläche des Substrats senkrecht zur Ebene, in der die Burgersvektoren liegen, ist, erscheinen die Versetzungen V als gerade Linien. Ferner wurde gefunden, daß bei den Speicherzellen, die VRT- Effekte zeigen, die Versetzungsdefekte V die p-n-Übergänge Ü der zugehörigen Transistoren kreuzen.
Vermutlich erzeugen die Versetzungsdefekte Leckströme, die zu den VRT-Effekten führen.
Figur 1 zeigt eine Aufsicht auf eine der betroffenen Spei- cherzellen. Elliptische Strukturen sind die Speicherkondensatoren Sp. Ein länglicher Bereich u, der sich von einem zum anderen Speicherkondensator Sp erstreckt, umfaßt die Transi- stören. Die parallel zur x-Achse x verlaufenden Striche, die den länglichen Bereich u unterteilen, sind die p-n-Übergänge Ü. Die Versetzung V ist eine parallel zur y-Achse y verlaufende Linie, die den länglichen Bereich u kreuzt.
Der Erfindung liegt die Erkenntnis zugrunde, daß Versetzungsdefekte, die einen p-n-Übergang kreuzen, Leckströme hervorrufen können und daß Anfangspunkte oder Endpunkte der Defekte auf Flächen des Substrats liegen.
Eine erfindungsgemäße integrierte Schaltungsanordnung ist in einem Substrat angeordnet, in dem Defekte mindestens abschnittsweise in einer Ebene (im folgenden als Defektebene bezeichnet) eines Kristallgitters des Substrats verlaufen. Die Ursache der Verläufe der Defekte kann in den Symmetrieeigenschaften des Kristallgitters liegen. Weitere Ursachen können die chemische Zusammensetzung des Substrats und die Anordnung von Bauelementen im Substrat, d.h. das Layout, sein. Auch die Art und Weise, wie die Schaltungsanordnung herge- stellt wird, kann die Entstehung und die Verläufe der Defekte beeinflussen.
Die Defekte können Versetzungen, wie z.B. Schraubenversetzungen, sein. Alternativ können die Defekte Stapelfehler sein.
Das Substrat kann beispielsweise monokristallines Silizium enthalten. Das Substrat kann auch andere Elemente, wie zum Beispiel Germanium, enthalten, die sich für die Schaltungsanordnung eignen.
Das Substrat kann eine Kristallstruktur mit einem Diamantgitter mit fcc-Basis aufweisen. Substrate mit anderen Gittersorten liegen ebenfalls im Rahmen der Erfindung.
Die integrierte Schaltungsanordnung umfaßt mindestens ein erstes Bauelement mit einer im Substrat angeordneten Struktur, an die die Defekte angrenzen können, und ein zweites Bauele- ment mit mindestens einem p-n-Übergang. Die Defekte können durch Erzeugung der Struktur erzeugt werden. Der p-n-Übergang ist der Struktur derart benachbart, daß es aus Abstandsund/oder Anordnungsgründen nicht ausgeschlossen ist, daß De- fekte, die von der Struktur verursacht werden, sich durch das Substrat ausbreiten und den p-n-Übergang schneiden könnten. Der p-n-Übergang wird beispielsweise durch eine Grenzfläche zwischen einem von einem ersten Leitfähigkeitstyp dotierten ersten Gebiet des Substrats, das an die Struktur angrenzt, und einem von einem zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp dotierten zweiten Gebiet des Substrats gebildet. Der p-n-Übergang und die Struktur erfüllen folgende Bedingung: sie sind relativ zum Kristallgitter so angeordnet, daß jede Gerade, die die Struktur schnei- det oder berührt und den p-n-Übergang schneidet oder berührt, die Defektebene schneidet. Da Anfangspunkte der Defekte, die durch die Struktur gebildet werden, auf Rändern der Struktur liegen, kreuzen die Abschnitte der Defekte, die in der Defektebene verlaufen, den p-n-Übergang nicht. Folglich tragen diese Abschnitte nicht zu Leckströmen bei, so daß die Leckströme im Vergleich zum Stand der Technik vermindert werden.
Falls die Defekte weitere Abschnitte aufweisen, die bevorzugt parallel zu einer weiteren Defektebene verlaufen, so wird folgende zusätzliche Bedingung erfüllt: jede der Geraden, die die Struktur schneiden oder berühren und den p-n-Übergang schneiden oder berühren, schneiden die weitere Defektebene.
Die Struktur und der p-n-Übergang können Teile des ersten Bauelements sein. In diesem Fall fallen das erste Bauelement und das zweite Bauelement zusammen.
Das erste Bauelement kann z.B. ein Kondensator oder ein Kon- taktpad sein. Der Kondensator kann in einer Vertiefung des Substrats oder auf dem Substrat angeordnet sein. Das zweite Bauelement kann z.B. ein Transistor, eine Diode oder eine Leitung (z.B. Ground) sein. Bei einer vorteilhaften Möglichkeit, die obengenannte Bedingung zu erfüllen, werden Projektionen auf einer Oberfläche des Substrats statt dreidimensionale Ausdehnungen betrachtet. Die praktische Erfüllung der Bedingung wird dadurch vereinfacht. Die Bedingung wird erfüllt, wenn keine parallel zur Oberfläche verlaufende Gerade, die eine Projektion der Struktur auf die Oberfläche S schneidet oder berührt und eine Projektion des p-n-Übergangs auf die Oberfläche Ül schneidet oder berührt, parallel zu Geraden, die in einer Projektion der Defektebene auf die Oberfläche liegen, verläuft (siehe Figur 2) .
Vorzugsweise ist die Defektebene senkrecht zur Oberfläche. In diesem Fall ist die Projektion der Defektebene eine einzige Gerade .
Im folgenden wird die vorteilhafte Möglichkeit, die obengenannte Bedingung zu erfüllen, mit anderen Worten erläutert. Es existieren genau zwei Begrenzungs-Geraden Gl, G2, die jeweils sowohl die Projektion der Struktur S als auch die Projektion des p-n-Übergangs Ül berühren, ohne diese Projektionen zu schneiden und die jeweils Verbindungslinien zwischen diesen Projektionen schneiden (siehe Figur 2) . Die zwei Be- grenzungs-Geraden Gl, G2 kreuzen sich in einem Kreuzungspunkt. Die Projektion des p-n-Übergangs Ül und die Projektion der Struktur S liegen in zwei von den Begrenzungs-Geraden Gl, G2 begrenzten Bereichen Bl, B2 der Oberfläche. Die Bedingung wird erfüllt, wenn eine zur Projektion der Defektebene paral- lele Gerade Gd, die durch den Kreuzungspunkt geht, außerhalb der zwei Bereiche Bl, B2 liegt (siehe Figur 2) . Falls weitere Defektebenen existieren, liegt eine entsprechende Gerade ebenfalls außerhalb der Bereiche.
Die Projektion der Verläufe der Abschnitte der Defekte verlaufen parallel zur Geraden Gd, kreuzen den Kreuzungspunkt jedoch nicht, da die Defekte ihren Ursprung auf Rändern der Struktur haben. Da die Begrenzungs-Geraden Gl, G2 quasi extreme Punkte der Projektion des p-n-Übergangs Ül und der Projektion der Struktur S miteinander verbinden, können die Defekte den p-n-Übergang nicht kreuzen. Figur 2 verdeutlicht den oben beschriebenen Sachverhalt anhand beispielhafter Abmessungen der Projektionen und einer beispielhaften Lage der Defektebene.
Die Erfüllung der Bedingung durch Betrachtung der Projektio- nen bedeutet insbesondere dann kaum eine Einschränkung im
Vergleich zur Betrachtung der dreidimensionalen Ausdehnungen hinsichtlich der Anordnungsmöglichkeiten der Bauelemente, wenn zur Oberfläche parallele Querschnitte der Struktur im wesentlichen gleich sind und zur Oberfläche parallele Quer- schnitte des p-n-Übergangs im wesentlichen gleich sind.
Es liegt im Rahmen der Erfindung, wenn die Schaltungsanordnung weitere Bauelemente aufweist. Die Bauelemente sind entlang Linien, die parallel zur y-Achse oder zu einer zur y- Achse senkrechten x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet, wobei die x- Achse und die y-Achse parallel zur Oberfläche des Substrats verlaufen. Der p-n-Übergang und die Struktur sind entlang der y-Achse angeordnet. Die Struktur und der p-n-Übergang sind dergestalt, daß die y-Achse die zwei Bereiche, die von den Begrenzungs-Geraden begrenzt werden, in ihren Mitten teilt. Anders ausgedrückt, stellt die y-Achse eine Winkelhalbierende eines von den Begrenzungs-Geraden eingeschlossenen Winkels dar. Im folgenden bezeichnet c die Länge einer Projektion auf die x-Achse eines Teils einer der Begrenzungs-Geraden, dessen Anfang bzw. Ende Punkte sind, an denen die Begrenzungs-Gerade die Struktur bzw. den p-n-Übergang berührt. Die Länge der Projektion des Teils der Begrenzungs-Geraden auf die y-Achse wird mit a bezeichnet. Die Bedingung wird erfüllt, wenn die Defektebene und damit die Kristallstruktur bezüglich der x- Achse und der y-Achse derart ausgerichtet ist, daß die Projektion der Defektebene, aus einer Drehung der y-Achse um ei- nen Winkel hervorgeht, der in einem Bereich zwischen (arctan c/a) und (180°-arctan c/a) liegt. Falls weitere Defektebenen existieren, gehen Projektion der weiteren Defektebenen ebenfalls aus einer Drehung der y-Achse um weitere Winkel im oben genannten Bereich hervor.
Eine solche Schaltungsanordnung ist beispielsweise eine DRAM- Zellenanordnung. Die Bauelemente sind Speicherkondensatoren und Transistoren. Die Struktur ist einer der Speicherkonden- satoren, die in Vertiefungen angeordnet sein können. Der p-n- Übergang ist Teil eines der Transistoren. Das erste Gebiet und das zweite Gebiet, die den p-n-Übergang bilden, sind ein erstes Source/Drain-Gebiet und ein Kanalgebiet des Transistors. Zur Oberfläche parallele Querschnitte der Speicherkon- densatoren sind im wesentlichen gleich und z.B. näherungsweise kreisförmig. Zur Oberfläche parallele Querschnitte der p- n-Übergangs sind im wesentlichen gleich. Ein zur x-Achse paralleler Durchmesser des Speicherkondensators ist mindestens so groß wie eine zur x-Achse parallele Abmessung des p-n- Übergangs. Ein Rand der Projektion des p-n-Übergangs verläuft z.B. zumindest teilweise parallel zur x-Achse. Außerhalb der Transistoren und der Speicherknoten kann eine isolierende Struktur vorgesehen sein, an der Defektverläufe enden können. Die isolierende Struktur definiert Flächen des Substrats.
Die DRAM-Zellenanordnung kann der aus dem oben zitierten Dokument von El-Kareh et al entsprechen.
Es liegt im Rahmen der Erfindung, wenn das Substrat onokri- stallines Silizium enthält, und die Defektebene parallel zu den <-l,l,z>- Richtungen des Kristallgitters ist, wobei z eine ganze Zahl ist. Dieser Ausführungsform der Erfindung liegt die auf Seite 4 Zeilen 17 bis 20 beschriebene Erkenntnis zugrunde, daß Versetzungsdefekte im Siliziumsubstrat den <- 1,1, z>- Burgersvektoren zugeordnet sein können. Computersimulationen bestätigen anhand beispielhafter Abmessungen der DRAM-Zellenanordnung im Siliziumsubstrat, daß die Erfüllung der Bedingung dazu führt, daß die Versetzungsdefekte die p-n- Übergänge nicht schneiden. Figur 3 zeigt eine durch eine Computersimulation berechnete Aufsicht auf die DRAM- Zellenanordnung, die den Verlauf der Defekte in einem solchen Substrat darstellt, wobei die Bedingung nicht erfüllt ist. Der Winkel beträgt in diesem willkürlichen Beispiel 0°. Die kreisförmigen Strukturen sind die Speicherkondensatoren, in den länglichen Bereiche zwischen Paaren der Speicherkondensatoren befinden sich die Transistoren, und die übrigen Linien geben die Verläufe der Defekte wieder. In einem der länglichen Bereiche sind p-n-Übergänge eingezeichnet, die den länglichen Bereich unterteilen. Man erkennt die Projektion der Defektebene, die parallel zu den <-l, 1, z>-Richtungen verläuft und eine Projektion einer weiteren Defektebene, die senkrecht zur Projektion der Defektebene verläuft. Die weitere Defektebene läßt sich effektiv in einem solchen Substrat eliminieren, indem im Substrat außerhalb der Transistoren Strukturen angeordnet sind, durch die die Defekte nicht verlaufen können. Die Strukturen können z.B. isolierende Strukturen, die in Vertiefungen des Substrats angeordnet sind, sein. Figur 4 zeigt eine durch eine Computersimulation berechnete Aufsicht auf die DRAM-Zellenanordnung, die den Verlauf der Defekte in einem solchen Substrat darstellt, wobei die Bedingung erfüllt ist. Der Winkel beträgt in diesem willkürlichen Beispiel 45°. Wie man sieht, werden die p-n-Übergänge von den Defekten nicht geschnitten.
Bei einer ersten Ausführungsform eines erfindungsgemäßen Wa- fers umfaßt der Wafer ein Substrat, das eine Markierung auf- weist, die den Verlauf der y-Achse verdeutlicht. Im Substrat sind eine Anzahl erfindungsgemäßer zueinander gleicher Schaltungsanordnungen angeordnet, wobei die Bauelemente jeder Schaltungsanordnung entlang Linien, die parallel zur y-Achse oder zur x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet sind. Die Markierung kann zum Beispiel als ein Fiat oder eine Einkerbung, die gemeinhin als „Notch" bezeichnet wird, sein.
Umfaßt das Substrat monokristallines Silizium, so verläuft die Fläche des Fiats parallel zur <100>-Richtung des Kristallgitters .
Eine Ausführungsform eines erfindungsgemäßen Verfahrens zur Herstellung der erfindungsgemäßen integrierten Sc altungsan- Ordnung, wobei die Bauelemente der Schaltungsanordnung entlang Linien, die parallel zur y-Achse oder zur x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet sind, weicht vom herkömmlichen Herstellungsverfahren insbesondere dadurch ab, daß das verwendete Sub- strat der Schaltungsanordnung, eine Markierung aufweist, die den Verlauf der y-Achse verdeutlicht. Fotolackmasken von z.B. bekannten Layouts werden in herkömmlicher Weise bezüglich der Markierung des Substrats justiert. Die Schaltungsanordnung wird aufgrund der Verwendung dieses Substrats so erzeugt, daß Defekte den p-n-Ubergang nicht kreuzen. Selbstverständlich können auch neuartige Layouts verwendet werden.
Für ein Verfahren zur Erzeugung mehrerer erfindungsgemäßer zueinander gleicher Schaltungsanordnungen kann das Substrat ein Wafer gemäß der ersten Ausführungsform sein. Die auf dem Wafer erzeugten Schaltungsanordnungen werden anschließend vereinzelt .
Bei einer zweiten Ausführungsform des erfindungsgemäßen Wa- fers umfaßt der Wafer ein Substrat, das eine Markierung aufweist, deren Verlauf die Defektebene verdeutlicht. Im Substrat sind eine Anzahl erfindungsgemäßer zueinander gleicher Schaltungsanordnungen angeordnet, wobei die Bauelemente jeder Schaltungsanordnung entlang Linien, die parallel zur y-Achse oder zur x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet sind. Die Markierung kann zum Beispiel als ein Fiat oder als ein Notch ausgebildet sein.
Umfaßt das Substrat monokristallines Silizium, so verläuft die Fläche des Fiats parallel zur <110>-Richtung des Kristallgitters .
Eine weitere Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung der erfindungsgemäßen integrierten Schal- tungsanordnung, wobei die Bauelemente der Schaltungsanordnung entlang Linien, die parallel zur y-Achse oder zur x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet sind, weicht vom herkömmlichen Herstellungsverfahren insbesondere dadurch ab, daß ein Layout ver- wendet wird, das z.B. aus einem bekannten Layout durch eine Drehung um einen Winkel bezüglich der y-Achse hervorgeht, so daß die Defekte den p-n-Übergang nicht kreuzen. Ein verwendetes Substrat der Schaltungsanordnung weist eine Markierung auf, die den Verlauf der Defektebene verdeutlicht. Es werden Fotolackmasken erzeugt, die bis auf die Orientierung bezüglich der Markierung mit bekannten Fotolackmasken übereinstimmen können. Selbstverständlich können auch neuartige Layouts verwendet werden.
Für ein Verfahren zur Erzeugung mehrerer erfindungsgemäßer zueinander gleicher Schaltungsanordnungen kann das Substrat ein Wafer gemäß der zweiten Ausführungsform sein. Die auf dem Wafer erzeugten Schaltungsanordnungen werden anschließend vereinzelt .
Für die beschriebenen Ausführungsformen des Verfahrens und des Wafers sind die für die Schaltungsanordnung beschriebenen Variationen ebenfalls möglich.
Im folgenden werden Ausführungsbeispiele der Erfindung, die in den Figuren 5 bis 7 dargestellt sind, näher erläutert. Figur 5 zeigt eine Aufsicht auf eine DRAM-Zellenanordnung, in der Speicherkondensatoren, Transistoren mit p-n- Übergängen, eine x-Achse, eine y-Achse und eine Projektion einer Defektebene auf eine Oberfläche eines ersten Substrats dargestellt sind.
Figur 6 zeigt eine Aufsicht auf einen ersten Wafer, der eine Markierung aufweist, die den Verlauf einer y-Achse verdeutlicht, in der eine Projektion einer Defektebe- ne und Zellenanordnungen eingezeichnet sind. Zusätzlich ist ein Maske schematisch dargestellt.
Figur 7 zeigt eine Aufsicht auf einen zweiten Wafer, der eine Markierung aufweist, die den Verlauf einer Defektebe- ne verdeutlicht, in der eine y-Achse und Zellenanordnungen eingezeichnet sind. Zusätzlich ist ein Maske schematisch dargestellt.
Die Figuren sind nicht maßstabsgetreu.
In einem ersten Ausführungsbeispiel umfaßt ein erstes Substrat 1, in dem eine DRAM-Zellenanordnung angeordnet ist, monokristallines Silizium. Es werden Speicherkondensatoren Sp' und Transistoren erzeugt. Speicherzellen der DRAM- Zellenanordnung umfassen jeweils einen der Speicherkondensatoren Sp' und einen der planaren Transistoren (siehe Figur 5) . Entlang einer y-Achse y' , die in einer Oberfläche des ersten Substrats 1 verläuft, zueinander benachbarte Speicherkondensatoren Sp' bilden Paare. Zwischen den zwei Speicher- kondensatoren Sp' eines jeden Paares sind zwei Transistoren angeordnet. Erste Source/Drain-Gebiete Dl der Transistoren sind mit dem jeweils benachbarten der Speicherkondensatoren Sp' verbunden. Die zwei Transistoren teilen sich ein gemeinsames Source/Drain-Gebiet D2. Zwischen jeweils einem der er- sten Source/Drain-Gebiete Dl und einem zweiten Source/Drain- Gebiet D2 ist ein Kanalgebiet Ka angeordnet. Grenzflächen zwischen den Kanalgebieten Ka und den Source/Drain-Gebieten Dl, D2 bilden p-n-Übergänge Ü' . Zur Oberfläche parallele Querschnitte der Speicherkondensatoren Sp' sind im wesentlichen kreisförmig. Durchmesser der Querschnitte der Speicherkondensatoren Sp' betragen etwa 600 n . Eine x-Achse x ver- läuft senkrecht zur y-Achse y und in der Oberfläche. Zur x- Achse x parallele Abmessungen der p-n-Übergänge betragen ca. 250 nm. Zur y-Achse y parallele Abmessungen der ersten Source/Drain-Gebiete Dl betragen ca. 250 nm. Eine zur y-Achse y parallele Abmessung des zweiten Source/Drain-Gebiets D2 be- trägt ca. 250 nm. Zur y-Achse y parallele Abmessungen der
Kanalgebiete Ka betragen ca. 250 nm. Im Bereich der Oberfläche befindet sich außerhalb der Transistoren und der Speicherkondensatoren Sp' eine ca. 250nm dicke isolierende Struktur I .
Eine in der Oberfläche verlaufende erste Begrenzungs-Gerade Gl' berührt einen der Speicherkondensatoren Sp' und einen benachbarten der p-n-Übergänge Ü' . Die erste Begrenzungsgerade Gl' kreuzt das erste Source/Drain-Gebiet Dl. Eine in der Oberfläche verlaufende zweite Begrenzungsgerade G2' kreuzt die erste Begrenzungsgerade Gl' in einem Kreuzungspunkt P und berührt den Speicherkondensator Sp' und den p-n-Übergang Ü' . Die zwei Begrenzungsgeraden Gl', G2' begrenzen zwei Bereiche Bl', B2', in denen der Speicherkondensator Sp' und der p-n- Übergang Ü' angeordnet sind. Die y-Achse y teilt die zwei Bereiche Bl', B2' in ihren Mitten (siehe Figur 5).
Eine Projektion c eines Teils der ersten Begrenzungsgeraden Gl', dessen Anfangs- bzw. Endpunkt auf dem Speic erkondensa- tor Sp' bzw. auf den p-n-Übergang Ü' liegt, auf die y-Achse y beträgt ca. 250 nm. Eine Projektion a des Teils der ersten Begrenzungsgeraden Gl' auf die x-Achse x beträgt ca. 250 nm. Die erste Begrenzungsgerade Gl' und die y-Achse y schließen einen Winkel φ ein, der arctan c/a = 45° beträgt (siehe Figur 5) . Die y-Achse y und die x-Achse x kreuzen sich im Kreuzungspunkt P. Das Kristallgitter des ersten Substrats 1 ist bezüglich der y-Achse y und der x-Achse x so angeordnet, daß eine Projektion der <-l,l,z> - Richtungen, die eine Defektebene d definiert, auf die Oberfläche eine Gerade ist und aus einer Drehung der y-Achse y um einen Winkel, der knapp größer als der Winkel φ, z.B. 46°, ist, hervorgeht. Damit liegt die Projektion der <-l,l,z> - Richtung in etwa auf der ersten Begrenzungs-Geraden Gl' (siehe Figur 5) .
In einem zweiten Ausführungsbeispiel umfaßt ein erster Wafer Wl ein zweites Substrat aus monokristallinem Silizium, das die Form eines flachen Zylinders aufweist, der an seiner Flanke an einer Stelle F (Fiat) abgeflacht wurde. Diese Stel- le F bildet eine ebene Fläche, die mit der (100) -Ebene des Kristallgitters des zweiten Substrats übereinstimmt. Die <1,0,0>- Richtung definiert eine y-Achse y (siehe Figur 6).
Der erste Wafer Wl wird in einer bekannten Maschine für Pho- totechnik mit Hilfe der abgeflachten Stelle F justiert.
Mit Hilfe von Fotolackmasken Ml wird eine Anzahl von DRAM- Zellenanordnungen Sl erzeugt, die analog zur DRAM- Zellenanordnung aus dem ersten Ausführungsbeispiel gestaltet und deren Bausteine bezüglich des Kristallgitters des zweiten Substrats wie im ersten Ausführungsbeispiel ausgerichtet sind. Zur Verdeutlichung ist in Figur 6 eine Projektion der <-l,l,z> - Richtung des Kristallgitters, die eine Defektebene dl definiert, auf eine Oberfläche des zweiten Substrats ein- gezeichnet.
Die Fotolackmasken Ml werden mit einer vorbestimmten Orientierung in die Maschine für Fototechnik eingebracht. Die Figur 6 zeigt eine achteckige schematische Abbildung der Foto- lackmasken. Mit der dargestellten Orientierung der Fotolackmasken Ml bezüglich des Kristallgitters werden die Fotolackmasken Ml auf den ersten Wafer Wl aufgebracht. In einem dritten Ausführungsbeispiel umfaßt ein zweiter Wafer W2 wie im zweiten Ausführungsbeispiel ein drittes Substrat aus monokristallinem Silizium, das eine abgeflachte Stelle F' aufweist. Im Gegensatz zum zweiten Ausführungsbeispiel stimmt die Fläche der abgeflachten Stelle F' mit der (110) - Ebene des Kristallgitters des dritten Substrats überein. Eine Defektebene d2 des dritten Substrats verläuft senkrecht zur (110) -Ebene. Die Defektebene d2 verläuft senkrecht zu einer Oberfläche des dritten Substrats, die senkrecht zur (110)- Ebene verläuft. Wie im zweiten Ausführungsbeispiel wird der zweite Wafer W2 in der bekannten Maschine für Fototechnik mit Hilfe der abgeflachten Stelle F' justiert.
Fotolackmasken M2, mit deren Hilfe eine Anzahl gleicher DRAM- Zellenanordnungen S2, die analog zum ersten Ausführungsbei- spiel gestaltet sind, erzeugt werden, unterscheiden sich von den Fotolackmasken Ml aus dem zweiten Ausführungsbeispiel dadurch, daß sie bezüglich der Fläche der abgeflachten Stelle F' gedreht sind. Da die Fotolackmasken M2 die relative Anordnung von Bauelementen der Schaltungsanordnungen bestimmen, ist ein Winkel zwischen einer y-Achse y, die analog wie im ersten Ausführungsbeispiel definiert ist, und einer Projektion der Defektebene d2 auf die Oberfläche des dritten Sub- strats etwas größer als der Winkel φ aus dem ersten Ausführungsbeispiel ist. Zur Verdeutlichung ist die y-Achse y in Figur 7 eingezeichnet.
Die Fotolackmasken M2 werden mit einer vorbestimmten Orien- tierung in die Maschine für Fototechnik eingebracht. Die Figur 7 zeigt eine achteckige schematische Abbildung der Fotolackmasken M2. Mit der dargestellten Orientierung der Fotolackmasken M2 bezüglich des Kristallgitters werden die Fotolackmasken M2 auf den zweiten Wafer W2 aufgebracht.
Der Winkel kann zwischen (arctan c/a) und (180°-arctan c/a) variieren. Abmessungen der Speicherkondensatoren und der p-n-Übergänge sowie entsprechend der Winkel können an die jeweiligen Erfordernisse angepaßt werden.

Claims

Patentansprüche
1. Integrierte Schaltungsanordnung,
- die in einem Substrat (1) angeordnet ist, das eine Kristallstruktur aufweist, bei der Defekte mindestens abschnittsweise in einer Defektebene (d) verlaufen,
- mit einer im Substrat (1) angeordneten Struktur, an die die Defekte angrenzen können, - bei der ein von einem ersten Leitfähigkeitstyp dotiertes erstes Gebiet (Dl) an die Struktur angrenzt,
- bei der ein von einem zweiten, zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyp dotiertes zweites Gebiet (Ka) an das erste Gebiet (Dl) angrenzt, - bei der eine Grenzfläche zwischen dem ersten Gebiet (Dl) und dem zweiten Gebiet (Ka) einen p-n-Übergang (Ü' ) bildet,
- bei der jede Gerade, die die Struktur und den p-n-Übergang
(Ü' ) schneidet oder berührt, die Defektebene (d) schneidet.
2. Schaltungsanordnung nach Anspruch 1,
- bei der eine erste Begrenzungs-Gerade (Gl') eine Projektion der Struktur auf eine Oberfläche des Substrats (1) und eine Projektion des p-n-Übergangs (Ü' ) auf die Oberfläche be- rührt, aber nicht schneidet, und Verbindungslinien zwischen der Projektion der Struktur und der Projektion des p-n- Übergangs (Ü' ) schneidet,
- bei der eine zweite Begrenzungs-Gerade (G2'), die die erste Begrenzungs-Gerade (Gl') in einem Kreuzungspunkt (P) kreuzt, die Projektion der Struktur und die Projektion des p-n-Übergangs (Ü' ) berührt, aber nicht schneidet, und Verbindungslinien zwischen der Projektion der Struktur und der Projektion des p-n-Übergangs (Ü' ) schneidet,
- bei der die erste Begrenzungs-Gerade (Gl') und die zweite Begrenzungsgerade (G2' ) zwei Bereiche (Bl', B2' ) begrenzen, in denen die Struktur und der p-n-Übergang (Ü' ) angeordnet sind, - bei der eine Projektion der Defektebene (d) auf die Oberfläche eine Gerade ist und außerhalb der zwei Bereiche (Bl' , B2' ) und durch den Kreuzungspunkt (P) verläuft.
3. Schaltungsanordnung nach Anspruch 2,
- bei der eine x-Achse (x) und eine zur x-Achse (x) senkrechte y-Achse (y) in der Oberfläche liegen und sich im Kreuzungspunkt (P) kreuzen, - bei der Bauelemente der Schaltungsanordnung an der Oberfläche entlang Linien, die parallel zur y-Achse (y) oder zur x-Achse (x) verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnet sind,
- bei der die Struktur und der p-n-Übergang (Ü' ) Teile der Bauelemente sind,
- bei der der p-n-Übergang (U' ) und die Struktur entlang der y-Achse (y) angeordnet sind,
- bei der die Struktur und der p-n-Übergang (Ü' ) dergestalt sind, daß die y-Achse (y) die zwei Bereiche (Bl', B2' ) in ihren Mitten teilt,
- bei der die Projektion der Defektebene (d) aus einer Drehung der y-Achse (y) um einen Winkel hervorgeht, der zwischen arctan c/a und (180° - arctan c/a) liegt, wobei c die Länge der Projektion eines Teils der ersten Begrenzungs- Geraden (Gl' ) , dessen Anfang und Ende Punkte sind, wo die erste Begrenzungs-Gerade (Gl' ) die Projektion der Struktur oder die Projektion des p-n-Übergangs (Ü' ) berührt, auf die x-Achse (x) ist und a die Länge der Projektion des Teils der ersten Begrenzungs-Geraden (Gl' ) auf die y-Achse (y) ist.
4. Schaltungsanordnung nach Anspruch 3,
- die eine DRAM-Zellenanordnung ist, - bei der die Bauelemente Speicherkondensatoren (Sp' ) und Transistoren sind, - bei der die Struktur ein erster der Speicherkondensatoren
(Sp') ist,
- bei der die Speicherkondensatoren (Sp' ) Paare bilden,
- bei der zwischen dem ersten Speicherkondensator (Sp' ) und dem zweiten Speicherkondensator (Sp' ) , die eines der Paare bilden, ein erster planarer Transistor und ein zweiter planarer Transistor angeordnet sind,
- bei der das erste Gebiet (Dl) als erstes Source/Drain- Gebiet des ersten Transistors wirkt, das mit dem ersten Speicherkondensator (Sp' ) verbunden ist,
- bei der der zweite Transistor ein weiteres als erstes Source/Drain-Gebiet des zweiten Transistors wirkendes erstes Gebiet (Dl) aufweist, das mit dem zweiten Speicherkondensator (Sp' ) verbunden ist, - bei der das zweite Gebiet (Ka) als Kanalgebiet des ersten Transistors wirkt,
- bei der zwischen Kanalgebieten (Ka) der zwei Transistoren ein gemeinsames zweites Source/Drain-Gebiet (D2) der zwei Transistoren angeordnet ist, - bei der die Projektion des p-n-Übergangs (Ü' ) auf die Oberfläche des Substrats (1) eine zur x-Achse (x) parallelen Rand aufweist,
- bei der die Projektion des p-n-Übergangs (Ü' ) über ein Gebiet, in dem Verbindungslinien zwischen den zwei Speicher- kondensatoren (Sp' ) des Paares liegen, nicht hinausreicht,
- bei dem die Länge des p-n-Übergangs (Ü' ) c beträgt,
- bei dem ein zur y-Achse (y) paralleler Abstand zwischen dem p-n-Übergang (Ü' ) und dem ersten Speicherkondensator (Sp' ) a beträgt.
5. Schaltungsanordnung nach einem der Ansprüche 1 bis 4,
- bei der das Substrat (1) monokristallines Silizium enthält,
- bei dem die Defekte mit Hilfe der (-l,l,z)- Burgersvektoren beschrieben werden, die in der Defektebene (d) liegen, wobei z eine ganze Zahl ist.
6. Wafer mit einer Anzahl integrierter Schaltungsanordnungen,
- bei dem der Wafer (Wl) ein Substrat umfaßt, das eine Halbleiterscheibe ist und eine Markierung (F) aufweist, die den Verlauf einer y-Achse (y) verdeutlicht,
- bei dem das Substrat eine Kristallstruktur aufweist, bei der Defekte mindestens abschnittsweise in einer Defektebene
(dl) verlaufen,
- bei dem die Schaltungsanordnungen in dem Substrat angeord- net sind,
- bei dem die Schaltungsanordnungen jeweils a) Bauelemente aufweisen, die entlang Linien, die parallel zur y-Achse (y) oder zu einer zur y-Achse (y) senkrechten x-Achse verlaufen, in sich periodisch wiederholenden Ab- ständen voneinander angeordnet sind, b) als eines der Bauelemente eine im Substrat angeordnete Struktur aufweisen, c) als Teil eines anderen der Bauelemente einen p-n-Übergang aufweisen, der durch ein erstes dotiertes Gebiet, das an die Struktur angrenzt, und durch ein zweites dotiertes Gebiet gebildet wird, wobei
• eine erste Begrenzungs-Gerade eine Projektion der Struktur auf eine Oberfläche des Substrats und eine Projektion des p-n-Übergangs auf die Oberfläche berührt, aber nicht schneidet, und Verbindungslinien zwischen der Projektion der Struktur und der Projektion des p-n-Übergangs schneidet,
• eine zweite Begrenzungs-Gerade, die die erste Begrenzungs- Gerade in einem Kreuzungspunkt kreuzt, die Projektion der Struktur und die Projektion des p-n-Übergangs berührt, aber nicht schneidet, und Verbindungslinien zwischen der Projektion der Struktur und der Projektion des p-n-Übergangs schneidet,
• die erste Begrenzungs-Gerade und die zweite Begrenzungsge- rade zwei Bereiche begrenzen, in denen die Struktur und der p-n-Übergang angeordnet sind, - bei dem der p-n-Übergang und die Struktur entlang der y- Achse (y) angeordnet sind,
- bei dem die x-Achse und die y-Achse (y) in der Oberfläche liegen und sich im Kreuzungspunkt kreuzen, - bei dem die Struktur und der p-n-Übergang dergestalt sind, daß die y-Achse (y) die zwei Bereiche in ihren Mitten teilt,
- bei dem eine Projektion der Defektebene (dl) auf die Oberfläche eine Gerade ist und aus einer Drehung der y-Achse (y) um einen Winkel hervorgeht, der zwischen arctan c/a und (180° - arctan c/a) liegt, wobei c die Länge der Projektion eines Teils der ersten Begrenzungs-Geraden, dessen Anfang und Ende Punkte sind, wo die erste Begrenzungs-Gerade die Struktur oder den p-n-Übergang berührt, auf die x-Achse ist und a die Länge der Projektion des Teils der erste Begrenzungs-Geraden auf die y-Achse (y) ist.
7. Wafer mit einer Anzahl integrierter Schaltungsanordnungen,
- bei dem der Wafer (W2) ein Substrat umfaßt, das eine Halbleiterscheibe ist und eine Markierung (F' ) aufweist, die den Verlauf einer Defektebene (d2) verdeutlicht,
- bei dem das Substrat eine Kristallstruktur aufweist, bei der Defekte mindestens abschnittsweise in der Defektebene (d2) verlaufen,
- bei dem die Schaltungsanordnungen in dem Substrat angeordnet sind,
- bei dem die Schaltungsanordnungen jeweils a) Bauelemente aufweist, die entlang Linien, die parallel zu einer y-Achse oder zu einer zur y-Achse senkrechten x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnete sind, b) als eines der Bauelemente eine im Substrat angeordnete Struktur aufweisen, c) als Teil eines anderen der Bauelemente einen p-n-Übergang aufweisen, der durch ein erstes dotiertes Gebiet, das an die Struktur angrenzt, und durch ein zweites dotiertes Gebiet gebildet wird, wobei
• eine erste Begrenzungs-Gerade eine Projektion der Struktur auf eine Oberfläche des Substrats und eine Projektion des p-n-Übergangs auf die Oberfläche berührt, aber nicht schneidet, und Verbindungslinien zwischen der Projektion der Struktur und der Projektion des p-n-Übergangs schneidet,
• eine zweite Begrenzungs-Gerade, die die erste Begrenzungs- Gerade in einem Kreuzungspunkt kreuzt, die Projektion der
Struktur und die Projektion des p-n-Übergangs berührt, aber nicht schneidet, und Verbindungslinien zwischen der Projektion der Struktur und der Projektion des p-n-Übergangs schneidet, • die erste Begrenzungs-Gerade und die zweite Begrenzungsgerade zwei Bereiche begrenzen, in denen die Struktur und der p-n-Übergang angeordnet sind,
- bei dem der p-n-Übergang und die Struktur entlang der y- Achse (y) angeordnet sind, - bei dem die x-Achse und die y-Achse (y) in der Oberfläche liegen und sich im Kreuzungspunkt kreuzen,
- bei dem die Struktur und der p-n-Übergang dergestalt sind, daß die y-Achse (y) die zwei Bereiche in ihren Mitten teilt, - bei dem eine Projektion der Defektebene (d2) auf die Oberfläche eine Gerade ist und aus einer Drehung der y-Achse (y) um einen Winkel hervorgeht, der zwischen arctan c/a und (180°- arctan c/a) liegt, wobei c die Länge der Projektion eines Teils der ersten Begrenzungs-Geraden, dessen Anfang und Ende Punkte sind, wo die erste Begrenzungs-Gerade die Struktur oder den p-n-Übergang berührt, auf die x-Achse ist, und a die Länge der Projektion des Teils der erste Begrenzungs-Geraden auf die y-Achse (y) ist.
8. Verfahren zur Herstellung einer integrierten Schaltungsanordnung, - bei dem die Schaltungsanordnung in einem Substrat erzeugt wird, das eine Markierung (F' ) aufweist, die den Verlauf einer Defektebene (d2) verdeutlicht, und das eine Kristallstruktur aufweist, bei der Defekte mindestens abschnitts- weise in der Defektebene (d2) verlaufen,
- bei dem eine Oberfläche des Substrats senkrecht zur Defektebene (d2) liegt,
- bei dem die Schaltungsanordnung mit Hilfe von Masken (M2) an der Oberfläche erzeugt wird, die zu einem Layout gehö- ren, das entlang Linien, die parallel zu einer x-Achse oder zu einer zur x-Achse senkrechten y-Achse (y) verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnete Bauelemente der Schaltungsanordnung vorsieht, wobei mindestens eines der Bauelemente eine Struktur ist, durch deren Erzeugung die Defekte erzeugt werden, und wobei ein p-n-Übergang, der durch ein erstes dotiertes Gebiet, das an die Struktur angrenzt, und durch ein zweites dotiertes Gebiet gebildet wird, Teil eines anderen der Bauelemente ist,
- bei dem die Masken (M2) bezüglich dem Substrat unter Zuhil- fenahme der Markierung (F' ) des Substrats in einer Maschine für Fototechnik justiert werden, wobei das Layout und damit die Masken bezüglich einer Projektion der Defektebene (d2) auf die Oberfläche so verdreht sind, daß die y-Achse (y) des Layouts und die Projektion der Defektebene (d2) des Substrats einen Winkel einschließen, so daß eine Gerade, die die Struktur und den p-n-Übergang berührt aber nicht schneidet und die Verbindungslinien zwischen der Struktur und dem p-n-Übergang schneidet, im wesentlichen parallel zur Projektion der Defektebene (d2) verläuft.
9. Verfahren zur Herstellung einer integrierten Schaltungsanordnung,
- bei dem die Schaltungsanordnung in einem Substrat erzeugt wird, das eine Markierung (F) aufweist, die den Verlauf einer u-Achse verdeutlicht, und das eine Kristallstruktur aufweist, bei der Defekte mindestens abschnittsweise in ei- ner Defektebene (dl), die senkrecht zu einer Oberfläche des Substrats ist, verlaufen, wobei die u-Achse und eine Projektion der Defektebene (dl) auf die Oberfläche, die eine Gerade ist, einen Winkel einschließen, - bei dem die Schaltungsanordnung mit Hilfe von Masken (Ml) erzeugt wird, die zu einem Layout gehören, das entlang Linien, die parallel zu einer y-Achse (y) oder zu einer zur y-Achse (y) senkrechten x-Achse verlaufen, in sich periodisch wiederholenden Abständen voneinander angeordnete Bauelemente der Schaltungsanordnung vorsieht, wobei mindestens eines der Bauelemente eine im Substrat angeordnete Struktur ist, durch deren Erzeugung die Defekte erzeugt werden, und wobei ein p-n-Ubergang, der durch ein erstes dotiertes Gebiet, das an die Struktur angrenzt, und durch ein zweites dotiertes Gebiet gebildet wird, Teil eines anderen der Bauelemente ist, und eine Gerade, die die Struktur und den p-n-Übergang berührt aber nicht schneidet und die Verbindungslinien zwischen der Struktur und dem p-n- Übergang schneidet, und die y-Achse (y) den Winkel ein- schließen,
- bei dem die Masken (Ml) bezüglich dem Substrat unter Zuhilfenahme der Markierung (F) des Substrats in einer Maschine für Fototechnik justiert werden, wobei die y-Achse (y) des Layouts und damit der Masken (Ml) und die u-Achse des Sub- strats übereinstimmen.
10. Verfahren nach Anspruch 7 oder 8, bei dem mehrere gleiche Schaltungsanordnungen (Sl, S2) auf dem Substrat erzeugt werden.
PCT/DE1999/001934 1998-07-02 1999-07-01 Integrierte schaltungsanordnung mit p-n übergängen mit reduzierten defekten Ceased WO2000002249A2 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000558554A JP2002520815A (ja) 1998-07-02 1999-07-01 欠陥の減少したｐ−ｎ接合部を有する集積回路装置
EP99942752A EP1095406A2 (de) 1998-07-02 1999-07-01 Integrierte schaltungsanordnung mit p-n-übergängen mit reduzierten defekten
KR1020017000014A KR20010071708A (ko) 1998-07-02 1999-07-01 집적 회로, 그의 제조 방법 및 많은 집적 회로를 포함하는웨이퍼
US09/752,919 US20010020730A1 (en) 1998-07-02 2001-01-02 Integrated circuit configuration, method for producing it, and wafer including integrated circuit configurations

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19829629 1998-07-02
DE19829629.0 1998-07-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/752,919 Continuation US20010020730A1 (en) 1998-07-02 2001-01-02 Integrated circuit configuration, method for producing it, and wafer including integrated circuit configurations

Publications (2)

Publication Number Publication Date
WO2000002249A2 true WO2000002249A2 (de) 2000-01-13
WO2000002249A3 WO2000002249A3 (de) 2000-03-16

Family

ID=7872791

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/001934 Ceased WO2000002249A2 (de) 1998-07-02 1999-07-01 Integrierte schaltungsanordnung mit p-n übergängen mit reduzierten defekten

Country Status (6)

Country Link
US (1) US20010020730A1 (de)
EP (1) EP1095406A2 (de)
JP (1) JP2002520815A (de)
KR (1) KR20010071708A (de)
TW (1) TW447112B (de)
WO (1) WO2000002249A2 (de)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5863159A (ja) * 1981-10-09 1983-04-14 Toshiba Corp 半導体装置
JPS6156446A (ja) * 1984-08-28 1986-03-22 Toshiba Corp 半導体装置およびその製造方法
JPH05109984A (ja) * 1991-05-27 1993-04-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5171703A (en) * 1991-08-23 1992-12-15 Intel Corporation Device and substrate orientation for defect reduction and transistor length and width increase

Also Published As

Publication number Publication date
TW447112B (en) 2001-07-21
EP1095406A2 (de) 2001-05-02
JP2002520815A (ja) 2002-07-09
WO2000002249A3 (de) 2000-03-16
KR20010071708A (ko) 2001-07-31
US20010020730A1 (en) 2001-09-13

Similar Documents

Publication Publication Date Title
DE69835780T2 (de) Halbleiter-Speicherbauelement und Verfahren zu seiner Herstellung
DE102013105074B4 (de) Integrierter Schaltkreis, der FinFETs mit verschiedenen Finnenprofilen umfasst
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE69014486T2 (de) Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung.
DE3789416T2 (de) Dynamische RAM-Zelle mit einem gemeinsamen Grabenspeicherkondensator, welcher durch die Seitenwände definierte Brückenkontakte und Torelektroden aufweist.
DE69118737T2 (de) Dynamische Speicheranordnung mit wahlfreiem Zugriff mit Bitleitungen, die im Substrat vergraben sind
DE3922456A1 (de) Halbleiterspeichereinrichtung und verfahren zur herstellung derselben
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69535335T2 (de) Herstellungsverfahren für eine Grabenkondensator-DRAM-Zelle
DE3809218A1 (de) Halbleitereinrichtung mit einem graben und verfahren zum herstellen einer solchen halbleitereinrichtung
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4421633C2 (de) Halbleitereinrichtung, mit inselförmigen Halbleiterschichten in Matrixform, Verwendung derselben und Verfahren zur Herstellung derselben
DE112021002396T5 (de) Verfahren zur verwendung von ätzstoppmaterial bei der herstellung von kondensatoren, integrierte baugruppen, die kondensatoren umfassen
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
DE19953620A1 (de) Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
EP0862207A1 (de) Verfahren zur Herstellung eines DRAM-Grabenkondensators
DE4217420A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE68925092T2 (de) MOS-Feldeffekttransistor
EP0920060B1 (de) SRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE69221379T2 (de) Halbleiter-Speicherbauteil und Verfahren zur Herstellung desselben
DE69529490T2 (de) Halbleiteranordnung mit Mesastruktur
DE19750895A1 (de) Halbleitereinrichtung mit Speicherzellen und Herstellungsverfahren derselben
EP0862204A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiteranordnung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1999942752

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 09752919

Country of ref document: US

Ref document number: 1020017000014

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1999942752

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017000014

Country of ref document: KR

WWW Wipo information: withdrawn in national office

Ref document number: 1999942752

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1020017000014

Country of ref document: KR