WO2004017689A1 - 多層プリント配線板及びその製造方法 - Google Patents

多層プリント配線板及びその製造方法 Download PDF

Info

Publication number
WO2004017689A1
WO2004017689A1 PCT/JP2003/010049 JP0310049W WO2004017689A1 WO 2004017689 A1 WO2004017689 A1 WO 2004017689A1 JP 0310049 W JP0310049 W JP 0310049W WO 2004017689 A1 WO2004017689 A1 WO 2004017689A1
Authority
WO
WIPO (PCT)
Prior art keywords
printed wiring
wiring board
multilayer printed
via hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/010049
Other languages
English (en)
French (fr)
Inventor
Masashi Miyazaki
Mitsuhiro Takayama
Tatsuro Sawatari
Takatoshi Murota
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to AU2003254848A priority Critical patent/AU2003254848A1/en
Priority to EP03788053A priority patent/EP1545176A4/en
Priority to US10/525,037 priority patent/US7278205B2/en
Publication of WO2004017689A1 publication Critical patent/WO2004017689A1/ja
Anticipated expiration legal-status Critical
Priority to US11/580,057 priority patent/US20070029109A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/383—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by microetching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Definitions

  • the present invention relates to a multilayer printed wiring board and a method for manufacturing the same, and more particularly, to a multilayer printed wiring board having an interstitial via hole (hereinafter abbreviated as “IVH”) structure and a multilayer printed wiring board having the same.
  • IVH interstitial via hole
  • Multilayer printed wiring boards with "through-hole structure” that is, lamination through multiple holes (through-holes) formed in the thickness direction of a laminated body obtained by alternately stacking and integrating a copper-clad laminate and a pre-predder
  • the drawbacks of multilayer printed wiring boards with a structure that electrically connects between the front surface conductor circuit and the back surface conductor circuit of the body and / or between one or both of those circuits and the inner layer conductor circuit inside the laminate are However, it is necessary to secure an area for forming a through-hole, which hinders high-density component mounting.
  • Multi-layer printed wiring boards with an IVH structure suitable for higher density, especially multi-layered printed wiring boards with an all-layer IVH structure, are attracting attention.
  • Multi-layer printed wiring boards with an all-layer IVH structure are provided with via holes for electrical connection between conductor circuits for each of the insulating layers that make up the laminate.
  • this type of multilayer printed wiring board is electrically connected between the inner-layer conductor circuits or between the inner-layer conductor circuit and the front / backside conductor circuits by via holes (also called buried via holes or blind via holes) that do not penetrate the wiring board. Contact It is possible to flexibly lay out electrical connection paths between layers.
  • the multilayer printed wiring board with the IVH structure does not need to secure an area for forming through holes, and the electrical connection path between layers can be freely designed, making it suitable for high-density mounting of components. This makes it easy to reduce the size of electronic devices and increase the speed of signal propagation.
  • FIG. 10 is a manufacturing process diagram of a conventional multilayer printed wiring board having an IVH structure (see, for example, JP-A-2000-101248 or JP-A-2000-183528).
  • a required number of via-holes 1a are formed in a pre-predeer 1 in which epoxy resin is contained in an aramide non-woven fabric, and conductive paste or electrolytic plating is applied to each of the via-holes 1a.
  • Fill 2 (B) Next, copper foils 3 and 4 are overlaid on both sides of pre-predder 1 and heated and pressed.
  • the epoxy resin of the pre-reader 1 comes into contact with the conductive paste or the electrolytic plating 2 filled in the via hole 1a, and the whole is integrated. Are electrically connected through a conductive paste or electrolytic plating 2.
  • C by patterning the copper foils 3 and 4 into a desired shape, via holes 7 and 8 (cured) for electrically connecting the conductive circuits 5 and 6 (the copper foils 3 and 4 after patterning) on both surfaces are formed.
  • a hard double-sided substrate 9 having a later conductive paste or electrolytic plating 2) is obtained.
  • the double-sided board 9 thus manufactured is multilayered as a core layer, for example, when a four-layer printed wiring board is used, (d) conductive paste or electrolytic paste is applied to both sides of the double-sided board 9 Laminate one by one while aligning the pre-predators 11 filled with the perforation 10. (E) Then, the laminate 12 and the copper foils 13 arranged above and below are heated and pressed, and the copper foils 13 are putt für into a desired shape to obtain the four-layer substrate 14. Also, if you want more layers (6 layers, 8 layers ...) If so, repeat the above steps.
  • the conductive paste or electrolytic plating 2 is used as the filler for the via hole 1a as in the prior art described above, the conductive paste or electrolytic plating 2 is used in each via hole 1a.
  • the amount of filling may vary. For this reason, for example, as shown in FIG. 11 (a), when the filling amount is excessive, a bulging portion 17 is formed on the exposed surface of the via hole 16 formed in the pre-predator 15, or As shown in b), if the filling amount is insufficient, a dent 18 may be formed on the exposed surface of the via hole 16 .As a result, when the adjacent layers are stacked and heated and pressed, the bulge occurs.
  • the multilayer printed wiring board according to claim 1 of the present invention has a laminated structure including a plurality of insulating layers as a main structure, and electrically connects each of the insulating layers between conductor circuits of its own layer or an adjacent layer.
  • the via holes are formed by patterning a conductive metal foil.
  • the insulating layer is formed of a resin material, and at least a surface of the via hole that is in contact with the resin material is roughened.
  • a multilayer printed wiring board according to claim 3 is characterized in that at least a surface of the via hole that contacts a conductor circuit of an adjacent layer is coated with a low-temperature diffusion metal.
  • the method for manufacturing a multilayer printed wiring board according to claim 4 is characterized in that, when manufacturing each layer of the laminate constituting the multilayer printed wiring board having the IVH structure,
  • a method of manufacturing a multilayer printed wiring board according to claim 5 includes a fifth step of roughening at least a surface of the metal conductor piece that is in contact with the insulating resin.
  • a method of manufacturing a multilayer printed wiring board according to claim 6 includes a sixth step of coating the metal conductor piece with a low-temperature diffusion metal.
  • the via hole is formed by patterning conductive metal foil, the height of the via hole (the dimension in the thickness direction of the via hole forming layer) is exclusively determined by the metal foil as the original material. It is determined by the thickness. Therefore, without using conductive paste or electrolytic plating, This makes it possible to manufacture a multilayer printed wiring board having good-quality via holes without defective shapes such as bulges and dents on the end face.
  • the surface of the via hole that is in contact with the resin material is subjected to a roughening treatment (a treatment for forming fine irregularities), so that the contact area of the surface is enlarged, and the contact area with the resin material is increased.
  • a roughening treatment a treatment for forming fine irregularities
  • a predetermined surface of the via hole (a surface in contact with the conductor circuit of the adjacent layer) is coated with a low-temperature diffusion metal. It promotes softening and strengthens the bond between the via hole and the conductor circuit in the adjacent layer, avoiding problems such as peeling, and improving reliability.
  • FIG. 1 is a sectional structural view of a multilayer printed wiring board manufactured by applying the concept of the present invention.
  • FIG. 2 is a layered view of a multilayer printed wiring board manufactured by applying the concept of the present invention.
  • FIG. 3 is a manufacturing process diagram (part 1) of the double-sided board 22 (first double-sided board 22 to third double-sided board 22).
  • FIG. 4 is a manufacturing process diagram (part 2) of the double-sided board 22 (first double-sided board 22 to third double-sided board 22).
  • FIG. 5 is a manufacturing process diagram of the double-sided board 22 (first double-sided board 22 to third double-sided board 22) replacing the steps of FIGS. 4 (a) to 4 (d).
  • Figure 6 shows the manufacturing of bonded substrates 23 (first bonded substrate 23, second bonded substrate 23). It is a process drawing.
  • FIG. 5 is a main part process diagram showing an example of a modification of the multilayer printed wiring board manufactured by applying the concept of the present invention.
  • FIG. 8 is a main part process diagram showing another example of a modification of the multilayer printed wiring board manufactured by applying the idea of the present invention.
  • FIG. 9 is a diagram showing a surface photograph of the columnar conductor 61a for comparing before (a) and after (b) the roughening treatment.
  • FIG. 10 is a manufacturing process diagram of a conventional IVH structure multilayer printed wiring board.
  • FIG. 11 is a diagram showing the problems of the conventional technology.
  • Each layer of the laminate 21 includes a double-sided substrate 22 having conductive circuits on both sides, and a bonding substrate 23 for bonding the double-sided substrates 22 to each other.
  • the lowermost-layer double-sided board 22 will be referred to as a “first double-sided board 22”, and similarly, the bonding board 23 above it will be referred to as a “first bonding board 23J,
  • the double-sided board 22 in the middle layer is the “second double-sided board 2 2”
  • the bonded board 23 above it is the “second bonded board 2 3”
  • the double-sided board 22 in the top layer is the “third double-sided board 2 2” Call it J.
  • lower surface-side conductor circuits 24 and upper surface-side conductor circuits 25 patterned in a desired shape are formed, respectively.
  • the conductor circuits 24 and 25 located on the contact surface are embedded in the adjacent bonding board 23.
  • the main material of the bonding substrate 23 is a flexible insulating material such as a thermosetting resin, such as an epoxy resin, a cyanate ester resin, a polyphenylene ether resin, a benzocyclobutene resin, This is because polyimide resin, etc., is used.
  • a thermosetting resin such as an epoxy resin, a cyanate ester resin, a polyphenylene ether resin, a benzocyclobutene resin, This is because polyimide resin, etc., is used.
  • the bonding substrate 23 is not limited to the thermosetting insulating material. If the conductor circuits 24, 25 located on the contact surface are embedded in the adjacent bonding substrate 23, the bonding substrate 23 may be thermoplastic. A mold insulating material can be used.
  • a desired number of via holes 26 are provided in each of the first to third double-sided substrates 22 and the first and second bonding substrates 23.
  • Each via hole 26 makes an electrical connection between the conductor circuits 24, 25 of one layer adjacent to the layer and the conductor circuits 24, 25 of the other layer.
  • a via hole 26 formed at the right end of the second double-sided board 22 is one of the lower-side conductor circuits 25 of the second bonding board 23 located on the upper layer, It is in charge of electrical connection with one of the upper surface side conductor circuits 24 of the first bonding substrate 23 located in the lower layer.
  • via hole has conventionally been used for forming each layer of a laminate. It is understood that this is an electrical connection path in which conductive paste or electrolytic plating is "filled” inside the formed hole and “hardened” by a heat treatment or the like. Is different from the conventional via hole in that it does not require a "filling” or “hardening” process, as will be clear from the following description.
  • FIGS. 3 and 4 show the double-sided board 22 (first double-sided board 22 to third double-sided board 22).
  • Step of FIG. 3 (a): First, a peelable sheet-like support 30 is prepared, and one surface (the upper surface in the figure) of the support 30 is provided with a highly conductive metal foil (for example, copper foil) 3 1 Attach.
  • a highly conductive metal foil for example, copper foil
  • the thickness D of the metal foil 31 has a value equal to this H. That is, D
  • Step of FIG. 3B Next, the entire surface of the metal foil 31 is coated with a photosensitive resist 32.
  • the metal foils 34, 35 preferably a good conductive metal foil such as copper foil
  • the upper-side conductor circuit 34 a and the lower-side conductor circuit 35 a are respectively provided.
  • the upper side conductor circuit 25 and the lower side conductor circuit 24 of the first double-sided board 22 to the third double-sided board 22 in FIG. 1 are also transferred to the sheet-shaped insulating resin 33.
  • the pillar-shaped conductor 31 a becomes the via hole 26 of the first to third double-sided substrates 22 to 22 in FIG.
  • the first double-sided board in the present embodiment is the first double-sided board in the present embodiment
  • the via holes 26 of the second to third double-sided substrates 22 are the columnar conductors 3 1a themselves transferred to the sheet-like insulating resin 3 3, and the columnar conductors 3 1 a are patterned from the metal foil 3 1. Therefore, it has good electrical conductivity, and the height H of the columnar conductor 31 a is equal to the thickness D of the metal foil 31.
  • the via hole 26 of the present embodiment does not require a “filling” or “curing” step, and thus has no defective shape such as uneven height of via holes due to excessive or insufficient filling amount. It has the special effect of eliminating the disadvantages of technology via holes (see via holes 16 in Figure 11).
  • the sheet-like insulating resin was used in the process step shown in Fig. 4 (d).
  • the conductor circuit metal foils 34 and 35 are attached to both surfaces of 33, respectively, but are not limited thereto.
  • the steps of FIGS. 4 (a) to 4 (d) may be modified as follows.
  • FIG. 5 is a manufacturing process diagram of the double-sided substrate 22 (first double-sided substrate 22 to third double-sided substrate 22) replacing the steps of FIGS. 4 (a) to 4 (d).
  • This manufacturing process is basically the same as that of the double-sided substrate 22, and the point is that a via hole can be formed without the need for a "filling” or "hardening” process. You.
  • FIG. 6 is a manufacturing process diagram of the bonding substrate 23 (the first bonding substrate 23 and the second bonding substrate 23).
  • Step of FIG. 6 (a): First, a peelable sheet-like support 60 similar to the above-described support 30 is prepared, and one surface (the upper surface in the figure) of the support 60 is provided with a highly conductive metal.
  • Foil for example, copper foil
  • Step of FIG. 6B Next, an etching resist 62 for forming a via hole is formed on the surface of the metal foil 61.
  • columnar conductors columnar conductor pieces
  • columnar conductors 61 a are originally made of metal foil 61, they naturally have good electrical conductivity and a height equal to the thickness D of metal foil 61. Has H.
  • this bonding substrate 23 is used as the first bonding substrate 23 or the second bonding substrate 23 in FIG. 1, the columnar conductors 6 1 a I transferred to the sheet-like insulating resin 63 are shown in FIG. The via holes 26 of the first bonding substrate 23 and the second bonding substrate 23 are formed.
  • the via-horne 26 of the first bonding substrate 23 and the second bonding substrate 23 in the present embodiment is also the column-shaped conductor 6 1a itself transferred to the sheet-shaped insulating resin 63. Since the columnar conductor 61a is patterned from the metal foil 61, it has good electrical conductivity, and the height H of the columnar conductor 61a is Equal to thickness D of 1.
  • the via holes 26 of the first bonding substrate 23 and the second bonding substrate 23 also do not require a "filling" or "hardening” step.
  • the via holes 26 have uneven heights due to excessive or insufficient filling amounts. No defective shapes such as This has the special effect of eliminating the drawbacks of the via hole (see via hole 16 in Figure 11).
  • FIG. 7 is a main part process chart showing an example of the modification.
  • (A) is an enlarged view of part A of FIG. 6 (a)
  • (b) is an enlarged view of part B of FIG. 6 (d)
  • (c) is an enlarged view of part C of FIG. 6 (e).
  • a metal foil 61 of good conductivity is attached to one surface of the support 60
  • a low-temperature diffusion metal for example, tin
  • Etc. the intermediate layer 64 is also etched at the same time.
  • a bottom surface coating portion 64a covering the bottom surface of the columnar conductor 61a is formed.
  • the non-coated surface (side surface and upper surface) of the columnar conductor 61 a is coated with the same metal material (low-temperature diffusion metal such as tin) 65 as the intermediate layer 64.
  • the columnar conductors 61a are "transferred" to the sheet-like insulating resin 63 (step of FIG. 6 (e)), so that the surrounding area is diffused with low-temperature diffusion metals (64a, 65 ) Can be embedded in the sheet-shaped insulating resin 63.
  • FIG. 8 is a main part process diagram showing another example of the modified embodiment.
  • Fig. 6 (d) is an enlarged view of part B
  • (b) is an enlarged view of part C of Fig. 6 (e).
  • the metal foil 61 is selectively etched (step of FIG. 6 (c)) to form the columnar conductor 61a, and then the surface of the columnar conductor 6la (in the figure, The point is to perform "roughening treatment" to form fine irregularities 6 1b on the top and side surfaces (at least the side surfaces).
  • FIG. 9 is a view showing a surface photograph of the columnar conductor 61a for comparing (a) before the roughening treatment and (b) after the roughening treatment. These photographs were taken with a scanning electron microscope (SEM). The shooting conditions were 15 KV (applied voltage) and X5000 (magnification). Comparing the two, (a) shows only small and smooth undulations that are almost negligible, while (b) shows that the surface is filled with fine irregularities that are repeated at almost equal intervals. Clearly, traces of surface roughening are seen in (b).
  • the present invention is not limited to this.
  • the columnar conductor 31 a of the double-sided substrate 22 may be roughened.
  • a low-temperature diffusion metal for example, tin or the like
  • An intermediate layer 64 consisting of Then, as shown in (b), the metal foil 61 is selectively etched.
  • the intermediate layer 64 is also etched at the same time to form a bottom coating portion 64a that covers the bottom surface of the columnar conductor 61a. Form. Then, after forming the columnar conductor 61a, a "roughening treatment" of forming fine irregularities 61b on the surface of the columnar conductor 61a is performed. Next, the uncoated surface (side surface and upper surface) of the columnar conductor 61 a is coated with the same metal material (low-temperature diffusion metal such as tin) 65 as the intermediate layer 64. Then, as shown in (c), the columnar conductor 61a is "transferred" to the sheet-like insulating resin 63 (see FIG. 6).
  • the columnar conductor 61a whose periphery is covered with the low-temperature diffusion metal (64a, 65) can be embedded in the sheet-like insulating resin 63.
  • the front and back surfaces of the columnar conductor 31a may be cleaned with permanganic acid or laser before forming the seed layer in FIG. 4 (d), if necessary.
  • the surface of the columnar conductor 61a may be cleaned with a laser or the like after the columnar conductor 61a is transferred to the sheet-like insulating resin 63.
  • the multilayer printed wiring board and the method of manufacturing the same according to the present invention are suitable for use in those that enable high-density mounting of electronic components.
  • modules that are a type of unit or component, in particular, one or more semiconductor chips, resistance elements, capacitance elements, or other electronic components mounted inside and required It can be applied to modules that realize electronic circuit functions.
  • a module can be applied to, for example, an electronic device, a mobile phone, a portable information terminal, and the like.
  • the present invention is not limited to the above-described ones, and a multilayer printed wiring board that can make use of the effects of the present invention and a method of manufacturing the same The present invention can be widely applied to electronic parts and the like using the same.
  • the present invention is suitable for high-density mounting of components, and can easily realize miniaturization of electronic devices and high-speed signal propagation.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板を提供する。多層プリント配線板は、複数の絶縁層からなる積層体を主構造体とし、前記絶縁層の各々に自層又は隣接層の導体回路間を電気的に接続するためのバイアホール(柱状導体31a)を具備し、前記バイアホールは、導電性を有する金属箔(31)をパターニングして形成される。バイアホールの高さH(バイアホール形成層の厚さ方向の寸法)は、もっぱら元の材料である金属箔(31)の厚みDによって決定されるため、導電性ペーストや電解めっきの充填を行うことなくバイアホールを形成でき、端面の盛り上がりや窪みなどの不良形状がない良品質のバイアホールを有する多層プリント配線板を製造できる。

Description

明 細 書 多層プリント配線板及びその製造方法 技術分野
本発明は、 多層プリント配線板及びその製造方法に関し、 詳しくは、 ィ ンターステシャノレ · ノ ィァ · ホール (Interstitial Via Hole:以下 「 I V H」 と略記する) 構造を有する多層プリント配線板及びその製造方法に 関する。 背景技術
"スルーホール構造" の多層プリント配線板、 すなわち、 銅張積層板と プリプレダとを交互に積み重ねて一体化した積層体の厚さ方向に形成され た多数の孔 (スルーホール) を介して、 積層体の表面導体回路と裏面導体 回路との間、 及び 又は、 それらの回路の一方又は双方と積層体内部の内 層導体回路との間を電気的に接続する構造の多層プリント配線板の欠点は、 スルーホールを形成するための領域を確保しなければならず、 部品実装の 高密度化を阻害する点にある。
そこで、 高密度化に適した I V H構造の多層プリント配線板、 とりわけ、 全層 I V H構造の多層プリント配線板が注目されている。 全層 I V H構造 の多層プリント配線板は、 積層体を構成する各絶縁層ごとに、 導体回路間 を電気的に接続するためのバイァホールを設けている。 つまり、 このタイ プの多層プリント配線板は、 内層導体回路相互間あるいは内層導体回路と 表面/裏面導体回路間が、 配線板を貫通しないバイァホール (ベリードバ ィァホールまたはプラインドバイァホールともいう) によって電気的に接 続されており、 且つ、 層間の電気的接続経路を柔軟にレイアウトできるよ うになつている。 このため、 I VH構造の多層プリント配線板は、 スルー ホールを形成するための領域を確保する必要がなく、 また、 層間の電気的 接続経路を自由に設計できるので、 部品の高密度実装に好適であり、 電子 機器の小型化や信号伝搬の高速化を容易に実現することができる。
図 10は、 従来の I VH構造多層プリント配線板の製造工程図である (たとえば、 特開 2000— 101 248号公報または特開 2000— 1 83528号公報参照) 。 この工程では、 (a) まず、 ァラミ ド不織布に エポキシ樹脂を含有させたプリプレダ 1に所要数のバイァホール用孔 1 a を穿設し、 各々のバイァホール用孔 1 aに導電性ペースト又は電解めつき 2を充填する。 (b) 次に、 プリプレダ 1の両面に銅箔 3、 4を重ねて加 熱プレスする。 これにより、 プリプレダ 1のエポキシ樹脂と、 バイァホー ル用孔 1 aに充填した導電性ペース ト又は電解めつき 2が接触し、 全体が 一体化されると共に、 プリプレダ 1の両面の銅箔 3、 4の間が導電性ぺー ス ト又は電解めつき 2を介して電気的に接続される。 (c) そして、 銅箔 3、 4を所望形状にパターニングすることにより、 両面の導電回路 5、 6 (パターニング後の銅箔 3、 4) の間を電気的に接続するバイァホール 7、 8 (硬化後の導電性ペースト又は電解めつき 2) を有する硬質の両面基板 9が得られる。
このようにして作られた両面基板 9をコア層として多層化する場合、 た とえば、 4層のプリント配線板とする場合は、 (d) 両面基板 9の両面に、 導電性ペースト又は電解めつき 10を充填したプリプレダ 1 1を位置合わ せしながら順次に積層する。 (e) そして、 その積層体 1 2と、 上下に配 設した銅箔 1 3とを加熱プレスし、 銅箔 1 3を所望形状にパターユングし て、 4層基板 14を得る。 また、 さらに多層化 (6層、 8層 ····) する場 合は、 上記の工程を繰り返す。
しかしながら、 上記の従来技術のように、 バイァホール用孔 1 aの充填 材に導電性ペースト又は電解めつき 2を使用した場合、 各々のバイァホー ル用孔 1 aで、 導電性ペースト又は電解めつき 2の充填量にバラツキを生 じることがある。 このため、 たとえば、 図 1 1 ( a ) に示すように、 充填 量過多の場合は、 プリプレダ 1 5に形成されたバイァホール 1 6の露出面 に盛り上がり部 1 7を生じたり、 又は、 同図 (b ) に示すように、 充填量 不足の場合は、 バイァホール 1 6の露出面に窪み部 1 8を生じたりするこ とがあり、 結局、 隣接層を積層して加熱プレスした際に、 その盛り上がり 部 1 7や窪み部 1 8の影響で隣接層の厚み (絶縁膜厚) が不本意に変化す るという問題点がある。 もちろん、 充填量を精密に制御すればこのような 不都合を生じないが、 充填量の精密制御は、 一方で、 製造工程における管 理工数の増大を招き、 製造コストのアップにつながるから、 好ましい対策 とはいえない。 発明の開示
本発明の目的は、 導電性ペーストゃ電解めつきの充填を行うことなくバ ィァホールを形成することができ、 もって、 端面の盛り上がりや窪みなど の不良形状がない良品質のバイァホールを有する多層プリント配線板及び その製造方法を提供することにある。
本発明の請求の範囲 1に係る多層プリント配線板は、 複数の絶縁層から なる積層体を主構造体とし、 前記絶縁層の各々に自層又は隣接層の導体回 路間を電気的に接続するためのバイァホールを具備する I V H構造の多層 プリント配線板において、 前記バイァホールは、 導電性を有する金属箔を パターユングして形成されたものであることを特徴とする。 請求の範囲 2に係る多層プリント配線板は、 前記絶縁層は樹脂材料で形 成されており、 且つ、 前記バイァホールは少なくとも該樹脂材料に接する 面が粗化処理されていることを特徴とする。
請求の範囲 3に係る多層プリント配線板は、 前記バイァホールは少なく とも隣接層の導体回路に接する面が低温拡散金属によって被膜処理されて いることを特徴とする。
請求の範囲 4に係る多層プリント配線板の製造方法は、 I V H構造の多 層プリント酉己線板を構成する積層体の各層を製造する際に、
導電性を有する金属箔をシート状の支持体の片面に剥離可能に張り付け て支持させる第 1工程と、
前記第 1工程後にその金属箔をパターユングしてバイァホール用の金属 導体片を形成する第 2工程と、
前記第 2工程後に前記金属導体片をシ一ト状の絶縁樹脂に転写する第 3 工程と、
前記第 3工程後に前記支持体を剥離する第 4工程と
を行うことを特徴とする。
請求の範囲 5に係る多層プリント配線板の製造方法は、 前記金属導体片 の少なくとも前記絶縁樹脂に接する面を粗化処理する第 5の工程を含むこ とを特徴とする。
請求の範囲 6に係る多層プリント配線板の製造方法は、 前記金属導体片 を低温拡散金属によって被膜処理する第 6の工程を含むことを特徴とする。 本発明によれば、 導電性を有する金属箔をパターユングしてバイァホー ルを形成するので、 バイァホールの高さ (バイァホール形成層の厚さ方向 の寸法) は、 もっぱら元の材料である金属箔の厚みによって決定される。 したがって、 導電性ペース トや電解めつきの充填を行うことなくバイァホ ールを形成することができ、 端面の盛り上がりや窪みなどの不良形状がな い良品質のバイァホールを有する多層プリント配線板を製造することがで さる。
又、 本発明の好ましい態様によれば、 バイァホールの樹脂材料に接する 面が粗化処理 (微細な凹凸を形成する処理) されているので、 当該面の接 触面積を拡大し、 樹脂材料との接合を堅固なものにして、 剥離等の不都合 を回避し、 信頼性の向上を図ることができる。
又、 本発明の他の好ましい態様によれば、 バイァホールの所定面 (隣接 層の導体回路に接する面) が低温拡散金属によつて被膜処理されているの で、 加熱プレスの際に当該面の軟化を促し、 バイァホールと隣接層の導体 回路との接合を堅固なものにして、 剥離等の不都合を回避し、 信頼性の向 上を図ることができる。 図面の簡単な説明
図 1は、 本発明の思想を適用して製作した多層プリント配線板の断面構 造図である。
図 2は、 本発明の思想を適用して製作した多層プリント配線板の積層状 態図である。
図 3は、 両面基板 2 2 (第 1両面基板 2 2〜第 3両面基板 2 2 ) の製造 工程図 (その 1 ) である。
図 4は、 両面基板 2 2 (第 1両面基板 2 2〜第 3両面基板 2 2 ) の製造 工程図 (その 2 ) である。
図 5は、 図 4 ( a ) 〜図 4 ( d ) の工程に置き換わる両面基板 2 2 (第 1両面基板 2 2〜第 3両面基板 2 2 ) の製造工程図である。
図 6は、 接合基板 2 3 (第 1接合基板 2 3、 第 2接合基板 2 3 ) の製造 工程図である。
図 Ίは、 本発明の思想を適用して製作した多層プリント配線板の変形態 様の一例を示す要部工程図である。
図 8は、 本発明の思想を適用して製作した多層プリント配線板の変形態 様の他の一例を示す要部工程図である。
図 9は、 粗化処理を施す前 (a ) と粗化処理を施した後 (b ) を比較す るための柱状導体 6 1 aの表面写真を示す図である。
図 1 0は、 従来の I V H構造多層プリント配線板の製造工程図である。 図 1 1は、 従来技術の問題点を示す図である。
発明を実施するための最良の形態
本発明をより詳細に説述するために、 添付の図面に従ってこれを説明す る。
図 1及び図 2は、 本発明の思想を適用して製作された多層プリント配線 板の断面構造図及びその積層状態図である。 図 1において、 多層プリント 配線板 2 0は、 n層 (特に限定しないが、 便宜的に n = 5とする) 構造の 積層体 2 1 (表層の導体層も含む) を主構造体としており、 積層体 2 1の 各層は、 両面に導電回路を有する両面基板 2 2と、 その両面基板 2 2同士 を接合するための接合基板 2 3とからなっている。 すなわち、 図示の構造 例においては、 下位層から上位層に向かって、 両面基板 2 2、 接合基板 2 3、 両面基板 2 2、 接合基板 2 3、 両面基板 2 2の順に交互に積み重ね、 加熱プレス処理を経て一体化した積層体 2 1を得ている (図 2参照) 。 以下、 説明の都合上、 最下位層の両面基板 2 2を 「第 1両面基板 2 2」 と呼ぶことにし、 同様に、 その上の接合基板 2 3を 「第 1接合基板 2 3 J 、 中間層の両面基板 2 2を 「第 2両面基板 2 2」 、 その上の接合基板 2 3を 「第 2接合基板 2 3」 、 最上位層の両面基板 2 2を 「第 3両面基板 2 2 J と呼ぶことにする。
第 1〜第 3両面基板 2 2の表裏面には、 所望形状にパターエングされた 下面側導体回路 2 4と上面側導体回路 2 5がそれぞれ形成されている。 な お、 両面基板 2 2と接合基板 2 3とが接している場合、 その接触面に位置 する導体回路 2 4、 2 5は、 隣接する接合基板 2 3の内部に埋め込まれて いる。 これは、 接合基板 2 3の主材料に、 熱硬化型などの柔軟性を有する 絶縁材料、 たとえば、 エポキシ系樹脂、 シァネートエステル系樹脂、 ポリ フエ-レンエーテル系樹脂、 ベンゾシクロブテン系樹脂、 ポリイミド系樹 脂等が用いられているからであり、 上記の順番に積み重ねた後、 加熱プレ スする際に接触面に位置する導体回路 2 4、 2 5が隣接する接合基板 2 3 の内部に入り込む (埋め込まれる) からである。 さらに、 接合基板 2 3は、 熱硬化型絶縁材料に限定されるものではなく、 その接触面に位置する導体 回路 2 4、 2 5が隣接する接合基板 2 3の内部に埋め込まれれば、 熱可塑 型絶縁材料を用いることができる。
第 1〜第 3両面基板 2 2の内部と第 1及び第 2接合基板 2 3の内部には、 それぞれ所望数のバイァホール 2 6が設けられている。 各々のバイァホー ノレ 2 6は、 その層に隣接する一方の層の導体回路 2 4、 2 5と他方の層の 導体回路 2 4、 2 5との間の電気的な接続を行うものである。 たとえば、 第 2両面基板 2 2の右端に形成されたバイァホール 2 6 (波線円形内を参 照) は、 その上位層に位置する第 2接合基板 2 3の下面側導体回路 2 5の 一つと、 その下位層に位置する第 1接合基板 2 3の上面側導体回路 2 4の 一つとの間の電気的接続を担っている。
ここで、 一般に 「バイァホール」 とは、 従来より、 積層体の各層に形成 された孔 (ホール) の内部に、 導電性ペーストや電解めつきを "充填" し、 加熱処理等によって "硬化" させた電気的接続経路と解されているが、 本 実施の形態におけるバイァホール 26は、 以下の説明からも明らかになる ように、 "充填" や "硬化" の過程を必要としない点で、 上記従来の解釈 によるバイァホールと相違する。
以下、 この点を明確にすべく、 さらに詳しく説明する。
<両面基板 22の製造工程 >
図 3及び図 4は、 両面基板 22 (第 1両面基板 2 2〜第 3両面基板 2
2) の製造工程図である。
図 3 (a) の工程:まず、 剥離可能なシート状の支持体 30を用意し、 その支持体 30の一面 (図では上面) に、 良導電性の金属箔 (たとえば、 銅箔) 3 1を張り合わせる。 支持体 30には、 たとえば、 積水化学工業の 回路形成転写シートを用いることができる。
ここで、 両面基板 22に形成するバイァホール 26の設計高を Hとした 場合、 金属箔 31の厚さ Dは、 この Hと相等しい値を持つ。 すなわち、 D
=Hである。 したがって、 たとえば、 H= 18 imのバイァホールを作り たい場合は、 D = 18 μπιの金属箔 31を支持体 30に張り合わせればよ レ、。
図 3 (b) の工程:次に、 金属箔 31の全面を感光性レジスト 32で被 膜する。
図 3 (c) の工程:次に、 バイァホールの形成パターンに従って露光 ' 現像し、 感光性レジスト 32の余分な部分を取り除き、 バイァホール形成 用のエッチングレジスト 32 aを形成する。
図 3 (d) 、 ( e ) の工程:次に、 金属箔 3 1を選択的にエッチング (エッチングレジスト 32 aによって保護されていない部分をエツチン グ) した後、 不要になったエッチングレジスト 3 2 aを除去する。 これに より、 図 3 ( e ) に示すように、 金属箔 3 1が所望形状にパターニングさ れ、 支持体 3 0の上に複数の柱状の金属導体片 (以下 「柱状導体」 とい う) 3 1 aが残される。 これらの柱状導体 3 1 aは、 元々は金属箔 3 1力 ら作られたものであるから、 当然ながら電気的な良導電性を有し、 且つ、 金属箔 3 1の厚さ Dと等しい高さ Hを有している。
図 4 ( a ) 、 ( b ) の工程:次に、 支持体 3 0の一面 (柱状導体 3 1 a を有する側の面) に、 軟化状態のシート状絶縁樹脂 (樹脂材料) 3 3をカ[1 圧して張り合わせる。 これにより、 図 4 ( b ) に示すように、 シート状絶 縁樹脂 3 3の内部に、 支持体 3 0の一面に形成された柱状導体 3 1 aが入 り込み (埋め込まれ) 、 シート状絶縁樹脂 3 3に柱状導体 3 1 aが "転 写" された状態になる。
図 4 ( c ) の工程:次に、 上記の転写によって不要になった支持体 3 0 を剥離する。
図 4 ( d ) の工程:次に、 シート状絶縁樹脂 3 3の両面に、 導体回路用 金属箔 3 4、 3 5 (好ましくは銅箔等の良導電性金属箔) を張り合わせ、 加熱プレスして一体化する。
図 4 ( e ) の工程:最後に、 導体回路用金属箔 3 4、 3 5のそれぞれを、 所定の導体回路パターンに従ってパターユングし、 所望の上面側導体回路 3 4 aと下面側導体回路 3 5 aとを形成することにより、 一つの両面基板 2 2を得ることができる。
そして、 この両面基板 2 2を、 図 1の第 1両面基板 2 2〜第 3両面基板 2 2に用いた場合は、 上面側導体回路 3 4 aと下面側導体回路 3 5 aがそ れぞれ、 図 1の第 1両面基板 2 2〜第 3両面基板 2 2の上面側導体回路 2 5と下面側導体回路 2 4になり、 また、 シート状絶縁樹脂 3 3に転写され た柱状導体 3 1 aが、 図 1の第 1两面基板 2 2〜第 3両面基板 2 2のバイ ァホール 2 6になる。
以上の説明からも明らかなように、 本実施の形態における第 1両面基板
2 2〜第 3両面基板 2 2のバイァホール 2 6は、 シート状絶縁樹脂 3 3に 転写された柱状導体 3 1 aそのものであり、 この柱状導体 3 1 aは、 金属 箔 3 1からパターユングされたものであるから、 電気的な良導電性を有し、 且つ、 柱状導体 3 1 aの高さ Hは金属箔 3 1の厚さ Dと相等しい。
したがって、 本実施の形態のバイァホール 2 6は、 "充填" や "硬化" の工程を必要としないから、 たとえば、 充填量の過不足に伴うバイァホー ルの高さ不揃い等の不良形状がなく、 従来技術のバイァホール (図 1 1の バイァホール 1 6参照) の欠点を解消できるという格別な効果を有してい る。
なお、 この製造工程では、 図 4 ( d ) の工程段階で、 シート状絶縁樹脂
3 3の両面にそれぞれ導体回路用金属箔 3 4、 3 5を張り合わせているが、 これに限定されない。 たとえば、 図 4 ( a ) 〜 (d ) の工程を次のように 変形してもよい。
図 5は、 図 4 ( a ) 〜 (d ) の工程に置き換わる両面基板 2 2 (第 1両 面基板 2 2〜第 3両面基板 2 2 ) の製造工程図である。
図 5 ( a ) 、 ( b ) の工程:まず、 支持体 3 0の一面 (柱状導体 3 1 a を有する側の面) に樹脂付金属箔 3 6 (あらかじめ導体回路用金属箔 3 4 を張り付けた軟化状態のシート状絶縁樹脂 3 3 ) の樹脂面側を加圧して張 り合わせる。 これにより、 図 5 ( b ) に示すように、 シート状絶縁樹脂 3 3の内部に、 支持体 3 0の一面に形成された柱状導体 3 1 aが入り込み (埋め込まれ) 、 シート状絶縁樹脂 3 3に柱状導体 3 1 aが "転写" され た状態になる。 図 5 (c) の工程:次に、 上記の転写によって不要になった支持体 30 を剥離した後、 シート状絶縁樹脂 33の下面に導体回路用金属箔 35を張 り合わせ、 加熱プレスして一体化する。
このようにしても、 シート状絶縁樹脂 33の両面に導体回路用金属箔 3 4、 35を張り付けた構造の両面基板 22を得ることができる。
ぐ接合基板 23の製造工程 >
次に、 接合基板 23の製造工程について説明する。 この製造工程も基本 的には両面基板 22と同様であり、 そのポイントとするところは、 やはり "充填" や "硬化" の過程を必要とせずにバイァホールを作ることができ る,^;にめる。
図 6は、 接合基板 23 (第 1接合基板 23、 第 2接合基板 23) の製造 工程図である。
図 6 (a) の工程:まず、 前記の支持体 30と同様の剥離可能なシート 状の支持体 60を用意し、 その支持体 60の一面 (図では上面) に、 良導 電性の金属箔 (たとえば、 銅箔) 6 1を張り合わせる。 両面基板 22の時 と同様に、 接合基板 23に形成するバイァホール 26の設計高を Hとした 場合、 金属箔 61の厚さ Dは、 この Hと相等しい値を持つ。 すなわち、 D =Hである。 したがって、 たとえば、 H= 18 μπιのバイァホールを作り たい場合は、 D= l 8 μπιの金属箔 61を支持体 60に張り合わせればよ い。
図 6 (b) の工程:次に、 金属箔 6 1の表面にバイァホール形成用のェ ツチングレジスト 62を形成する。
図 6 (c) 、 (d) の工程:次に、 金属箔 6 1を選択的にエッ ング (エッチングレジス ト 62によって保護されていない部分をエッチング) した後、 不要になったエッチングレジスト 62を除去する。 これにより、
1 I 図 6 ( d ) に示すように、 金属箔 6 1の一部がパターエングされ、 支持体 6 0の上に、 複数の柱状の金属導体片 (以下 「柱状導体」 という) 6 1 a が残される。 これらの柱状導体 6 1 aは、 元々は金属箔 6 1から作られた ものであるから、 当然ながら電気的な良導電性を有し、 且つ、 金属箔 6 1 の厚さ Dと等しい高さ Hを有している。
図 6 ( e ) 、 ( f ) の工程:次に、 支持体 6 0の一面 (柱状導体 6 1 a を有する側の面) に、 軟化状態のシート状絶縁樹脂 (樹脂材料) 6 3を加 圧して張り合わせる。 これにより、 図 6 ( f ) に示すように、 シート状絶 縁樹脂 6 3の内部に、 支持体 6 0の一面に形成された柱状導体 6 1 aが入 り込み (埋め込まれ) 、 シート状絶縁樹脂 6 3に柱状導体 6 1 aが "転 写" された状態になる。
図 6 ( g ) の工程:最後に、 上記の転写によって不要になった支持体 6 0を剥離して、 一つの接合基板 2 3を得る。
そして、 この接合基板 2 3を、 図 1の第 1接合基板 2 3や第 2接合基板 2 3に用いた場合は、 シート状絶縁樹脂 6 3に転写された柱状導体 6 1 a I 図 1の第 1接合基板 2 3や第 2接合基板 2 3のそれぞれのバイァホー ノレ 2 6になる。
以上の説明からも明らかなように、 本実施の形態における第 1接合基板 2 3や第 2接合基板 2 3のバイァホーノレ 2 6も、 シート状絶縁樹脂 6 3に 転写された柱状導体 6 1 aそのものであり、 この柱状導体 6 1 aは、 金属 箔 6 1からパターエングされたものであるから、 電気的な良導電性を有し、 且つ、 柱状導体 6 1 aの高さ Hは、 金属箔 6 1の厚さ Dと相等しい。
したがって、 第 1接合基板 2 3や第 2接合基板 2 3のバイァホール 2 6 も、 "充填" や "硬化" の工程を必要としないから、 たとえば、 充填量 の過不足に伴うバイァホールの高さ不揃い等の不良形状がなく、 従来技術 のバイァホール (図 1 1のバイァホール 1 6参照) の欠点を解消できると いう格別な効果を有している。
本発明は、 以上の実施の形態に限定されない。 発明の思想の範囲におい て、 様々な変形態様を含むことはもちろんである。
図 7は、 その変形態様の一例を示す要部工程図である。 (a) は図 6 (a ) の A部拡大図、 (b) は図 6 (d) の B部拡大図、 (c) は図 6 (e) の C部拡大図である。 (a) において、 この変形態様では、 支持体 60の一面に良導電性の金属箔 6 1を張り合わせる際に、 支持体 60と金 属箔 6 1の間に、 低温拡散金属 (たとえば、 錫など) からなる中間層 64 を介在させる。 そして、 (b) に示すように、 金属箔 6 1を選択的にエツ チング (図 6 (c) の工程) して柱状導体 6 1 aを形成する際に、 この中 間層 64も同時にエッチングして、 柱状導体 6 1 aの底面を被膜する底面 被膜部 64 aを形成する。 次に、 柱状導体 6 1 aの非被膜面 (側面と上 面). を、 中間層 64と同一の金属材料 (錫などの低温拡散金属) 6 5で被 膜する。 そして、 (c ) に示すように、 シート状絶縁樹脂 6 3に柱状導体 6 1 aを "転写" する (図 6 (e) の工程) ことにより、 周囲を低温拡散 金属 (64 a、 6 5) で覆った柱状導体 6 1 aをシート状絶縁樹脂 6 3に 埋め込むことができる。
このようにすると、 バイァホール 26として機能する柱状導体 6 1 aの 少なくとも両端面 (接合基板 23の表裏側の面) が低温拡散金属 ( 64 a、 6 5) で被膜されるので、 その接合基板 23に隣接する両面基板 2 2の導 体回路 (下面側導体回路 24や上面側導体回路 2 5 ) と、 接合基板 2 3の バイァホーノレ 26との接合性を高めることができるというメリットが得ら れる。
図 8は、 その変形態様の他の一例を示す要部工程図であり、 (a) は図 6 (d) の B部拡大図、 (b) は図 6 (e) の C部拡大図である。 (a) において、 この変形態様では、 金属箔 6 1を選択的にエッチング (図 6 (c) の工程) して柱状導体 6 1 aを形成した後、 この柱状導体 6 l aの 表面 (図では上面と側面であるが、 少なくとも側面) に微細な凹凸 6 1 b を形成するという "粗化処理" を施すことをポイントとする。
これによれば、 (b) に示すように、 柱状導体 6 1 aをシート状絶縁樹 脂 6 3に埋め込んだ際に、 柱状導体 6 1 aの側面の凹凸 6 1 bを介してシ 一ト状絶縁樹脂 6 3と柱状導体 6 1 aが接触する (図中の符号 Dで示す部 分を参照) から、 その凹凸 6 1 bによって両者の実質的な接触面積を拡大 し、 シート状絶縁樹脂 6 3と柱状導体 6 1 aとの接合強度を堅固なものと して、 剥離等の不都合を回避し、 信頼性の向上を図ることができる。 なお、 図 9は、 粗化処理を施す前 (a) と粗化処理を施した後 (b) を 比較するための柱状導体 6 1 aの表面写真を示す図である。 これらの写真 は、 S EM (走査型電子顕微鏡) によって撮影したものである。 撮影条件 はいずれも、 1 5KV (印加電圧) 、 X 5000 (倍率) である。 両者を 見比べると、 (a) は、 ほぼ無視できる程度の微小で滑らかなうねりしか 観察されないのに対して、 (b) では、 ほぼ等間隔で繰り返される微細な 凹凸で表面が埋め尽くされており、 明らかに (b) の方に表面粗化の痕跡 が認められる。
なお、 この変形態様では、 接合基板 23の柱状導体 6 1 aを粗化処理す る例を説明したが、 これに限定されない。 両面基板 22の柱状導体 3 1 a を粗化処理してもよい。 さらに、 他の変形態様としては、 支持体 60の一 面に良導電性の金属箔 6 1を張り合わせる際に、 支持体 60と金属箔 6 1 の間に、 低温拡散金属 (たとえば、 錫など) からなる中間層 64を介在さ せる。 そして、 (b) に示すように、 金属箔 6 1を選択的にエッチング (図 6 ( c ) の工程) して柱状導体 6 1 aを形成する際に、 この中間層 6 4も同時にエッチングして、 柱状導体 6 1 aの底面を被膜する底面被膜部 6 4 aを形成する。 そして、 柱状導体 6 1 aを形成した後、 この柱状導体 6 1 aの表面に微細な凹凸 6 1 bを形成するという "粗化処理" を施す。 次に、 柱状導体 6 1 aの非被膜面 (側面と上面) を、 中間層 6 4と同一の 金属材料 (錫などの低温拡散金属) 6 5で被膜する。 そして、 ( c ) に示 すように、 シート状絶縁樹脂 6 3に柱状導体 6 1 aを "転写" する (図 6
( e ) の工程) ことにより、 周囲を低温拡散金属 (6 4 a、 6 5 ) で覆つ た柱状導体 6 1 aをシート状絶縁樹脂 6 3に埋め込むことができる。
また、 他の変形態様としては、 たとえば、 必要に応じ、 図 4 ( d ) にお けるシード層の形成前に過マンガン酸またはレーザによる柱状導体 3 1 a の表裏面のクリーニングを行ってもよく、 あるいは、 接合基板 2 3を製作 する際、 柱状導体 6 1 aをシート状絶縁樹脂 6 3に転写した後に柱状導体 6 1 aの表面をレーザ等によりクリーユングしてもよい。 産業上の利用可能性
以上のように、 本発明に係わる多層プリント配線板及びその製造方法は、 電子部品の高密度実装を可能とするものに用いるのに適している。
例えば、 電子部品、 半導体チップ、 プリント基板、 電子回路、 ユニット や部品の一種であるモジュール、 特に内部に半導体チップ、 抵抗素子、 容 量素子またはその他の電子部品を一つまたは複数実装して所要の電子回路 機能を実現したモジュールなどに適用することができる。 また、 このよう なモジュールは、 例えば電子機器、 携帯電話機、 携帯情報端末などに適用 することができる。 さらに、 本発明は上記のものに限定されるものでなく、 本発明の効果を活かすことのできる多層プリント配線板及びその製造方法 を用いた電子部品などに幅広く適用することができる。
そして、 本発明は部品の高密度実装に好適であり、 電子機器の小型化や 信号伝搬の高速化を容易に実現することができる。

Claims

請 求 の 範 囲
1 . 複数の絶縁層からなる積層体を主構造体とし、 前記絶縁層の各々に 自層又は隣接層の導体回路間を電気的に接続するためのバイァホールを具
5 備する I V H構造の多層プリント配線板において、
前記バイァホールは、 導電性を有する金属箔をパターユングして形成さ れたものであることを特徴とする多層プリント配線板。
2 . 前記絶縁層は樹脂材料で形成されており、 且つ、 前記バイァホール は少なくとも該樹脂材料に接する面が粗化処理されていることを特徴とす
L0 る請求の範囲 1記載の多層プリント配線板。
3 . 前記バイァホールは少なくとも隣接層の導体回路に接する面が低温 拡散金属によつて被膜処理されていることを特徴とする請求の範囲 1記載 の多層プリント配線板。
4 . I V H構造の多層プリント配線板を構成する積層体の各層を製造す 15 る際に、
導電性を有する金属箔をシ一ト状の支持体の片面に剥離可能に張り付け て支持させる第 1工程と、
前記第 1工程後にその金属箔をパターユングしてバイァホール用の金属 導体片を形成する第 2工程と、
0 前記第 2工程後に前記金属導体片をシ一ト状の絶縁樹脂に転写する第 3 工程と、
前記第 3工程後に前記支持体を剥離する第 4工程と、
を行うことを特徴とする多層プリント配線板の製造方法。
5 . 前記金属導体片の少なくとも前記絶縁樹脂に接する面を粗化処理す 5 る第 5の工程を含むことを特徴とする請求の範囲 4記載の多層プリント配 線板の製造方法。
6 . 前記金属導体片を低温拡散金属によって被膜処理する第 6の工程を 含むことを特徴とする請求の範囲 4記載の多層プリント配線板の製造方法。
PCT/JP2003/010049 2002-08-19 2003-08-07 多層プリント配線板及びその製造方法 Ceased WO2004017689A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AU2003254848A AU2003254848A1 (en) 2002-08-19 2003-08-07 Multilayer printed wiring board and production method therefor
EP03788053A EP1545176A4 (en) 2002-08-19 2003-08-07 MULTILAYER PCB AND MANUFACTURING METHOD THEREFOR
US10/525,037 US7278205B2 (en) 2002-08-19 2003-08-07 Multilayer printed wiring board and production method therefor
US11/580,057 US20070029109A1 (en) 2003-08-07 2006-10-13 Multilayer printed wiring board and production method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/237866 2002-08-19
JP2002237866A JP2004079773A (ja) 2002-08-19 2002-08-19 多層プリント配線板及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/580,057 Division US20070029109A1 (en) 2003-08-07 2006-10-13 Multilayer printed wiring board and production method therefor

Publications (1)

Publication Number Publication Date
WO2004017689A1 true WO2004017689A1 (ja) 2004-02-26

Family

ID=31884446

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010049 Ceased WO2004017689A1 (ja) 2002-08-19 2003-08-07 多層プリント配線板及びその製造方法

Country Status (6)

Country Link
US (1) US7278205B2 (ja)
EP (1) EP1545176A4 (ja)
JP (1) JP2004079773A (ja)
CN (1) CN1689382A (ja)
AU (1) AU2003254848A1 (ja)
WO (1) WO2004017689A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343593A1 (en) * 2006-05-10 2016-11-24 Amkor Technology, Inc. Semiconductor package including premold and method of manufacturing the same

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
JP2007059821A (ja) * 2005-08-26 2007-03-08 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN101472404B (zh) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
WO2010113539A1 (ja) * 2009-04-02 2010-10-07 株式会社村田製作所 回路基板
US8161637B2 (en) 2009-07-24 2012-04-24 Ibiden Co., Ltd. Manufacturing method for printed wiring board
CN103068172B (zh) * 2012-12-26 2015-04-22 华映视讯(吴江)有限公司 本压印刷线路板支撑装置
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
JP6450620B2 (ja) * 2015-03-26 2019-01-09 東京応化工業株式会社 基板剥離装置および基板剥離方法
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
US11384262B2 (en) 2017-09-29 2022-07-12 Printpack Illinois, Inc. Packaging material with matte and glossy appearance, and cold seal adhesive
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN121645667A (zh) * 2025-12-29 2026-03-10 北京大学长三角光电科学研究院 柔性多层无贯穿孔电路板结构、其制备方法及应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249864A (ja) * 1994-03-14 1995-09-26 Toshiba Corp プリント配線板の製造方法
JPH11163207A (ja) * 1997-12-01 1999-06-18 Hitachi Chem Co Ltd 半導体チップ搭載用基板の製造法および半導体装置
JPH11204943A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 電子回路基板およびその製造方法
EP1093329A2 (en) * 1999-10-12 2001-04-18 North Corporation Wiring circuit substrate and manufacturing method therefor
JP2001274554A (ja) * 2000-03-27 2001-10-05 Toshiba Corp プリント配線基板、及びその製造方法
JP2002141629A (ja) * 2000-11-01 2002-05-17 North:Kk 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405227A (en) * 1966-09-16 1968-10-08 Control Data Corp Multilayer universal printed circuit board
US3488429A (en) * 1969-02-24 1970-01-06 Gerald Boucher Multilayer printed circuits
JPH04112596A (ja) * 1990-08-31 1992-04-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JPH07106761A (ja) * 1993-10-08 1995-04-21 Hitachi Chem Co Ltd 多層プリント配線板の製造法
JPH07142863A (ja) * 1993-11-12 1995-06-02 Matsushita Electric Ind Co Ltd 多層プリント配線板及びその製造方法
JP3513827B2 (ja) * 1996-07-01 2004-03-31 日立化成工業株式会社 多層プリント配線板用塑性流動シート及びそれを用いた多層プリント配線板の製造方法
JPH1187922A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd 多層配線板の製造法
JPH1187923A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd 多層配線板の製造法
JPH1187921A (ja) * 1997-09-11 1999-03-30 Hitachi Chem Co Ltd 多層配線板の製造法
JP2001326459A (ja) 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
JP2001111189A (ja) 1999-10-12 2001-04-20 North:Kk 配線回路基板とその製造方法
JP3981227B2 (ja) 1999-12-28 2007-09-26 テセラ・インターコネクト・マテリアルズ,インコーポレイテッド 多層配線基板とその製造方法
JP2001230551A (ja) * 2000-02-14 2001-08-24 Ibiden Co Ltd プリント配線板並びに多層プリント配線板及びその製造方法
JP4322402B2 (ja) * 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
JP2002050870A (ja) * 2000-08-01 2002-02-15 Hitachi Chem Co Ltd 接続基板とその接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ並びに接続基板の製造方法とその方法を用いた多層配線板の製造方法と半導体パッケージ用基板の製造方法と半導体パッケージの製造方法
JP2002190672A (ja) * 2000-12-19 2002-07-05 Hitachi Metals Ltd ビルドアップコア基板、ビルドアップ配線基板、及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249864A (ja) * 1994-03-14 1995-09-26 Toshiba Corp プリント配線板の製造方法
JPH11163207A (ja) * 1997-12-01 1999-06-18 Hitachi Chem Co Ltd 半導体チップ搭載用基板の製造法および半導体装置
JPH11204943A (ja) * 1998-01-08 1999-07-30 Hitachi Ltd 電子回路基板およびその製造方法
EP1093329A2 (en) * 1999-10-12 2001-04-18 North Corporation Wiring circuit substrate and manufacturing method therefor
JP2001274554A (ja) * 2000-03-27 2001-10-05 Toshiba Corp プリント配線基板、及びその製造方法
JP2002141629A (ja) * 2000-11-01 2002-05-17 North:Kk 配線回路用部材とその製造方法と多層配線回路基板と半導体集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1545176A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160343593A1 (en) * 2006-05-10 2016-11-24 Amkor Technology, Inc. Semiconductor package including premold and method of manufacturing the same

Also Published As

Publication number Publication date
US7278205B2 (en) 2007-10-09
US20060016620A1 (en) 2006-01-26
JP2004079773A (ja) 2004-03-11
EP1545176A1 (en) 2005-06-22
EP1545176A4 (en) 2009-03-04
CN1689382A (zh) 2005-10-26
AU2003254848A1 (en) 2004-03-03

Similar Documents

Publication Publication Date Title
TWI296492B (en) Un-symmetric circuit board and method for fabricating the same
TW200945987A (en) Multilayer flexible printed wiring board and the manufacturing method thereof
KR100965341B1 (ko) 인쇄회로기판의 제조방법
TWI864015B (zh) 電路基板之製造方法
US7278205B2 (en) Multilayer printed wiring board and production method therefor
JP2005079402A (ja) 回路基板およびその製造方法
WO2023176063A1 (ja) 多層基板、多層基板の製造方法及び電子機器
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
US8076589B2 (en) Multilayer wiring board and its manufacturing method
JP2002151853A (ja) 多層配線基板とその製造方法
JP3155565B2 (ja) プリント配線板の製造方法
KR100782404B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004134467A (ja) 多層配線基板、多層配線基板用基材およびその製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
JP2000183526A (ja) 多層配線基板およびその製造方法
US20070029109A1 (en) Multilayer printed wiring board and production method therefor
JP2004214393A (ja) 多層配線基板の製造方法
JP3829660B2 (ja) プリント基板の実装構造およびプリント基板実装構造の製造方法
JP2000133943A (ja) 多層基板の製造方法
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP7531652B1 (ja) 回路基板、回路基板の製造方法、及び電子機器
JP3943055B2 (ja) 多層型配線板の製造方法
JP4821276B2 (ja) 多層プリント配線板の製造方法及び多層プリント配線板
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003788053

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2006016620

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10525037

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20038238802

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003788053

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10525037

Country of ref document: US