WO2004064145A1 - Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ - Google Patents

Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ Download PDF

Info

Publication number
WO2004064145A1
WO2004064145A1 PCT/JP2003/016796 JP0316796W WO2004064145A1 WO 2004064145 A1 WO2004064145 A1 WO 2004064145A1 JP 0316796 W JP0316796 W JP 0316796W WO 2004064145 A1 WO2004064145 A1 WO 2004064145A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
oxide film
thickness
soi
buried oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/016796
Other languages
English (en)
French (fr)
Inventor
Hiroji Aga
Isao Yokokawa
Kiyotaka Takano
Kiyoshi Mitani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin-Etsu Handotai Co Ltd
Original Assignee
Shin-Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co Ltd filed Critical Shin-Etsu Handotai Co Ltd
Priority to US10/507,175 priority Critical patent/US20050118789A1/en
Priority to EP03768276A priority patent/EP1583145A4/en
Publication of WO2004064145A1 publication Critical patent/WO2004064145A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a method for manufacturing an SOI wafer having an SOI (Silicon insul nator) structure in which a silicon layer is formed on an insulator, and an S ⁇ I wafer manufactured by the method.
  • SOI Silicon insul nator
  • SOI wafers which have an SOI structure in which a silicon layer (SOI layer) is formed on an insulator, excel in high-speed, low power consumption, high withstand voltage, environmental resistance, etc. of devices.
  • SOI layer silicon layer
  • Typical manufacturing methods for this SOI wafer include the SIMOX method, in which oxygen ions are implanted into a silicon wafer at a high concentration and then heat treated at a high temperature to form an oxide film inside the wafer.
  • the bonding method is a bonding method for forming a SOI layer; an oxide film is formed on at least one of the wafer and the base wafer serving as a supporting substrate, and the bond wafer and the base wafer are bonded via the oxide film. Later, by reducing the thickness of the bond wafer, a method of manufacturing an SOI wafer in which an SOI layer is formed on a buried oxide film that is an insulator. .
  • the manufacturing method of the SOI wafer using this bonding method is also called a grinding and polishing method, a PAC, a plasma-assisted chemical etching method, and an ion implantation delamination method (smart cut (registered trademark) method).
  • Patent No. 30482801-), ELT RAN method, etc. are known (Silicon Science, edited by UCS Semiconductor Technology Research Group, Realize Inc., p.44-3 — 49) 6).
  • the ion implantation separation method will be described with reference to FIG. First, Prepare two silicon wafers, silicon wafer 11 and bondue wafer 12 (step (a ')). Next, after an oxide film 13 is formed on at least one of these wafers (in this case, a pond wafer) (step (b ′)), hydrogen ions or rare gas ions are implanted into the bond wafer 12. An ion-implanted layer 14 is formed inside the bond wafer 12 (step (c ′)). Then, after bonding the surface of the bonded wafer 12 with the implanted ion to the base wafer 11 via the oxide film 13 (step (d ')), the ion-implanted layer 14 is subjected to a peeling heat treatment.
  • the thin film is formed by peeling the bonder 12 to form the S ⁇ I layer 15 (step (e ′)), and then the bonding between the wafers is further strengthened.
  • the SOI wafer 16 can be manufactured by applying a bonding heat treatment or a mirror polishing called a touch polish with an extremely small polishing allowance (process ( ⁇ ′)).
  • the polishing allowance is not uniform.
  • an SII layer is formed by an ion implantation delamination method, a bonding heat treatment is performed, and a mirror polishing is performed.
  • a technique for performing high-temperature heat treatment in a hydrogen or Ar atmosphere to reduce the surface roughness and crystal defects of the SII layer of the SIII wafer without polishing is disclosed. .
  • SOI wafers with thin buried oxide films have improved the crystallinity of SOI layers. It has been demanded.
  • An oxide film to be formed on at least one of the bond wafer and the base wafer is formed so as to have the same thickness as a desired buried oxide film, and then the wafers are bonded together to manufacture an SOI wafer. I have.
  • an SOI layer having a buried oxide film As shown in Fig. 3, when the wafer is manufactured and subjected to a delamination heat treatment after bonding the wafers, a silicon oxide layer 32 and an SOI layer 33 laminated on the base wafer 31 are formed. In many cases, pre-stars 34 and voids 35 were generated in the I-Ehwa and unbonded portions were formed. Then, as the thickness of the embedded oxide film of the S • I wafer becomes thinner, such prestar voids are more likely to be generated, and it is difficult to obtain a good product and the yield is deteriorated.
  • the thickness of the buried oxide film formed on the S ⁇ I ⁇ wafer will further decrease from lOOnm to 50 nm or the like. Therefore, it is desired to produce SOI wafers at a high yield without generating prestars and voids even if the thickness of the buried oxide film is reduced.
  • crystallinity of the SOI layer formed on the SOI wafer by the above-mentioned bonding method is better than that of the SIMOX method, crystal defects called HF defects and Secco defects that appear by etching are completely eliminated. This is not the case, and further improvement in crystallinity is desired. Disclosure of the invention
  • an object of the present invention is to prevent the occurrence of prestar and void even when the thickness of the buried oxide film is reduced, and to make the crystallinity of the SOI layer extremely high.
  • a method of manufacturing an SOI wafer having a SOI layer formed on a buried oxide film by laminating the bond wafer after bonding the bond wafer and the base wafer via an oxide film, wherein the bond wafer and the base wafer are bonded together.
  • the total thickness of the oxide film formed on at least one of the surfaces is at least one of the buried oxide films of the SOI wafer to be manufactured.
  • the bond wafer and the base wafer are bonded through the formed oxide film, and then the bond wafer is thinned to form a so-layer, and thereafter, Obtained lamination
  • a method for manufacturing an S ⁇ I wafer is provided, wherein the wafer is subjected to a heat treatment to reduce the thickness of the buried oxide film.
  • the wafers are bonded to each other, and then the bond wafer is thinned to form an SOI layer.
  • the thickness of the buried oxide film is adjusted to a desired thickness by performing a heat treatment on the wafer to reduce the thickness of the buried oxide film.
  • I ⁇ A wafer can be manufactured with high yield.
  • the portion where the film thickness is reduced is reduced to a silicon layer having good crystallinity, and further, the silicon layer having good crystallinity during the heat treatment. Since the SII layer grows as a solid layer by using as a seed, an SOI layer with extremely good crystallinity can be obtained.
  • the thickness of the SOI layer formed by thinning the bond wafer is 500 nm or less.
  • the thickness of the SOI layer is greater than 500 nm, the reduction in the thickness of the buried oxide film is small even if a subsequent heat treatment is performed to reduce the thickness of the buried oxide film. It is necessary to perform heat treatment for a long time in order to obtain an oxide film.However, by reducing the thickness of the SOI layer to 50 O nm or less by thinning the bond wafer, heat treatment for reducing the thickness of the oxide film can be performed. This can be performed efficiently, and the buried oxide film can be reduced to a desired thickness in a short time.
  • the heat treatment for reducing the thickness of the buried oxide film is preferably performed at a temperature of 100 ° C. or more in an atmosphere of hydrogen gas, argon gas, or a mixed gas thereof.
  • the thickness of the oxide film can be effectively reduced, and a buried oxide film having a desired thin thickness can be reliably obtained.
  • the heat treatment for reducing the thickness of the buried oxide film is performed so that the thickness of the buried oxide film can be reduced to 10 Onm or less.
  • hydrogen ions or rare gas ions are implanted into the surface layer of the bond wafer to form an ion-implanted layer, and the ion-implanted surface of the bond wafer is cleaned.
  • the bond wafer is peeled off by the formed ion-implanted layer to be thinned.
  • the present invention is very effective when thinning the bond wafer by the ion implantation delamination method, and by performing the thinning by the ion implantation delamination method, the uniformity of the film thickness of the SOI layer is also high. You can get SOI ⁇ eha.
  • a sacrificial oxidation process is further performed after the heat treatment for reducing the thickness of the buried oxide film.
  • a thermal oxide film is further formed on the SOI layer, and the oxide film is removed.
  • the damaged layer formed on the surface of the wafer can be removed, and the thickness of the SII layer can be adjusted while further improving the crystal quality of the SOI layer.
  • an SOI wafer manufactured by the method for manufacturing an SOI wafer according to the present invention.
  • the SOI wafer manufactured by the method of manufacturing an SOI wafer according to the present invention has no prestar and void even when the buried oxide film is thin, and the crystallinity of the SOI layer is extremely good. It can be.
  • FIG. 2 is a flow chart showing a method of manufacturing an S 0 I wafer by a conventional ion implantation separation method.
  • FIG. 3 is a schematic explanatory diagram schematically illustrating a void and a prestar generated in the SOI wafer. ⁇
  • Figure 4 shows the relationship between the heat treatment time of the heat treatment to reduce the thickness of the buried oxide film and the amount of reduction in the thickness of the buried oxide film, and the thickness of the SOI layer formed on the bonded wafer and the reduction in the thickness of the buried oxide film. It is the graph which showed the relationship of quantity.
  • the present inventors have conducted intensive studies and studies on a method for manufacturing an SOI wafer having a thin buried oxide film and a good crystallinity of an SOI layer without generating a prestar void.
  • the bonding method when fabricating an SOI wafer by the bonding method, the total thickness of the oxide film formed on the surface of at least one of the two wafers is reduced by the buried oxide film of the manufactured SOI wafer.
  • the wafers are bonded together, then thinned to form an SOI layer, and then the resulting bonded wafer is subjected to a heat treatment.
  • the thickness of the buried oxide film The inventors have found that the thickness can be reduced to a desired thickness of 100 nm or less without generating any voids, and that the crystallinity of the SOI layer also becomes extremely good, thereby completing the invention.
  • FIG. 1 is a flowchart showing an example of a method for manufacturing an SOI wafer by the ion implantation separation method according to the present invention.
  • step (a) two silicon mirror surfaces are prepared.
  • one wafer is a base wafer 1 serving as a support substrate meeting the device specifications, and the other wafer is a bond wafer 2 serving as an SOI layer.
  • step (b) a thermal oxidation treatment is performed on at least one of the wafers, here the bond wafer 2, to form an oxide film 3 on the surface thereof.
  • the thickness of the oxide film formed on the surface of the bond wafer is, for example, lOO nm so as to be larger than the thickness of the buried oxide film that the SOI wafer should have when the SOI wafer is finally manufactured.
  • An oxide film is formed so as to have the above thickness.
  • the wafer for forming the oxide film is not limited to the bond wafer, and may be formed on the base wafer or on both the base wafer and the bond wafer.
  • the total thickness of the oxide film formed on the surfaces of both the wafers will eventually be the desired thickness of the embedded oxide film of the SOI wafer.
  • the oxide film is formed so as to be thicker than the thickness.
  • step (c) hydrogen ions in the surface layer of Bondueha 2 to form an oxide film 3 on the surface (H + ions, H first ion, H 2 + ions, etc.) by injecting an average of I O emissions
  • An ion implantation layer 4 is formed parallel to the surface of the wafer at the penetration depth.
  • the ions implanted into the bond wafer 2 may be rare gas ions or a mixture of hydrogen and rare gas ions.
  • step (d) the surface of the bond wafer 2 on which the hydrogen ions have been implanted is overlapped and adhered to the base wafer 1 via the oxide film 3.
  • the wafers can be bonded together without using an adhesive or the like.
  • step ( e ) the bond wafer is thinned to form the SII layer 5.
  • Bonding wafer 2 is formed into a thin film by, for example, applying a delamination heat treatment at a temperature of about 500 ° C. or more in an inert gas atmosphere and using the ion-implanted layer 4 formed on the bonding wafer 2 by the above-described hydrogen ion implantation as a boundary surface. It can be easily performed by peeling off. At this time, in the present invention, since the buried oxide film is formed thick in advance, the generation of voids and prestars due to degassing is suppressed.
  • the peeling heat treatment can be omitted by performing plasma treatment on the wafer surface before bonding and activating the wafer before bonding.
  • the SOI layer can be formed with a high precision so as to have a desired thickness by performing touch-borishing after peeling off the bond wafer with the ion-implanted layer.
  • the thickness of the buried oxide film of the S SI ⁇ wafer finally obtained is determined by the product standard, but in the present invention, it can be made less than 10011 m, and furthermore, less than 50 nm. is there.
  • the heat treatment conditions for the heat treatment for reducing the thickness of the oxide film can be determined as needed, and are not particularly limited. For example, hydrogen gas, argon gas, or a mixture gas of 100
  • the heating is performed at a temperature of 0 ° C. or higher, preferably 110 ° C. or higher, and more preferably 115 ° C. or higher.
  • the thickness of the oxide film under such heat treatment conditions By performing a heat treatment to reduce the thickness, the thickness of the buried oxide film can be effectively reduced, and a buried oxide film having a thickness of less than 100 ⁇ m, such as 100 to 80 nm, can be easily obtained.
  • the bonding force between wafers can be increased to produce a firmly bonded SOI wafer.
  • a heat treatment was performed to reduce the thickness of the buried oxide film with a heat treatment time of 1 hour or 0.4 hours at C, and then the amount of reduction in the thickness of the buried oxide film under each heat treatment condition was measured.
  • the thickness reduction of the buried oxide film was measured by measuring the thickness of the buried oxide film of the bonded wafer before and after the heat treatment using a multilayer spectroscopic ellipsometer (manufactured by SOP RA). .
  • the thickness of the buried oxide film is reduced by heat treatment by reducing the thickness of the SOI layer formed on the buried oxide film from 846 nm to 2977 ⁇ .
  • the amount can be increased.
  • the thickness of the S SI layer formed on the buried oxide film is larger than 500 nm, even if the heat treatment for reducing the thickness of the oxide film is performed, the amount of decrease in the thickness of the buried oxide film is reduced.
  • the small size requires a long heat treatment to obtain a buried oxide film having a desired thickness. Therefore, it is preferable that the thickness of the SOI layer formed by thinning the bond wafer be 500 nm or less, thereby reducing the thickness of the buried oxide film.
  • the heat treatment can be performed efficiently, and the buried oxide film can be reduced to a desired thickness in a short time.
  • a so-called sacrificial oxidation is performed in which a thermal oxide film is formed on the SOI layer after the heat treatment for reducing the thickness of the buried oxide film, and the oxide film is removed.
  • a treatment is performed.
  • a heat treatment in an oxidizing atmosphere is performed to form an oxide film on the surface of the SII layer, and then the oxide film formed on the surface of the SOI layer is removed.
  • the oxide film may be removed by, for example, etching with an aqueous solution containing HF. If etching is carried out with an aqueous solution containing HF, only the oxide film is removed by etching, and a SOI wafer with no contaminants such as damaging heavy metals removed by sacrificial oxidation can be obtained.
  • the damage layer generated on the surface of the SOI wafer by ion implantation can be reliably removed, and the crystal quality of the SOI layer can be further improved. Since the thickness of the SOI layer can be adjusted while increasing the thickness, it is possible to manufacture a higher quality S ⁇ I ⁇ wafer.
  • an SOI wafer By manufacturing an SOI wafer by the above-described method, it is possible to manufacture a SOI wafer with a reduced yield of a buried oxide film to a desired thickness by suppressing the generation of a prestar board and at a high yield. . Also, since the thickness of the buried oxide film is reduced by a heat treatment for reducing the thickness of the oxide film, the reduced thickness portion is reduced to a silicon layer having good crystallinity, and the crystallinity thereof is improved. Since the SOI layer is grown as a solid layer using the silicon layer as a seed, an SOI layer with extremely good crystallinity can be obtained.
  • the present invention will be described more specifically with reference to Examples and Comparative Examples, but the present invention is not limited thereto.
  • one silicon wafer to be a bond wafer is subjected to thermal oxidation to form an oxide film with a thickness of 100 nm on the surface of the wafer, and then hydrogen is injected into the silicon wafer at an implantation energy of 53 keV. Ions were implanted (dose amount: 5.5 ⁇ 10 16 / cm 2 ) to form an ion-implanted layer. Then, after bonding the bond wafer and the base wafer via the oxide film, the wafer is subjected to a peeling heat treatment at 500 ° C. for 30 minutes in a nitrogen gas atmosphere to be peeled at the ion-implanted layer, thereby removing the SOI layer. A wafer was prepared. The obtained bonded wafer was subjected to touch polishing with a polishing allowance of 60 nm to form an SOI layer having a thickness of 320 ⁇ .
  • a mirror-polished silicon wafer having a diameter of 200 mm was prepared, and an SOI wafer having a buried oxide film having a thickness of 30 nm as a product standard was manufactured by an ion implantation separation method.
  • a bond oxide was thermally oxidized to form an oxide film with a thickness of 80 nm on the surface of the wafer, and then hydrogen ions were implanted into the silicon wafer at an implantation energy of 50 keV ( Dose amount: 5.5 ⁇ 10 16 / cm 2 ), and an ion-implanted layer was formed. Then, after bonding the bond wafer and the base wafer having an oxide film with a thickness of 20 nm on the surface via the oxide film, a peeling heat treatment of 30 minutes at 50.0 ° C. in a nitrogen gas atmosphere is performed. As a result, the wafer was peeled off at the ion-implanted layer to produce a wafer having an SOI layer. The obtained bonded wafer was subjected to touch polishing with a polishing allowance of 60 nm to form an SII layer having a thickness of 320 nm.
  • the bonded wafer was subjected to a heat treatment to reduce the thickness of the oxide film at 1200 ° C for 14 hours in an argon gas atmosphere to reduce the thickness of the buried oxide film by 70 ⁇ ⁇ .
  • a heat treatment to reduce the thickness of the oxide film at 1200 ° C for 14 hours in an argon gas atmosphere to reduce the thickness of the buried oxide film by 70 ⁇ ⁇ .
  • an SOI wafer having a buried oxide film having a thickness of 30 nm was manufactured.
  • Two mirror-polished silicon wafers each having a diameter of 20 O mm were prepared, and the thickness was 80 nm (comparative example 1) as a product standard by the ion implantation peeling method.
  • An SOI wafer having a buried oxide film having a thickness of O nm (Comparative Example 2) was manufactured. First, a thermal oxidation was performed on each of the bonders to form an oxide film with a thickness of 80 nm (Comparative Example 1) and a thickness of 30 nm (Comparative Example 2) on the surface of each wafer.
  • Hydrogen ions were implanted into the silicon wafer of Comparative Example 1 with an implantation energy of 50 keV and the silicon wafer of Comparative Example 2 with an implantation energy of 44 keV (dose amount: 5 5 ⁇ 10 16 Z cm 2 ) to form an ion injection layer. Then, after bonding the bond wafer and the base wafer having no oxide film on the surface via the oxide film, ion-implantation is performed by performing a stripping heat treatment at 500 ° C. for 30 minutes in a nitrogen gas atmosphere. By peeling off the layer, a wafer having an SOI layer was produced. Each of the obtained bonded substrates was subjected to touch polishing with a polishing allowance of 60 nm to form an SOI layer having a thickness of 320 nm.
  • a bonding heat treatment for further increasing the bonding strength between the bond wafer and the base wafer may be performed, thereby obtaining an SOI wafer in which the wafers are more firmly bonded to each other. it can .
  • the bond wafer is thinned by the ion implantation delamination method.
  • the present invention is not limited to this.
  • the grinding and polishing method or the PACE method is used. Can be similarly applied.

Landscapes

  • Element Separation (AREA)

Abstract

　本発明は、ボンドウエーハとベースウエーハの少なくとも一方の表面に酸化膜を形成し、該形成した酸化膜を介して前記ボンドウエーハとベースウエーハとを貼り合せた後、ボンドウエーハを薄膜化することによってＳＯＩウエーハを製造する方法において、前記ボンドウエーハとベースウエーハの少なくとも一方の表面に形成される酸化膜のトータルの厚さが、前記製造されるＳＯＩウエーハが有する埋め込み酸化膜の厚さよりも厚くなるようにして酸化膜の形成を行った後、該形成した酸化膜を介してボンドウエーハとベースウエーハとを貼り合せてからボンドウエーハを薄膜化してＳＯＩ層を形成し、得られた貼り合せウエーハに埋め込み酸化膜の厚さを減ずる熱処理を行うＳＯＩウエーハの製造方法である。これにより、埋め込み酸化膜の厚さを薄くしてもブリスターやボイドを発生させず、ＳＯＩ層の結晶性が極めて良好なＳＯＩウエーハを製造する方法が提供される。

Description

明 細 書
S O I ゥエーハの製造方法及ぴ S O I ゥエーハ 技術分野
本発明は、 絶縁体上にシリ コン層が形成された S O I ( S i l i c o n o n i n s u l a t o r ) 構造を有する S O I ゥエーハを製造する方法及びその方 法で製造された S◦ I ゥエーハに関する。 背景技術
近年、 絶縁体上にシリ コン層 （S O I層） が形成された S O I構造を有する S O I ゥエーハが、 デバイスの高速性、 低消費電力性、 高耐圧性、 耐環境性等に優 れていることから、 電子デバイス用の高性能 L S I用ゥエーハと して特に注目 さ れている。
この S O I ゥエーハの代表的な製造方法と して、 シリ コンゥエーハに酸素ィォ ンを高濃度で打ち込んだ後に高温で熱処理を行ってゥエーハ内に酸化膜を形成す る S I MO X法や、 貼り合わせ法と呼ばれる方法等がある。 貼り合わせ法とは、 S O I層を形成するボント；ゥエーハと支持基板となるベースウェーハのうちの少 なく とも一方に酸化膜を形成し、 その酸化膜を介してボンドゥエーハとベースゥ エーハとを貼り合わせた後ボンドゥエーハを薄膜化することによって、 絶縁体で ある埋め込み酸化膜上に S O I層が形成された S O I ゥエーハを製造する方法で める。 .
この貼り合わせ法を利用した S O I ゥエーハの製造方法には、 研削研磨法、 P AC E 、 P l a s m a A s s i s t e d C h e m i c a l E t c h i n g ) 法、 イオン注入剥離法 （スマートカッ ト （登録商標） 法とも呼ばれる。 特許第 3 0 4 8 2 0 1-号公報参照）、 E L T RAN法等が知られている （シリ コンの科学 、 U C S半導体基盤技術研究会編集、 リアライズ社発行、 p . 4 4 3 — 4 9 6参 照）。
ここで、 イオン注入剥離法について、 図 2を参照しながら説明する。 先ず、 ベ ースゥエーハ 1 1 とボンドゥエーハ 1 2の二枚のシリ コンゥエーハを準備する （ 工程 （ a '))。 次に、 これらのうちの少なく とも一方のゥエーハ （この場合、 ポ ンドゥエーハ） に酸化膜 1 3を形成した後 （工程 （ b '))、 ボンドゥエーハ 1 2 に水素ィオンまたは希ガスイオンを注入してボンドゥエーハ 1 2の内部にイオン 注入層 1 4を形成する （工程 （ c '))。 そして、 ボンドゥエーハ 1 2のイオンを 注入した方の面を酸化膜 1 3を介してべ一スウェーハ 1 1 と貼り合わせた後 （ェ 程 （ d '))、 剥離熱処理を加えてイオン注入層 1 4を劈開面 （剥離面） と してボ ンドゥエーハ 1 2を剥離することで薄膜化して S〇 I層 1 5を形成し （工程 （ e '))、 その後、 さらにゥエーハ同士の結合を強固にするための結合熱処理や研磨 代の極めて少ないタツチポリ ッシュと呼ばれる鏡面研磨等を施すことによって S O I ゥエーハ 1 6を製造することができる （工程 （ ί '))。
しかしながら、 S Ο I ゥエーハを製造する際に、 上記のように機械加工の要素 を含む鏡面研磨を最終段階に行ってしまう と、 研磨の取り代が均一でないために
、 イオン注入 · 剥離によって達成された S Ο I層の膜厚均一性が悪化するという 問題が生じ、 さらに結合熱処理後に鏡面研磨を行うため、 工程が多く煩雑であり 、 コス ト的にも不利である。
こ の よ うな問題を解決するために、 例えば特開平 1 1 一 3 0 7 4 7 2号公報で は、 イオン注入剥離法により S Ο I層を形成し、 結合熱処理を行った後、 鏡面研 磨を行わずに S Ο I ゥエーハの S Ο I層の表面粗さや結晶欠陥を低減するために 、 水素や A r雰囲気で高温熱処理を行なう技術を開示している。 .
また、 近年の半導体デバイスの高集積化に伴い、 より高品質の S O I ゥエーハ の製造が求められており、 例えば薄い埋め込み酸化膜を有する S O I ゥエーハゃ S O I層の結晶性を向上させた S O I ゥエーハ等が求められている。
一般に、 上記のようにしてイオン注入剥離法により S O I ゥエーハを製造する 場合、 S O I ゥエーハ内に所望の厚さを有する埋め込み酸化膜を形成するために
、 ボンドゥエーハとべ一ス ウェーハの少なく とも一方に形成する酸化膜を所望さ れる埋め込み酸化膜の厚さと'同じ厚さとなるように形成し、 その後ゥエーハ同士 を貼り合わせることにより S O I ゥエーハの製造を行っている。
しかしながら、 例えば 1 0 0 n m以下の埋め込み酸化膜を有する S O I ゥエー ハを作製する場合、 ゥエーハを貼り合わせ後剥離熱処理を行った際に、 図 3に示 すように、 ベースウェーハ 3 1の上に埋め込み酸化膜 3 2 と S O I層 3 3が積層 された S〇 I ゥエーハにプリスター 3 4やボイ ド 3 5を発生させて、 未結合部が 生ずる場合が多かった。 そして、 S◦ I ゥエーハの埋め込み酸化膜の厚さが薄く なるほど、 このようなプリスターゃボイ ドが発生しやすくなり、 良品が得られ難 く、 歩留まりを悪化させるという問題があった。
今後、 S〇 I ゥエーハに形成される埋め込み酸化膜の厚さは、 l O O n mから 5 0 n m等へとさらに薄くなる方向に進むと考えられる。 そのため、 埋め込み酸 ■ 化膜の厚さを薄く してもプリスター及びボイ ドを発生させずに、 高い歩留まりで S O I ゥエーハを製造することが望まれている。
さらに、 上記貼り合わせ法により S O I ゥエーハに形成された S O I層の結晶 性は、 S I M O X法に比べて良好であるものの、 エッチングすることによって現 れる H F欠陥や S e c c o欠陥と呼ばれる結晶欠陥が完全になくなつているわけ ではなく、 さらなる結晶性の改善が望まれている。 発明の開示
そこで本発明は、 上記問題点に鑑みてなされたものであり、 本発明の目的は、 埋め込み酸化膜の厚さを薄く してもプリスター及びボイ ドを発生させず、 S O I 層の結晶性が極めて良好な S O I ゥエーハを製造する方法を提供することにある 上記目的を達成するために、 本発明によれば、 ボンドゥエーハとべ一スウェー' ハの少なく とも一方の表面に酸化膜を形成し、 該形成した酸化膜を介して前記ボ ンドゥエーハとベースゥエーハとを貼り合せた後、 ボンドゥエーハを薄膜化する ことによって、 埋め込み酸化膜上に S O I層が形成された S O I ゥエーハを製造 する方法において、 前記ボンドゥエーハとべ一スウェーハの少なく とも一方の表 ■ 面に形成される酸化膜のトータルの厚さが、 前記製造される S O I ゥエーハが有 する埋め込み酸化膜の厚さよりも厚くなるよ うにして酸化膜の形成を行った後、 該形成した酸化膜を介してボンドゥエーハとべ一スウェーハとを貼り合せてから ボンドゥエーハを薄膜化して s o 〗層を形成し、 その後、 得られだ貼り合せゥェ ーハに埋め込み酸化膜の厚さを減ずる熱処理を行うことを特徴とする S◦ I ゥェ ーハの製造方法が提供される。
このように、 予め所望の厚さより厚い埋め込み酸化膜が得られるようにして酸 化膜の形成を行った後、 ゥエーハ同士を貼り合せてからボンドゥエーハを薄膜化 して S O I層を形成し、 その後貼り合せゥエーハに埋め込み酸化膜の厚さを減ず る熱処理を行うことによつて埋め込み酸化膜の厚さを所望の厚さに調整するので
、 プリスターやボイ ドを発生させずに所望の薄い埋め込み酸化膜厚を有する s o
I ゥエーハを高い歩留まりで製造することができる。 また、 熱処理によって埋め 込み酸化膜厚を減少させるので、 膜厚が減少した部分は還元されて結晶性が良好 なシリ コン層となり、 さらに、 その熱処理の間にその結晶性が良好なシリ コン層 を種と して S〇 I層が固層成長するので、 結晶性が極めて良好な S O I層を得る ことができる。
このとき、 前記ボンドゥエーハを薄膜化して形成する S O I層の厚さを、 5 0 0 n m以下とすることが好ましい。
S O I層の厚さが 5 0 0 n mより厚い場合、 その後の埋め込み酸化膜の厚さを 減ずる熱処理を行っても埋め込み酸化膜の厚さの減少量が小さいため、 所望の厚 さの埋め込み酸化膜を得るために長時間の熱処理を行う必要があるが、 このよ う にボンドゥエーハの薄膜化等により S O I層の厚さを 5 0 O n m以下とすること によって、 酸化膜の厚さを減ずる熱処理を効率的に行うことができ、 短時間で埋 め込み酸化膜を所望の厚さに減少させることができる。
また、 前記埋め込み酸化膜の厚さを減ずる熱処理を、 水素ガス、 アルゴンガス 、 またはこれらの混合ガス雰囲気下で 1 0 0 0 °c以上の温度で行うことが好まし い
このよ うな条件で酸化膜の厚さを減ずる熱処理を行うことによって、 効果的に 酸化膜の厚さを減少させて、 所望の薄い厚さを有する埋め込み酸化膜を確実に得 ることができる。
そして、 本発明によれば、 前記埋め込み酸化膜の厚さを減ずる熱処理を行って 、 埋め込み酸化膜の厚さを 1 0 O n m以下にすることができる。
このように埋め込み酸化膜の厚さを減ずる熱処理を行うことによって、 プリ ス ターやボイ ドの発生を確実に防止して、 l O O n m以下の厚さを有する埋め込み 酸化膜が形成された S O I ゥエーハを容易に製造することができる。
さらに、 前記ボンドゥエーハとべ一スウェーハとを貼り合わせる前に、 前記ボ ンドゥエーハの表層部に水素イオンまたは希ガスイオンを注入してィオン注入層 を形成しておき、 該ボンドゥエーハのイオン注入した方の面をべ一スウェーハと 貼り合せた後、 前記ボンドゥエーハを前記形成したイオン注入層で剥離すること によって薄膜化することが好ましい。
本発明は、 イオン注入剥離法でボンドゥエーハの薄膜化を行う場合に非常に有 効であり、 このようにイオン注入剥離法を用いて薄膜化を行うことによって、 S O I層の膜厚均一性も高い S O I ゥエーハを得ることができる。
また、 前記埋め込み酸化膜の厚さを.減ずる熱処理を行った後、 さらに犠牲酸化 処理を行うことが好ましい。
このように、 埋め込み酸化膜の厚さを減ずる熱処理後に、 さ らに S O I層に熱 酸化膜を形成し、 その酸化膜を除去する、 いわゆる犠牲酸化処理を行うことによ つて、 ィオン注入によって S O I ゥエーハの表面に生じているダメージ層を除去 でき、 また S O I層の結晶品質を一層高めつつ、 S〇 I層の膜厚調整を行うこと ができる。
そして、 本発明によれば、 上記本発明の S O I ゥエーハの製造方法により製造 された S O I ゥエーハを提供することができる。
本発明の S O I ゥエーハの製造方法により製造された S O I ゥエーハであれば 、 埋め込み酸化膜の厚さが薄くてもプリスター及びボイ ドがなく、 S O I層の結 晶性が極めて良好な. S〇 I ゥエーハとすることができる。
以上説明したように、 本発明によれば、 埋め込み酸化膜を所望の厚さまで薄く してもプリスターやボイ ドが発生してなく、 また S O I層の結晶性が極めて良好 な S〇 I ゥエーハを高い歩留まりで製造することができる。 図面の簡単な説明
m 1は、 本発明に係るイオン注入剥離法による s〇 I ゥエーハの製造方法の一 例を示したフロー図である。 図 2は、 従来のィオン注入剥離法による S 0 I ゥエーハの製造方法を示したフ ロー図である。
図 3は、 S O I ゥェ一ハに発生するボイ ド及びプリスターを概略的に説明する 概赂説明図である。■
図 4は、 埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜 の厚さ減少量の関係、 及び貼り合わせゥエーハに形成されている S O I層の厚さ と埋め込み酸化膜の厚さ減少量の関係を示したグラフである。 発明を実施するための最良の形態 ·
以下、 本発明について実施の形態を説明するが、 本発明はこれらに限定される ものではない。 ，
従来、 イオン注入剥離法を用いて埋め込み酸化膜厚が l O O n m以下となる S O I ゥエーハを製造しょ う とすると、 貼り合わせ後の剥離熱処理でプリスターや ボイ ドが発生しやすくなり、 埋め込み酸化膜の厚さが薄くなるほど、 歩留まりが 悪化するという問題があった。
このブリスターやボイ ドの発生に関しては、 剥離熱処理中に貼り合わせ界面で は貼り合せ面に付着してい 有機物などに起因して脱ガスが生じ、 埋め込み酸化 膜がある程度厚いと剥離熱処理で生じたガスを坦め込み酸化膜中に取り込むこと ができるが、 埋め込み酸化膜が薄い場合は取り込めるガスの容量が減るため剥離 熱処理中に発生したガスの全てを取り込めず、 その残ったガスに起因してプリス ターやボイ ドが発生すると考えられた。
そこで、 本発明者は、 プリスターゃボイ ドを発生させずに埋め込み酸化膜の厚 さが薄く、 また S O I層の結晶性が良好な S O I ゥエーハを製造するための方法 について鋭意研究及ぴ検討を重ねた。 その結果、 貼り合わせ法で S O I ゥエーハ を作製する際に、 2枚のゥエーハの少なく とも一方のゥエーハの表面に形成され る酸化膜のトータルの厚さが、 製造される S O I ゥエーハが有する埋め込み酸化 膜の厚さより厚くなるよ うにしてゥエーハに酸化膜の形成を行った後、 ゥエーハ 同士を贴り合わせてから薄膜化を行って S O I層を形成し、 その後得られた貼り 合わせゥエーハに熱処理を行うことによって、 埋め込み酸化膜の厚さをプリスタ 一やボイ ドを発生させずに 1 0 0 n m以下の所望の厚さまで減少させることがで きること、 さらに S O I層の結晶性も極めて良好となることを見出し、 発明を完 成させた。
以下、 本発明の S〇 I ゥエーハの製造方法について、 2枚のシリ コンゥエーハ を貼り合わせる場合を例に挙げて図面を参照しながら詳細に説明するが、 本発明 はこれらに限定されるものではない。 ここで、 図 1は、 本発明に係るイオン注入 剥離法により S O I ゥエーハを製造する方法の一例を示すフロー図である。 先ず、 2枚のシリ コン鏡面ゥエーハを準備する （工程 （ a ) )。 この 2枚のシリ コンゥエーハのうち、 一方のゥエーハはデバイスの仕様に合った支持基板となる ベースウェーハ 1であり、 他方は S O I層となるボンドゥエーハ 2である。 次に、 工程 （b ) において、 そのうちの少なく とも一方のゥエーハ、 ここでは ボンドゥエーハ 2に熱酸化処理を行ってその表面に酸化膜 3を形成する。 このと き、 ボンドゥエーハの表面に形成される酸化膜の厚さは、 最終的に S O I ゥエー ハを製造した際に S O I ゥエーハが有するべき埋め込み酸化膜の厚さより も厚く なるように、 例えば l O O n m以上の厚さを有するようにして酸化膜の形成を行 う。 このように 1 0 O n ra以上の厚さを有するように酸化膜を形成することによ つて、 後の工程で剥離熱処理を行う際にプリスターやボイ ドの発生を確実に防止 することができる。
尚、 この工程 （b ) において、 酸化膜を形成するゥエーハはボンドゥエーハに 限定されるものではなく、 ベースウェーハに形成しても、 またはべ一スウェーハ とボンドゥエーハの両方のゥエーハに形成しても良いが、 例えば酸化膜をベース ゥエーハとボンドゥエーハの両方に形成する場合では、 両方のゥエーハの表面に 形成される酸化膜のトータルの厚さが、 最終的に S O I ゥエーハが有する埋め込 み酸化膜の所望の厚さより も厚くなるようにして酸化膜の形成を行う。
続いて、 工程 （ c ) では、 表面に酸化膜 3 を形成したボンドゥエーハ 2の表層 部に水素イオン （H +イオン、 H一イオン、 H 2 +イオンなど) を注入して、 ィォ ンの平均進入深さにおいてゥエーハ表面に平行なイオン注入層 4を形成する。 こ のとき、 ボンドゥエーハ 2に注入するイオンは、 希ガスイオンあるいは水素ィォ ンと希ガスイオンの混合でも良い。 ボンドゥエーハ 2にイオン注入層 4を形成した後、 工程 （ d ) において、 ボン ドゥエーハ 2の水素イオンを注入した方の面を、 酸化膜 3を介してべ一スウェー ハ 1に重ね合せて密着させる。 このとき、 例えば常温の清浄な雰囲気下で 2枚の ゥエーハの表面同士を接触させることにより、 接着剤等を用いることなく ゥエー ハ同士を貼り合わせることができる。
そして、 ゥエーハ同士を貼り合わせた後、 工程 （ e ) においてボンドゥエーハ を薄膜化して S〇 I層 5を形成する。 ボンドゥエーハ 2の薄膜化は、 例えば不活 性ガス雰囲気下約 5 0 0 °C以上の温度で剥離熱処理を加えて、 上記の水素イオン 注入でボンドゥエーハ 2に形成したイオン注入層 4を境界面と して剥離すること によって容易に行うことができる。 この時、 本発明では、 埋め込み酸化膜が予め 厚く形成されているので、 脱ガスによるボイ ド、 プリスターの発生が抑制される 。 尚、 貼り合わせ前のゥエーハ表面にプラズマ処理を行って活性化した後に貼り 合わせることにより、 前記剥離熱処理を省略することもできる。
このよ うにィオン注入剥離法を用いてボンドゥエーハの薄膜化を行うことによ つて、 膜厚均一性が非常に優れている S O I層を容易に形成することができる。 また、 ボンドゥエーハをイオン注入層で剥離後、 タツチボリ ッシュを行うことに より S O I層を所望の厚さとなるよ うに高精度に形成することができる。
その後、 得られた貼り合わせゥエーハに工程 （ ί ) で埋め込み酸化膜の厚さを 減ずる熱処理を行うことによって、 所望の厚さに厚さが減少した埋め込み酸化膜 6を有する S Ο I ゥエーハ 7を製造することができる。 この最終的に得られる S Ο I ゥエーハの埋め込み酸化膜の厚さは、 製品規格により決定されるが、 本発明 では 1 0 0 11 m以下、 さらに.は 5 0 n m以下にすることも可能である。
尚、 タツチボリ ッシュを省略し、 剥離後の貼り合せゥエーハに直接工程 （ f ) の熱処理を行うことも可能であるし、 工程 （ f ) の熱処理の後にタツチボリ ッシ ュを加えても良い。
この酸化膜の厚さを減ずる熱処理の熱処理条件は必要に応じて決定することが でき、 特に限定されるものではないが、 例えば水素ガス、 アルゴンガス、 または これらの混合ガス雰囲気下で 1 0 0 0 °C以上、 好ましくは 1 1 0 0 °c以上、 よ り 好ましくは 1 1 5 0 °C以上の温度で行う。 このような熱処理条件で酸化膜の厚さ を減ずる熱処理を行うことによって、 効果的に埋め込み酸化膜の厚さを減少させ て、 例えば 1 0〜 8 0 n mのような 1 0 0 η m未満の厚さを有する埋め込み酸化 膜を容易に得ることができるし、 またゥエーハ同士の結合力を高めて強固に結合 した S O I ゥエーハを製造することができる。
ここで、 埋め込み酸化膜の厚さを減ずる熱処理の熱処理時間と埋め込み酸化膜 の厚さ減少量の関係、 及び貼り合わせゥエーハに形成されている S O I層の厚さ と埋め込み酸化膜の厚さ減少量の関係について調べた実験結果について示す。 ' 先ず、 熱処理時間と埋め込み酸化膜の厚さ減少量の関係を調べるために、 上記 工程 （ e ) まで行って、 8 0 n mの埋め込み酸化膜上に 2 9 7、 5 2 5、 8 4 6 n mの厚さの S O I層を有する貼り合わせゥエーハをそれぞれ 2枚用意し、 それ ぞれの貼り合わせゥエーハにアルゴンガス 1 0 0 %雰囲気下、 1 2 0 0。Cで 1時 間または.4時間の熱処理時間で埋め込み酸化膜の厚さを減ずる熱処理を行い、 そ の後各熱処理条件における埋め込み酸化膜の厚さ減少量を測定した。 この埋め込 み酸化膜の厚さ減少量の測定は、 熱処理前後の貼り合わせゥエーハの埋め込み酸 化膜の厚さを多層膜分光エリプソメーター （ S O P RA社製） を用いて測定する ことによって行った。
その結果、 図 4に示したように、 熱処理時間が長くなるにつれて埋め込み酸化 膜の厚さ減少量が大きくなることがわかった。 また、 図 4には示してないが、 同 じ熱処理時間の場合では、 熱処理温度が高くなるほど埋め込み酸化膜の厚さの減 少量が大きく、 1 0 0 0 °C未満の温度では酸化膜の厚さ減少量が非常に小さかつ た。
さらに、 図 4から明らかであるように、 埋め込み酸化膜上に形成する S O I層 の厚さを 8 4 6 n mから 2 9 7 η ηαへと薄くすることによって、 熱処理における 埋め込み酸化膜の厚さ減少量を大きくすることができる。 また、 埋め込み酸化膜 上に形成される S Ο I層の厚さが 5 0 0 n mより厚い場合、 酸化膜の厚さを減ず る熱処理を行っても埋め込み酸化膜の厚さの減少量が小さいため、 所望の厚さの 埋め込み酸化膜を得るには長時間の熱処理が必要となることが明らかになつた。 したがって、 ボンドゥエーハの薄膜化によって形成される S O I層の厚さは 5 0 0 n m以下とすることが好ましく、 それによつて埋め込み酸化膜の厚さを減ずる 熱処理を効率的に行うことができ、 短時間で埋め込み酸化膜を所望の厚さに減ず ることができる。
さらに、 本発明の S O I ゥ'エーハの製造方法では、 上記の埋め込み酸化膜の厚 さを減ずる熱処理を行った後に S O I層に熱酸化膜を形成し、 その酸化膜を除去 するという、 いわゆる犠牲酸化処理を行うことが好ましい。
例えば、 埋め込み酸化膜の厚さを減ずる熱処理を行った後に、 酸化性雰囲気下 の熱処理を行って S〇 I層の表面に酸化膜を形成し、 その後、 S O I層の表面に 形成した酸化膜を除去する。 このとき、 酸化膜の除去は、 例えば H Fを含む水溶 液でエッチングすることにより行えばよい。 H Fを含む水溶液でエッチングする ようにすれば、 酸化膜のみがエッチングにより除去され、 犠牲酸化によりダメー ジゃ重金属等の汚染物を除去した S O I ゥエーハを得ることができ _る。
このよ うに埋め込み酸化膜の厚さを減ずる熱処理後にさらに犠牲酸化処理を行 うことによって、 イオン注入によって S O I ゥエーハの表面に生じているダメー ジ層を確実に除去でき、 さらに S O I層の結晶品質を一層高めつつ S O I層の膜 厚調整を行うことができるため、 より高品質の S◦ I ゥエーハを製造することが できる。
以上のような方法で S O I ゥエーハを製造することによって、 プリスターゃボ ィ ドの発生を抑制して埋め込み酸化膜の厚さを所望の厚さまで薄く した S O I ゥ エーハを高い歩留まりで製造することができる。 また、 酸化膜の厚さを減ずる熱 処理により埋め込み酸化膜の厚さを減少させるので、 膜厚が減少した部分が還元 されて結晶性が良好なシリ コン層となり、 そしてその結晶性が良好なシリ コン層 を種と して S O I層が.固層成長するので、 結晶性が極めて良好な S O I層を得る ことができる。 以下、 実施例及び比較例を示して本発明をより具体的に説明するが、 本発明は これらに限定されるものではない。
(実施例 1 )
鏡面研磨が施された直径 2 0 O m mのシリ コンゥエーハを用意し、 イオン注入 剥離法により製品規格と して 8 0 n mの厚さの埋め込み酸化膜を有する S O I ゥ エーハの製造を行った。
先ず、 ボンドゥエーハとなる一方のシリコンゥェ一ハに熱酸化を施してゥエー ハの表面に 1 0 0 n mの厚さで酸化膜を形成した後、 5 3 k e Vの注入エネルギ 一でシリ コンゥエーハ中に水素イオンを注入して （ドーズ量 ： 5 . 5 X 1 0 1 6 / c m2 ), イオン注入層を形成した。 その後、 酸化膜を介してボンドゥエーハ とべ一スウェーハとを貼り合わせた後、 窒素ガス雰囲気下、 5 0 0 °Cで 3 0分の 剥離熱処理を行うことによってイオン注入層で剥離して、 S O I層を有するゥェ ーハを作製した。 得られた貼り合わせゥエーハに 6 0 n mの研磨代でタツチポリ ッシュを施して 3 2 0 η πιの厚さを有する S O I層を形成した。
その後、 貼り合わせゥエーハにアルゴンガス雰囲気下、 1 2 0 0 °Cで 4時間の 埋め込み酸化膜の厚さを減ずる熱処理を行って、 埋め込み酸化膜の厚さを 2 0 n m減少させて 8 0 n mの厚さの埋め込み酸化膜を有する S O I ゥエーハを製造し た。
(実施例 2 )
鏡面研磨が施された直径 2 0 0 mmのシリ コンゥエーハを用意し、 イオン注入 剥離法により製品規格として 3 0 n mの厚さの埋め込み酸化膜を有する S O I ゥ エーハの製造を行った。
先ず、 ボンドゥエ一ハに熱酸化を施してゥエーハの表面に 8 0 n mの厚さで酸 化膜を形成した後、 5 0 k e Vの注入エネルギーでシリ コンゥエーハ中に水素ィ オンを注入して （ドーズ量 ： 5. 5 X 1 0 1 6/ c m2), イオン注入層を形成し た。 その後、 ボンドゥエーハと表面に 2 0 n mの厚さで酸化膜を有するベースゥ エーハとを酸化膜を介して貼り合わせた後、 窒素ガス雰囲気下、 5 0. 0 °Cで 3 0 分の剥離熱処理を行うことによってイオン注入層で剥離して、 S O I層を有する ゥエーハを作製した。 得られた貼り合わせゥェ一ハに 6 0 n mの研磨代でタッチ ポリ ッシュを施して 3 2 0 nmの厚さを有する S〇 I層を形成した。
その後、 貼り合わせゥエーハにアルゴンガス雰囲気下、 1 2 0 0 °Cで 1 4時間 の酸化膜の厚さを減ずる熱処理を行って、 埋め込み酸化膜の厚さを 7 0 η πι減少 させて 3 0 n mの厚さの埋め込み酸化膜を有する S O I ゥ ハを製造した。
(比較例 1及び 2 ) .
鏡面研磨が施された直径 2 0 O mmのシリ コンゥ ハを 2枚ずつ用意し、 ィ オン注入剥離法によ り製品規格と して 8 0 n m (比較例 1 ) の厚さ、 及ぴ 3 O n m (比較例 2 ) の厚さの埋め込み酸化膜を有する S O I ゥ ハを製造した。 先ず、 ボン ドゥエ ハに熱酸化を施して、 それぞれのゥ ハの表面に 8 0 n m (比較例 1 ) の厚さ、 3 0 n m (比較例 2 ) の厚さで酸化膜を形成した後、 比 較例 1 のゥエーハには 5 0 k e Vの注入エネルギーで、 また比較例 2のゥエーハ には 4 4 k e Vの注入エネルギーでシリ コンゥ ハ中にそれぞれ水素イオンを 注入して （ ドーズ量 ： 5 . 5 X 1 0 1 6Z c m2)、 ィオン注入層を形成した。 そ の後、 酸化膜を介してボン ドゥエーハと表面に酸化膜のないベースゥエーハとを 貼り合わせた後、 窒素ガス雰囲気下、 5 0 0 °Cで 3 0分の剥離熱処理を行う こ と によってイオン注入層で剥離して、 S O I 層を有する ゥ ハを作製した。 得ら れ'た貼り合わせゥ ハにそれぞれ 6 0 n mの研磨代でタツチポリ ッシュを施し て 3 2 0 n mの厚さを有する S O I層を形成した。
上記実施例 1 2及び比較例 1 2で製造した S〇 I ゥ ハに蛍光灯下の目 視検査を行い、 ボイ ド及ぴプリ スターの発生の有無を測定した。 その測定結果を 、 上記の S O I ゥ ハの製造条件と ともに以下の表 1 に示す。
(表 1 )
実施例 1 実施例 2 比較例 1 比較例 2
1 -—タルで
lOOnm lOOnm 80nm 30nm
形成した酸化膜の厚さ
注入エネルギー 53keV 50keV 50keV 44keV
ドーズ量（/cm2) 5.5X 101β 5.5X 101β 5.5X 1016 5.5 x 1016
タツチポリツシュの研磨代 60nm 60nm 60nm 60nm
SOI層の膜厚 320 320 320nm 320nm
Arガス雰囲気下、
酸化膜の厚さを
1200°Cで なし なし
減ずる熱処理条件
4時間または 14時間
熱処理後の
80nra 30nm ― ―
埋め込み酸化膜の厚さ
ポイド及びブリスタの発生量 0 2 19 26 表 1に示したように、 実施例 1の S O I ゥエーハにはボイ ドもプリスターも発 生してなかった。 また実施例 2の S O I ゥエーハには、 埋め込み酸化膜が 3 0 η mと薄いにも関わらず、 若干のボイ ド及びプリスターの発生のみが確認された。 それに対して、 比較例 1及び 2の S O I ゥエーハは、 それぞれ同じ埋め込み酸化 膜の厚さを有する実施例 1及び 2の S O I ゥエーハに比べて、 ボイ ド及びプリス ターの発生が顕著に確認され、 ゥエーハの品質が劣るものであった。 なお、 本発明は、 上記実施形態に限定されるものではない。 上記実施形態は、 例示であり、 本発明の特許請求の範囲に記載された技術的思想と実質的に同一な 構成を有し、 同様な作用効果を奏するものは、 いかなるものであっても本発明の 技術的範囲に包含される。
例えば、 上記本癸明の S O I ゥエーハの製造方法では、 さらにボンドゥエーハ とベースゥエーハの結合強度を高めるための結合熱処理を行っても良く、 それに よって、 ゥエーハ同士が一層強固に結合した S O I ゥエーハを得ることができる 。
さらに、 上記実施の形態においては、 ボンドゥエーハの薄膜化をイオン注入剥 離法によ り行っているが、 本発明はこれに限定されるものではなく、 例えば研削 研磨法や P A C E法を用いる場合にも同様に適用することができる。

Claims

請 求 の 範 囲
1 . ボンドゥエーハとベースゥエーハの少なく とも一方の表面に酸化膜を形成 し、 該形成した酸化膜を介して前記ボンドゥエーハとベースゥエーハとを貼り合 せた後、 ボンドゥエーハを薄膜化することによって、 埋め込み酸化膜上に S O I 層が形成された S O I ゥエーハを製造する方法において、 前記ボンドゥエーハと ベースウェーハの少なく とも一方の表面に形成される酸化膜の トータルの厚さが
、 前記製造される S O I ゥエーハが有する埋め込み酸化膜の厚さより も厚くなる ようにして酸化膜の形成を行った後、 該形成した酸化膜を介してボンドゥエーハ とべ一スウェーハとを貼り合せてからボンドゥエーハを薄膜化して S O I層を形 成し、 その後、 得られた貼り合せゥエーハに埋め込み酸化膜の厚さを減ずる熱処 理を行うことを特徴とする S O I ゥエーハの製造方法。
2 . 前記ボンドゥエーハを薄膜化して形成する S O I層の厚さを、 5 0 0 n m 以下とすることを特徴とする請求項 1に記載の S O I ゥエーハの製造方法。
3 . 前記埋め込み酸化膜の厚さを減ずる熱処理を、 水素ガス、 アルゴンガス、 またはこれらの混合ガス雰囲気下で 1 0 0 0 °C以上の温度で行うことを特徴とす る請求項 1または請求項 2に記載の S O I ゥエーハの製造方法。
4 . 前記埋め込み酸化膜の厚さを減ずる熱処理を行って、 埋め込み酸化膜の厚 さを 1 0 0 ii m以下にすることを特徴とする請求項 1ないし請求項 3のいずれか 一項に記載の S O I ゥエーハの製造方法。
5 . 前記ボンドゥエーハとべ一スウェーハとを貼り合わせる前に、 前記ボンド ゥエーハの表層部に水素イオンまたは希ガスイオンを注入してィオン注入層を形 成しておき、 該ボンドゥエーハのイオン注入した方の面をべ一スウェーハと貼り 合せた後、 前記ボンドゥエーハを前記形成したイオン注入層で剥離することによ つて薄膜化することを特徴とする請求項 1ないし請求項 4 のいずれか一項に記載 の S O I ゥエーハの製造方法 (
6 . 前記埋め込み酸化膜の厚さを減ずる熱処理を行った後、 さらに犠牲酸化処 理を行うことを特徴とする請求項 1ないし請求項 5のいずれか一項に記載の S O I ゥエーハの製造方法。
7 . 請求項 1ないし請求項 6のいずれか一項に記載の S O I ゥエーハの製造方 法により製造された S O I ゥエーハ。
PCT/JP2003/016796 2003-01-10 2003-12-25 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ Ceased WO2004064145A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/507,175 US20050118789A1 (en) 2003-01-10 2003-12-25 Method of producing soi wafer and soi wafer
EP03768276A EP1583145A4 (en) 2003-01-10 2003-12-25 METHOD OF MANUFACTURING SOI WAFERS AND SOI WAFERS

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003004833A JP4407127B2 (ja) 2003-01-10 2003-01-10 Ｓｏｉウエーハの製造方法
JP2003-004833 2003-01-10

Publications (1)

Publication Number Publication Date
WO2004064145A1 true WO2004064145A1 (ja) 2004-07-29

Family

ID=32708980

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016796 Ceased WO2004064145A1 (ja) 2003-01-10 2003-12-25 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ

Country Status (5)

Country Link
US (1) US20050118789A1 (ja)
EP (1) EP1583145A4 (ja)
JP (1) JP4407127B2 (ja)
TW (1) TW200416813A (ja)
WO (1) WO2004064145A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008004591A1 (en) * 2006-07-04 2008-01-10 Sumco Corporation Method for producing bonded wafer
EP1818971A4 (en) * 2004-11-30 2008-01-23 Shinetsu Handotai Kk METHOD FOR PRODUCING A DIRECT CONTACT WAFER AND DIRECT CONTACT WAFER

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054509B2 (ja) * 2004-02-25 2012-10-24 ソワテク 光検出装置
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Ｓｏｉウエーハの製造方法
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2007243038A (ja) * 2006-03-10 2007-09-20 Sumco Corp 貼り合わせウェーハ及びその製造方法
JP5368996B2 (ja) * 2006-12-26 2013-12-18 ソイテック 半導体オンインシュレータ構造体を製造する方法
EP2095415B1 (en) * 2006-12-26 2010-10-27 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
SG144092A1 (en) * 2006-12-26 2008-07-29 Sumco Corp Method of manufacturing bonded wafer
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
EP2109883A1 (en) * 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
KR101335713B1 (ko) 2007-02-28 2013-12-04 신에쓰 가가꾸 고교 가부시끼가이샤 접합 기판의 제조방법 및 접합 기판
EP2135278A1 (en) 2007-03-19 2009-12-23 S.O.I.T.E.C. Silicon on Insulator Technologies Patterned thin soi
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US20100193899A1 (en) * 2007-11-23 2010-08-05 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
WO2009104060A1 (en) * 2008-02-20 2009-08-27 S.O.I.Tec Silicon On Insulator Technologies Oxidation after oxide dissolution
JP5263509B2 (ja) * 2008-09-19 2013-08-14 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2938118B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de fabrication d'un empilement de couches minces semi-conductrices
FR2938119B1 (fr) * 2008-10-30 2011-04-22 Soitec Silicon On Insulator Procede de detachement de couches semi-conductrices a basse temperature
JP5493345B2 (ja) 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2941324B1 (fr) * 2009-01-22 2011-04-29 Soitec Silicon On Insulator Procede de dissolution de la couche d'oxyde dans la couronne d'une structure de type semi-conducteur sur isolant.
FR2964495A1 (fr) * 2010-09-02 2012-03-09 Soitec Silicon On Insulator Procede de fabrication d'une structure seoi multiple comportant une couche isolante ultrafine
FR2972564B1 (fr) 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
US8653596B2 (en) * 2012-01-06 2014-02-18 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
US8994085B2 (en) 2012-01-06 2015-03-31 International Business Machines Corporation Integrated circuit including DRAM and SRAM/logic
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
JP5780234B2 (ja) 2012-12-14 2015-09-16 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
WO2001015215A1 (fr) * 1999-08-20 2001-03-01 S.O.I.Tec Silicon On Insulator Technologies Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
WO2001028000A1 (en) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer, and soi wafer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JPH11307472A (ja) * 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP3395661B2 (ja) * 1998-07-07 2003-04-14 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4273540B2 (ja) * 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
KR100796249B1 (ko) * 1999-12-24 2008-01-21 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7129123B2 (en) * 2002-08-27 2006-10-31 Shin-Etsu Handotai Co., Ltd. SOI wafer and a method for producing an SOI wafer
JP2004193515A (ja) * 2002-12-13 2004-07-08 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
FR2855908B1 (fr) * 2003-06-06 2005-08-26 Soitec Silicon On Insulator Procede d'obtention d'une structure comprenant au moins un substrat et une couche ultramince
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US7018484B1 (en) * 2005-02-09 2006-03-28 Translucent Inc. Semiconductor-on-insulator silicon wafer and method of formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10242154A (ja) * 1997-02-24 1998-09-11 Mitsubishi Materials Shilicon Corp 薄膜半導体基板の表面処理方法
WO2000024059A1 (fr) * 1998-10-16 2000-04-27 Shin-Etsu Handotai Co., Ltd. Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
WO2001015215A1 (fr) * 1999-08-20 2001-03-01 S.O.I.Tec Silicon On Insulator Technologies Procede de traitement de substrats pour la micro-electronique et substrats obtenus par ce procede
WO2001028000A1 (en) * 1999-10-14 2001-04-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing soi wafer, and soi wafer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1583145A4 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1818971A4 (en) * 2004-11-30 2008-01-23 Shinetsu Handotai Kk METHOD FOR PRODUCING A DIRECT CONTACT WAFER AND DIRECT CONTACT WAFER
US7521334B2 (en) 2004-11-30 2009-04-21 Shin-Etsu Handotai Co., Ltd. Method for producing direct bonded wafer and direct bonded wafer
WO2008004591A1 (en) * 2006-07-04 2008-01-10 Sumco Corporation Method for producing bonded wafer
JP2008016534A (ja) * 2006-07-04 2008-01-24 Sumco Corp 貼り合わせウェーハの製造方法
US8048769B2 (en) 2006-07-04 2011-11-01 Sumco Corporation Method for producing bonded wafer

Also Published As

Publication number Publication date
EP1583145A4 (en) 2008-01-02
US20050118789A1 (en) 2005-06-02
TWI310962B (ja) 2009-06-11
JP2004221198A (ja) 2004-08-05
JP4407127B2 (ja) 2010-02-03
EP1583145A1 (en) 2005-10-05
TW200416813A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
JP4407127B2 (ja) Ｓｏｉウエーハの製造方法
KR100614120B1 (ko) Ｓｏｉ웨이퍼의 제조방법 및 이 방법으로 제조된 ｓｏｉ웨이퍼
US7091107B2 (en) Method for producing SOI wafer and SOI wafer
TWI492275B (zh) The method of manufacturing the bonded substrate
US7977209B2 (en) Method for manufacturing SOI substrate
JP3900741B2 (ja) Ｓｏｉウェーハの製造方法
CN104701239B (zh) 半导体衬底的制造方法
CN1473361A (zh) 制造含有粘接于-目标基片上的-薄层的-叠置结构的方法
WO2007094233A1 (ja) Ｓｏｉ基板およびｓｏｉ基板の製造方法
JPH11307747A (ja) Ｓｏｉ基板およびその製造方法
WO2003049189A1 (en) Pasted wafer and method for producing pasted wafer
CN105190835B (zh) 混合基板的制造方法和混合基板
JPH11307472A (ja) 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2012507167A (ja) 半導体薄膜のスタックを製造する方法
CN101188190B (zh) Soq基板以及soq基板的制造方法
JP2008021992A (ja) 接合界面安定化のための熱処理
CN100539025C (zh) 制备半导体衬底的方法
WO2007074550A1 (ja) Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ
JP2003224247A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP2018085536A (ja) 多層半導体デバイス作製時の低温層転写方法
CN102224568B (zh) 贴合晶片的制造方法
WO2010137683A1 (ja) Ｓｏｉ基板の製造方法
JP2009295667A (ja) 貼り合わせウェーハの製造方法
JP5135713B2 (ja) 半導体基板の製造方法
JP2012204439A (ja) 貼合せｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 10507175

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003768276

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2003768276

Country of ref document: EP