WO2004100259A2 - Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements - Google Patents

Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements Download PDF

Info

Publication number
WO2004100259A2
WO2004100259A2 PCT/EP2004/003376 EP2004003376W WO2004100259A2 WO 2004100259 A2 WO2004100259 A2 WO 2004100259A2 EP 2004003376 W EP2004003376 W EP 2004003376W WO 2004100259 A2 WO2004100259 A2 WO 2004100259A2
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
mask
semiconductor
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2004/003376
Other languages
English (en)
French (fr)
Other versions
WO2004100259A3 (de
Inventor
Anton Mauder
Bernd Gutsmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
EUPEC GmbH
Original Assignee
Infineon Technologies AG
EUPEC GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, EUPEC GmbH filed Critical Infineon Technologies AG
Publication of WO2004100259A2 publication Critical patent/WO2004100259A2/de
Publication of WO2004100259A3 publication Critical patent/WO2004100259A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers

Definitions

  • a metal layer 14 is then deposited on the surface.
  • This preferably consists of copper or another electrically highly conductive material and is formed, for example, by nucleation and subsequent electroplating to the desired thickness.
  • other principally known techniques are also suitable for producing the metal layer, such as, for. B. evaporation or sputtering processes and chemical
  • Either the insulating layer 8 or 20 is itself photosensitive (this is the case with photoimide, for example), then photolithographic structures can be produced directly in this insulating layer.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Halbleiterbauelement und Verfahren zum Herstellen eines solchen Halbleiterbauelements. Das Halbleiterbauelement umfasst ein Substrat (3), auf dem ein oder mehrere Halbleiterchips (1, 2) angeordnet and kontaktiert sind. Auf einer isolierenden Maskierung (8), die Durchgangsöffnungen (12) zu Anschlussstellen (19) auf dem Substrat und/oder der Halbleiterchips (1) aufweist, ist eine strukturierte Leiterschicht aufgebracht, die sich durch die Durchgangsöffnungen (12) zu den Anschlussstellen (19) erstreckende integrale Fortsätze aufweist.

Description

Beschreibung
Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
Die Erfindung liegt auf dem Gebiet der Halbleitertechnik, insbesondere der Leistungshalbleitertechnik, und betrifft ein Halbleiterbauelement und ein Verfahren zum Herstellen eines Halbleiterbauelements.
Besonders kritische Betriebssituationen treten beim Abschalten von Leistungshalbleiterbauelementen auf. Beim Abschalt- Vorgang machen sich nämlich Streuinduktivitäten in dem Leistungshalbleiterbauelement negativ bemerkbar, indem sie Über- Spannungen verursachen. Die maximal zulässige Sperrfähigkeit von in dem Bauelement enthaltenen Leistungshalbleitern (hiermit sind die eigentlichen Halbleiter-Chips gemeint) begrenzt die maximale Stromsteilheit während des Schaltvorgangs. Die Schaltverluste können dadurch verringert werden, dass die Zeit vermindert wird, während der der Leistungshalbleiter gleichzeitig mit hohen Spannungen und hohen Strömen beaufschlagt wird. Das bedeutet mit anderen Worten, dass zur Verminderung der Schaltverluste die Stromsteilheit erhöht werden muss. Voraussetzung dafür ist wiederum eine Verminderung der Streuinduktivitäten des Halbleiterbauelements.
Bisher werden Kontaktierungen von Leistungshalbleitern üblicherweise durch Draht-Bonden realisiert. Die Stromrückführung von dem jeweiligen Leistungshalbleiterelement erfolgt z.B. über ein leitendes oder leitend beschichtetes Substrat. Dadurch ergibt sich eine Stromschleife mit nicht beliebig verminderbarer Induktivität, weil die Geometrie der Bonddrähte bestimmten Randbedingungen (z.B. Höhe der Drahtschleife) genügen uss.
Aus der Veröffentlichung R. Fillion, E. Delgado, P. McConne- lee, R. Beaupre, "A High Performance Polymer Thin Film Power Electronics Packaging Technology," Proc. IMAPS International Symposium on Microelectronics, 2002, S. 408-414 geht ein Verfahren zum Herstellen eines Halbleiterbauelements mittels La- minierungstechnik hervor, die auf der Verwendung einer mit gezielten Durchbrüchen versehenen Kunststoff-Folie mit leitender Beschichtung basiert. Dabei werden zunächst die Chips an einer mit gestanzten oder gelaserten Löchern versehenen Folie (z. B. aus Kapton) befestigt, so dass die Kontaktöffnungen der Folie und die Anschlussflächen der Chips überein- anderliegen. Anschließend wird die Vorderseite durchgehend metallisiert und strukturiert und somit die elektrische Ver- schaltung auf der Chipvorderseite realisiert. Schließlich werden die Chips auf einen entsprechenden Träger aufgelötet.,
Durch dieses Verfahren können planparallele Bandleiter mit großer Breite zur Kontaktierung von Leistungshalbleiterelementen verwendet werden, die aufgrund ihrer Geometrie eine relativ geringe Induktivität aufweisen. Jedoch ist das bekannte Verfahren fertigungstechnisch sehr aufwendig, so dass es für eine kommerzielle Nutzung und insbesondere für eine Massenfertigung wenig geeignet erscheint . Problematisch scheint auch die Gefahr von Lufteinschlüssen zwischen Kapton- Folie und Substrat, die die Bauteilzuverlässigkeit beeinträchtigen können.
Aufgabe der vorliegenden Erfindung ist es daher, ein niederinduktives und niederohmiges Halbleiterbauelement und ein Herstellungsverfahren für ein solches Halbleiterbauelement anzugeben, das unter Verwendung bewährter Massenfertigungsschritte mit geringen Fertigungskosten herstellbar bzw. durchführbar ist.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Halbleiterbauelement nach Anspruch 1 sowie durch ein Verfahren nach Anspruch 2.
Ein wesentlicher Aspekt der vorliegenden Erfindung besteht also darin, Anschlussstellen eines oder mehrerer Halbleiterchips, die mit ihren Rückseiten mit einem Substrat elektrisch leitend verbunden sind, und ggf. des Substrats über Durchgangsöffnungen einer Maske zu kontaktieren, die die Halbleiterchips und das Substrat überzieht.
Dabei können sowohl zur Herstellung der Maske als auch zur Bildung der Leiterschicht für sich genommen bekannte und beherrschte Fertigungsverfahren verwendet werden. So kann als Substrat besonders vorteilhaft ein DCB (Direct Copper Bon- ding) -Substrat verwendet werden, das zumindest zur Trägerkeramik hin eine Kupferbeschichtung aufweist. Die Kontaktfläche zu den Rückseiten der Halbleiterchips kann aus Kupfer bestehen oder mit einem anderen metallischen Überzug, z. B. Nickel, versehen sein.
Nach Montage der Halbleiterchips kann als Maskierung ein photoempfindlicher Isolierstoff aufgebracht werden, der z.B. durch Schleudern gleichmäßig auf den Halbleiterchips und/oder dem Substrat verteilt werden kann. Nach einer bevorzugten Ausgestaltung der Erfindung wird dazu Fotoimid verwendet. Die aus Fotoimid gebildete Isolationsschicht kann sich dabei unterhalb von Kanten vorteilhafterweise etwas dicker ausbilden und damit zu einer insgesamt ebeneren Oberseite der Anordnung beitragen.
Das erfindungsgemäße Verfahren kann bevorzugt dadurch weiter ausgestaltet werden, dass vor dem Aufbringen der maskenbildenden Schicht eine Schicht aus einem haftvermittelnden und/oder aus einem isolierenden Material aufgebracht wird. Für diese Zwecke sind z.B. isolierende Lacke mit ausreichender Spannungs- und Temperaturfestigkeit geeignet.
Ein weiterer wesentlicher Vorteil der Erfindung besteht darin, dass nach Ausbildung der Maske die mit bewährten Technologien einfach und kostengünstig aufgebrachte Leiterschicht mit ihrem Material auch die Durchgangsöffnungen zu Anschluss- stellen auf dem Substrat und/oder zu Anschlussstellen der
Halbleiterchips durchdringt und die somit gebildeten Fortsätze der Leiterschicht integrale Anschlüsse bilden.
Die Leiterschicht kann bevorzugt aus Kupfer gebildet werden, für dessen Aufbringung sich aus der Leiterplattentechnologie bekannte und bewährte Verfahren eignen. Beispielsweise kann die Maskenoberfläche mit Metall bekeimt werden. Dazu kann z.B. Palladiumchlorid (PdCl) aufgebracht werden, das Palladium (Pd-) Keime bildet, an denen dann Kupfer chemisch abge- schieden wird. Die so gebildete dünne Kupferschicht kann dann durch galvanisches Abscheiden auf die gewünschte Dicke gebracht werden. Die Metallschicht kann nach der Abscheidung mit bekannten Verfahren strukturiert werden. Natürlich ist auch eine selektive Abscheidung der Metallschicht möglich.
Grundsätzlich können nach einer bevorzugten Ausgestaltung der Erfindung auch mehrlagige Metallisierungen aufgebracht wer- den, so dass auch komplexere Beschaltungen oder Ansteuerungen realisierbar sind.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand der einzigen Figur der Zeichnung näher erläutert, die ein
Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements im Querschnitt zeigt.
Bei dem in Figur 1 gezeigten Halbleiterbauelement handelt es sich um eine Halbbrückenschaltung mit zwei Schaltern, wobei nur die Pfade für die Zwischenkreisanschlüsse, aber keine Steuerpfade und kein Anschluss für den Mittelkontakt der Halbbrücke gezeigt sind.
Das Halbleiterbauelement umfasst zwei Halbleiterchips 1, 2, die auf einem Substrat 3 angeordnet sind. Als Substrat 3 wird ein DCB (Direct Copper Bonding) -Substrat verwendet, das auf seiner oberen Außenfläche (Oberseite) 5 eine Kupferbeschich- tung 6 aufweist. Die Halbleiterchips sind mit ihren Rücksei- ten bzw. Rückseitenanschlüssen mit dem Substrat 3 elektrisch leitend verbunden. Die Platzierung der Halbleiterchips auf dem Substrat erfolgt mit möglichst enger Toleranz, da es für die nachfolgend noch beschriebenen Fertigungsschritte auf eine möglichst genaue Lage der Halbleiterchips und deren An- Schlussstellen ankommt. Zur Montage der Halbleiterchips können deren Rücken mit abgeschiedenem Lot versehen sein. Es kann aber auch - vorzugsweise bei kleineren Halbleiterchips - ein eutektisches Bondverfahren angewendet werden, bei dem eine Rückseitenmetallisierung der Chips mit einer metallischen Beschichtung des Substrats eine Legierung bildet.
In einem weiteren Fertigungsschritt zur Herstellung des erfindungsgemäßen Halbleiterbauelements kann anschließend eine nicht gezeigte Haftvermittler- und/oder eine Isolations- Schicht auf die aus den Halbleiterchips und dem Substrat gebildete Baugruppe (auf der Chipbestückungsseite) aufgebracht werden. Diese Schicht kann von einem Lack gebildet sein, der eine angemessene Spannungs- und Temperaturfestigkeit aufweist.
Anschließend wird auf diese Schicht eine maskenbildende
Schicht 8 aus fotoempfindlichem Stoff aufgebracht, beispielsweise in Form von aufgeträufeltem Fotoimid, das durch Schleudern gleichmäßig verteilt wird. Falls darauf verzichtet wurde, eine fotochemisch unempfindliche Isolatorschicht aufzu- bringen, so muss die maskenbildende Schicht die Anforderungen hinsichtlich Isolationsfestigkeit und Dauerhaftigkeit erfüllen. Als maskenbildende Schichten kann man sowohl Positivais auch Negativ-Lacke verwenden. Bei letzteren bleibt die Struktur in der Schicht bestehen, die einer Belichtung mit geeigneter Wellenlänge und Dosis ausgesetzt worden ist. Fotoimid zählt zu den Negativ-Lacken. Die folgenden Prozess- Schritte sind für Negativ-Lacke aufgeführt, wird ein Positiv- Lack eingesetzt, müssen die jeweils inversen Strukturen belichtet werden.
Diese (Fotoimid-) Schicht wird dann belichtet, und zwar an allen Bereichen, die anschließend eine Maskierung 10 bilden sollen. Demgegenüber werden alle die Stellen der Fotoimid- Schicht nicht belichtet, in denen zum Halbleiterchip 1 bzw. zur Kupferschicht 6 führende Durchgangsöffnungen 12, 13 in der Maske entstehen sollen. Nach dem Entwickeln der fotoempfindlichen Schicht werden in an sich bekannter Weise die nicht belichteten Bereiche entfernt, so dass dort die gewünschten Durchgangsöffnungen 12, 13 entstehen. Im Fall von Fotoimid ist es sinnvoll, nach der Entwicklung und vor der Weiterverarbeitung einen Temperaturschritt (das sog. Zykli- sieren) durchzuführen und dadurch den Kunststoff zu vernetzen.
Beim Lithographieschritt ist es ökonomisch und daher vorteilhaft, wenn zugleich mehrere Substrate in der beschriebenen Weise behandelt werden. Die ggf. unterliegende Haftvermittler und / oder Isolationsschicht werden durch die Durchgangsöffnung hindurch in Fortsetzung der Öffnung ebenfalls entfernt, beispielsweise durch nasschemische Verfahren oder durch Plasmaverfahren. Die fotoempfindliche Schicht kann ansonsten grundsätzlich auf der Haftvermittler und/oder Isolationsschicht verbleiben oder auch entfernt werden.
Anschließend wird auf der Oberfläche eine Metallschicht 14 abgeschieden. Diese besteht bevorzugt aus Kupfer oder einem anderen elektrisch gut leitfähigem Material und wird beispielsweise durch Keimbildung und anschließendes Aufgalvanisieren auf die gewünschte Dicke gebildet. Selbstverständlich eignen sich zur Erzeugung der- Metallschicht auch andere prinzipiell bekannte Techniken, wie z. B. Aufdampf- oder Sputterprozesse und chemische
Abscheideverfahren entweder einzeln oder in Kombination. Es können dabei auch strukturierte und/oder auch lokal unterschiedliche Kupferschichten erzeugt werden. Das bzw. die Leitungsbänder führen vorteilhafterweise zu einer sehr geringen Induktivität des Halbleiterbauelements.
Jedenfalls durchdringt das Kupfer auch die Durchgangsöffnung 12 zu dem Halbleiterchip 1 und die Durchgangsöffnung 13 zur Kupferbeschichtung 6 des Substrats 3 mit Fortsätzen 14a, 14b. Diese Fortsätze kontaktieren eine Anschlussstelle 18 des
Halbleiterchips 1 und eine Anschlussstelle 19 des Substrats 3. Diese Fortsätze bilden so Leitungen, die integrale Bestandteile des Leitungsbandes 16 sind. Diese Anordnung bildet z.B. den Mittelkontakt einer Halbbrücke.
Über der vorbeschriebenen Anordnung befindet sich eine weitere Isolationsschicht 20, die mit einer weiteren Durchgangsöffnung 22 versehen ist. In entsprechender Weise ist damit eine Anschlussstelle 24 des Halbleiterchips 2 durch eine wei- tere Leiterschicht 26 kontaktiert. Somit ist ein fertigungstechnisch einfacher Mehrlagenaufbau realisiert, der auch komplexere Beschaltungen erlaubt. Der dargestellte Überstand der maskenbildenden Schicht 8 (Isolator) verhindert Kurzschlüsse der einzelnen Anschlüsse beim Einbau.
Das erfindungsgemäße Verfahren ist nicht auf einen Multichip- aufbau beschränkt, sondern kann ebenso vorteilhaft bei einzelnen Halbleiterchips z.B. in Leadframe-Technologie angewendet werden. Es eignet sich auch für die interne Verschaltung eines Halbleitermoduls, insbesondere wenn weitere Bauelemente zur Ansteuerung mit integriert werden sollen.
Für das erfindungsgemäße Verfahren gibt es zwei grundsätzliche Vorgehensmöglichkeiten:
Entweder die Isolierschicht 8 bzw. 20 ist selbst fotoempfind- lieh (das ist z. B. bei Fotoimid der Fall), dann können in dieser Isolierschicht direkt fotolithographisch Strukturen erzeugt werden.
Oder als eigentliche Isolierschicht bzw. Haftschicht (die auf dem Bauelement verbleibt) wird eine andere, fotochemisch unempfindliche Substanz gewählt. Um nun diese Substanz zu strukturieren wird im erfindungsgemäßen Verfahren einer der vielen handelsüblichen Fotolacke verwendet. Es besteht hier die Auswahl zwischen sogenannten Positiv- und Negativ-Lacken. Bei Positiv-Lacken werden die Stellen entwickelt (d. h. entfernt) , die belichtet worden sind, bei Negativ-Lacken ist dies gerade umgekehrt, d. h. die nicht von einer Maske vor der Bestrahlung geschützten Bereiche bleiben als Lackstruktur auf dem Wafer. Die Schicht selbst wird nun an den nicht von Lack geschützten Stellen strukturiert und der verwendete Lack nach dem Strukturieren üblicherweise wieder entfernt.
Eine Sonderstellung stellt hier wieder das Fotoimid dar, das auf Grund seiner fotochemischen Eigenschaften zu den Negativ- Lacken zählt und nach dem Entwickeln und einem nachfolgenden Temperschritt, dem Zyklisieren, so resistent ist, dass es günstigerweise auf dem Bauelement verbleibt. Abschließend sei darauf hingewiesen, dass zwar bevorzugt Kupfer für die Leiterschicht verwendet wird, jedoch ist jedes andere leitende Material anwendbar.
Bezugszeichenliste
1 Halbleiterchip 2 Halbleiterc ip
3 Substrat (DCB)
5 Oberseite
6 Kupferbeschichtung
8 maskenbildende Schicht 10 Maskierung
12 Durchgangsöffnung
13 Durchgangsöffnung
14 Metallschicht 14a Fortsatz 14b Fortsatz
16 Leitungsband
18 Anschlussstelle
19 Anschlussstelle
20 weitere Isolationsschicht 22 weitere Durchgangsöffnung
24 Anschlussstelle
26 weitere Leiterschicht

Claims

Patentansprüche
1. Halbleiterbauelement mit einem Substrat (3) , auf dem ein oder mehrere Halblei- terchips (1, 2) angeordnet und kontaktiert sind, mit einer auf das Substrat (3) und die Halbleiterchips (1, 2) aufgebrachten Maskierung (8, 20) , die Durchgangsöffnungen (12, 13, 22) zu Anschlussstellen (18) auf dem Substrat (3) und/oder (19, 24) auf den Halbleiterchips (1, 2) auf- weist, und mit einer auf die Maskierung (8, 20) aufgebrachten Leiterschicht (14, 26) , die sich mit integralen Fortsätzen (14a, 14b) durch die Durchgangsöffnungen (12, 13, 22) zu den Anschlussstellen erstreckt.
2. Verfahren zum Herstellen eines Halbleiterbauelements, bei dem auf einem Substrat (3) ein oder mehrere Halbleiterchips (1, 2) angeordnet werden, eine maskenbildende Schicht (8, 20) auf die Oberseite (5) des Substrats (3) und auf den bzw. die Halbleiterchip (s) aufgebracht wird, in der maskenbildenden Schicht (8, 20) Durchgangsöffnungen (12, 13, 22) an den Stellen erzeugt werden, die über An- schlusssteilen (18, 19, 24) des Substrats und/oder der Halbleiterchips liegen, und anschließend auf der maskenbildenden Schicht (8, 20) mindestens eine Leiterschicht (14, 26) aufgebracht wird, die durch die Durchgangsöffnungen (12, 13, 22) bis zu den An- Schlussstellen (18, 19,24) dringt.
3. Verfahren nach Anspruch 2 , bei dem zur Erzeugung der maskenbildenden Schicht (8, 20) Fotoimid verwendet wird.
4. Verfahren nach Anspruch 2 oder 3 , bei dem zwischen der maskenbildenden Schicht (8, 20) und dem Substrat (3) eine haftvermittelnde und/oder eine isolierende Schicht vorgesehen wird, die von den Durchgangsöffnungen durchdrungen wird.
5. Verfahren nach Anspruch 2, 3 oder 4, bei dem die Leiterschicht (14, 26) aus abgeschiedenem Kupfer gebildet wird.
6. Verfahren nach Anspruch 2, 3 oder 4, bei dem die Lei- terschicht (14, 26) ais abgeschiedenem Aluminium bzw. einer abgeschiedenen Aluminiumlegierung (AlSi, AlSiCu) gebildet wird.
7. Verfahren nach einem der Ansprüche 2 bis 5, bei dem von der ersten Leiterschicht (14, 26) isoliert zumindest eine weitere Leiterschicht (26) aufgebracht wird.
PCT/EP2004/003376 2003-05-09 2004-03-31 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements Ceased WO2004100259A2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10320877.1 2003-05-09
DE10320877A DE10320877A1 (de) 2003-05-09 2003-05-09 Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Publications (2)

Publication Number Publication Date
WO2004100259A2 true WO2004100259A2 (de) 2004-11-18
WO2004100259A3 WO2004100259A3 (de) 2005-03-31

Family

ID=33426721

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/003376 Ceased WO2004100259A2 (de) 2003-05-09 2004-03-31 Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements

Country Status (2)

Country Link
DE (1) DE10320877A1 (de)
WO (1) WO2004100259A2 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004061907A1 (de) * 2004-12-22 2006-07-13 Siemens Ag Halbleitermodul mit geringer thermischer Belastung
DE102005007373B4 (de) * 2005-02-17 2013-05-29 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102005063532B3 (de) 2005-02-17 2022-03-10 Infineon Technologies Ag Leistungshalbleiterbaugruppe
DE102005010308B4 (de) * 2005-03-03 2017-07-27 First Sensor Microelectronic Packaging Gmbh Verfahren zur Herstellung von Chips mit lötfähigen Anschlüssen auf der Rückseite
DE102005011652B4 (de) * 2005-03-14 2007-06-14 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements
DE102007046969B3 (de) * 2007-09-28 2009-04-02 Siemens Ag Elektronische Schaltung aus Teilschaltungen und Verfahren zu deren Herstellung und demgemäßer Umrichter oder Schalter
DE102008058003B4 (de) 2008-11-19 2012-04-05 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500905A (en) * 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
US5073814A (en) * 1990-07-02 1991-12-17 General Electric Company Multi-sublayer dielectric layers
US5157589A (en) * 1990-07-02 1992-10-20 General Electric Company Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's
US5376561A (en) * 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
DE9109295U1 (de) * 1991-04-11 1991-10-10 Export-Contor Außenhandelsgesellschaft mbH, 8500 Nürnberg Elektronische Schaltungsanordnung
US6876056B2 (en) * 2001-04-19 2005-04-05 Interuniversitair Microelektronica Centrum (Imec) Method and system for fabrication of integrated tunable/switchable passive microwave and millimeter wave modules
US6541378B1 (en) * 2001-11-06 2003-04-01 Lockheed Martin Corporation Low-temperature HDI fabrication

Also Published As

Publication number Publication date
WO2004100259A3 (de) 2005-03-31
DE10320877A1 (de) 2004-12-09

Similar Documents

Publication Publication Date Title
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE10201781B4 (de) Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE102007009521B4 (de) Bauteil und Verfahren zu dessen Herstellung
DE69013310T2 (de) Gehäuse für Leistungshalbleiterbauelemente.
DE102014115909B4 (de) Press-Pack-Zelle und Verfahren zum Betrieb einer Press-Pack-Zelle
DE102011088218B4 (de) Elektronisches Leistungsmodul mit thermischen Kopplungsschichten zu einem Entwärmungselement und Verfahren zur Herstellung
EP1597757A2 (de) Verbindungstechnik für leistungshalbleiter mit einer der oberflächenkontur folgenden schicht aus elektrisch isolierendem material
DE102008003952A1 (de) Mikrominiatur-Umrichter
DE102014115815B4 (de) Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
WO2010075831A1 (de) Verfahren zur fertigung von leuchtmitteln
EP1772900A2 (de) Anordnung mit mindestens einem Leistungshalbleiterbauelement und Herstellungsverfahren eines Leistungshalbleiterbauelements, welches einen Schritt Drucksintern beinhaltet
DE10308928B4 (de) Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
DE102004019431A1 (de) Hybrider Leiterplattenaufbau zur kompakten Aufbautechnik von elektrischen Bauelementen
DE10351028A1 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE102013217802B4 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und verfahren zum betrieb einer halbleiteranordnung
WO2004100259A2 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
WO2005104229A1 (de) Leistungshalbleiteranordnung
DE10144462C1 (de) Elektronisches Bauteil mit wenigstens einem Halbleiterchip und Verfahren zu seiner Herstellung
EP1597756A2 (de) Verbindungstechnik für leistungshalbleiter mit grossflächigen anschlüssen
DE102006018765A1 (de) Leistungshalbleiterbauelement, Leistungshalbleiterbauteil sowie Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase