WO2006009148A1 - Ｓｉｍｏｘ基板の製造方法 - Google Patents

Ｓｉｍｏｘ基板の製造方法 Download PDF

Info

Publication number
WO2006009148A1
WO2006009148A1 PCT/JP2005/013259 JP2005013259W WO2006009148A1 WO 2006009148 A1 WO2006009148 A1 WO 2006009148A1 JP 2005013259 W JP2005013259 W JP 2005013259W WO 2006009148 A1 WO2006009148 A1 WO 2006009148A1
Authority
WO
WIPO (PCT)
Prior art keywords
heat treatment
substrate
oxygen
gas
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/013259
Other languages
English (en)
French (fr)
Inventor
Naoshi Adachi
Yukio Komatsu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to EP05762053A priority Critical patent/EP1786023B1/en
Priority to KR1020077003782A priority patent/KR100834231B1/ko
Priority to US11/632,875 priority patent/US7560363B2/en
Publication of WO2006009148A1 publication Critical patent/WO2006009148A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H10P30/209—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a method for manufacturing a SIMOX substrate, which obtains a SIMOX substrate by performing a heat treatment on a silicon substrate implanted with oxygen ions.
  • a SIMOX substrate is mainly known as an SOI substrate having a single crystal silicon layer on an insulator such as silicon oxide.
  • the SIMOX substrate is formed by implanting oxygen ions into the single crystal silicon substrate, followed by high-temperature heat treatment in an oxidizing atmosphere, thereby chemically reacting the injected oxygen ions and silicon atoms to form a buried oxide film. It is a substrate.
  • Devices formed on these SOI layers are expected to be the next-generation high-performance semiconductor substrates because they are capable of high radiation resistance, latch-up resistance, suppression of short channel effects, and low power consumption operation. .
  • a mirror-polished substrate generally obtained by cleaning a silicon single crystal grown by the Chiyoklarsky method is introduced when a crystal such as COP (Crystal Originated Particle) is grown.
  • COP Crystal Originated Particle
  • crystal defects cause degradation of gate oxide film breakdown voltage. Therefore, device manufacturers use a substrate with reduced crystal defect density, such as a silicon epitaxial growth substrate or a substrate with greatly reduced crystal defects grown under slow pulling conditions, thereby insulating the gate oxide film. Yield improvement due to defects is being implemented.
  • oxygen ions are implanted into a silicon substrate containing nitrogen, and then heat-treated at 1350 ° C with 0.5% oxygen gas for 4 hours and at an oxygen concentration of 70% for another 4 hours. It has been reported that there were no depressions called thermal pits of 0.3 m or more on the surface of the layer.
  • the manufacturing method of the present invention has improved the manufacturing method of the SIMOX substrate in which a SIMOX substrate is obtained by performing heat treatment at 1300 to 1350 ° C in a mixed gas atmosphere of argon and oxygen on a silicon substrate implanted with oxygen ions. Is.
  • the silicon substrate is placed in an inert gas or reducing gas or mixed gas atmosphere of inert gas and reducing gas in a range of 1 000 ° C to 1280 ° C.
  • Pre-heat treatment is performed for 5 minutes to 4 hours in the temperature range of C.
  • a pre-heat treatment is performed on a silicon substrate after oxygen ion implantation and before the heat treatment, so that crystal defects caused by the heat treatment in a non-oxidizing gas atmosphere, particularly grown-in
  • the inner wall oxide film of a cavity defect called a defect is dissolved, and then the Grown-in defect near the surface is reduced by the hole filling effect by diffusion of interstitial silicon atoms in the cavity defect from which the inner wall oxide film is removed. Extinguish. For this reason, defects having a size of less than 0.3 ⁇ m can be eliminated.
  • the silicon substrate into which the oxygen ions are implanted is composed of void defects or COPs.
  • a SIMOX substrate manufacturing method in which the crystal defect density is 1 ⁇ 10 5 cm _3 or more and the maximum frequency of the crystal defect size distribution is 0.12 ⁇ m or less may be used.
  • the substrate having a small crystal defect since the substrate having a small crystal defect is used, the variation in the oxygen ion range is reduced, and the buried oxide film is formed by heat treatment in a mixed gas atmosphere of argon and oxygen in the next step. There is an effect that the variation in the size can be reduced.
  • the silicon substrate is cooled to 600 ° C to 1100 ° C in an inert gas or a reducing gas or a mixed gas atmosphere of an inert gas and a reducing gas, and then mixed with argon and oxygen.
  • a SIMOX substrate manufacturing method that performs heat treatment in a gas atmosphere may also be used.
  • the temperature can be prevented from deteriorating after the pre-heat treatment, specifically, the temperature is lowered to 1100 ° C. or lower, so that the roughness can be remarkably prevented from deteriorating. effective.
  • the silicon substrate is placed in an inert gas, a reducing gas, or a mixed gas atmosphere of an inert gas and a reducing gas after oxygen ion implantation and before heat treatment.
  • pre-heat treatment is performed for 5 minutes to 4 hours in the temperature range from ° C to 1280 ° C
  • the grown-in defects near the surface are reduced and eliminated by the hole filling effect by diffusion of interstitial silicon atoms in the cavity defect from which the inner wall oxide film has been removed.
  • a crystal defect density of oxygen ions consists Contact Keru void defect or COP in the silicon substrate to be implanted is 1 X 10 5 cm_ 3 or more and is not more than 0. 12 m maximum frequency of the size distribution of the crystal defects If there is a substrate having small crystal defects, the variation of the oxygen ion range becomes smaller, and the buried oxide film formed by the heat treatment in the mixed gas atmosphere of argon and oxygen in the next step is reduced. The noise can be reduced. On the other hand, after the heat treatment at 1 250 ° C or lower in the non-oxidizing gas atmosphere at the initial stage is completed, the gas is switched to a mixed gas atmosphere of argon and oxygen at that temperature.
  • the microroughness of the silicon substrate surface is deteriorated if it is replaced, if the temperature is lowered to 1100 ° C or less after the pre-heat treatment, specifically, the deterioration of the roughness can be significantly prevented. be able to.
  • FIG. 1 is a diagram showing temperature conditions in Example 1 of the present invention.
  • FIG. 2 is a diagram showing temperature conditions in Example 2 of the present invention.
  • FIG. 3 is a diagram showing temperature conditions in Comparative Example 1.
  • FIG. 4 is a process diagram in the embodiment of the present invention.
  • the present invention is a SIMOX substrate manufacturing method for obtaining a SIMOX substrate by subjecting a silicon substrate implanted with oxygen ions to heat treatment at 1300 to 1350 ° C. in a mixed gas atmosphere of argon and oxygen. Then, after the implantation of oxygen ions and before the heat treatment, the silicon substrate is placed in the temperature range of 1000 ° C to 1280 ° C in an inert gas, a reducing gas, or a mixed gas atmosphere of an inert gas and a reducing gas. It is characterized by pre-heat treatment for 5 minutes to 4 hours.
  • Oxygen ions are implanted to form an oxide film, and then, as a pre-treatment of heat treatment in a mixed gas atmosphere of argon and oxygen, which has been conventionally performed, an inert gas or a reducing gas or an inert gas and a reduction In a mixed gas atmosphere with sex gas!
  • a mixed gas atmosphere of argon and oxygen which has been conventionally performed
  • crystal defects caused by heat treatment in a non-oxidizing gas atmosphere particularly inner wall oxide films of cavity defects called Grown-in defects
  • Grown-in defects are dissolved, and then the inner wall oxide film is removed from the lattice defects.
  • Grown-in defects near the surface are reduced and eliminated by the hole filling effect caused by the diffusion of interstitial silicon atoms.
  • silicon-based or silica-based particles adhering by ion implantation can be reduced or eliminated at the same
  • examples of the inert gas include argon gas and helium gas
  • examples of the reducing gas include hydrogen gas
  • examples of the mixed gas atmosphere of inert gas and reducing gas include a mixed gas atmosphere of hydrogen gas and argon gas, or helium gas and hydrogen gas.
  • the mixed gas atmosphere is mentioned. In that case, the mixing ratio is not particularly limited.
  • the temperature range in the pre-heat treatment is 1000 ° C to 1280 ° C, and the pre-heat treatment time is in the range of 5 minutes to 4 hours.
  • the heat treatment is performed in a non-oxidizing gas atmosphere.
  • the inner wall oxide film of the vacancy defect called Grown-in defect is dissolved by the crystal defect due to, and then the surface is removed by the filling effect by diffusion of interstitial silicon atoms in the cavity defect from which the inner wall oxide film has been removed. This is because it is necessary to reduce and eliminate nearby Grown-in defects.
  • the temperature of the pre-heat treatment is less than 1000 degrees, it becomes difficult to eliminate crystal defects, and if the temperature exceeds 1280 ° C, the silicon atoms on the silicon surface will sublime and the roughness of the silicon substrate surface will deteriorate. There is a bug to do.
  • the temperature range is 1100-1250 ° C.
  • the pre-heat treatment time is less than 5 minutes, it becomes difficult to sufficiently eliminate crystal defects, and if the time exceeds 4 hours, the sublimation of silicon atoms and the outside of the implanted oxygen ions are difficult. There is a problem that the quality of the buried oxide film deteriorates due to diffusion.
  • the pre-heat treatment is preferably performed for 30 to 2 hours.
  • the silicon substrate which oxygen ions are implanted is a crystal defect density made of void defect or COP is 1 X 10 5 cm_ 3 or more and a maximum frequency of the size distribution of crystal defects 0. 12 m or less Preferably there is.
  • a substrate having a small crystal defect is used, the variation in the oxygen ion range is reduced, and the variation in the buried oxide film due to the heat treatment in the mixed gas atmosphere of argon and oxygen in the next step is reduced. You can.
  • the defect in some of the required crystal defect density 1 X 10 5 cm is less than _3 crystal defect size is increased before the heat treatment the crystal defect density of 1 X 10 5 cm_ 3 or more This is because extinction is difficult, and the preferred defect density is 10 5 cm 1 3 to 1 X 10 7 cm_ 3 .
  • the reason why the maximum frequency of the size distribution of crystal defects is required to be 0.12 m or less is that when the maximum frequency exceeds 0.12 m, it becomes difficult to eliminate crystal defects sufficiently.
  • the maximum frequency is more preferably 0.07 m or less.
  • the silicon substrate is reduced from 600 ° C to 1100 ° C by inert gas, reducing gas, or inert gas and reducing gas. It is preferable to perform a heat treatment in a mixed gas atmosphere of argon and oxygen after the temperature is lowered in a mixed gas atmosphere with gas.
  • the temperature is lowered to a temperature at which microroughness can be prevented from deteriorating, specifically 1100 ° C or lower, and a buried oxide film is formed by introducing an oxidizing gas, the same level of roughness as SIMOX products can be obtained.
  • the SIMOX substrate manufacturing method described above is performed, for example, through an oxygen ion implantation step and a pre-heat treatment step, as shown in the process diagram of FIG.
  • oxygen ions 2 are implanted into the silicon substrate 1.
  • the silicon substrate is heated to 1000 ° C to 1280 ° C in an inert gas, a reducing gas, or a mixed gas atmosphere 3 of an inert gas and a reducing gas.
  • Pre-heat treatment is performed for 5 minutes to 4 hours.
  • Example 2 The same substrates as the three types of substrates in Example 1 were prepared. Oxygen ion implantation was performed on each of these three types of substrates under the same conditions as in Example 1. Next, as described in Fig. 2, after introducing 700 ° C in an Ar gas 100% atmosphere, the temperature was raised to 1150 ° C, and then After holding for 1 hour, the temperature was lowered to 1000 ° C. Thereafter, the temperature was raised to 1350 ° C in a 1% oxygen atmosphere-argon gas base, and then kept for 4 hours, and then kept for another 4 hours in a 70% oxygen atmosphere to lower the temperature to 700 ° C. After that, the surface oxide film was removed with HF aqueous solution, and the final SIMOX product was made through SC-1 cleaning. These SIMOX substrates were designated as Example 2.
  • Example 1 The same substrates as the three types of substrates in Example 1 were prepared. Oxygen ion implantation was performed on each of these three types of substrates under the same conditions as in Example 1. Next, as shown in Fig. 3, 1% oxygen atmosphere was added at 700 ° C, and the temperature was raised to 1350 ° C using an argon gas base. After that, the temperature was maintained for 4 hours, and then maintained for another 4 hours in a 70% oxygen atmosphere. The temperature was lowered to ° C. Then, after removing the surface oxide film with HF aqueous solution, SC-1 cleaning was performed to make the final SIMOX product. These SIMOX substrates were designated as Comparative Example 1.
  • Example 1 The substrates (1) to (3) in Example 1, Example 2 and Comparative Example 1 were observed with a surface defect detection device. The results were as follows.
  • Example 1 On the other hand, in Example 1, all of the substrates (1) to (3) had a number of pits of 0.3 to 0.5 Zcm 2 , but the haze level was measured. The haze level in the sample varied in the range of about lppb to 1020 ppb in the heat treatment furnace. In particular, haze deterioration was observed toward the bottom of the boat.
  • Example 2 the number of pits of all of the substrates (1) to (3) was 0.3 to 0.5 / cm 2 and the haze level was measured. As a result, the haze level was about l for all the samples. It was in the range of ⁇ 5ppb, and it was proved to be equivalent to the conventional SIMOX product.
  • the crystal defects caused by heat treatment in a non-oxidizing gas atmosphere, especially the inner wall oxide film of cavity defects called Grown-in defects are dissolved, and then the inner wall oxide film is removed.
  • Grown-in defects near the surface can be reduced or eliminated by the effect of hole filling by diffusion of interstitial silicon atoms in the defects.

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

　ＳＩＭＯＸ基板の製造方法は、酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気において１３００～１３５０°Cの熱処理を行うことによりＳＩＭＯＸ基板を得る。酸素イオンの注入後であって熱処理以前にシリコン基板を不活性ガス若しくは還元性ガス又は混合ガス雰囲気において１０００°Cから１２８０°Cの温度範囲で５分～４時間の前熱処理を行う。酸素イオンが注入されるシリコン基板は、ボイド欠陥又はＣＯＰからなる結晶欠陥密度が１×１０５ｃｍ－３以上でありかつ結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下であることが好ましい。前熱処理後にシリコン基板を６００°C～１１００°Cまで不活性ガス若しくは還元性ガス又はこれらとの混合ガス雰囲気において降温させた後にアルゴンと酸素の混合ガス雰囲気における熱処理を行うことが更に好ましい。

Description

SIMOX基板の製造方法
技術分野
[0001] 本発明は、本発明は、酸素イオンを注入したシリコン基板に熱処理を行うことにより SIMOX基板を得る SIMOX基板の製造方法に関するものである。
本願は、 2004年 7月 20日に出願された特願 2004— 211127号に基づき優先権 を主張し、その内容をここに援用する。
背景技術
[0002] 従来、シリコン酸ィ匕物のような絶縁物上に単結晶シリコン層を有する SOI基板として は、 SIMOX基板が主として知られている。 SIMOX基板は単結晶シリコン基板内部 に酸素イオンを注入後、引き続き酸化性雰囲気下の高温熱処理を施すことにより、注 入された酸素イオンとシリコン原子を化学反応させて埋め込み酸化膜を形成させる S OI基板である。これら SOI層に形成されたデバイスは、高放射線耐性、ラッチアップ 耐性、ショートチャネル効果の抑制および低消費電力動作が可能となるため SOI基 板は次世代高機能半導体基板として期待されて!ヽる。
[0003] ここで、一般的にチヨクラルスキー法によって育成されたシリコン単結晶をカ卩ェして 得られた鏡面研磨基板は、例えば COP (Crystal Originated Particle)などの結晶育 成時に導入される結晶欠陥がゲート酸ィ匕膜耐圧劣化の要因となることが知られてい る。従って、デバイスメーカでは結晶欠陥密度を低減させた基板、例えばシリコン'ェ ピタキシャル成長基板や低速引き上げ条件により育成された結晶欠陥を大幅に低減 させた基板を使用することでゲート酸ィ匕膜の絶縁不良による歩留改善を実施してい る。
[0004] SOI基板についても同様であり、 SIMOX基板でも COPもしくはボイド欠陥が基板 表面もしくは表面近傍に存在することで最終製品での SOI層表面上にピンホール欠 陥などを誘発させデバイス特性を劣化させる。この SOI層表面上にピンホール欠陥 などを誘発させない SIMOX基板の製造方法として窒素を 1 X 1014atomsZcm3〜l X 1017atoms/cm3含むシリコン単結晶を用いること（例えば、特開平 10— 64837 号公報参照。）が提案されている。この SIMOX基板の製造方法では、窒素を含むシ リコン基板に酸素イオン注入し、その後 1350°Cで 0. 5%の酸素ガスを 4時間さらに 酸素濃度 70%で更に 4時間熱処理することにより、 SOI層表面上に 0. 3 m以上の サーマルピットと呼ばれる窪みが 0個になったと報告されている。
発明の開示
発明が解決しょうとする課題
[0005] しかし、窒素を含むシリコン基板に酸素イオン注入して熱処理を行った基板の SOI 層表面上には、 0. 3 m以上のサーマルピットと呼ばれる窪みは 0個に等しいけれど も、その表面近傍には 0. 3 /z m未満のサイズの欠陥が高密度で存在していることが 判明した。すなわち、この現象は微量酸素濃度のガス雰囲気では結晶欠陥が消滅し ないことを意味しており、上記従来の製造方法では 0. 3 m未満のサイズの欠陥を 消滅させることができな 、と 、う未だ解決すべき課題が残存して 、た。
本発明は、 SOI層表面上における比較的小さなサイズの欠陥をも消滅し得る SIM OX基板の製造方法を提供することにある。
課題を解決するための手段
[0006] 本発明の製造方法は、酸素イオンを注入したシリコン基板をアルゴンと酸素の混合 ガス雰囲気において 1300〜1350°Cの熱処理を行うことにより SIMOX基板を得る S IMOX基板の製造方法を改良したものである。
その特徴点は、酸素イオンの注入後であって熱処理以前にシリコン基板を不活性 ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気にぉ 、て 1 000°Cから 1280°Cの温度範囲で 5分〜 4時間の前熱処理を行うところにある。
本発明の SIMOX基板の製造方法では、酸素イオンの注入後であって熱処理以前 にシリコン基板に前熱処理を行うことにより、非酸化性ガス雰囲気下での熱処理によ る結晶欠陥、特に Grown— in欠陥と呼ばれる空洞欠陥の内壁酸ィ匕膜を溶解させ、 その後内壁酸ィ匕膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴 埋め効果により表面近傍の Grown— in欠陥を縮小、消滅させる。このため、 0. 3 μ m未満のサイズの欠陥をも消滅させることができる。
[0007] また、前記酸素イオンが注入されるシリコン基板は、ボイド欠陥又は COPからなる 結晶欠陥密度が 1 X 105cm_3以上でありかつ結晶欠陥のサイズ分布の最大頻度が 0. 12 μ m以下である SIMOX基板の製造方法であってもよい。
この場合、小サイズの結晶欠陥を有す基板を用いているため、酸素イオン飛程のバ ラツキが小さくなり、次のステップのアルゴンと酸素の混合ガス雰囲気における熱処 理による埋め込み酸ィ匕膜のバラツキを小さくすることができるという効果がある。
[0008] 前熱処理後にシリコン基板を 600°C〜1100°Cまで不活性ガス若しくは還元性ガス 又は不活性ガスと還元性ガスとの混合ガス雰囲気にぉ ヽて降温させた後にアルゴン と酸素の混合ガス雰囲気における熱処理を行う SIMOX基板の製造方法であっても よい。
一般的に、初期段階での非酸ィ匕性ガス雰囲気下での 1250°C以下の熱処理完了 後に、その温度でアルゴンと酸素の混合ガス雰囲気に切り替えるとシリコン基板表面 のマイクロラフネスの劣化が起こるけれども、この場合の発明では、前熱処理後にマ イク口ラフネスの劣化が防止できる温度、具体的には 1100°C以下まで温度を下げる ので、著 、ラフネスの劣化を防止することができると 、う効果がある。
発明の効果
[0009] 本発明の SIMOX基板の製造方法では、酸素イオンの注入後であって熱処理以前 にシリコン基板を不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混 合ガス雰囲気において 1000°Cから 1280°Cの温度範囲で 5分〜 4時間の前熱処理 を行うため、非酸ィ匕性ガス雰囲気下での熱処理による結晶欠陥、特に Grown— in欠 陥と呼ばれる空洞欠陥の内壁酸化膜を溶解させ、その後内壁酸ィ匕膜が除去された 空洞欠陥内に格子間シリコン原子の拡散による穴埋め効果により表面近傍の Grow n— in欠陥を縮小、消滅させる。この場合、酸素イオンが注入されるシリコン基板にお けるボイド欠陥又は COPからなる結晶欠陥密度が 1 X 105cm_3以上でありかつその 結晶欠陥のサイズ分布の最大頻度が 0. 12 m以下であるならば、小サイズの結晶 欠陥を有す基板を用いることになつて酸素イオン飛程のバラツキが小さくなり、次のス テツプのアルゴンと酸素の混合ガス雰囲気における熱処理による埋め込み酸ィ匕膜の ノ ツキを小さくすることができる。一方、初期段階での非酸ィ匕性ガス雰囲気下での 1 250°C以下の熱処理完了後に、その温度でアルゴンと酸素の混合ガス雰囲気に切り 替えるとシリコン基板表面のマイクロラフネスの劣化が起こるけれども、前熱処理後に マイクロラフネスの劣化が防止できる温度、具体的には 1100°C以下まで温度を下げ れば、著し 、ラフネスの劣化を防止することができる。
図面の簡単な説明
[0010] [図 1]本発明の実施例 1における温度条件を示す図である。
[図 2]本発明の実施例 2における温度条件を示す図である。
[図 3]比較例 1における温度条件を示す図である。
[図 4]本発明の実施形態における工程図である。
発明を実施するための最良の形態
[0011] 次に本発明を実施するための最良の形態を図面に基づいて説明する。
本発明は、酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気 において 1300〜1350°Cの熱処理を行うことにより SIMOX基板を得る SIMOX基板 の製造方法である。そして、酸素イオンの注入後であってその熱処理以前にシリコン 基板を不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰 囲気において 1000°Cから 1280°Cの温度範囲で 5分〜 4時間の前熱処理を行うこと を特徴とする。酸ィ匕膜を形成するために酸素イオンを注入し、その後従来から行われ て 、るアルゴンと酸素の混合ガス雰囲気における熱処理の前段処理として、不活性 ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気にお！、て 熱処理を加えることによりピット発生起因である小さな結晶欠陥を消滅させる。そして 、非酸ィ匕性ガス雰囲気下での熱処理による結晶欠陥、特に Grown— in欠陥と呼ば れる空洞欠陥の内壁酸化膜を溶解させ、その後内壁酸ィ匕膜が除去された空洞欠陥 内に格子間シリコン原子の拡散による穴埋め効果により表面近傍の Grown— in欠陥 を縮小、消滅させる。このとき、同時にイオン注入で付着したシリコン系もしくはシリカ 系パーティクルも低減または消滅させることが出来るので最終 SIMOX基板表面上の ピットを更に低減させることが可能になる。
[0012] ここで、不活性ガスとしては、アルゴンガス、ヘリウムガス等が挙げられ、還元性ガス としては、水素ガスが挙げられる。不活性ガスと還元性ガスの混合ガス雰囲気として は、例えば水素ガスとアルゴンガスの混合ガス雰囲気、又はへリウムガスと水素ガス の混合ガス雰囲気が挙げられる。その場合の混合割合は特に限定されな 、。
[0013] また、前熱処理における温度範囲が 1000°Cから 1280°Cであり、その前熱処理の 時間が 5分〜 4時間の範囲であるのは、非酸ィ匕性ガス雰囲気下での熱処理による結 晶欠陥、特に Grown— in欠陥と呼ばれる空洞欠陥の内壁酸ィ匕膜を溶解させ、その 後内壁酸ィ匕膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め 効果により表面近傍の Grown— in欠陥を縮小、消滅させる必要があるからである。 その前熱処理の温度が 1000度未満であると結晶欠陥を消滅させることが困難になり 、その温度が 1280°Cを越えるとシリコン表面のシリコン原子の昇華が激しくなりシリコ ン基板表面のラフネスが劣化する不具合がある。ここで好ま 、温度範囲は 1100〜 1250°Cである。また、その前熱処理の時間が 5分未満であると結晶欠陥を十分に消 滅させることが困難になり、その時間が 4時間を超えるとシリコン原子の昇華やイオン 注入された酸素イオンの外方拡散により埋め込み酸ィ匕膜の品質を劣化させる不具合 がある。ここで前熱処理の好まし 、時間は 30〜2時間である。
[0014] また、酸素イオンが注入されるシリコン基板は、ボイド欠陥又は COPからなる結晶 欠陥密度が 1 X 105cm_3以上でありかつ結晶欠陥のサイズ分布の最大頻度が 0. 12 m以下であることが好ましい。すなわち、小サイズの結晶欠陥を有する基板を用い れば、酸素イオン飛程のバラツキが小さくなり、次のステップのアルゴンと酸素の混合 ガス雰囲気における熱処理による埋め込み酸ィ匕膜のバラツキを小さくすることができ る。ここで、結晶欠陥密度が 1 X 105cm_3以上であることを必要とするのは、結晶欠 陥密度が 1 X 105cm_3未満であると結晶欠陥サイズが大きくなり前熱処理での欠陥 消滅が難しいからであり、好ましい欠陥密度は 105cm一3〜 1 X 107cm_3である。また 、結晶欠陥のサイズ分布の最大頻度が 0. 12 m以下であることを必要とするのは、 その最大頻度が 0. 12 mを越えると結晶欠陥を十分に消滅させることが困難になる からであり、その最大頻度は 0. 07 m以下であることが更に好ましい。
[0015] 一方、初期段階での非酸化性ガス雰囲気下での 1250°C以下の熱処理完了後に、 その温度でアルゴンと酸素の混合ガス雰囲気に切り替えるとシリコン基板表面のマイ クロラフネスの劣化が起こることが知られている。このため、前熱処理後にシリコン基 板を 600°C〜 1100°Cまで不活性ガス若しくは還元性ガス又は不活性ガスと還元性 ガスとの混合ガス雰囲気にぉ ヽて降温させた後に、アルゴンと酸素の混合ガス雰囲 気における熱処理を行うことが好ましい。即ち、マイクロラフネスの劣化が防止できる 温度、具体的には 1100°C以下まで温度を下げ、酸化性ガス導入による埋め込み酸 化膜形成熱処理を施せば通常 SIMOX品と同等レベルのラフネスが得られる。
[0016] 上記の SIMOX基板の製造方法は、例えば、図 4の工程図に示すように、酸素ィォ ン注入工程と前熱処理工程とを経て行われる。まず、図 4 (a)に示すように、シリコン 基板 1に酸素イオン 2を注入する。その後、図 4 (b)に示すように、シリコン基板を不活 性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気 3にお ヽ て 1000°Cから 1280°Cの温度範囲で 5分〜 4時間の前熱処理を行う。
実施例 1
[0017] <実施例 1 >
開始材料として直径 200mmのチヨクラルスキー法によって育成されたシリコン単結 晶を加工して得られた以下の 3種類の基板を準備した。即ち、（1)結晶欠陥サイズピ ークが 0. 13〜0. 15 /z mで最大密度 0. 5 X 104cm_2を有する基板、（2)結晶欠陥サ ィズピークが 0. 09-0. 12 /z mで最大密度 1. O X 105cm_2を有する基板、（3)結晶 欠陥サイズピークが 0. 05〜0. 07 mで最大密度 1. O X 107cm_2を有する基板を 準備した。
[0018] これら 3種類の基板のそれぞれに注入エネルギー 180KeV、ドーズ量 4. 0 X 1017c m_2になるように酸素イオン注入を実施した。次に、図 1に記載したように、 Arガス 10 0%雰囲気下で 700°C投入後、 1150°Cまで昇温し、その後 1時間保持した後、 1% 酸素雰囲気―アルゴンガスベースで 1350°Cまで昇温、その後 4時間保持させた後 に 70%酸素雰囲気で更に 4時間保持を行い 700°Cまで降温させた。その後、 HF水 溶液で表面酸化膜を除去した後、 SC—1洗浄を通して最終 SIMOX製品にした。こ れらの SIMOX基板を実施例 1とした。
[0019] <実施例 2>
実施例 1における 3種類の基板と同一の基板をそれぞれ準備した。これら 3種類の 基板のそれぞれに実施例 1と同一の条件で酸素イオン注入を実施した。次に、図 2に 記載したように、 Arガス 100%雰囲気下で 700°C投入後、 1150°Cまで昇温、その後 1時間保持した後に 1000°Cまで降温させた。その後、 1%酸素雰囲気—アルゴンガ スベースで 1350°Cまで昇温、その後 4時間保持させた後に 70%酸素雰囲気で更に 4時間保持を行い 700°Cまで降温させた。その後、 HF水溶液で表面酸化膜を除去 した後、 SC—1洗浄を通して最終 SIMOX製品にした。これらの SIMOX基板を実施 例 2とした。
[0020] <比較例 1 >
実施例 1における 3種類の基板と同一の基板をそれぞれ準備した。これら 3種類の 基板のそれぞれに実施例 1と同一の条件で酸素イオン注入を実施した。次に、図 3に 記載したように、 700°C投入後 1 %酸素雰囲気 アルゴンガスベースで 1350°Cまで 昇温、その後 4時間保持させた後に 70%酸素雰囲気で更に 4時間保持を行い 700 °Cまで降温させた。その後、 HF水溶液で表面酸ィ匕膜を除去した後、 SC—1洗浄を 通して最終 SIMOX製品にした。これらの SIMOX基板を比較例 1とした。
[0021] <評価試験及び評価 >
実施例 1,実施例 2及び比較例 1における (1)から (3)の基板を表面欠陥検出装置に てそれぞれ観察した。その結果は以下の通りであった。
比較例 1では、既に開始基板で COPが発生している領域 (基板中央部に密集）と 同位置にピットが観察された。当然の如く結晶欠陥密度の高い基板 (3)ほどピット密度 も高くなり SIMOX製品表面に約 10個 Zcm2以上存在していた。更に、表面ヘイズレ ベルを測定したが全てのサンプルで約 l〜4ppbの値を示していた。
[0022] これに対して、実施例 1では、基板 (1)から (3)の全てが 0. 3〜0. 5個 Zcm2のピット 数であつたがヘイズレベルを測定した結果、全てのサンプルでヘイズレベルは熱処 理炉内で約 lppb〜1020ppbの範囲でばらついていた。そして、特にボート下側に 行くほどヘイズ劣化が観察された。
また、実施例 2では、基板 (1)から (3)の全てが 0. 3〜0. 5個/ cm2のピット数、かつ ヘイズレベルを測定した結果、全てのサンプルでヘイズレベルは約 l〜5ppbの範囲 であり従来 SIMOX品と同等であることがわ力つた。
以上の結果からすると、本発明により低コスト基板を使用した SIMOX基板の品質 は高価な基板を使用した SIMOX基板品質と同等レベルになることがわかる。 産業上の利用可能性
SIMOX基板の製造方法において、非酸化性ガス雰囲気下での熱処理による結晶 欠陥、特に Grown— in欠陥と呼ばれる空洞欠陥の内壁酸ィ匕膜を溶解させ、その後 内壁酸ィ匕膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め効 果により表面近傍の Grown— in欠陥を縮小、消滅させることができる。

Claims

請求の範囲
[1] 酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気にぉ 、て 13 00〜1350°Cの熱処理を行うことにより SIMOX基板を得る SIMOX基板の製造方法 であって、
酸素イオンの注入後であって前記熱処理以前に前記シリコン基板を不活性ガス若 しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気にぉ ヽて 1000 °Cから 1280°Cの温度範囲で 5分〜 4時間の前熱処理を行うことを特徴とする SIMO X基板の製造方法。
[2] 酸素イオンが注入されるシリコン基板は、ボイド欠陥又は COPからなる結晶欠陥密 度が 1 X 105cm_3以上でありかつ前記結晶欠陥のサイズ分布の最大頻度が 0. 12 m以下である請求項 1記載の SIMOX基板の製造方法。
[3] 前熱処理後にシリコン基板を 600°C〜1100°Cまで不活性ガス若しくは還元性ガス 又は不活性ガスと還元性ガスとの混合ガス雰囲気にぉ ヽて降温させた後にアルゴン と酸素の混合ガス雰囲気における熱処理を行う請求項 1又は 2記載の SIMOX基板 の製造方法。
PCT/JP2005/013259 2004-07-20 2005-07-19 Ｓｉｍｏｘ基板の製造方法 Ceased WO2006009148A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP05762053A EP1786023B1 (en) 2004-07-20 2005-07-19 Simox substrate manufacturing method
KR1020077003782A KR100834231B1 (ko) 2004-07-20 2005-07-19 Ｓｉｍｏｘ 기판의 제조 방법
US11/632,875 US7560363B2 (en) 2004-07-20 2005-07-19 Manufacturing method for SIMOX substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004211127A JP4706199B2 (ja) 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法
JP2004-211127 2004-07-20

Publications (1)

Publication Number Publication Date
WO2006009148A1 true WO2006009148A1 (ja) 2006-01-26

Family

ID=35785256

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/013259 Ceased WO2006009148A1 (ja) 2004-07-20 2005-07-19 Ｓｉｍｏｘ基板の製造方法

Country Status (7)

Country Link
US (1) US7560363B2 (ja)
EP (1) EP1786023B1 (ja)
JP (1) JP4706199B2 (ja)
KR (1) KR100834231B1 (ja)
CN (1) CN100501922C (ja)
TW (1) TWI270959B (ja)
WO (1) WO2006009148A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Sumco Ｓｉｍｏｘ基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US8492290B2 (en) * 2011-06-21 2013-07-23 International Business Machines Corporation Fabrication of silicon oxide and oxynitride having sub-nanometer thickness
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH01122019A (ja) * 1987-11-06 1989-05-15 Hitachi Maxell Ltd 信号入り磁気テープ
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JP2001223220A (ja) * 2000-02-08 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの熱処理方法及び半導体ウェーハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3995286B2 (ja) 1996-04-26 2007-10-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｓｉｍｏｘ基板の製造方法
JP3583870B2 (ja) 1996-08-19 2004-11-04 新日本製鐵株式会社 半導体基板及びその製造方法
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Ｓｏｉ基板およびその製造方法
WO1999039380A1 (en) * 1998-02-02 1999-08-05 Nippon Steel Corporation Soi substrate and method for manufacturing the same
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
US6632694B2 (en) * 2001-10-17 2003-10-14 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927422B2 (en) * 2002-10-17 2005-08-09 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Sumco Ｓｉｍｏｘ基板の製造方法
JP4815352B2 (ja) * 2004-09-16 2011-11-16 株式会社日立国際電気 熱処理装置、基板の製造方法、基板処理方法、及び半導体装置の製造方法
WO2007007386A1 (ja) * 2005-07-11 2007-01-18 Sumitomo Mitsubishi Silicon Corporation Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
CN101292341A (zh) * 2005-08-26 2008-10-22 Memc电子材料有限公司 绝缘体上应变硅结构的制造方法
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH01122019A (ja) * 1987-11-06 1989-05-15 Hitachi Maxell Ltd 信号入り磁気テープ
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JP2001223220A (ja) * 2000-02-08 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの熱処理方法及び半導体ウェーハ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1786023A4 *

Also Published As

Publication number Publication date
EP1786023B1 (en) 2011-11-16
JP4706199B2 (ja) 2011-06-22
TW200608515A (en) 2006-03-01
JP2006032752A (ja) 2006-02-02
CN1989592A (zh) 2007-06-27
TWI270959B (en) 2007-01-11
US7560363B2 (en) 2009-07-14
EP1786023A4 (en) 2008-08-13
EP1786023A1 (en) 2007-05-16
KR20070032823A (ko) 2007-03-22
US20080090384A1 (en) 2008-04-17
CN100501922C (zh) 2009-06-17
KR100834231B1 (ko) 2008-05-30

Similar Documents

Publication Publication Date Title
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP4970724B2 (ja) 高抵抗シリコンウエーハの製造方法
KR100758088B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2004537161A (ja) 高抵抗率ｃｚシリコンにおけるサーマルドナー生成の制御
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
WO1998005063A1 (en) Silicon epitaxial wafer and method for manufacturing the same
CN101097845A (zh) 制造结合晶片的方法
JP4013276B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
US4666532A (en) Denuding silicon substrates with oxygen and halogen
WO2006009148A1 (ja) Ｓｉｍｏｘ基板の製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
CN101027755A (zh) 半导体晶片的制造方法
CN105264641B (zh) 贴合晶圆的制造方法
JP2010062291A (ja) 半導体基板及びその製造方法
US7084459B2 (en) SOI substrate
US7799660B2 (en) Method for manufacturing SOI substrate
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
JP2023530850A (ja) Ｓｏｉ構造用キャリア基板及び関連付けられた製造方法
JP2006332689A (ja) シリコンエピタキシャルウェーハの製造方法
JPH08203913A (ja) 半導体ウェーハの熱処理方法
US20130012008A1 (en) Method of producing soi wafer
JP2009182233A (ja) アニールウェーハの洗浄方法
JP2008159868A (ja) Ｓｉｍｏｘ基板の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11632875

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200580024663.6

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2005762053

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077003782

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020077003782

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005762053

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11632875

Country of ref document: US