WO2009145465A2 - 발광 소자 및 그 제조방법 - Google Patents

발광 소자 및 그 제조방법 Download PDF

Info

Publication number
WO2009145465A2
WO2009145465A2 PCT/KR2009/001679 KR2009001679W WO2009145465A2 WO 2009145465 A2 WO2009145465 A2 WO 2009145465A2 KR 2009001679 W KR2009001679 W KR 2009001679W WO 2009145465 A2 WO2009145465 A2 WO 2009145465A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
semiconductor layer
ohmic contact
conductive semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2009/001679
Other languages
English (en)
French (fr)
Other versions
WO2009145465A3 (ko
Inventor
송준오
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2011502855A priority Critical patent/JP2011517085A/ja
Priority to CN2009801189944A priority patent/CN102067341B/zh
Priority to EP09754930.7A priority patent/EP2262011B1/en
Priority to US12/936,071 priority patent/US8791481B2/en
Publication of WO2009145465A2 publication Critical patent/WO2009145465A2/ko
Publication of WO2009145465A3 publication Critical patent/WO2009145465A3/ko
Anticipated expiration legal-status Critical
Priority to US14/312,495 priority patent/US9735327B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/855—Optical field-shaping means, e.g. lenses
    • H10H20/856—Reflecting means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H10H20/8162—Current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings

Definitions

  • the present invention relates to a light emitting device and a method of manufacturing the same.
  • the light emitting diode is attracting attention in the next generation lighting field because it has a high efficiency of converting electrical energy into light energy and a lifespan of more than 5 years on average, which can greatly reduce energy consumption and maintenance cost.
  • the light emitting diode includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer, and depends on a current applied through the first conductive semiconductor layer and the second conductive semiconductor layer. It generates light in the active layer.
  • the light emitting diode may be classified into a lateral type light emitting diode and a vertical type light emitting diode.
  • the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer are disposed on the growth substrate, heat dissipation is difficult due to the growth substrate having low thermal conductivity. There is this.
  • a first electrode layer is formed on the first conductive semiconductor layer, and a second electrode layer is formed below the second conductive semiconductor layer, thereby forming an active layer to form an electrode layer.
  • the light efficiency can be improved compared to the lateral type light emitting diode.
  • the vertical type light emitting diode has an advantage of easy heat dissipation because heat is transferred through the second electrode layer.
  • the vertical type light emitting diode may use an electroplating method and a wafer bonding method when forming a supporting substrate as the second electrode layer under the second conductive semiconductor layer.
  • the vertical type light emitting diode separates the growth substrate to form a first electrode layer on the first conductive semiconductor layer.
  • an area of the laser beam is used.
  • a light emitting diode having a larger light emitting area cannot be manufactured.
  • the embodiment provides a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment provides a light emitting device manufacturing method using a novel wafer bonding method.
  • the embodiment provides a light emitting device having a large light emitting area and a method of manufacturing the same.
  • the light emitting device includes a support substrate; A reflective ohmic contact layer on the support substrate; A functional composite layer including a process helper region and ohmic contact regions separated by the process helper region on the reflective ohmic contact layer; And light emitting semiconductor layers including a second conductive semiconductor layer, an active layer, and a first conductive semiconductor layer on each of the ohmic contact regions.
  • a first conductive semiconductor layer on a growth substrate, an active layer on the first conductive semiconductor layer, a second conductive semiconductor layer on the active layer, and the second conductive type Preparing a functional composite layer including a process helper region and ohmic contact regions separated by the process helper region on a semiconductor layer of the first layer, and a first structure having a reflective ohmic contact layer formed on the functional compound layer; Preparing a second structure from a support substrate; Preparing a third structure from a temporary substrate; Combining the first structure, the second structure, and the third structure with a wafer bonding layer interposed therebetween to form a composite structure; Separating the growth substrate from the composite structure; Selectively etching the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer to expose the process helper region to form a light emitting semiconductor layer of a plurality of unit structures; Forming a first electrode layer on the first conductive semiconductor layer; And removing the
  • the embodiment can provide a light emitting device having a new structure and a method of manufacturing the same.
  • the embodiment can provide a light emitting device manufacturing method using a novel wafer bonding method.
  • the embodiment can provide a light emitting device having a large light emitting area and a method of manufacturing the same.
  • FIG. 1 is a view for explaining the structure of a light emitting element according to the first embodiment
  • 16 is a diagram for explaining the structure of a light emitting element according to the second embodiment.
  • 17 to 19 illustrate a method of manufacturing a light emitting device according to a second embodiment.
  • each layer (film), region, pattern or structure is “on / on” or “bottom / on” of the substrate, each layer (film), region, pad or patterns
  • “on” and “under” are “directly” or “indirectly” formed through another layer. It includes everything that is done.
  • the criteria for the top or bottom of each layer will be described with reference to the drawings.
  • each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • FIG. 1 is a view for explaining the structure of a light emitting device according to the first embodiment.
  • the light emitting device includes a support substrate 210, a diffusion barrier layer 70 on the support substrate 210, and reflective ohmic contact on the diffusion barrier layer 70.
  • a light emitting semiconductor layer including a single conductive semiconductor layer 20 and a first electrode layer 900 are disposed on the light emitting semiconductor layer.
  • a die bonding layer 240 may be formed under the support substrate 210, and the die bonding layer 240 may be firmly coupled to the circuit board or die on which the light emitting device is installed with low resistance. .
  • the support substrate 210 is formed of a wafer substrate including at least one of Si, SiGe, ZnO, GaN, AlSiC, or GaAs as an electrically conductive material film, or Cu, Ni, Ag, Al, Nb, Ta, Ti It may be formed of a metal, an alloy, or a solid solution containing at least one of Au, Pd, or W.
  • the support substrate 210 is in the form of a sheet, disk, or foil having a thickness of 10 ⁇ m to 1 mm, and may be electroplated, physical vapor deposition (PVD), or chemical. It may be formed by a vapor deposition (CVD) method.
  • PVD physical vapor deposition
  • CVD vapor deposition
  • a first wafer bonding layer 80 and a second wafer bonding layer 230 may be formed between the support substrate 210 and the reflective ohmic contact layer 60, and the first wafer bonding layer 80 may be formed.
  • the second wafer bonding layer 230 allows the support substrate 210 and the reflective ohmic contact layer 60 to form a firm bond.
  • the first wafer bonding layer 80 and the second wafer bonding layer 230 are formed of an electrically conductive material film having a strong bonding force at a constant pressure and temperature.
  • an electrically conductive material film having a strong bonding force at a constant pressure and temperature.
  • Au, Ag, Al, Si, Ge, At least one of W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, or rare earth metals Can be formed.
  • a passivation layer 700 may be formed on a side surface of the light emitting semiconductor layer, and a light extraction structure 800 may be formed on the light emitting semiconductor layer.
  • the diffusion barrier layer 70 is the first wafer bonding layer 80 and the second wafer when the first wafer bonding layer 80 and the second wafer bonding layer 230 are bonded at 300 ° C to 600 ° C.
  • the material included in the bonding layer 230 is formed to prevent diffusion into the reflective ohmic contact layer 60.
  • the functional composite layer 50 includes a process assisting region 51, an ohmic contact region 52, and a current blocking region 53.
  • the ohmic contact region 52 is divided into a plurality of regions by the process helper region 51, and the current blocking region 53 is disposed in the ohmic contact region 52.
  • the process helper region 51 may be formed in the form of a lattice cell, and regions defined by the process helper region 51 may include the second conductive semiconductor layer 40 and the active layer 30. ) And a light emitting semiconductor layer including the first conductive semiconductor layer 20 are formed, respectively.
  • the process helper area 51 may be formed of an electrically insulating material or a material forming a schottky contact interface with the second conductive semiconductor layer 40.
  • the process helper area 51 may be formed of Al. It may be formed of any one of 2 O 3 , SiN, TiO 2 , ZrO 2 , Si 3 N 4 , or SiO 2 .
  • the process helper region 51 may prevent the damage of the light emitting semiconductor layer caused when the growth substrate is separated through a laser lift-off method using a laser beam so as to separate the growth substrate. It is possible to prevent the performance of the light emitting device from being degraded by the etching by-products generated in an isolation etching process of separating the plurality of unit structures.
  • the process helper region 51 may be formed of a material having excellent adhesion to a material forming the light emitting semiconductor layer and having low reactivity with dry etching particles used in an isolation etching process.
  • the process helper area 51 serves to help the formation of a high quality passivation layer 700.
  • the ohmic contact region 52 forms an ohmic contact interface having a low interface contact resistance with the second conductive semiconductor layer 40, and a current applied from the outside is smoothly injected into the light emitting semiconductor layer in a vertical direction. To help.
  • the ohmic contact area 52 may be formed of a transparent material having a high optical transmittance or a reflector having a high reflectance.
  • the ohmic contact area 52 may be formed of a transparent material.
  • at least one of indium tin oxide (ITO), zinc oxide (ZnO), indium zinc oxide (IZO), or oxidized nickel-gold (NiO-Au) may be used, and the ohmic contact region 52 may be a reflector.
  • the current blocking region 53 prevents the current injected into the light emitting semiconductor layer from being concentrated in a partial region so that the current can flow to a wide region.
  • the current blocking region 53 may be formed of any one of an electrically insulating material, an empty space filled with air, or a material forming a schottky contact interface with the second conductive semiconductor layer 40. Can be.
  • the current blocking region 53 may be formed in a plurality.
  • the light emitting semiconductor layer including the second conductive semiconductor layer 40, the active layer 30, and the first conductive semiconductor layer 20 may be formed of a group III nitride-based semiconductor material.
  • the first conductive semiconductor layer 20 may be formed of a gallium nitride layer including n-type impurities such as Si, and the second conductive semiconductor layer 40 may contain p-type impurities such as Mg. It may be formed of a gallium nitride layer containing.
  • the active layer 30 is a layer that generates light by recombining electrons and holes, for example, may be formed including any one of InGaN, AlGaN, GaN, or AlInGaN, using the active layer 30
  • the wavelength of the light emitted from the light emitting device is determined according to the type of the material.
  • an interface modification layer may be further formed between the second conductive semiconductor layer 40 and the functional composite layer 50.
  • the interfacial modification layer may include a superlattice structure, any one of InGaN, GaN, AlInN, AlN, InN, or AlGaN implanted with impurities of a first conductivity type, and InGaN, GaN implanted with impurities of a second conductivity type. , AlInN, AlN, InN, or AlGaN, or any one of the group III nitride system having a nitrogen-polar surface (nitrogen-polar surface).
  • the interfacial modification layer formed of the superlattice structure may be formed of nitride or carbon nitride including group 2, 3, or 4 elements.
  • the light emitting semiconductor layer is formed on the ohmic contact region 52 divided into a plurality of regions by the process helper region 51, and the passivation layer 700 is formed on a side surface of the light emitting semiconductor layer and a part of the upper surface thereof. ) Is formed.
  • At least a portion of the passivation layer 700 is disposed on the process helper region 51, and may be formed of, for example, SiO 2 , Al 2 O 3 , or Si 3 N 4 , which is an electrically insulating material. .
  • the passivation layer 700 allows the light emitting semiconductor layer to be more firmly supported and at the same time prevents electrical shorts from occurring in the light emitting semiconductor layer.
  • the first electrode layer 900 may be formed on the first conductive semiconductor layer 20 and may be in common contact with the first conductive semiconductor layer 20 on a plurality of divided unit structures. In addition, a portion of the first electrode layer 900 may be disposed in a space between the passivation layer 700 and overlap with the light emitting semiconductor layer in a horizontal direction.
  • the first electrode layer 900 forms an ohmic contact with the first conductive semiconductor layer 20.
  • the light extracting structure 800 is formed on the first conductive semiconductor layer 20 so that light emitted from the active layer 30 can be effectively extracted to the outside.
  • the light extraction structure 800 may be formed in a pattern obtained by selectively etching the first conductive semiconductor layer 20 or may include impurities formed on the first conductive semiconductor layer 20.
  • the nitride layer may be formed in a pattern by selectively etching the nitride layer.
  • FIGS. 2 to 15 are views illustrating a method of manufacturing a light emitting device according to the first embodiment.
  • a light emitting semiconductor layer including a first conductive semiconductor layer 20, an active layer 30, and a second conductive semiconductor layer 40 is formed on the growth substrate 10.
  • the functional composite layer 50 is formed on the second conductive semiconductor layer 40.
  • the growth substrate 10 may be any one of sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), or gallium arsenide (GaAs).
  • the first conductive semiconductor layer 20 on the growth substrate for example, InGaN, AlN, SiC, SiCN on the growth substrate 10. Or a buffer layer including at least one of GaN.
  • the process helper area 51 may be formed in the form of a lattice cell, and the ohmic contact area 52 is divided into a plurality of unit cell areas H by the process helper area 51.
  • the ohmic contact region 52 is divided into four unit cell regions H by the process helper region 51.
  • the area of the unit cell region H is designed to be smaller than the area of the laser beam used to separate the growth substrate 10, and the area of the functional composite layer 50 is used to separate the growth substrate 10. It can be designed larger than the area of the laser beam is.
  • the current blocking region 53 may be formed in each unit cell region H. In FIG. 3, the current blocking region 53 extending in a radial direction from the center of the ohmic contact region 52 is formed. Is illustrated.
  • a reflective ohmic contact layer 60, a diffusion barrier layer 70, and a first wafer bonding layer 80 are formed on the functional composite layer 50.
  • the first structure 100 as shown in FIG. 4 can be manufactured.
  • the third wafer bonding layer 220 may be formed of the same material as the second wafer bonding layer 230.
  • a third structure 300 having a sacrificial separation layer 320 and a fourth wafer bonding layer 330 formed on the temporary substrate 310 is prepared.
  • the temporary substrate 310 may be formed of a material having a thermal expansion coefficient difference of 2 ppm / ° C. or less from the growth substrate 10, and may be formed of the same material as the growth substrate 10.
  • the temporary substrate 310 may use any one of sapphire (Al 2 O 3 ), silicon carbide (SiC), silicon (Si), or gallium arsenide (GaAs).
  • the sacrificial separation layer 320 is a Group 2-6 compound including ZnO, a Group 3-5 compound including GaN, ITO, PZT, or SU-8, which causes a thermal-chemical decomposition reaction as the laser beam is irradiated. It may be formed of any one, or may be formed of any one of Al, Au, Ag, Cr, Ti, SiO 2 , or SiN x which is rapidly dissolved in the wet solution.
  • the fourth wafer bonding layer 330 may be formed of the same material as the second wafer bonding layer 230.
  • the first structure 100 shown in FIG. 4, the second structure 200 shown in FIG. 5, and the third structure 300 shown in FIG. 6 are combined to form a composite structure. .
  • the first wafer bonding layer 80 is bonded to the second wafer bonding layer 230, and the third wafer bonding layer 220 is bonded to the fourth wafer bonding layer 330.
  • the combination of the first structure 100, the second structure 200 and the third structure 300 may be combined at a constant pressure and a temperature of 300 °C to 600 °C.
  • the third structure 300 is disposed at a position corresponding to the first structure 100 with respect to the second structure 200, and the first structure 100 and the third structure 300 have similar thermal expansion. Since it has a coefficient, it is possible to solve the problem that the crack is generated or de-bonded by the difference in the coefficient of thermal expansion during the coupling process of the first structure 100 and the second structure 200.
  • the growth substrate 10 is separated from the complex structure shown in FIG. 7.
  • the growth substrate 10 may use a laser lift-off method using an excimer laser, or may use a dry or wet etching method.
  • thermal energy is concentrated on the interface between the growth substrate 10 and the first conductive semiconductor layer 20.
  • the growth substrate 10 is separated as the interface of the first conductive semiconductor layer 20 is thermally chemically decomposed into gallium (Ga) and nitrogen (N) molecules.
  • the laser beam is larger than the size L2 of the ohmic contact region 52 divided by the process helper region 51.
  • the first laser beam and the second laser beam overlap on the process helper area 51.
  • the light emitting semiconductor layer regions L, M, and N on the process helper region 51 are damaged by overlapping irradiation of the laser beam.
  • the light emitting semiconductor layer regions L, M, and N on the process helper region 51 are removed by mesa etching through wet etching or dry etching. Therefore, the light emitting semiconductor layer is separated into a plurality of unit structures while the process helper region 51 is exposed.
  • a passivation layer 700 is formed on the top and side surfaces of the light emitting semiconductor layer.
  • the passivation layer 700 may contact the process helper region 51.
  • the passivation layer 700 may be formed to a thickness of 200nm to 1000nm.
  • the passivation layer 700 formed on the light emitting semiconductor layer is partially removed and a light extraction structure 800 is formed on the first conductive semiconductor layer 20.
  • the light extracting structure 800 may be formed in an irregular pattern having no regularity through wet etching, or may be formed in a regular irregularity pattern through a lithography process.
  • a first electrode layer 900 is formed on the first conductive semiconductor layer 20.
  • the first electrode layer 900 may be formed to be electrically connected to the first conductive semiconductor layer 20 on the plurality of unit structures at the same time.
  • At least a portion of the first electrode layer 900 overlaps the process helper region 51 in a vertical direction. In addition, a portion of the first electrode layer 900 may be buried between the passivation layer 700.
  • an isolation etching 1000 is performed to expose the temporary substrate 310 to form a plurality of light emitting devices on the temporary substrate 310.
  • the temporary substrate 310 is removed through a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the temporary substrate 310 When the temporary substrate 310 is separated by a laser lift-off method, the temporary substrate 310 is removed while the sacrificial separation layer 320 is thermally chemically decomposed.
  • the third wafer bonding layer 220 and the fourth wafer bonding layer 330 are removed, and a die bonding layer 240 is formed under the support substrate 210.
  • the light emitting device according to the first embodiment can be manufactured.
  • 16 is a view for explaining a light emitting device according to the second embodiment.
  • the light emitting device includes a support substrate 210, a diffusion barrier layer 70 on the support substrate 210, and reflective ohmic contact on the diffusion barrier layer 70.
  • a light emitting semiconductor layer including a single conductive semiconductor layer 20 and a first electrode layer 900 are disposed on the light emitting semiconductor layer.
  • a die bonding layer 240 may be formed under the support substrate 210.
  • a first wafer bonding layer 80 and a second wafer bonding layer 230 may be formed between the support substrate 210 and the reflective ohmic contact layer 60.
  • a passivation layer 700 may be formed on a side surface of the light emitting semiconductor layer, and a light extraction structure 800 may be formed on the light emitting semiconductor layer.
  • the functional composite layer 50 includes a process assisting region 51, an ohmic contact region 52, and a current blocking region 53.
  • the process helper area 51 is formed on the periphery of the reflective ohmic contact layer 60, the ohmic contact area 52 is disposed surrounded by the process helper area 51, and the current blocking area 53 is provided. Is disposed in the ohmic contact area 52.
  • an interface modification layer may be further formed between the second conductive semiconductor layer 40 and the functional composite layer 50.
  • the first electrode layer 900 is formed on the first conductive semiconductor layer 20.
  • the first electrode layer 900 forms an ohmic contact with the first conductive semiconductor layer 20.
  • the light extracting structure 800 is formed on the first conductive semiconductor layer 20 so that light emitted from the active layer 30 can be effectively extracted to the outside.
  • 17 to 19 illustrate a method of manufacturing a light emitting device according to a second embodiment.
  • the manufacturing method of the light emitting device according to the second embodiment is similar to most of the manufacturing method of the light emitting device according to the first embodiment.
  • the light emitting device manufacturing method according to the first embodiment described with reference to FIGS. 2 to 12 is the same as the light emitting device manufacturing method according to the second embodiment.
  • a first electrode layer 900 is formed on the first conductive semiconductor layer 20 of each unit structure illustrated in FIG. 12.
  • isolation etching 1000 is performed to expose the temporary substrate 310 to form a plurality of light emitting devices on the temporary substrate 310.
  • the temporary substrate 310 is removed through a laser lift-off method, a dry etching method, a wet etching method, a CMP method, or a polishing method.
  • the temporary substrate 310 When the temporary substrate 310 is separated by a laser lift-off method, the temporary substrate 310 is removed while the sacrificial separation layer 320 is thermally chemically decomposed.
  • the third wafer bonding layer 220 and the fourth wafer bonding layer 330 are removed, and a die bonding layer 240 is formed under the support substrate 210.
  • the light emitting device according to the second embodiment can be manufactured.
  • the embodiment can be applied to a method of manufacturing a semiconductor device used as an electronic device or a light source.

Landscapes

  • Led Devices (AREA)

Abstract

실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사성 오믹 접촉층; 상기 반사성 오믹 접촉층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층; 및 상기 각각의 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층들을 포함한다.

Description

발광 소자 및 그 제조방법
본 발명은 발광 소자 및 그 제조방법에 관한 것이다.
최근, 발광 소자로서 발광 다이오드(Light Emitting Diode; LED)가 각광 받고 있다. 발광 다이오드는 전기에너지를 빛에너지로 변환하는 효율이 높고 수명이 평균 5년 이상으로 길기 때문에, 에너지 소모와 유지보수 비용을 크게 절감할 수 있는 장점이 있어 차세대 조명 분야에서 주목받고 있다.
상기 발광 다이오드는 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 포함하여 구성되며, 상기 제1 도전형의 반도체층 및 제2 도전형의 반도체층을 통해 인가되는 전류에 따라 상기 활성층에서 빛을 발생시킨다.
한편, 상기 발광 다이오드는 래터럴 타입의 발광 다이오드와 버티컬 타입의 발광 다이오드로 구분될 수 있다.
상기 래터럴 타입의 발광 다이오드에서는 성장 기판 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층을 형성하고, 전극층 형성을 위해 상기 제1 도전형의 반도체층이 일부 노출되도록 상기 제2 도전형의 반도체층, 활성층 및 제1 도전형의 반도체층을 일부 제거하기 때문에 발광 면적이 감소되어 광 효율이 저하되는 단점이 있다.
또한, 래터럴 타입의 발광 다이오드에서는 상기 성장 기판 상에 상기 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층이 배치되기 때문에, 열 전도율이 낮은 상기 성장 기판으로 인하여 열 방출이 어려운 단점이 있다.
반면에, 상기 버티컬 타입의 발광 다이오드에서는 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하고, 상기 제2 도전형의 반도체층 아래에 제2 전극층을 형성하므로 전극층의 형성을 위해 활성층을 제거할 필요가 없어 발광 면적이 감소되지 않는다. 따라서, 래터럴 타입의 발광 다이오드에 비해 광 효율이 향상될 수 있다.
또한, 상기 버티컬 타입의 발광 다이오드는 제2 전극층을 통해 열 전달이 이루어지므로 열 방출이 용이한 장점이 있다.
한편, 상기 버티컬 타입의 발광 다이오드는 상기 제2 도전형의 반도체층 아래에 상기 제2 전극층으로서 지지 기판을 형성할 때 전기 도금(electro-plating) 방법과 웨이퍼 결합(wafer bonding) 방법을 이용할 수 있다.
상기 전기 도금 방법으로 상기 지지 기판을 형성하는 경우 제조 공정이 용이한 장점은 있으나 상기 발광 다이오드의 신뢰성이 저하되는 단점이 있으며, 상기 웨이퍼 결합 방법으로 상기 지지 기판을 형성하는 경우 제조 공정이 어려운 단점은 있으나 상기 발광 다이오드의 신뢰성이 우수한 장점이 있다. 특히, 상기 웨이퍼 결합 방법으로 상기 지지 기판을 형성하는 경우, 성장 기판과 지지 기판이 서로 이종 물질이기 때문에 열팽창계수의 차이로 인하여 웨이퍼 결합 후 열적 스트레스에 의해 발광 다이오드에 크랙 또는 비결합(debonding)의 문제가 발생될 수 있다.
또한, 상기 버티컬 타입의 발광 다이오드는 성장 기판을 분리하여 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는데, 상기 성장 기판의 분리시 레이저 빔(laser beam)을 이용하는 경우 레이저 빔의 면적보다 큰 발광 면적을 갖는 발광 다이오드를 제작할 수 없는 한계가 있다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공한다.
실시예는 새로운 방식의 웨이퍼 결합 방법을 이용한 발광 소자 제조방법을 제공한다.
실시예는 대면적의 발광 면적을 갖는 발광 소자 및 그 제조방법을 제공한다.
실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사성 오믹 접촉층; 상기 반사성 오믹 접촉층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층; 및 상기 각각의 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층들을 포함한다.
실시예에 따른 발광 소자는 지지 기판; 상기 지지 기판 상에 반사성 오믹 접촉층; 상기 반사성 오믹 접촉층의 주변부 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 둘러싸인 오믹 접촉 영역들을 포함하는 기능성 복합층; 및 상기 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층을 포함한다.
실시예에 따른 발광 소자 제조방법은 성장 기판 상에 제1 도전형의 반도체층, 상기 제1 도전형의 반도체층 상에 활성층, 상기 활성층 상에 제2 도전형의 반도체층, 상기 제2 도전형의 반도체층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층, 상기 기능성 복합층 상에 반사성 오믹 접촉층이 형성된 제1 구조물을 준비하는 단계; 지지 기판으로 제2 구조물을 준비하는 단계; 임시 기판으로 제3 구조물을 준비하는 단계; 상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 복합 구조물을 형성하는 단계; 상기 복합 구조물로부터 상기 성장 기판을 분리하는 단계; 상기 공정 도우미 영역이 노출되도록 상기 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층을 선택적으로 식각하여 복수의 단위 구조물의 발광 반도체층을 형성하는 단계; 상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및 상기 임시 기판을 제거하는 단계를 포함한다.
실시예는 새로운 구조의 발광 소자 및 그 제조방법을 제공할 수 있다.
실시예는 새로운 방식의 웨이퍼 결합 방법을 이용한 발광 소자 제조방법을 제공할 수 있다.
실시예는 대면적의 발광 면적을 갖는 발광 소자 및 그 제조방법을 제공할 수 있다.
도 1은 제1 실시예에 따른 발광 소자의 구조를 설명하는 도면.
도 2 내지 도 15는 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
도 16은 제2 실시예에 따른 발광 소자의 구조를 설명하는 도면.
도 17 내지 도 19는 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1은 제1 실시예에 따른 발광 소자의 구조를 설명하는 도면이다.
도 1을 참조하면, 제1 실시예에 따른 발광 소자는 지지 기판(210)과, 상기 지지 기판(210) 상에 확산 장벽층(70)과, 상기 확산 장벽층(70)상에 반사성 오믹 접촉층(60)과, 상기 반사성 오믹 접촉층(60) 상에 기능성 복합층(50)과, 상기 기능성 복합층(50) 상에 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층과, 상기 발광 반도체층 상에 제1 전극층(900)을 포함한다.
또한, 상기 지지 기판(210) 아래에는 다이 결합층(240)이 형성될 수 있으며, 상기 다이 결합층(240)은 발광 소자가 설치되는 회로기판 또는 다이에 낮은 저항으로 견고하게 결합될 수 있도록 한다.
상기 지지 기판(210)은 전기 전도성 물질막으로 Si, SiGe, ZnO, GaN, AlSiC, 또는 GaAs 중 적어도 어느 하나를 포함하는 웨이퍼 기판으로 형성되거나, Cu, Ni, Ag, Al, Nb, Ta, Ti, Au, Pd, 또는 W 중 적어도 어느 하나를 포함하는 금속, 합금, 또는 고용체로 형성될 수 있다.
상기 지지 기판(210)은 10㎛ 내지 1mm의 두께를 갖는 판(sheet), 디스크(disk), 또는 호일(foil)의 형태로서, 전기 도금(electro-plating), 물리적 증기 증착(PVD), 화학적 증기 증착(CVD) 방법으로 형성될 수 있다.
또한, 상기 지지 기판(210)과 반사성 오믹 접촉층(60) 사이에는 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)이 형성될 수 있으며, 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)은 상기 지지 기판(210)과 반사성 오믹 접촉층(60)이 견고한 결합을 이룰 수 있도록 한다.
상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)은 일정한 압력 및 온도에서 강한 결합력을 갖는 전기 전도성 물질막으로 형성되며, 예를 들어, Au, Ag, Al, Si, Ge, W, Mo, V, Sc, Hf, Ir, Re, Co, Zr, Ru, Ta, Nb, Mn, Rh, Cu, Ni, Ti, Pd, Pt, Cr, 또는 희토류 금속 중 적어도 어느 하나가 포함되어 형성될 수 있다.
또한, 상기 발광 반도체층의 측면에는 패시베이션층(700)이 형성될 수 있으며, 상기 발광 반도체층 상에는 광 추출 구조(800)가 형성될 수 있다.
상기 확산 장벽층(70)은 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)이 300℃ 내지 600℃ 에서 결합될 때, 상기 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)에 포함된 물질이 상기 반사성 오믹 접촉층(60)으로 확산되는 것을 방지하기 위해 형성된다.
상기 기능성 복합층(50)은 공정 도우미 영역(process assisting region)(51)과, 오믹 접촉 영역(ohmic contact region)(52)과, 전류 차단 영역(current blocking region)(53)을 포함한다.
상기 오믹 접촉 영역(52)은 상기 공정 도우미 영역(51)에 의해 복수 영역들로 구분되며, 상기 전류 차단 영역(53)은 상기 오믹 접촉 영역(52) 내에 배치된다.
상기 공정 도우미 영역(51)은 격자 셀(lattice cell) 형태로 형성될 수 있으며, 상기 공정 도우미 영역(51)에 의해 구분된 영역들에는 상기 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층이 각각 형성된다.
상기 공정 도우미 영역(51)은 전기 절연성 물질 또는 상기 제2 도전형의 반도체층(40)과 쇼키 접촉 계면을 형성하는 물질로 형성될 수 있으며, 예를 들어, 상기 공정 도우미 영역(51)은 Al2O3, SiN, TiO2, ZrO2, Si3N4, 또는 SiO2 중 어느 하나로 형성될 수 있다.
또한, 상기 공정 도우미 영역(51)은 레이저빔을 이용한 레이저 리프트 오프 방식을 통해 성장 기판을 분리할 때 유발되는 발광 반도체층의 손상을 방지하여 성장 기판을 분리할 수 있도록 하고, 상기 발광 반도체층을 복수개의 단위 구조물로 분리하는 아이솔레이션 에칭(isolation etching) 공정에서 발생되는 식각 부산물에 의해 발광 소자의 성능이 저하되는 것을 방지할 수 있도록 한다.
상기 공정 도우미 영역(51)은 상기 발광 반도체층을 이루는 물질과 밀착성이 우수하고 아이솔레이션 에칭 공정에서 사용되는 건식 식각 입자들과 반응성이 낮은 물질로 형성될 수 있다.
또한, 상기 공정 도우미 영역(51)은 상기 패시베이션층(700)을 형성할 때, 양질의 패시베이션층(700)이 형성될 수 있도록 도와주는 역할을 한다.
상기 오믹 접촉 영역(52)은 상기 제2 도전형의 반도체층(40)과 계면 접촉 저항이 낮은 오믹 접촉 계면을 형성하며, 외부로 부터 인가된 전류가 상기 발광 반도체층에 수직 방향으로 원활히 주입될 수 있도록 한다.
상기 오믹 접촉 영역(52)은 광학적으로 높은 투과율을 갖는 투과체(transparentor) 또는 높은 반사율을 갖는 반사체(reflector)로 형성될 수 있으며, 예를 들어, 상기 오믹 접촉 영역(52)이 투과체로 형성되는 경우 인듐주석산화물(ITO), 아연산화물(ZnO), 인듐아연산화물(IZO), 또는 산화된 니켈-금(NiO-Au) 중 적어도 어느 하나가 사용될 수 있고, 상기 오믹 접촉 영역(52)이 반사체로 형성되는 경우 은(Ag), 은(Ag)이 포함된 합금, 은(Ag)이 포함된 고용체, 로듐(Rh), 로듐(Rh)이 포함된 합금, 로듐(Rh)이 포함된 고용체, 알루미늄(Al), 알루미늄(Al)이 포함된 합금, 또는 알루미늄(Al)이 포함된 고용체 중 적어도 어느 하나로 형성될 수 있다.
상기 전류 차단 영역(53)은 상기 발광 반도체층으로 주입되는 전류가 일부 영역에 집중되는 현상을 방지하여 전류가 넓은 영역으로 퍼져 흐를 수 있도록 한다. 예를 들어, 상기 전류 차단 영역(53)은 전기 절연성 물질, 대기(air)가 채워진 빈 공간, 또는 상기 제2 도전형의 반도체층(40)과 쇼키 접촉 계면을 형성하는 물질 중 어느 하나로 형성될 수 있다.
비록 도시되지는 않았으나, 상기 전류 차단 영역(53)은 복수개로 분리되어 형성될 수 있다.
상기 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층은 그룹 3족 질화물계 반도체 물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전형의 반도체층(20)은 Si와 같은 n형 불순물을 포함하는 질화갈륨층으로 형성될 수 있고, 상기 제2 도전형의 반도체층(40)은 Mg와 같은 p형 불순물을 포함하는 질화갈륨층으로 형성될 수 있다. 또한, 상기 활성층(30)은 전자와 정공이 재결합하여 빛을 발생시키는 층으로 예를 들어, InGaN, AlGaN, GaN, 또는 AlInGaN 중 어느 하나를 포함하여 형성될 수 있으며, 상기 활성층(30)을 사용되는 물질의 종류에 따라 상기 발광소자에서 방출되는 빛의 파장이 결정된다.
한편, 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40)과 상기 기능성 복합층(50) 사이에는 계면 개질층(interface modification layer)가 더 형성될 수도 있다.
상기 계면 개질층은 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성될 수 있다. 특히, 상기 슈퍼래티스 구조로 형성된 계면 개질층은 그룹 2족, 3족, 또는 4족 원소 성분을 포함하는 질화물(nitride) 또는 탄소 질화물(carbon nitride)로 형성될 수 있다.
상기 발광 반도체층은 상기 공정 도우미 영역(51)에 의해 복수 영역으로 구분된 상기 오믹 접촉 영역(52) 상에 각각 형성되며, 상기 발광 반도체층의 측면과, 상면의 일부 영역에는 상기 패시베이션층(700)이 형성된다.
상기 패시베이션층(700)은 적어도 일부분이 상기 공정 도우미 영역(51) 상에 배치되며, 예를 들어, 전기 절연성 물질인 SiO2, Al2O3, 또는 Si3N4 중 어느 하나로 형성될 수 있다.
상기 패시베이션층(700)은 상기 발광 반도체층이 보다 견고하게 지지될 수 있도록 함과 동시에 상기 발광 반도체층에 전기적인 단락이 발생되는 것을 방지한다.
상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20) 상에 형성되며, 복수개로 구분된 단위 구조물 상의 제1 도전형의 반도체층(20)에 공통으로 접촉될 수 있다. 또한, 상기 제1 전극층(900)의 일부는 상기 패시베이션층(700) 사이의 공간에 배치되어 상기 발광 반도체층과 수평 방향에서 오버랩되어 배치될 수 있다.
상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉을 형성한다.
상기 광 추출 구조(800)는 상기 제1 도전형의 반도체층(20) 상에 형성되며, 상기 활성층(30)에서 방출된 빛이 효과적으로 외부로 추출될 수 있도록 한다. 예를 들어, 상기 광 추출 구조(800)는 상기 제1 도전형의 반도체층(20)을 선택적으로 식각한 패턴으로 형성되거나, 상기 제1 도전형의 반도체층(20) 상에 형성된 불순물이 포함되지 않은 질화물층을 선택적으로 식각한 패턴으로 형성될 수도 있다.
도 2 내지 도 15는 제1 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
도 2와 도 3을 참조하면, 성장 기판(10) 상에 제1 도전형의 반도체층(20), 활성층(30), 및 제2 도전형의 반도체층(40)을 포함하는 발광 반도체층을 형성한다. 그리고, 상기 제2 도전형의 반도체층(40) 상에 기능성 복합층(50)을 형성한다.
예를 들어, 상기 성장 기판(10)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 또는 갈륨 아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
비록 도시되지는 않았지만, 상기 성장 기판(10) 상에 상기 제1 도전형의 반도체층(20)을 성장시키기에 앞서, 상기 성장 기판(10)상에 예를 들어, InGaN, AlN, SiC, SiCN, 또는 GaN 중 적어도 어느 하나를 포함하는 버퍼층을 형성할 수 있다.
그리고, 상기 제2 도전형의 반도체층(40)과 상기 기능성 복합층(50) 사이에는 계면 개질층을 형성할 수도 있다.
상기 기능성 복합층(50)은 공정 도우미 영역(51), 오믹 접촉 영역(52), 전류 차단 영역(53)을 포함하며, 도 3에는 상기 기능성 복합층(50)의 평면적인 형태가 예시되어 있다.
상기 공정 도우미 영역(51)은 격자 셀(lattice cell) 형태로 형성될 수 있으며, 상기 공정 도우미 영역(51)에 의해 상기 오믹 접촉 영역(52)이 복수개의 단위 셀 영역(H)으로 구분된다. 도 3에는 상기 공정 도우미 영역(51)에 의해 상기 오믹 접촉 영역(52)이 4 부분의 단위 셀 영역(H)으로 구분된 것이 예시되어 있다.
상기 단위 셀 영역(H)의 면적은 상기 성장 기판(10)의 분리시 사용되는 레이저 빔의 면적보다 작게 설계되며, 상기 기능성 복합층(50)의 면적은 상기 성장 기판(10)의 분리시 사용되는 레이저 빔의 면적보다 크게 설계될 수 있다.
상기 각각의 단위 셀 영역(H) 내에는 상기 전류 차단 영역(53)이 형성될 수 있으며, 도 3에는 상기 오믹 접촉 영역(52)의 중심에서 방사 방향으로 연장되어 형성된 전류 차단 영역(53)이 예시되어 있다.
도 4를 참조하면, 상기 기능성 복합층(50) 상에 반사성 오믹 접촉층(60), 확산 장벽층(70) 및 제1 웨이퍼 결합층(80)을 형성한다. 따라서, 도 4에 도시된 바와 같은 제1 구조물(100)이 제조될 수 있다.
도 5를 참조하면, 상면 및 하면에 각각 제2 웨이퍼 결합층(230)과 제3 웨이퍼 결합층(220)이 형성된 지지 기판(210)을 포함하는 제2 구조물(200)이 제조된다. 상기 제3 웨이퍼 결합층(220)은 상기 제2 웨이퍼 결합층(230)과 동일한 물질로 형성될 수 있다.
도 6을 참조하면, 임시 기판(310) 상에 희생 분리층(320)과 제4 웨이퍼 결합층(330)이 형성된 제3 구조물(300)이 준비된다.
상기 임시 기판(310)은 상기 성장 기판(10)과 열팽창계수 차이가 2ppm/℃ 이하를 갖는 재질로 형성될 수 있으며, 상기 성장 기판(10)과 동일한 물질로 형성될 수 있다. 예를 들어, 상기 임시 기판(310)은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si), 또는 갈륨 아세나이드(GaAs) 중 어느 하나가 사용될 수 있다.
상기 희생 분리층(320)은 레이저 빔이 조사됨에 따라 열-화학 분해 반응을 일으키는 ZnO를 포함하는 2-6족 화합물, GaN을 포함하는 3-5족 화합물, ITO, PZT, 또는 SU-8 중 어느 하나로 형성되거나, 습식 용액에서 빠르게 용해되는 Al, Au, Ag, Cr, Ti, SiO2, 또는 SiNx 중 어느 하나로 형성될 수 있다.
상기 제4 웨이퍼 결합층(330)은 상기 제2 웨이퍼 결합층(230)과 동일한 물질로 형성될 수 있다.
도 7을 참조하면, 도 4에 도시된 제1 구조물(100), 도 5에 도시된 제2 구조물(200) 및 도 6에 도시된 제3 구조물(300)을 상호 결합하여 복합 구조물을 형성한다.
상기 제1 웨이퍼 결합층(80)은 상기 제2 웨이퍼 결합층(230)과 결합되고, 상기 제3 웨이퍼 결합층(220)은 상기 제4 웨이퍼 결합층(330)과 결합된다.
상기 제1 구조물(100), 제2 구조물(200) 및 제3 구조물(300)의 결합은 일정한 압력과 300℃ 내지 600℃의 온도에서 결합될 수 있다.
상기 제3 구조물(300)은 상기 제2 구조물(200)을 중심으로 상기 제1 구조물(100)과 대응되는 위치에 배치되며, 상기 제1 구조물(100)과 제3 구조물(300)은 유사한 열팽창계수를 가지기 때문에, 상기 제1 구조물(100)과 제2 구조물(200)의 결합 과정에서 열팽창계수의 차이에 의해 크랙이 발생되거나 디본딩되는 문제를 해소할 수 있다.
도 8을 참조하면, 도 7에 도시된 복합 구조물에서 상기 성장 기판(10)을 분리한다.
상기 성장 기판(10)은 엑사이머 레이저(eximer laser)를 이용한 레이저 리프트 오프(laser lift-off) 방식을 이용하거나, 건식 또는 습식 식각 방식을 이용할 수도 있다.
상기 성장 기판(10)에 일정 파장을 가지는 엑사이머 레이저 빔을 포커싱하여 조사하면, 상기 성장 기판(10)과 상기 제1 도전형의 반도체층(20)의 경계면에 열 에너지가 집중되어 상기 제1 도전형의 반도체층(20)의 계면이 갈륨(Ga)과 질소(N) 분자로 열 화학 분해되면서 상기 성장 기판(10)이 분리된다.
상기 레이저 빔은 상기 공정 도우미 영역(51)에 의해 구분되는 상기 오믹 접촉 영역(52)의 크기(L2)보다 큰 것이 사용된다.
따라서, 첫번째 레이저 빔이 조사된 후, 두번째 레이저 빔이 조사되면 상기 공정 도우미 영역(51) 상에서 상기 첫번째 레이저 빔과 두번째 레이저 빔이 중첩된다.
도 9를 참조하면, 상기 레이저 빔의 중첩된 조사에 의해 상기 공정 도우미 영역(51) 상의 상기 발광 반도체층 영역(L,M,N)은 손상받는다.
도 10을 참조하면, 상기 공정 도우미 영역(51) 상의 상기 발광 반도체층 영역(L,M,N)을 습식 식각 또는 건식 식각을 통해 메사 식각(MESA etching)하여 제거한다. 따라서, 상기 공정 도우미 영역(51)이 노출되면서 상기 발광 반도체층은 복수개의 단위 구조물로 분리된다.
도 11을 참조하면, 상기 발광 반도체층의 상면 및 측면에 패시베이션층(700)을 형성한다. 상기 패시베이션층(700)은 상기 공정 도우미 영역(51)과 접촉할 수 있다.
상기 패시베이션층(700)은 200nm 내지 1000nm의 두께로 형성될 수 있다.
도 12를 참조하면, 상기 발광 반도체층 상에 형성된 패시베이션층(700)을 부분적으로 제거하고 상기 제1 도전형의 반도체층(20) 상에 광 추출 구조(800)를 형성한다.
상기 광 추출 구조(800)는 습식 식각을 통해 일정한 규칙성이 없는 요철 패턴으로 형성하거나, 리소그래피 공정을 통해 규칙성이 있는 요철 패턴으로 형성할 수 도 있다.
도 13을 참조하면, 상기 제1 도전형의 반도체층(20) 상에 제1 전극층(900)을 형성한다.
상기 제1 전극층(900)은 복수개의 단위 구조물 상의 제1 도전형의 반도체층(20)과 동시에 전기적으로 연결될 수 있도록 형성될 수 있다.
상기 제1 전극층(900)은 적어도 일부가 상기 공정 도우미 영역(51)과 수직 방향으로 오버랩된다. 그리고, 상기 제1 전극층(900)은 일부분이 상기 패시베이션층(700) 사이에 매립될 수도 있다.
도 14를 참조하면, 상기 임시 기판(310)이 노출되도록 아이솔레이션 에칭(1000)을 실시하여 상기 임시 기판(310) 상에 복수개의 발광 소자를 형성한다.
도 15를 참조하면, 상기 임시 기판(310)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 임시 기판(310)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(320)이 열 화학 분해되면서 상기 임시 기판(310)이 제거된다.
그리고, 상기 제3 웨이퍼 결합층(220) 및 제4 웨이퍼 결합층(330)을 제거하고, 상기 지지 기판(210)의 아래에 다이 결합층(240)을 형성한다.
따라서, 제1 실시예에 따른 발광 소자가 제작될 수 있다.
도 16은 제2 실시예에 따른 발광 소자를 설명하는 도면이다.
제2 실시예에 따른 발광 소자를 설명함에 있어서 제1 실시예에 따른 발광 소자의 설명과 중복되는 설명은 생략하도록 한다.
도 16을 참조하면, 제2 실시예에 따른 발광 소자는 지지 기판(210)과, 상기 지지 기판(210) 상에 확산 장벽층(70)과, 상기 확산 장벽층(70)상에 반사성 오믹 접촉층(60)과, 상기 반사성 오믹 접촉층(60) 상에 기능성 복합층(50)과, 상기 기능성 복합층(50) 상에 제2 도전형의 반도체층(40), 활성층(30) 및 제1 도전형의 반도체층(20)을 포함하는 발광 반도체층과, 상기 발광 반도체층 상에 제1 전극층(900)을 포함한다.
또한, 상기 지지 기판(210) 아래에는 다이 결합층(240)이 형성될 수 있다.
또한, 상기 지지 기판(210)과 반사성 오믹 접촉층(60) 사이에는 제1 웨이퍼 결합층(80)과 제2 웨이퍼 결합층(230)이 형성될 수 있다.
또한, 상기 발광 반도체층의 측면에는 패시베이션층(700)이 형성될 수 있으며, 상기 발광 반도체층 상에는 광 추출 구조(800)가 형성될 수 있다.
상기 기능성 복합층(50)은 공정 도우미 영역(process assisting region)(51)과, 오믹 접촉 영역(ohmic contact region)(52)과, 전류 차단 영역(current blocking region)(53)을 포함한다.
상기 공정 도우미 영역(51)은 상기 반사성 오믹 접촉층(60)의 주변부 상에 형성되며, 상기 오믹 접촉 영역(52)은 상기 공정 도우미 영역(51)에 둘러싸여 배치되고, 상기 전류 차단 영역(53)은 상기 오믹 접촉 영역(52) 내에 배치된다.
그리고, 비록 도시되지는 않았으나, 상기 제2 도전형의 반도체층(40)과 상기 기능성 복합층(50) 사이에는 계면 개질층(interface modification layer)가 더 형성될 수도 있다.
상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20) 상에 형성된다. 상기 제1 전극층(900)은 상기 제1 도전형의 반도체층(20)과 오믹 접촉을 형성한다.
상기 광 추출 구조(800)는 상기 제1 도전형의 반도체층(20) 상에 형성되며, 상기 활성층(30)에서 방출된 빛이 효과적으로 외부로 추출될 수 있도록 한다.
도 17 내지 도 19는 제2 실시예에 따른 발광 소자 제조방법을 설명하는 도면이다.
제2 실시예에 따른 발광 소자 제조방법은 제1 실시예에 따른 발광 소자 제조방법과 대부분의 공정이 유사하다. 특히, 도 2 내지 도 12에서 설명된 제1 실시예에 따른 발광 소자 제조방법은 제2 실시예에 따른 발광 소자 제조방법과 동일하다.
따라서, 도 2 내지 도 12의 설명과 대응하는 제2 실시예에 따른 발광 소자 제조방법에 대한 설명은 생략하도록 한다.
도 17을 참조하면, 도 12에 도시된 각각의 단위 구조물의 제1 도전형의 반도체층(20)상에 제1 전극층(900)을 형성한다.
도 18을 참조하면, 상기 임시 기판(310)이 노출되도록 아이솔레이션 에칭(1000)을 실시하여 상기 임시 기판(310) 상에 복수개의 발광 소자를 형성한다.
도 19를 참조하면, 상기 임시 기판(310)을 레이저 리프트-오프 방식, 건식 식각 방식, 습식 식각 방식, CMP방식, 또는 Polishing 방식을 통해 제거한다.
상기 임시 기판(310)을 레이저 리프트-오프 방식으로 분리하는 경우 상기 희생 분리층(320)이 열 화학 분해되면서 상기 임시 기판(310)이 제거된다.
그리고, 상기 제3 웨이퍼 결합층(220) 및 제4 웨이퍼 결합층(330)을 제거하고, 상기 지지 기판(210)의 아래에 다이 결합층(240)을 형성한다.
따라서, 제2 실시예에 따른 발광 소자가 제작될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시예는 전자소자 또는 광원으로 사용되는 반도체 소자의 제조방법에 적용될 수 있다.

Claims (16)

  1. 지지 기판;
    상기 지지 기판 상에 반사성 오믹 접촉층;
    상기 반사성 오믹 접촉층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층; 및
    상기 각각의 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층들을 포함하는 발광 소자.
  2. 제 1항에 있어서,
    상기 기능성 복합층은 상기 오믹 접촉 영역 내에 배치된 전류 차단 영역을 포함하는 발광 소자.
  3. 제 1항에 있어서,
    상기 오믹 접촉층과 상기 지지 기판 사이에 확산 장벽층을 포함하는 발광 소자.
  4. 제 3항에 있어서,
    상기 확산 장벽층과 지지 기판 사이에 웨이퍼 결합층을 포함하는 발광 소자.
  5. 제 1항에 있어서,
    상기 발광 반도체층의 측면 및 상면 일부에 형성된 패시베이션층을 포함하는 발광 소자.
  6. 제 5항에 있어서,
    상기 패시베이션층은 적어도 일부분이 상기 공정 도우미 영역과 수직 방향으로 오버랩되어 배치되는 발광 소자.
  7. 제 1항에 있어서,
    상기 공정 도우미 영역 상에 수직 방향으로 오버랩되는 위치에 상기 발광 반도체층들과 공통으로 전기적으로 연결되는 제1 전극층을 포함하는 발광 소자.
  8. 제 7항에 있어서,
    상기 제1 전극층은 일부분이 상기 발광 반도체층과 수평 방향에서 오버랩되어 배치되는 발광 소자.
  9. 제 1항에 있어서,
    상기 공정 도우미 영역은 격자 셀 형태로 형성되는 발광 소자.
  10. 제 1항에 있어서,
    상기 제2 도전형의 반도체층과 상기 기능성 복합층 사이에 슈퍼래티스 구조(supperlattice structure), 제1 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 제2 도전형의 불순물이 주입된 InGaN, GaN, AlInN, AlN, InN, 또는 AlGaN 중 어느 하나, 또는 질소 극성으로 형성된 표면(nitrogen-polar surface)을 갖는 그룹 3족 질화물계 중 어느 하나로 형성되는 계면 개질층을 포함하는 발광 소자.
  11. 제 1항에 있어서,
    상기 공정 도우미 영역은 전기 절연성 물질 또는 상기 제2 도전형의 반도체층과 쇼키 접촉 계면을 형성하는 물질로 Al2O3, SiN, TiO2, ZrO2, Si3N4, 또는 SiO2 중 어느 하나로 형성되는 발광 소자.
  12. 제 2항에 있어서,
    상기 전류 차단 영역은 전기 절연성 물질, 대기(air)가 채워진 빈 공간, 또는 상기 제2 도전형의 반도체층과 쇼키 접촉 계면을 형성하는 물질 중 어느 하나로 형성되는 발광 소자.
  13. 지지 기판;
    상기 지지 기판 상에 반사성 오믹 접촉층;
    상기 반사성 오믹 접촉층의 주변부 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 둘러싸인 오믹 접촉 영역들을 포함하는 기능성 복합층; 및
    상기 오믹 접촉 영역들 상에 제2 도전형의 반도체층, 활성층, 및 제1 도전형의 반도체층을 포함하는 발광 반도체층을 포함하는 발광 소자.
  14. 제 13항에 있어서,
    상기 지지 기판과 상기 오믹 접촉층 사이에 확산 장벽층을 포함하는 발광 소자.
  15. 제 14항에 있어서,
    상기 확산 장벽층과 지지 기판 사이에 웨이퍼 결합층을 포함하는 발광 소자.
  16. 성장 기판 상에 제1 도전형의 반도체층, 상기 제1 도전형의 반도체층 상에 활성층, 상기 활성층 상에 제2 도전형의 반도체층, 상기 제2 도전형의 반도체층 상에 공정 도우미 영역 및 상기 공정 도우미 영역에 의해 구분되는 오믹 접촉 영역들을 포함하는 기능성 복합층, 상기 기능성 복합층 상에 반사성 오믹 접촉층이 형성된 제1 구조물을 준비하는 단계;
    지지 기판으로 제2 구조물을 준비하는 단계;
    임시 기판으로 제3 구조물을 준비하는 단계;
    상기 제2 구조물을 사이에 두고, 웨이퍼 결합층을 매개로 상기 제1 구조물, 제2 구조물 및 제3 구조물을 결합하여 복합 구조물을 형성하는 단계;
    상기 복합 구조물로부터 상기 성장 기판을 분리하는 단계;
    상기 공정 도우미 영역이 노출되도록 상기 제1 도전형의 반도체층, 활성층, 및 제2 도전형의 반도체층을 선택적으로 식각하여 복수의 단위 구조물의 발광 반도체층을 형성하는 단계;
    상기 제1 도전형의 반도체층 상에 제1 전극층을 형성하는 단계; 및
    상기 임시 기판을 제거하는 단계를 포함하는 발광 소자 제조방법.
PCT/KR2009/001679 2008-04-01 2009-04-01 발광 소자 및 그 제조방법 Ceased WO2009145465A2 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011502855A JP2011517085A (ja) 2008-04-01 2009-04-01 発光素子及びその製造方法
CN2009801189944A CN102067341B (zh) 2008-04-01 2009-04-01 发光器件和用于制造发光器件的方法
EP09754930.7A EP2262011B1 (en) 2008-04-01 2009-04-01 Light emitting device
US12/936,071 US8791481B2 (en) 2008-04-01 2009-04-01 Light emitting device and manufacturing method for same
US14/312,495 US9735327B2 (en) 2008-04-01 2014-06-23 Light emitting device and manufacturing method for same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080030106A KR101438818B1 (ko) 2008-04-01 2008-04-01 발광다이오드 소자
KR10-2008-0030106 2008-04-01

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/936,071 A-371-Of-International US8791481B2 (en) 2008-04-01 2009-04-01 Light emitting device and manufacturing method for same
US14/312,495 Continuation US9735327B2 (en) 2008-04-01 2014-06-23 Light emitting device and manufacturing method for same

Publications (2)

Publication Number Publication Date
WO2009145465A2 true WO2009145465A2 (ko) 2009-12-03
WO2009145465A3 WO2009145465A3 (ko) 2010-01-21

Family

ID=41377717

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2009/001679 Ceased WO2009145465A2 (ko) 2008-04-01 2009-04-01 발광 소자 및 그 제조방법

Country Status (6)

Country Link
US (2) US8791481B2 (ko)
EP (1) EP2262011B1 (ko)
JP (1) JP2011517085A (ko)
KR (1) KR101438818B1 (ko)
CN (1) CN102067341B (ko)
WO (1) WO2009145465A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148308A (zh) * 2010-02-09 2011-08-10 Lg伊诺特有限公司 发光器件和具有发光器件的发光器件封装
EP2341559A3 (en) * 2009-12-29 2014-03-26 LG Innotek Co., Ltd. Light emitting device, light emitting device package
CN104241484A (zh) * 2009-12-09 2014-12-24 Lg伊诺特有限公司 发光器件、发光器件制造方法、发光器件封装和照明系统

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999736B2 (en) * 2003-07-04 2015-04-07 Epistar Corporation Optoelectronic system
KR100975659B1 (ko) * 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
KR101470020B1 (ko) 2008-03-18 2014-12-10 엘지이노텍 주식회사 샌드위치 구조의 웨이퍼 결합 및 포톤 빔을 이용한 단결정 반도체 박막 전이
KR20100008123A (ko) 2008-07-15 2010-01-25 고려대학교 산학협력단 이중 히트 씽크층으로 구성된 지지대를 갖춘 고성능수직구조의 반도체 발광소자
KR100999726B1 (ko) 2009-05-04 2010-12-08 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014013B1 (ko) 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101039904B1 (ko) * 2010-01-15 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20110085609A (ko) * 2010-01-21 2011-07-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR100999779B1 (ko) 2010-02-01 2010-12-08 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법 및 발광소자 패키지
KR100986523B1 (ko) 2010-02-08 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100999798B1 (ko) 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR100969127B1 (ko) * 2010-02-18 2010-07-09 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101643410B1 (ko) * 2010-03-08 2016-07-28 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101115537B1 (ko) * 2010-05-18 2012-02-29 서울옵토디바이스주식회사 고효율 반도체 발광소자
JP5725927B2 (ja) * 2010-05-18 2015-05-27 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 高効率発光ダイオード及びその製造方法
KR101114191B1 (ko) 2010-09-17 2012-03-13 엘지이노텍 주식회사 발광소자
KR101707118B1 (ko) * 2010-10-19 2017-02-15 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
KR101591991B1 (ko) 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
KR101781438B1 (ko) * 2011-06-14 2017-09-25 삼성전자주식회사 반도체 발광소자의 제조방법
US9312437B2 (en) * 2011-11-07 2016-04-12 Koninklijke Philips N.V. P-contact with more uniform injection and lower optical loss
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法
KR101286211B1 (ko) * 2012-02-16 2013-07-15 고려대학교 산학협력단 발광 소자 제조 방법 및 이를 이용하여 제조된 발광 소자
JP6068091B2 (ja) * 2012-10-24 2017-01-25 スタンレー電気株式会社 発光素子
TWI604632B (zh) 2013-04-25 2017-11-01 晶元光電股份有限公司 發光二極體裝置
KR102142716B1 (ko) * 2014-03-13 2020-08-07 엘지이노텍 주식회사 발광소자
CN107431105B (zh) * 2015-04-15 2019-11-15 亮锐控股有限公司 具有反射器和顶部接触的发光器件
GB201509766D0 (en) * 2015-06-05 2015-07-22 Element Six Technologies Ltd Method of fabricating diamond-semiconductor composite substrates
TWI565098B (zh) * 2015-06-10 2017-01-01 隆達電子股份有限公司 發光元件
US9837792B2 (en) * 2016-03-07 2017-12-05 Epistar Corporation Light-emitting device
JP6668863B2 (ja) * 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
KR101928312B1 (ko) * 2017-03-03 2019-03-12 주식회사 세미콘라이트 반도체 발광소자
CN108198926A (zh) * 2018-01-31 2018-06-22 南昌大学 一种薄膜型AlGaInP发光二极管芯片及其制备方法
US11011677B2 (en) 2018-03-09 2021-05-18 Innolux Corporation Display device
CN115498088B (zh) * 2022-11-16 2023-01-31 镭昱光电科技(苏州)有限公司 微型发光二极管及制备方法
CN115763649A (zh) * 2022-11-30 2023-03-07 厦门乾照光电股份有限公司 一种微发光元件及其制备方法
FR3143850B1 (fr) * 2022-12-19 2026-04-10 Commissariat Energie Atomique Procédé de réalisation d’un dispositif électronique

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251685A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 半導体レーザ
US6504180B1 (en) * 1998-07-28 2003-01-07 Imec Vzw And Vrije Universiteit Method of manufacturing surface textured high-efficiency radiating devices and devices obtained therefrom
JP2003162231A (ja) 2001-11-26 2003-06-06 Sony Corp 素子の製造方法、素子の配列方法及び画像表示装置の製造方法
CA2754097C (en) * 2002-01-28 2013-12-10 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
JP4325232B2 (ja) 2003-03-18 2009-09-02 日亜化学工業株式会社 窒化物半導体素子
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same
JPWO2006038665A1 (ja) * 2004-10-01 2008-05-15 三菱電線工業株式会社 窒化物半導体発光素子およびその製造方法
TWI374553B (en) * 2004-12-22 2012-10-11 Panasonic Corp Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
KR100631981B1 (ko) 2005-04-07 2006-10-11 삼성전기주식회사 수직구조 ３족 질화물 발광 소자 및 그 제조 방법
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US7335924B2 (en) * 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP4911347B2 (ja) 2006-08-03 2012-04-04 日立電線株式会社 半導体発光素子
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5198972B2 (ja) * 2008-08-11 2013-05-15 スタンレー電気株式会社 半導体発光装置及びその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2262011A4

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104241484A (zh) * 2009-12-09 2014-12-24 Lg伊诺特有限公司 发光器件、发光器件制造方法、发光器件封装和照明系统
CN104241484B (zh) * 2009-12-09 2017-11-07 Lg伊诺特有限公司 发光器件和发光器件封装件
US9899581B2 (en) 2009-12-09 2018-02-20 Lg Innotek Co., Ltd. Light emitting apparatus
US9911908B2 (en) 2009-12-09 2018-03-06 Lg Innotek Co., Ltd. Light emitting apparatus
US11335838B2 (en) 2009-12-09 2022-05-17 Suzhou Lekin Semiconductor Co., Ltd. Light emitting apparatus
EP2341559A3 (en) * 2009-12-29 2014-03-26 LG Innotek Co., Ltd. Light emitting device, light emitting device package
US9276175B2 (en) 2009-12-29 2016-03-01 Lg Innotek Co., Ltd. Light emitting device, light emitting device package
CN102148308A (zh) * 2010-02-09 2011-08-10 Lg伊诺特有限公司 发光器件和具有发光器件的发光器件封装
CN102148308B (zh) * 2010-02-09 2014-04-09 Lg伊诺特有限公司 发光器件和具有发光器件的发光器件封装
US8901597B2 (en) 2010-02-09 2014-12-02 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same
US9006776B2 (en) 2010-02-09 2015-04-14 Lg Innotek Co., Ltd. Light emitting device and light emitting device package having the same

Also Published As

Publication number Publication date
CN102067341B (zh) 2013-09-25
WO2009145465A3 (ko) 2010-01-21
KR101438818B1 (ko) 2014-09-05
CN102067341A (zh) 2011-05-18
US9735327B2 (en) 2017-08-15
EP2262011A2 (en) 2010-12-15
KR20090104931A (ko) 2009-10-07
US20140306254A1 (en) 2014-10-16
US8791481B2 (en) 2014-07-29
EP2262011B1 (en) 2019-06-19
US20110168971A1 (en) 2011-07-14
EP2262011A4 (en) 2014-01-22
JP2011517085A (ja) 2011-05-26

Similar Documents

Publication Publication Date Title
WO2009145483A2 (ko) 발광 소자 및 그 제조방법
US9735327B2 (en) Light emitting device and manufacturing method for same
WO2009120044A2 (ko) 발광소자 및 그 제조방법
WO2016056750A1 (en) Semiconductor device and method of manufacturing the same
WO2011145850A2 (en) High efficiency light emitting diode and method of fabricating the same
WO2010008209A2 (ko) 수직구조 반도체 발광소자 제조용 지지기판 및 이를 이용한 수직구조 반도체 발광소자
WO2009125953A2 (ko) 발광 소자
WO2009145502A2 (ko) 발광 소자
WO2009116830A2 (ko) 반도체 소자 및 그 제조방법
WO2009148253A2 (ko) 반도체 발광소자 제조용 지지기판 및 상기 지지기판을 이용한 반도체 발광소자
WO2009120011A2 (ko) 발광소자 및 그 제조방법
WO2009131319A2 (ko) 반도체 발광소자
WO2010044642A2 (en) Semiconductor light emitting device and method for manufacturing the same
WO2009134029A2 (ko) 반도체 발광소자
WO2011065723A2 (ko) 수직구조 반도체 발광소자 및 그 제조방법
WO2009131335A2 (ko) 반도체 발광소자
WO2009131401A2 (ko) 발광 소자 및 그 제조방법
WO2010011048A2 (ko) 반도체 발광소자 및 그 제조방법
WO2016137197A1 (ko) 발광 소자 및 이를 구비한 라이트 유닛
US9530930B2 (en) Method of fabricating semiconductor devices
WO2014084500A1 (ko) 기판 분리 방법 및 이를 이용한 발광 다이오드 칩 제조 방법
WO2010018946A2 (ko) 반도체 발광소자 및 그 제조방법
WO2014017871A2 (ko) 반도체 발광소자
WO2009139603A2 (ko) 반도체 발광소자
KR20100058018A (ko) 수직구조를 갖는 반도체 발광소자 제조용 지지기판, 이를 이용한 수직구조를 갖는 반도체 발광소자 제조방법 및 수직구조를 갖는 반도체 발광소자

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980118994.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09754930

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2011502855

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2009754930

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12936071

Country of ref document: US