WO2017145295A1 - 測定装置および材料試験機 - Google Patents

Abstract

検出器とセンサアンプ４２とを接続するためのケーブルユニット２４のセンサアンプ側コネクタが、センサアンプ４２に接続されると、ケーブルユニット２４側のゲイン抵抗器２６とセンサアンプ４２の計装アンプ５６が接続され、計装アンプ５６のゲインが決定される。これによりセンサアンプ４２が検出器から受信した信号の大きさが、センサアンプ４２内のアナログ回路にとって最適な大きさとなるように、計装アンプ５６のゲインが決定される。

Description

測定装置および材料試験機

　この発明は、物理量を電気信号に変換する検出器を備えた測定装置および材料試験機に関する。

　材料試験を実行する材料試験機には、試験片に試験負荷を与える負荷機構と、負荷機構により試験片に与える試験力を測定する試験力検出器や試験片に生じた変位を検出する変位計など、物理量を電気信号に変換する複数の検出器が配設されている。これらの検出器を、アンプを介して材料試験機全体を制御する試験機コントローラに接続することにより、材料試験における物理量の測定系が構成されている（特許文献１参照）。

　従来は、各検出器を試験機の制御装置に接続するには、制御装置側に、各検出器の物理量の測定方式の違い応じたセンサアンプを、個別に用意する必要があった。このため、特許文献２では、試験片に生じた変位を検出する変位検出器として、ひずみゲージ式変位計と差動トランス式変位計のいずれもが接続できる変位計用アンプ装置が提案されている。

　この種の検出器は、材料試験の種別に応じて、適宜、材料試験機本体に対して付け替えて使用されるものであることから、検出器を試験機本体に装着したとき、あるいは、必要に応じて随時に、物理量の測定系を構成する測定回路の校正を行う必要がある。ロードセルの場合は、ロードセルの供給者、あるいは、ロードセルを含む装置の供給者により、例えば、定格容量相当をロードセルに入力する方法や、ロードセルに既知の負荷を実際に与える方法などで校正の目標値の作成などが行われる。そして、供給者から提供される校正情報に基づいて、ロードセルの使用者が、ロードセルを接続する制御装置側のアンプのゲインを調整し、既知の負荷を与えたときの試験力の表示の正確さを確認する作業を実行している。

　使用者側の操作が必要となる測定回路の電気的校正は、使用者にとっては煩雑な作業である。このため、ひずみゲージ式検出器を接続する部分にアンプ校正用の基準ブリッジ回路およびシャント抵抗を設け、ひずみゲージ式検出器からの入力を受け付けるアンプの校正を自動化した制御装置が提案されている（特許文献３参照）。また、試験片の変位測定に、差動トランスあるいは静電容量式センサを用いる場合に、キャリブレーション用インピーダンスをケーブルユニットに備えることで、アンプのゲインの自動調整を可能とした材料試験機も提案されている（特許文献４参照）。

特開２００７－２１８８０９号公報 特開２０１１－１６９７７４号公報 特開２００７－７８５６０号公報 特開２００９－２５０６７８号公報

　一方で、入力に対する出力の割合である感度は、変位計の構造および測定方式によって異なる。特許文献２では、測定方式が異なる変位計での大きな感度差（例えば１００倍以上）に対して、計装アンプのゲインを切り替える手法を採用している。しかしながら、測定方式が同じ変位計間の比較的小さい感度差（例えば１０倍程度）に対しては、アナログ―デジタル変換後のデジタル回路でゲイン調整を行っていた。このため、ＡＤ変換器やそれより前段のアナログ回路は、想定される最も高い感度の変位計が接続されても飽和しないように設計され、感度の低い変位計が接続されたときには、ＡＤ変換器のフルスケールが十分に利用できなかった。

　また、測定する物理量は異なるが、測定方式が同じひずみゲージ式の変位計とロードセルでは、ロードセルのほうが高分解能を要求されるため、特許文献２のような変位計用アンプ装置にロードセルを接続しても分解能が不足する。このため、変位計用アンプ装置をロードセルに使用することはできなかった。さらに、特許文献２の変位計用アンプ装置は、ひずみゲージ式と差動トランス式の変位計に対応するもので、ポテンショメータ式の変位計については、感度が高すぎてそのままでは使用できなかった。

　測定回路の電気的校正に関しては、特許文献３においては、ひずみゲージ式変位計とアンプとを接続するケーブルにアンプ校正用の回路を設けているが、そのケーブルを使用して差動トランス式変位計をアンプに接続しても、測定回路の電気的校正を行うことはできなかった。特許文献４には、差動トランス式変位計を接続した場合に、電気的校正を行い得る回路が提案されているが、校正時にアンプ側のインピーダンスも利用するため、計装アンプの前段にそのための回路を設けておかなければならないこと、差動トランス式変位計の種類とフルスケールに応じてケーブル側のインピーダンスも変更しなければならないこと、キャリブレーションを行うときに差動トランスの鉄心の位置が同じでなければならないこと、などの問題があった。

　この発明は、上記課題を解決するためになされたものであり、測定方式の異なる検出器のいずれが接続されても、最適なゲインでアンプを使用することができる測定装置および材料試験機を提供することを第１の目的とする。

　また、この発明は、検出器の種類やフルスケールが異なる場合でも、測定回路の電気的校正を自動的に行うことが可能な測定装置および材料試験機を提供することを第２の目的とする。

　請求項１に記載の発明は、被測定物に生じた物理量の変化を電気信号に変換して出力する検出器と、前記検出器の出力信号を入力するセンサアンプと、前記検出器と前記センサアンプを接続するケーブルユニットと、を備えた測定装置であって、前記ケーブルユニットは、前記検出器の情報を記憶する不揮発性メモリと、前記計装アンプのゲインを前記検出器の情報に応じたゲインに決定する抵抗器と、を備えることを特徴とする。

　請求項２に記載の発明は、請求項１に記載の測定装置において、前記ケーブルユニットは、キャリブレーション用ブリッジと、キャリブレーション用抵抗とを有する電気的校正回路と、検出器から前記計装アンプへの信号入力の状態を切り替えるスイッチと、前記電気的校正回路と前記計装アンプとの接続状態を切り替えるスイッチと、を備える。

　請求項３に記載の発明は、試験片に試験力を与える負荷機構を備え、材料試験を実行する材料試験機であって、請求項１または請求項２に記載の測定装置を備えることを特徴とする。

　請求項４に記載の発明は、請求項３に記載の材料試験機において、前記測定装置は、前記試験片に与えられた試験力を検出するロードセルを含む測定装置、または、前記試験片に生じた変位を検出する変位計を含む測定装置である。

　請求項１に記載の発明によれば、接続した検出器の情報を記憶する不揮発性メモリと、計装アンプのゲインを決定する抵抗器と、をケーブルユニット内に配置し、ケーブルユニット内の抵抗器により、センサアンプが検出器から受信した信号の大きさが、センサアンプ内のアナログ回路にとって最適な大きさとなるように、計装アンプのゲインを決定することから、センサアンプに電気的に接続可能ないずれの検出器であっても、最適なゲインでアンプを使用することが可能となる。

　請求項２に記載の発明によれば、ケーブルユニット内に電気的校正回路を備えたことから、いずれの検出器が接続された場合であっても、所謂、シャントキャリブレーションを実行することができる。すなわち、ケーブルユニット内に電気的校正回路を設けたことで、従来では電気的校正ができなかった検出器に対しても電気的校正を行うことが可能となる。さらに、スイッチにより、検出器側からの入力を切断できることから、電気的校正を実施するときに従来のように検出器側の静止状態を確認する必要がなくなる。このため、検出器側の状態とは関係なく電気的校正ができるようになる。したがって、センサアンプ側のゲインを正確に調整することが可能となる。

　請求項３に記載の発明によれば、最適なゲインでアンプを使用することができる測定装置を備えることから、材料試験における測定値の精度と分解能を向上させることができる。

　請求項４に記載の発明によれば、ロードセルや変位計の能力を最適に発揮できるアンプゲインで使用することができることから、材料試験における試験力や伸びの測定値の精度を向上させることができる。

材料試験機の概要図である。 ケーブルユニット２４の概要図である。 各検出器の構造を説明する概要図である。 測定回路の構成を示す構成概要図である。 ＦＰＧＡ６０の機能構成を説明するブロック図である。 電気的校正を行うためのケーブルユニット２４の回路構成を示す構成概要図である。

　以下、この発明の実施の形態を図面に基づいて説明する。図１は、材料試験機の概要図である。

　この材料試験機は、試験機本体１と制御装置２から構成される。試験機本体１は、テーブル１６と、このテーブル１６上に鉛直方向を向く状態で回転可能に立設された一対のねじ棹１１、１２と、これらのねじ棹１１、１２に沿って移動可能なクロスヘッド１３と、このクロスヘッド１３を移動させて、被測定物である試験片１０に対して負荷を付与するための負荷機構３０と、試験片１０における物理量の変化を電気信号に変換する検出器であるロードセル１４および変位計１５を備える。

　クロスヘッド１３は、一対のねじ棹１１、１２に対して、図示を省略したナット（ボールナット）を介して連結されている。各ねじ棹１１、１２の下端部には、負荷機構３０におけるウォーム減速機３２、３３が連結されている。このウォーム減速機３２、３３は、負荷機構３０の駆動源であるサーボモータ３１と連結されており、サーボモータ３１の回転がウォーム減速機３２、３３を介して、一対のねじ棹１１、１２に伝達される構成となっている。サーボモータ３１の回転によって、一対のねじ棹１１、１２が同期して回転することにより、クロスヘッド１３は、これらのねじ棹１１、１２に沿って昇降する。

　クロスヘッド１３には、試験片１０の上端部を把持するための上つかみ具２１が付設されている。一方、テーブル１６には、試験片１０の下端部を把持するための下つかみ具２２が付設されている。引張試験を行う場合には、試験片１０の両端部をこれらの上つかみ具２１および下つかみ具２２により把持した状態で、クロスヘッド１３を上昇させることにより、試験片１０に試験力（引張試験力）を負荷する。

　制御装置２は、コンピュータやシーケンサーおよびこれらの周辺機器によって構成されており、論理演算を実行するＣＰＵ、装置の制御に必要な動作プログラムが格納されたＲＯＭ、制御時にデータ等が一時的にストアされるＲＡＭ等を有し、装置全体を制御する制御盤４０を備える。さらに、制御装置２は、ロードセル用のセンサアンプ４１と、変位計１５用のセンサアンプ４２と、ロードセル１４および変位計１５が検出した変位量や試験力を表示するための表示器４８を備える。

　負荷機構３０を動作させたときに、上つかみ具２１および下つかみ具２２により両端を把持された試験片１０に作用する試験力はロードセル１４によって検出され、ロードセル１４の出力信号は、センサアンプ４１を介して制御盤４０に入力される。また、試験片１０に生じた変位量は、変位計１５により測定され、変位計１５の出力信号は、センサアンプ４２を介して制御盤４０に入力される。

　制御盤４０では、ロードセル１４および変位計１５からの試験力データおよび変位量データを取り込んでデータ処理がＣＰＵにより実行される。さらに、制御盤４０では、デジタル回路やＲＯＭに格納された制御プログラムの動作により、デジタルデータとして入力された試験力および変位量の変動を利用して、サーボモータ３１の回転駆動のフィードバック制御が実行される。

　図２は、ケーブルユニット２４の概要図である。

　変位計１５とセンサアンプ４２は、図２に示すケーブルユニット２４により互いに接続される。このケーブルユニット２４は、センサ側コネクタ２４１と、センサアンプ側コネクタ２４２と、これらを連結するケーブル本体２４３とから構成される。センサアンプ側コネクタ２４２には基板２４４が配設されており、この基板２４４には、後述するゲイン抵抗器２６や不揮発性メモリ２５などが搭載されている。なお、ケーブル本体２４３には、ケーブルジョイント２４５が設けられており、ロードセル１４や変位計１５などの検出器と制御装置２の位置関係に応じて、延長ケーブルを介挿して長さの調整ができるようになっている。図２においては、変位計１５とセンサアンプ４２を接続した例を示しているが、ロードセル１４とセンサアンプ４１も、同様のケーブルユニット２４で接続することができる。

　なお、変位計１５、ケーブルユニット２４、センサアンプ４２とで、試験片１０の変位測定系が構成され、この発明の測定装置として機能する。そして、変位計１５とケーブルユニット２４は、試験機本体１に対して取り外し可能である。また、ロードセル１４、ケーブルユニット２４、センサアンプ４１とで試験片１０に与える試験力測定系が構成され、この発明の測定装置として機能する。そして、ロードセル１４とケーブルユニット２４は、試験機本体１に対して取り外し可能である。

　図３は、各検出器の構造を説明する概要図である。図４は、測定回路の構成概要図である。図５は、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）６０の機能構成を説明するブロック図である。なお、図４に示す測定回路は、図３に示すいずれの検出器の場合も同様であることから、測定装置の測定回路の構成として説明する。

　図１に示す材料試験機は、ロードセル１４と変位計１５を備える。ロードセル１４は、ひずみゲージの電気抵抗の変化を利用して試験力を測定するひずみゲージ式センサであり、図３（ａ）に示すように、抵抗値が同じであるひずみゲージＲ１～Ｒ４が接続されたブリッジ回路を備えている。

　変位計１５には、測定方式の違いにより、ひずみゲージ式変位計、差動トランス式変位計、ポテンショメータ式変位計があり、試験の内容に応じて選択される。ひずみゲージ式変位計は、ロードセル１４と同様に、図３（ａ）に示すブリッジ回路を備える。差動トランス式変位計は、図３（ｂ）に示すように、１次コイルＴ１と、２次コイルＴ２Ａ、Ｔ２Ｂと、試験片１０の伸びに連動して動く鉄心ＭＣとを備え、１次コイルＴ１を励磁したときに発生する２次コイルＴ２Ａと２次コイルＴ２Ｂの誘起電圧との間に、鉄心ＭＣの位置に応じた差が生じることを利用して、変位に応じた電圧出力を得る検出器である。また、ポテンショメータ式変位計は、図３（ｃ）に示すように、抵抗体ＴＲとワイパーＷＰを備え、抵抗体ＴＲとワイパーＷＰの相対的変位量を電圧出力に変換する検出器である。ポテンショメータ式変位計のＳｉｇ－はシグナルグラウンドに接続される。図３に示す各検出器の入力端ＥＸ＋、ＥＸ－と出力端Ｓｉｇ＋、Ｓｉｇ－は、ケーブルユニット２４のセンサ側コネクタ２４１の対応する接続端にそれぞれ接続される。

　センサアンプ４２は、計装アンプ５６、ＬＰＦ（ローパスフィルタ）５７、ＡＤＣ（アナログデジタルコンバータ）５８、ＤＡＣ（デジタルアナログコンバータ）５１、オペアンプ５２、５４、パワーアンプ５３、５５からなるアナログ回路と、ＦＰＧＡ６０によるデジタル回路を備える。ＦＰＧＡ６０の内部には、ＦＰＧＡ６０からＤＡＣ５１に送る波形データが記憶されるとともに、ＡＤＣ５８から入力された信号から試験力値や伸び値の信号成分を取り出す検波回路６１と、オフセット減算器６８と、ゲイン乗算器６９が論理回路として構築されている。オフセット減算器６８は、試験力値や伸び値の試験開始時の定常状態分を示すオフセット値を、検波回路６１を経たデジタルデータから差し引くものである。ゲイン乗算器６９は、主に同型、同感度の検出器における個体差に起因したゲイン差を調整するためのものである。なお、この実施形態では、デジタル信号を処理する論理回路を実現する素子としてＦＰＧＡを用いているが、内部の回路を書き換えることが可能な他のＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ　Ｌｏｇｉｃ　Ｄｅｖｉｃｅ）やデジタル信号処理をソフトウェアで行うマイクロコンピュータを使用してもよい。

　ケーブルユニット２４は、センサアンプ４２の計装アンプ５６のゲインを決めるゲイン抵抗器２６と不揮発性メモリ２５を備える。不揮発性メモリ２５には、各検出器の種別の情報とそれに関連した情報（型式、フルスケールなど）が記憶される。

　ＦＰＧＡ６０からＤＡＣ５１へは、各検出器の入力端ＥＸ＋、ＥＸ－に入力される駆動電圧の波形信号が送信される。ＤＡＣ５１から発生した波形は、オペアンプ５２、５４に入力され、ゼロボルトを中心にプラスマイナス対象な駆動波形とされた後、パワーアンプ５３、５５で増幅され、検出器に励磁信号として供給される。検出器の出力端Ｓｉｇ＋、Ｓｉｇ－から出力された信号は、計装アンプ５６に入力され、差分が取り出される。そして、ＬＰＦ５７でＡＤＣ５８のナイキスト周波数を超える成分が取り除かれた後に、ＡＤＣ５８でデジタル信号に変換され、ＦＰＧＡ６０に入力される。そして、ＦＰＧＡ６０内での信号処理の後に、試験力値または試験片１０の伸び値（変位量）が制御盤４０を介して表示器４８に表示される。

　ケーブルユニット２４のセンサアンプ側コネクタ２４２がセンサアンプ４２に接続されると、基板２４４の不揮発性メモリ２５に記憶された検出器の型式などの情報がＦＰＧＡ６０に読み込まれる。なお、ケーブルユニット２４と検出器は１対のものとして使用されており、ゲイン抵抗器２６の抵抗値は、検出器に応じて、センサアンプ４２内のアナログ回路にとって最適な大きさとなるように予め決められた値となっている。

　各検出器の出力端Ｓｉｇ＋、Ｓｉｇ－から出力された信号が入力される計装アンプ５６のゲインの決定（あるいは設定）は、センサアンプ側の回路素子だけではなく、ケーブルユニット２４に設けたゲイン抵抗器２６により行っている。従来装置では、センサアンプ４２のＡＤＣ５８より前段のアナログ回路は、例えば、測定方式が同じ変位計１５のうち、最も感度の高い変位計１５が接続されても飽和しないように設計されている。このため、センサアンプ側で計装アンプ５６の抵抗値を固定してしまうと、感度の低い変位計１５が接続されたときに、ＡＤＣ５８のフルスケールを利用することができないという問題が生じる。しかし、この発明に係る測定装置のように、ケーブルユニット２４に設けたゲイン抵抗器２６により計装アンプ５６のゲインを設定することで、どの感度の変位計１５であっても、ＡＤＣ５８のフルスケールを最大限に利用することが可能となる。そのため、図３（ａ）から（ｃ）で示すような測定方式の異なる変位計１５を接続することができる。

　図４を参照して説明したケーブルユニット２４は、センサアンプ４２に接続する検出器の情報を記憶する不揮発性メモリ２５と、センサアンプ４２の計装アンプ５６のゲインを検出器の種類やフルスケールに応じて決定されるゲイン抵抗器２６と、を備えているが、さらに、測定回路の電気的校正を行うための回路を備えた場合について説明する。図６は、電気的校正を行うためのケーブルユニット２４の回路構成を示す構成概要図である。

　ケーブルユニット２４は、４個の抵抗器ＣＲ１～ＣＲ４によるキャリブレーション用ブリッジ２８と、キャリブレーション用抵抗器であるシャント抵抗ＳＲ１、ＳＲ２とを有する電気的校正回路と、各検出器から計装アンプ５６への信号入力の接続状態を切り替えるスイッチＳ１、Ｓ２と、電気的校正回路と計装アンプ５６との接続状態を切り替えるスイッチＳ３～Ｓ６と、を備える。スイッチＳ３およびスイッチＳ４は、キャリブレーション用ブリッジ２８を計装アンプ５６に選択的に接続する。スイッチＳ５は、シャント抵抗ＳＲ１をキャリブレーション用ブリッジ２８に選択的に並列接続する。スイッチＳ６は、シャント抵抗ＳＲ２をキャリブレーション用ブリッジ２８に選択的に並列接続する。なお、シャント抵抗ＳＲ１は、試験片１０の変位の方向が圧縮側のときのキャリブレーション用抵抗であり、シャント抵抗ＳＲ２は、試験片１０の変位の方向が引張側のときのキャリブレーション用抵抗である。また、ケーブルユニット２４の入力信号が計装アンプ５６へ出力される経路には、バイアス抵抗ＢＲが配置され、計装アンプへの入力バイアス電流を供給している。ケーブルユニット２４に内蔵される各種の電気的素子は、センサアンプ側コネクタ２４２内に設けられたプリント基板２４４に実装される。

　このケーブルユニット２４を用いた、各検出器とセンサアンプにより構成される物理量の測定回路の校正について説明する。物理量の測定回路の校正には、実変位・実試験力による校正と、シャント抵抗による電気的校正とがある。実変位・実試験力による校正は、材料試験機の出荷前や、試験機本体１から検出器を取り外してメンテナンスを行う際に、校正された実変位などを検出器に実際に与えるものであり、材料試験機の製造者、または、メンテナンス業者により行われる。電気的校正は、仮想的な物理的変位を電気的に再現することにより、センサアンプのゲインを調整するものであり、材料試験機の使用者により行われる。

　まず、実変位・実試験力による校正について説明する。検出器にケーブルユニット２４を接続するとともに、精度の保証された実変位または実試験力を与えるための校正器（図示せず）を取り付ける。このとき、図６に示すスイッチＳ１、Ｓ２を閉じ、スイッチＳ３～Ｓ６を開いておく。この状態で検出器にゼロ負荷または伸びゼロを与え、このときの表示器４８の値がゼロとなるオフセット値、すなわち、ＦＰＧＡ６０のオフセット減算器６８で差し引く値を求める。そして、このオフセット値を、ケーブルユニット２４の不揮発性メモリ２５に記憶させる。なお、オフセット値は、試験力値や伸び値の試験開始時の定常状態分を示すものである。続いて、校正器により検出器に定格容量相当（フルスケール）の負荷を与え、表示器４８がフルスケール値を示すように、ＦＰＧＡ６０のゲイン乗算器６９で乗算する値が調整される。

　ゲイン乗算器６９のゲイン調整が終わると、スイッチＳ１とスイッチＳ２を開き、スイッチＳ３とスイッチＳ４とを閉じる。すなわち、検出器からの信号を切断し、キャリブレーション用ブリッジ２８を接続した状態を作る。表示器４８がゼロを示すように、ＦＰＧＡ６０のオフセット減算器６８で差し引く値を調整する。そして、変位または試験力の方向が引張側または圧縮側のいずれであるかに応じて、スイッチＳ５またはスイッチＳ６のどちらか一方を閉じてキャリブレーション用ブリッジ２８を擬似的にひずませ、そのときに表示器４８が示した値を、ケーブルユニット２４の不揮発性メモリ２５に記憶させる。しかる後、スイッチＳ３～Ｓ６を全て開き、スイッチＳ１とスイッチＳ２を閉じる。そして、オフセット減算器６８がこのとき保持している検波回路６１から入力された信号から差し引く値を、先に不揮発性メモリ２５に記憶させた値（オフセット値）に書き戻す。これにより、実変位・実試験力による校正は終了する。

　この実変位・実試験力による校正では、まず、実変位・実試験力で測定回路を校正して、センサアンプのゲインを確定している。しかる後に、計装アンプ５６への入力を検出器からキャリブレーション用ブリッジ２８に切り替え、シャント抵抗ＳＲ１またはシャント抵抗ＳＲ２を使って、電気的校正における目標値（キャリブレーション用ブリッジ２８にシャント抵抗を与えたときの表示器４８が示した値）を作成している。

　次に、シャント抵抗による電気的校正について説明する。まず、スイッチＳ１とスイッチＳ２を開き、スイッチＳ３とスイッチＳ４を閉じ、スイッチＳ５とスイッチＳ６とを開いた状態とする。すなわち、検出器からの入力を切断し、キャリブレーション用ブリッジ２８に接続した状態とする。この状態で、表示器４８の値がゼロを示すように、オフセット減算器６８で差し引く値を調整する。変位または試験力の方向が引張側または圧縮側のいずれであるかに応じて、スイッチＳ５またはスイッチＳ６のどちらか一方を閉じ、キャリブレーション用ブリッジ２８に疑似ひずみを与える。このときの表示器４８の値が、実変位による校正において、不揮発性メモリ２５に記憶させた表示器４８が示した値、すなわち、定格容量相当の負荷を与えたときに表示器４８が示した値、と一致するように、ＦＰＧＡ６０のゲイン乗算器６９で乗算する値を調整する。

　ゲイン乗算器６９のゲイン調整が終わると、スイッチＳ３～スイッチＳ６を開き、スイッチＳ１とスイッチＳ２を閉じた状態とする。そして、オフセット減算器６８がこのとき保持している検波回路６１から入力された信号から差し引く値を、先に不揮発性メモリ２５に記憶させた値（オフセット値）に書き戻す。これにより、シャント抵抗による電気的校正は終了する。

　電気的校正の実行時には、キャリブレーション用ブリッジ２８とシャント抵抗ＳＲ１またはシャント抵抗ＳＲ２を使って、表示器４８の示す値が、先に不揮発性メモリ２５に記憶させた目標値と一致するように、センサアンプのゲインを調整している。しかる後、計装アンプ５６への信号の入力元を検出器に切り替えて、物理量の測定を行うことになる。

　上述したように、この発明においては、測定回路の校正に必要な電気的要素を、ケーブルユニット２４に内蔵している。このため、特に使用者側で行うシャント抵抗による電気的校正において、校正実行中に使用者が検出器に触れたとしても、スイッチＳ１とスイッチＳ２が開いた状態であるため、ケーブルユニット２４内の回路には何ら影響がない。したがって、使用者が試験片１０の取り付け等により検出器に触れている状態でも、電気的校正を実行することが可能となる。また、試験の準備と電気的校正を並行して行うことで、材料試験の作業効率が向上する。さらに、測定回路の校正に必要な電気的要素を、ケーブルユニット２４に内蔵したことで、従来は困難とされていた差動トランス式変位計の電気的校正も、容易に行うことが可能となる。

　また、従来の電気的校正は、試験機本体１および検出器が物理的に安定した状態となっていることを使用者が確認した上で、使用者による実行操作が行われて実行されるものであった。しかしながら、この発明においては、例えば、通電１０分後、試験直後など、予め設定したタイミングでの電気的校正が実行できる。

　ケーブルユニット２４の不揮発性メモリ２５には、検出器の種類や仕様など、検出器の識別に必要な情報を記憶させることができ、ケーブルユニット２４のゲイン抵抗器２６は検出器の種類やフルスケールに応じた抵抗器を配置していることから、ひずみゲージ式ロードセル、ひずみゲージ式変位計、差動トランス式変位計、ポテンショメータ式変位計のいずれの検出器であっても、ケーブルユニット２４を使用して、センサアンプに接続することができ、センサアンプ側の精度と分解能を向上させることが可能となる。

　　１　　　試験機本体
　　２　　　制御装置
　１０　　　試験片
　１１　　　ねじ棹
　１２　　　ねじ棹
　１３　　　クロスヘッド
　１４　　　ロードセル
　１５　　　変位計
　１６　　　テーブル
　２１　　　上つかみ具
　２２　　　下つかみ具
　２４　　　ケーブルユニット
　２５　　　不揮発性メモリ
　２６　　　ゲイン抵抗器
　２８　　　キャリブレーション用ブリッジ
　３０　　　負荷機構
　３１　　　サーボモータ
　３２　　　ウォーム減速機
　３３　　　ウォーム減速機
　４０　　　制御盤
　４１　　　センサアンプ
　４２　　　センサアンプ
　４８　　　表示器
　５１　　　ＤＡＣ
　５２　　　オペアンプ
　５３　　　パワーアンプ
　５４　　　オペアンプ
　５５　　　パワーアンプ
　５６　　　計装アンプ
　５７　　　ＬＰＦ
　５８　　　ＡＤＣ
　６０　　　ＦＰＧＡ
　６１　　　検波回路
　６８　　　オフセット減算器
　６９　　　ゲイン乗算器

Claims (4)

1. 　被測定物に生じた物理量の変化を電気信号に変換して出力する検出器と、前記検出器の出力信号を入力するセンサアンプと、前記検出器と前記センサアンプを接続するケーブルユニットと、を備えた測定装置であって、
   　前記ケーブルユニットは、
   　前記検出器の情報を記憶する不揮発性メモリと、
   　前記計装アンプのゲインを前記検出器の情報に応じたゲインに決定する抵抗器と、
   　を備えることを特徴とする測定装置。
2. 　請求項１に記載の測定装置において、
   　前記ケーブルユニットは、
   　キャリブレーション用ブリッジと、キャリブレーション用抵抗とを有する電気的校正回路と、
   　前記検出器から前記計装アンプへの信号入力の状態を切り替えるスイッチと、
   　前記電気的校正回路と前記計装アンプとの接続状態を切り替えるスイッチと、
   　を備える測定装置。
3. 　試験片に試験力を与える負荷機構を備え、材料試験を実行する材料試験機であって、
   　請求項１または請求項２に記載の測定装置を備えることを特徴とする材料試験機。
4. 　請求項３に記載の材料試験機において、
   　前記測定装置は、前記試験片に与えられた試験力を検出するロードセルを含む測定装置、または、前記試験片に生じた変位を検出する変位計を含む測定装置である材料試験機。

Images