WO2023140077A1

WO2023140077A1 - 半導体装置および半導体装置を備えたインバータ

Info

Publication number: WO2023140077A1
Application number: PCT/JP2022/048386
Authority: WO
Inventors: 政宏妹尾; 健徳山; 隆石井
Original assignee: Hitachi Astemo Ltd
Current assignee: Astemo Ltd
Priority date: 2022-01-20
Filing date: 2022-12-27
Publication date: 2023-07-27
Anticipated expiration: 2024-07-20
Also published as: US20250096079A1; JP2023106045A; DE112022005394T5; JP7716346B2; CN118525443A

Abstract

半導体装置および半導体装置を備えたインバータは、正極配線板上の上アーム半導体素子と交流配線板とが第１配線部材で接続され、交流配線板上の下アーム半導体素子と負極配線板とが第２配線部材で接続され、前記交流配線板は、前記第１配線部材が接続される第１領域と、前記下アーム半導体素子が設けられる第２領域と、その２つの領域を接続する接続領域と、を有し、前記接続領域は、前記第１・第２配線部材が用いられる領域を間にして、前記正極・負極端子とは反対の位置であり、前記正極配線板、前記負極配線板、前記第１領域、前記第２領域の配置順である。

Description

半導体装置および半導体装置を備えたインバータ

　本発明は、半導体装置および半導体装置を備えたインバータに関する。

　ＥＶ（Electric Vehicle：電気自動車）パワートレインの高効率化を目的としてＳｉ（Silicon:ケイ素）より低損失で動作するＳｉＣ（Silicon Carbide：炭化ケイ素）を用いたインバータが必要とされてきている。

　ＳｉＣは、高速スイッチングすることとチップサイズが小さいこととの２つの特徴から、並列にした多数のチップを搭載して駆動することが求められる。このとき、チップを多並列接続することで配線長が長くなるため、ＳｉＣチップのドレイン/ソース周辺インダクタンスが増大し損失が増加する問題が生じる。さらに、インダクタンスのばらつきにより電流集中も起こるため、インバータの構造にはスイッチング時のサージ電圧抑制のために低インダクタンス化が必要である。さらに、スイッチング時の電流集中抑制のために複数のＳｉＣチップ間での等インダクタンス化も必要になる。特に、半導体装置を備えた片面直冷型のパワーモジュールではワイヤボンディングとセラミック基板のパターンとを用いた配線をしており、これらを用いて各ＳｉＣチップを等インダクタンス構造とする必要がある。

　本願発明の背景技術として、下記の特許文献１では、３相インバータにおいて、正極，負極のパターンをラミネートすることで、インダクタンスを低減したインバータの構成が開示されている。

特開２０１７－１４３２１９号公報

　従来技術の構成では、１アームで複数の半導体チップを並列にする点を考慮しておらず、この並列数が多い場合は（例えば４並列以上）チップの搭載領域が広くなるため、配線長が長くなる。これにより、配線インダクタンスが大きくなり、スイッチングスピードを向上させることができない上に、損失が上昇する課題が生じる。さらに、チップごとの配線長も異なるため、低インダクタンス化と等インダクタンス化の両立が困難になる課題が生じる。

　これを踏まえて本発明は、低インダクタンスと等インダクタンスとを両立した半導体装置および半導体装置を備えたインバータを提供することが目的である。

　半導体装置および半導体装置を備えたインバータは、前記半導体装置が有する基板の絶縁層上に、正極端子が設けられた正極配線板と、負極端子が設けられた負極配線板と、交流端子が設けられた交流配線板と、を備え、前記正極配線板は、電気的に並列接続された複数の上アーム半導体素子を有し、前記交流配線板は、電気的に並列接続された複数の下アーム半導体素子を有し、前記複数の上アーム半導体素子と前記交流配線板とは第１配線部材によってそれぞれ電気的に接続され、前記複数の下アーム半導体素子と前記負極配線板とは第２配線部材によってそれぞれ電気的に接続され、前記交流配線板は、前記第１配線部材が接続される第１領域と、前記複数の下アーム半導体素子が設けられる第２領域と、前記第１領域および前記第２領域を接続する接続領域と、を有し、前記接続領域は、前記第１配線部材が前記正極配線板と前記第１領域とを接続する領域と、前記第２配線部材が前記負極配線板と前記第２領域とを接続する領域と、を間にして、前記正極端子と前記負極端子とは反対の位置に設けられ、前記正極配線板、前記負極配線板、前記第１領域および前記第２領域は、前記絶縁層上での配置順は、前記正極配線板、前記負極配線板、前記第１領域、前記第２領域、の順に配置される。

　これを踏まえて本発明は、低インダクタンスと等インダクタンスとを両立した半導体装置および半導体装置を備えたインバータを提供できる。

本発明の一実施形態に係る、半導体装置に備える正極端子，負極端子の並びとそのＡ’－Ａ断面図。図１の正極端子，負極端子における電流方向の説明図。本発明の一実施形態に係る、配線板の接続部材長についての説明図。本発明の一実施形態に係る、インバータシステムの説明図。インバータの電力回路図。インバータの外観全体図。

　以下、図面を参照して本発明の実施形態を説明する。以下の記載および図面は、本発明を説明するための例示であって、説明の明確化のため、適宜、省略および簡略化がなされている。本発明は、他の種々の形態でも実施する事が可能である。特に限定しない限り、各構成要素は単数でも複数でも構わない。

　図面において示す各構成要素の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面に開示された位置、大きさ、形状、範囲などに限定されない。

（本発明の一実施形態と全体構成図）
（図１）
　半導体装置１０４の基本構成について説明する。半導体装置１０４は、正極配線板１，負極配線板２，交流配線板３を有している。正極配線板１，負極配線板２，交流配線板３は、半導体装置１０４が有するセラミック基板上の絶縁層２０（図１（ｂ））に配置されている。この半導体装置１０４の基板上には、絶縁層２０を間にして、正極配線板１，負極配線板２，交流配線板３を覆うように一体的に配置されている導体層２１（図１（ｂ））が設けられているが、正極配線板１，負極配線板２，交流配線板３（後述の第１領域３ａ，第２領域３ｂ）に流れる電流によって発生する磁束を打ち消すように、導体層２１に渦電流が流れることで、正極配線板１，負極配線板２，交流配線板３のインダクタンスを低減している。

　正極配線板１は、正極端子４と半導体チップである複数の半導体素子７ａを有する。複数の半導体素子７ａが正極配線板１上に長手方向に沿って一列に並ぶことにより、半導体装置１０４の上アーム半導体素子２３ａが構成されている。負極配線板２は負極端子５を有する。交流配線板３は、第１領域３ａ、第２領域３ｂ、接続領域６を有する。第２領域３ｂは、半導体チップである複数の半導体素子７ｂを有している。複数の半導体素子７ｂが交流配線板３の第２領域３ｂ上に長手方向に一列に並ぶことによって、半導体装置１０４の下アームの半導体素子２３ｂが構成されている。第２領域３ｂと接続領域６との接続部分に、交流端子９が配置されている。

　第１領域３ａと第２領域３ｂとは、接続領域６で接続されている。このように、第１領域３ａと第２領域３ｂは、接続領域６で交流配線パターンを区切って分割しているため、各半導体素子７ａ，７ｂのインダクタンスの差を小さくすることが出来る。

　半導体素子７ａには、それぞれ第１配線部材８ａがワイヤボンディング接続されている。各第１配線部材８ａは、正極配線板１と第１領域３ａとを接続している。半導体素子７ｂには、それぞれ第２配線部材８ｂがワイヤボンディング接続されている。各第２配線部材８ｂは、負極配線板２と第２領域３ｂとを接続している。これにより、複数の半導体素子７ａと、複数の半導体素子７ｂとが、それぞれで電気的に並列接続されている。

　ソース配線である第１配線部材８ａと第２配線部材８ｂにそれぞれ流れる電流は互いに反対方向であるため、正極配線板１，負極配線板２，第１領域３ａ，第２領域３ｂに流れる電流と同様に、互いに磁束を打ち消し合うことで第１配線部材８ａと第２配線部材８ｂのインダクタンスを低減できる。また、第１配線部材８ａと第２配線部材８ｂが交互に平行で並ぶ配置である。このようにワイヤ８ａ，８ｂが交互に配線板を交差する構成が多いほどそれぞれの磁束の打ち消し効果が大きくなり、インダクタンスを低減する効果が大きくなる。

（図２）
　正極配線板１と第１領域３ａの電流１０が右方向に流れ、負極配線板２と第２領域３ｂの電流１０が左に流れる。このように、配線板上で電流の向き１０を交互に流すことによって、隣り合う電流で発生する磁束を打ち消すことができ、配線板間の相互インダクタンス（ループインダクタンス）を低減できる。また、低インダクタンス化することで、スイッチング時の損失を低減する効果が得られるため、信頼性が向上する。

　（図３）
　本発明の構成を図１で説明したが、さらに、ワイヤ８ａ,８ｂの長さを統一せずに変更している構成を加える。例えば、ワイヤ８ａの長さは、半導体素子７ａのエミッタ（ＭＯＳ-ＦＥＴの場合はソース）側の端子である交流端子９に近いほど長くしている（交流端子９に遠いほど短くしている）。

　これは、半導体装置１０４において各半導体素子７ａのエミッタ（ソース）インダクタンスの大きさが、接続されているワイヤ８ａと第１領域３ａとのインダクタンスと、第２領域３ｂと半導体素子７ｂとインダクタンスとの合計となることに起因している。すなわち、各半導体素子７ａは、正極端子４により近いほど第１領域３ａのインダクタンスが大きくなるため、正極端子４に近づくほどワイヤ８ａをそれぞれ短くしてワイヤ８ａのインダクタンスを小さくし、これらのインダクタンスの合計が各半導体素子７ａ間で均等化されるようにしている。

　また、第２領域３ｂ上の半導体素子７ｂのエミッタ（ソース）インダクタンスについても同様に、半導体素子７ｂのエミッタ（ソース）側の端子である負極端子５に近いほどワイヤボンディング８ｂの長さを長くしている（負極端子５に遠いほど短くしている）。

　このようにすることで、ソースインダクタンスを調整し、各半導体素子間のソースインダクタンスの差を小さくできるため、スイッチング時の各半導体素子間の電流ばらつきが小さくなり、基板上ソースパターンと合わせた等インダクタンス化が実現できる。さらに、電流集中を抑制し、基板パターンの電流の流れによる低インダクタンス化が実現できる。

　交流配線板３は、第１領域３ａと第２領域３ｂを有し、さらに接続領域６を設けているが、この接続領域６は、ワイヤ８ａ，８ｂが配線板同士をつなげている領域を間にして、正極端子４と負極端子５とは反対の位置に設けられている。また、半導体装置１０４の基板上に、正極配線板１，負極配線板２，交流配線板３の配置順で並べて配置されている。これにより、配線板間の相互インダクタンスが低減し、配線板のインダクタンスが低減する。

（図４）
　３相の半導体装置１０４は、各半導体装置１０４の短手方向（図４の左右方向）に対して平行に並んで配置されている。また、３相の半導体装置１０４が並ぶ方向に沿って平行に並んで配置されているフィルムキャパシタ１１１で構成される平滑キャパシタ１０２を介して、直流電圧入力端子１０９（高圧側入力配線１０６、低圧側入力配線１０７）と半導体装置１０４とが接続されている。また半導体装置１０４は、モータ出力端子１１０と接続されている。

（図５）
　インバータ３００が備える三相インバータ回路１０１は、バッテリ１００と平滑キャパシタ１０２と並列に接続され、バッテリ１００から直流電力が供給されている。並列につながれた平滑キャパシタ１０２によって直流電力が平滑化される。平滑化された直流電力は、半導体装置１０４によって交流電力に変換され、モータ２００へ出力される。

　三相インバータ回路１０１は、半導体装置１０４と制御回路１０３とを纏めた三相の１レグインバータ１０８を有しており、それぞれスイッチングのＯＮ・ＯＦＦの切り替えをすることで、モータ２００へ三相交流を出力している。なお、図５では１相分のみを示し、他の２相分については図示を省略している。

　半導体装置１０４の上アーム素子２３ａ，下アーム素子２３ｂに流れる電流は、制御回路１０３から出力される制御信号によって、前述したスイッチングのＯＮ・ＯＦＦが切り替えられている。制御回路１０３から出力される制御信号は、信号配線を通じゲート抵抗１０５を介して上アーム素子２３ａ、下アーム素子２３ｂにそれぞれ入力されている。

　３相の半導体装置１０４は、高圧側入力配線１０６と低圧側入力配線１０７とにそれぞれ並列に接続されている。また、三相インバータ回路１０１は、上アーム半導体素子２３ａ，下アーム半導体素子２３ｂとそれぞれ直列接続した中間点において、モータ２００の三相ステータ巻線２００ａと接続されている。

　３相の半導体装置１０４は、高圧側入力配線１０６と低圧側入力配線１０７に並列接続され、さらに、半導体装置１０４の信号配線と信号配線板（図示なし）、制御回路１０３を備えることで、信号配線を介した制御回路１０３からの信号入力により、上アーム半導体素子２３ａ，下アーム半導体素子２３ｂそれぞれが制御されて、電気回路装置である三相インバータ回路１０１として機能している。さらに、モータ出力端子１１０（図４）とモータ２００の三相ステータ巻線２００ａとが接続され、高圧側入力配線１０６と低圧側入力配線１０７に平滑キャパシタ１０２が接続され、直流電圧入力端子１０９（図４）にバッテリ１００が接続されることで、直流電力を交流電力に変換するインバータが機能する。

　（図６）
　インバータ３００は、モータ制御基板、ＥＭＣフィルタ、ゲートドライブ基板（それぞれ図示なし）とともにインバータケース２０１に収納されている。インバータ３００外部のバッテリ１００（図５）とインバータ電源コネクタ２０２とがハーネスで接続されることで、バッテリと直流電圧入力端子１０９が接続され、インバータ３００に直流電力が入力される。

　また、インバータ３００とモータ２００を備えた車両との情報のやり取りやインバータ３００の制御のための信号を送信するためのケーブルを、インバータ信号コネクタ２０３に接続し、インバータ３００の制御や車両との情報のやり取りをする。インバータケース２０１はモータケース２０４と接続し、交流配線ケーブル（図示なし）によりインバータ３００のモータ出力端子とモータ２００の三相交流配線とが接続されている。なお、図示していないが、本発明は片面冷却のインバータを想定している。

　以上、本発明を適用した低インダクタンスの三相インバータ回路１０１を用いることで、スイッチング時に発生するサージ電圧の大きさを抑制し、スイッチング速度を向上し、それによりスイッチング損失を低減することで、インバータ３００のシステム効率が向上し、信頼性が向上する。また、ワイヤ８ａ，８ｂの長さを接続領域６または負極端子５に近づくほど長さを変えるだけでなく、交互に配線板を接続するように配置することで、低インダクタンス化と等インダクタンス化とを両立させることができる。

　以上説明した本発明の一実施形態によれば、以下の作用効果を奏する。

（１）半導体装置１０４は、インバータ３００に備えられ、半導体装置１０４が有する基板の絶縁層２０上に、正極端子４が設けられた正極配線板１と、負極端子５が設けられた負極配線板２と、交流端子９が設けられた交流配線板３と、を備える。正極配線板１は、電気的に並列接続された複数の上アーム半導体素子７ａを有し、交流配線板３は、電気的に並列接続された複数の下アーム半導体素子７ｂを有している。複数の上アーム半導体素子７ａと交流配線板３とは第１配線部材８ａによってそれぞれ電気的に接続され、複数の下アーム半導体素子７ｂと負極配線板２とは第２配線部材８ｂによってそれぞれ電気的に接続される。交流配線板３は、第１配線部材８ａが接続される第１領域３ａと、複数の下アーム半導体素子７ｂが設けられる第２領域３ｂと、第１領域３ａおよび第２領域３ｂを接続する接続領域６と、を有している。接続領域６は、第１配線部材８ａが正極配線板１と第１領域３ａとを接続する領域と、第２配線部材８ｂが負極配線板２と第２領域３ｂとを接続する領域と、を間にして、正極端子４と負極端子５とは反対の位置に設けられる。正極配線板１、負極配線板２、第１領域３ａおよび第２領域３ｂは、絶縁層２０上での配置順は、正極配線板１、負極配線板２、第１領域３ａ、第２領域３ｂ、の順に配置される。このようにしたことで、低インダクタンスと等インダクタンスとを両立した半導体装置１０４を提供できる。

（２）第１配線部材８ａと第２配線部材８ｂとは、交互に配置される。このようにしたことで、半導体装置１０４のインダクタンスを低減する効果が大きくなる。

（３）第１配線部材８ａは、接続領域６に近いほど長く、第２配線部材８ｂは、負極端子５に近いほど長い。このようにしたことで、インダクタンスの合計が各半導体素子７ａ間，７ｂ間で均等化される。

（４）インバータ３００は、半導体装置１０４を備え、半導体装置１０４は、半導体装置１０４の短手寸法方向に対して平行に並んで配置され、平滑キャパシタ素子１０２を介して直流電圧入力端子１０９と接続される。このようにしたことで、スイッチング時に発生するサージ電圧の大きさを抑制し、スイッチング速度を向上し、それによりスイッチング損失を低減でき、インバータ３００のシステム効率が向上し、信頼性が向上する。

　なお、本発明は上記の実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で様々な変形や他の構成を組み合わせることができる。また本発明は、上記の実施形態で説明した全ての構成を備えるものに限定されず、その構成の一部を削除したものも含まれる。

１　正極配線板
２　負極配線板
３　交流配線板
３ａ　第１領域
３ｂ　第２領域
４　正極端子
５　負極端子
６　接続領域
７ａ　半導体素子（上アーム）
７ｂ　半導体素子（下アーム）
８ａ　ワイヤ（第１配線部材）
８ｂ　ワイヤ（第２配線部材）
９　交流端子
１０　電流（の向き）
２０　絶縁層
２１　導体層
２３ａ　上アーム半導体素子
２３ｂ　下アーム半導体素子
１０１　三相インバータ回路
１０２　平滑キャパシタ
１０３　制御回路
１０４　半導体装置
１０５　ゲート抵抗
１０６　高圧側入力配線
１０７　低圧側入力配線
１０８　１レグインバータ
１０９　直流電圧入力端子
１１０　モータ出力端子
１１１　フィルムキャパシタ
２００　モータ
２０１　インバータケース
２０２　インバータ電源コネクタ
２０３　インバータ信号コネクタ
２０４　モータケース
３００　インバータ

Claims

　インバータに備えられる半導体装置であって、
　前記半導体装置が有する基板の絶縁層上に、
　正極端子が設けられた正極配線板と、
　負極端子が設けられた負極配線板と、
　交流端子が設けられた交流配線板と、を備え、
　前記正極配線板は、電気的に並列接続された複数の上アーム半導体素子を有し、
　前記交流配線板は、電気的に並列接続された複数の下アーム半導体素子を有し、
　前記複数の上アーム半導体素子と前記交流配線板とは第１配線部材によってそれぞれ電気的に接続され、
　前記複数の下アーム半導体素子と前記負極配線板とは第２配線部材によってそれぞれ電気的に接続され、
　前記交流配線板は、前記第１配線部材が接続される第１領域と、前記複数の下アーム半導体素子が設けられる第２領域と、前記第１領域および前記第２領域を接続する接続領域と、を有し、
　前記接続領域は、前記第１配線部材が前記正極配線板と前記第１領域とを接続する領域と、前記第２配線部材が前記負極配線板と前記第２領域とを接続する領域と、を間にして、前記正極端子と前記負極端子とは反対の位置に設けられ、
　前記正極配線板、前記負極配線板、前記第１領域および前記第２領域は、前記絶縁層上での配置順は、前記正極配線板、前記負極配線板、前記第１領域、前記第２領域、の順に配置される
　半導体装置。
　請求項１に記載の半導体装置であって、
　前記第１配線部材と前記第２配線部材とは、交互に配置される
　半導体装置。
　請求項１に記載の半導体装置であって、
　前記第１配線部材は、前記接続領域に近いほど長く、
　前記第２配線部材は、前記負極端子に近いほど長い
　半導体装置。
　請求項１から３のいずれか一項に記載の半導体装置を備え、
　前記半導体装置は、前記半導体装置の短手寸法方向に対して平行に並んで配置され、平滑キャパシタ素子を介して直流電圧入力端子と接続される
　インバータ。