AT506666A2 - Aufbau und verfahren zum ausbilden eines planaren schottky-kontakts - Google Patents

Aufbau und verfahren zum ausbilden eines planaren schottky-kontakts Download PDF

Info

Publication number
AT506666A2
AT506666A2 AT0950307A AT95032007A AT506666A2 AT 506666 A2 AT506666 A2 AT 506666A2 AT 0950307 A AT0950307 A AT 0950307A AT 95032007 A AT95032007 A AT 95032007A AT 506666 A2 AT506666 A2 AT 506666A2
Authority
AT
Austria
Prior art keywords
trench
region
layer
dielectric layer
fet
Prior art date
Application number
AT0950307A
Other languages
English (en)
Inventor
Fred Session
Original Assignee
Fairchild Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor filed Critical Fairchild Semiconductor
Publication of AT506666A2 publication Critical patent/AT506666A2/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/86—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of Schottky-barrier gate FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0295—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the source electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H10D8/605—Schottky-barrier diodes  of the trench conductor-insulator-semiconductor barrier type, e.g. trench MOS barrier Schottky rectifiers [TMBS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

1 • · · • · ··· • · · · · · ···· ·· · · · · ·· ·· ··· · ·· ·· • · • · • ··· P43634
AUFBAU UND VERFAHREN ZUM AUSBILDEN EINES PLANAREN
SCHOTTKY-KONTAKTS QUERVERWEIS AUF VERWANDTE ANMELDUNGEN 5
Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 60/868,884, die am 6. Dezember 2006 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist. 10
Diese Anmeldung ist mit der an den Rechtsinhaber der vorliegenden Erfindung übertragenen US-Anmeldung Nr. 11 /026,276 verwandt, die am 29. Dezember 2004 eingereicht wurde und deren Offenbarungsgehalt hierin durch Bezugnahme vollständig mit eingeschlossen ist. 15
HINTERGRUND DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf die Halbleiterleistungsvorrichtungstechnologie und insbesondere auf monolithisch integrierte Trench-20 FET- und Schottky-Diodenvorrichtungen sowie Trench-MOS-Barrier-
Schottky-Gleichrichter (TMBS-Gleichrichter) und Verfahren zum Herstellen dieser.
Bei Leistungsvorrichtungsaufbauten, bei denen eine Schottky-Diode mit 25 einem Trench-Gate-Aufbau integriert ist (z.B. TMBS-Gleichrichter oder monolithisch integrierte Vorrichtungen mit FET mit Trench-Gate und Schottky-Diode), erzeugen bekannte Schottky-Kontaktätztechniken Topologien, die zu einer schlechten Barrierenmetallstufenabdeckung und einem hohen Leckstrom führen. Diese Techniken basieren auf Standard-30 Kontaktätzprozessen, bei denen eine Selektivität hinsichtlich des darunter ♦ # ··· • · · · ♦ · · · · ·· »·· • ♦· ·« 2 liegenden Materials erwünscht ist. Solch eine Technik ist in Fig. 1A-1B gezeigt.
Wie es in Fig. 1A und 1B gezeigt ist, wird in dem Schottky-Diodengebiet 5 der Vorrichtung ein selektives Dielektrikumätzen ausgeführt, um die
Schottky-Kontaktöffnung wie durch verbleibende Dielektrikumabschnitte 116 definiert auszubilden. Da die resultierende Topographie in dem Schottky-Gebiet nicht zum Ausbilden des Barrierenmetalls geeignet ist, wird ein selektives weiches Ätzen (soft etch) des Siliziums ausgeführt, um 10 die Topologie zu verbessern. Allerdings umfasst der Weichätzprozess folgendes: (1) er fügt einen weiteren Prozessschritt hinzu, (2) er führt zu einem Untergraben eines Source-Kontakts 132, wodurch das Source-Metall näher an das Kanalgebiet gebracht wird, und (3) er beeinflusst die Metallfülleigenschaften des Source-Kontakts nachteilig. Wie es in Fig. 1B 15 auch zu sehen ist, weist das Barrierenmetall 122, obwohl die Topographie durch das weiche Ätzen in gewisser Weise verbessert wird, weiterhin eine schlechte Stufenabdeckung auf.
Somit wird eine Technik benötigt, die die Topographie in einem Schottky-20 Kontaktbereich erheblich verbessert und den Leckstrom minimiert.
KURZZUSAMMENFASSUNG DER ERFINDUNG
Gemäß einer Ausführungsform der Erfindung umfassen ein Trench-FET 25 und eine Schottky-Diode, die monolithisch integriert sind, mehrere Gräben, die sich in ein FET-Gebiet und ein Schottky-Gebiet einer Halbleiterschicht erstrecken. Ein Graben in dem Schottky-Gebiet umfasst eine Dielektrikumschicht, die die Grabenseitenwände auskleidet, und eine leitende Elektrode mit einer Oberseite, die im Wesentlichen koplanar mit 30 einer Oberseite des Halbleitergebiets benachbart zu dem Graben ist. Eine Verbindungsschicht steht elektrisch mit der Halbleiterschicht in dem • · · t ··♦ · · ··· ···· · · · · · ···· · · ···· ·· ·· ··· ♦ ·· ·· 3
Schottky-Gebiet in Kontakt, um einen Schottky-Kontakt mit der Halblei-terschicht auszubilden.
Bei einer Ausführungsform umfasst ein Graben in dem FET-Gebiet eine 5 Abschirmdielektrikumschicht, die die unteren Seitenwände und die Unterseite des Grabens auskleidet, eine Abschirmelektrode, die in einem unteren Abschnitt des Grabens angeordnet ist, eine Zwischenelektroden-Dielektrikumschicht über der Abschirmelektrode und eine Gate-Dielektrikumschicht, die die oberen Grabenseitenwände auskleidet. Die Gate-10 Dielektrikumschicht ist dünner als die Abschirmdielektrikumschicht. Der Graben in dem FET-Gebiet umfasst ferner eine Gate-Elektrode über der Zwischenelektroden-Dielektrikumschicht.
Bei einer anderen Ausführungsform umfasst ein Graben in dem Schottky-15 Gebiet nur eine leitende Elektrode.
Gemäß einer anderen Ausführungsform der Erfindung umfasst ein Verfahren zum Ausbilden eines Trench-FET und einer Schottky-Diode, die monolithisch integriert sind, die folgenden Schritte. Es werden mehrere 20 Gräben in einem FET-Gebiet und einem Schottky-Gebiet einer Halbleiterschicht ausgebildet. In jedem Graben wird eine vertiefte leitende Elektrode ausgebildet. Durch Entfernen mindestens eines Abschnitts der Halbleiterschicht und eines Abschnitts einer vertieften leitenden Elektrode in einem Graben, so dass eine Oberseite der vertieften leitenden Elektrode und eine 25 Oberseite der Halbleiterschicht in dem Schottky-Gebiet im Wesentlichen koplanar sind, wird eine Kontaktöffnung in dem Schottky-Gebiet ausgebildet.
Bei einer Ausführungsform wird nach dem Ausbilden der Kontaktöffnung 30 eine Verbindungsschicht, die elektrisch mit Flächen der Halbleiterschicht • · · · ·Μ · · ··· ···· ♦ · ··· • · · · ·· ···· ·· #♦ ♦ ·· · ·· ·· 4 in Kontakt steht, ausgebildet, um einen Schottky-Kontakt mit der Halbleiterschicht auszubilden.
Bei einer anderen Ausführungsform wird vor dem Ausbilden der Kontakt-5 Öffnung eine Dielektrikumschicht über der Halbleiterschicht ausgebildet, und der Schritt des Ausbildens einer Kontaktöffnung umfasst ferner das Entfernen eines Abschnitts des Dielektrikummaterials.
Bei noch einer anderen Ausführungsform werden der Abschnitt der Die-10 lektrikumschicht, der mindestens eine Abschnitt der Halbleiterschicht und der Abschnitt einer leitenden Elektrode in einem Graben alle unter Verwendung eines Ätzprozesses entfernt, der die Dielektrikumschicht und das Halbleitersubstrat mit im Wesentlichen der gleichen Rate ätzt. 15 Bei noch einer anderen Ausführungsform werden der Abschnitt der Dielektrikumschicht, der mindestens eine Abschnitt der Halbleiterschicht und der Abschnitt einer leitenden Elektrode in einem Graben alle unter Verwendung eines Ätzprozesses entfernt, der eine geringe Selektivität zwischen der Dielektrikumschicht und der Halbleiterschicht aufweist. 20
Bei noch einer anderen Ausführungsform wird vor dem Ausbilden einer Kontaktöffnung eine Schutzschicht über der Dielektrikumschicht ausgebildet, worauf das Entfernen mindestens eines Abschnitts der Schutzschicht folgt, um die Kontaktöffnung zu definieren. 25
Ein weiteres Verständnis der Natur und der Vorteile der hierin offenbarten Erfindung kann durch Bezugnahme auf die verbleibenden Teile der Beschreibung und die beigefügten Zeichnungen erfolgen.
30 KURZBESCHREIBUNG DER ZEICHNUNGEN 5 ····· « · · • · · · ··· t · ··· «··· · · ··· ···· · · ····
#♦ *« ··· I ·· M
Fig. ΙΑ - 1B sind vereinfachte Querschnittsansichten, die eine bekannte Schottky-Kontaktätztechnik zeigen;
Fig. 2A - 2F sind vereinfachte Querschnittsansichten verschiedener 5 Stufen eines Prozesses zum Ausbilden eines FET mit abgeschirmtem Gate und einer Schottky-Diode, die monolithisch integriert sind, gemäß einer Ausfüh-rungsform der Erfindung;
10 Fig. 3 zeigt eine vereinfachte Querschnittsansicht eines FET mit Trench-Gate und einer Schottky-Diode, die monolithisch integriert sind, wobei die Schottky-Kontaktätz-technik gemäß einer Ausführungsform der Erfindung verwendet wird, um in dem Schottky-Gebiet eine im 15 Wesentlichen planare Verbindungsschicht zu erhalten;
Fig. 4 zeigt eine vereinfachte Querschnittsansicht eines TMBS-Gleichrichters, wobei das Schottky-Kontakt-ätzen gemäß einer Ausführungsform der Erfindung 20 verwendet wird, um eine im Wesentlichen planare Ver bindungsschicht zu erhalten; und
Fig. 5 ist ein Graph, der den Drain-Source-Leckstrom für monolithisch integrierte Vorrichtungen mit FET mit 25 Trench-Gate und Schottky-Diode, die unter Verwen dung der Ätztechnik mit geringer Selektivität gemäß einer Ausführungsform der Erfindung hergestellt wurden, mit dem für monolithisch integrierte Vorrichtungen mit FET mit Trench-Gate und Schottky-Diode, die 30 unter Verwendung von herkömmlichen Ätztechniken hergestellt wurden, vergleicht. 6 • · • · 9 9 9 9 • ♦ • · ··· 9 9 999 • 9 • · • 9 9 9 9 • · • 9 • 9 9 9 9 9 ·· 99 999 9 99 99
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Gemäß einer Ausführungsform der Erfindung wird ein Schottky-Kontakt-5 ätzprozess mit wesentlich reduzierter Dielektrikum-Silizium-Selektivität offenbart, der die Notwendigkeit von Zwischenschritten (wie beispielsweise ein weiches Ätzen) beseitigt. Die reduzierte Selektivität fuhrt zu einer planarisierteren Fläche (d.h. reduzierte Topologie). Diese reduzierte Topologie führt wiederum zu einer Ausbildung eines im Wesentlichen planaren 10 Barrierenmetalls, was eine erhebliche Reduzierung des Drain-Source-
Leckstroms liefert (bei einer Ausführungsform 10-fach). Weitere Merkmale und Vorteile der Erfindung werden nachstehend offenbart.
Fig. 2A - 2F sind vereinfachte Querschnittsansichten bei verschiedenen 15 Stufen eines Prozesses zum Ausbilden eines FEH' mit abgeschirmtem Gate und einer Schottky-Diode, die monolithisch integriert sind, gemäß einer Ausführungsform der Erfindung. In Fig. 2A - 2F ist das Schottky-Dioden-gebiet auf der rechten Seite der Figuren gezeigt und ist das FET-Gebiet auf der linken Seite gezeigt. Es ist zu verstehen, dass nur ein kleiner Ab-20 schnitt des aktiven Gebiets der Vorrichtung in Fig. 2A - 2F gezeigt ist und dass viele Wege zum Integrieren der Schottky-Diode und des FET möglich sind. Typischerweise sind viele Schottky-Gebiete, ähnlich den in Fig. 2A -2F gezeigten, über das aktive Gebiet der Vorrichtung mit einer vorbestimmten Häufigkeit verteilt, die teilweise von dem gewünschten Prozent-25 anteil des Schottky-Diodenbereichs abhängt. Während in einem gegebenen Schottky-Gebiet drei Gräben gezeigt sind, können in dem Schottky-Gebiet mehr oder weniger Gräben ausgebildet sein.
In Fig. 2A erstrecken sich Gräben 201 in ein Halbleitergebiet 202. Bei 30 einer Ausführungsform ist das Halbleitergebiet eine niedrig dotierte n-leitende Epitaxieschicht, die über einem stark dotierten Substrat (nicht ····· · · · • · · · ··· · · ··· ··· · · ··· ···· · · ···· Μ ·· ··· « Μ ·· 7 gezeigt) ausgebildet ist, und enden die Gräben 201 in der Epitaxieschicht. Bei einer anderen Ausführungsform erstrecken sich die Gräben 201 in das Substrat und enden in diesem. In Fig. 2A wird eine Abschirmdielektrikumschicht 204 (die z.B. Oxid umfasst), die die Grabenseitenwände und 5 -Unterseite auskleidet, unter Verwendung von bekannten Techniken ausgebildet. Dann wird eine Abschirmelektrode 206 (die z.B. dotiertes oder nicht dotiertes Polysilizium umfasst) in einem unteren Abschnitt jedes Grabens unter Verwendung von herkömmlichen Verfahren ausgebildet. 10
In Fig. 2B wird unter Verwendung von bekannten Verfahren in jedem Graben über der Abschirmelektrode 206 ein Zwischenelektroden-Dielektrikum 208 (das z.B. Oxid umfasst) ausgebildet. In Fig. 2C wird unter Verwendung von herkömmlichen Techniken in jedem Graben über 15 dem Zwischenelektroden-Dielektrikum 208 eine vertiefte Gate-Elektrode 212 (die z.B. dotiertes oder nicht dotiertes Polysilizium umfasst) ausgebildet. In Fig. 2D wird über dem Aufbau eine Dielektrikumschicht 216 (die z.B. BPSG und/oder nicht dotiertes Oxid und/oder PSG umfasst) ausgebildet. In dem FET-Gebiet werden unter Verwendung von bekannten 20 Maskierungstechniken in der Dielektrikumschicht 216 Source-Kontaktöffnungen 232 ausgebildet. Die durch die Source-Kontaktöffnungen freigelegten Siliziumflächen werden dann vertieft, um Heavy-Body-Kontakt-öffnungen auszubilden, wie es gezeigt ist. 25 In Fig. 2E wird eine Maskierungsschicht 226 (die z.B. ein Fotoresist umfasst), die nur über Schottky-Gebieten Öffnungen aufweist, unter Verwendung von herkömmlichen Techniken ausgebildet. Die Maskierungsschicht 226 deckt somit alle FET-Gebiete ab. Unter Verwendung eines Ätzprozesses, der die Dielektrikumschicht 216 mit im Wesentlichen der gleichen 30 Rate ätzt wie er das darunter liegende Silizium ätzen würde, werden die freigelegten Abschnitte der Dielektrikumschicht 216 und ein Abschnitt des 8 ♦ · • • • • • • • ♦ • • ··· • · ··· • • • • • • · • ♦ • • • • • · • · ·· ·· ··· • ·· ·· darunter liegenden Siliziums entfernt, so dass in dem Schottky-Gebiet eine planare Fläche erhalten wird. Gemäß einer Ausführungsform der Erfindung, bei der die Dielektrikumschicht 216 BPSG umfasst, ist der Ätzprozess in Fig. 2E derart entworfen, dass er eine minimale oder keine 5 Selektivität zwischen Silizium und Oxid aufweist. Wie es zu sehen ist, erfordert der in Fig. 2E gezeigte Ätzprozess kein separates Planarisierungsmedium (wie beispielsweise Spin-on-Glass) und kein CMP, und handelt es sich um ein lokalisiertes Ätzen (d.h. auf die Schottky-Gebiete beschränkt) und somit nicht um ein globales Ätzen. 10
Die Reduzierung der Dielektrikum-Silizium-Selektivität kann auf eine Anzahl von Arten erreicht werden. Bei einer Ausführungsform werden die Gasverhältnisse modifiziert, um die Polymerisierungsgase zu minimieren oder zu beseitigen, die die Siliziumätzrate blockieren. Bei einer anderen 15 Ausführungsform wird die Konzentration von freiem Fluor in dem Plasma erhöht, um die Siliziumätzrate zu verbessern. Dies kann unter Verwendung von Gasadditiven, wie beispielsweise Sauerstoff, SF6 (Schwefelhexafluorid) und/oder NF3 (Stickstofftrifluorid), erreicht werden. Die Konzentration von freiem Fluor kann auch durch Erhöhen der HF-Über-20 mittlungsfrequenz erhöht werden, um das Ätzmittelgas besser zu dissoziieren. Bei noch einer anderen Ausführungsform werden der Druck und die Leistung geändert, um das Ätzen zu einem weniger physikalischen und chemischeren Prozess zu machen. Dies kann durch Reduzieren der HF-Vorspannung an dem Wafer erreicht werden. Es kann eine beliebige oder 25 eine Kombination dieser Techniken verwendet werden, um die Dielektrikum-Silizium-Selektivität zu reduzieren. Bei einigen Ausführungsformen werden verschiedene Kombinationen von HF-Übermittlungsfrequenzen zwischen 10 kHz und 3 GHz (beispielsweise ein Nennwert von 400 kHz), Prozessdrücken zwischen 10 mTorr und 1 Torr (beispielsweise ein Nenn-30 wert von 600 mTorr), Eingangsleistungen zwischen 100 Watt und 2000 Watt (beispielsweise ein Nennwert von 400 Watt), einem Hauptätzmittel- • · • » 9 · • · • · • ··· • ··· • · • ♦ · • · # · · · · Μ ·· ··· « ·· ·· 9 gasfluss zwischen 40 sccm und 100 sccm (beispielsweise ein Nennwert von 80 sccm) und Sauerstoff-, Stickstoff- oder Fluorzusätzen zwischen 0 sccm und 100 sccm (beispielsweise ein Nennwert von 20 sccm) und Prozesstemperaturen von 0°C bis 100°C (beispielsweise ein Nennwert von 5 20°C) verwendet, um die gewünschte Selektivität zu erreichen.
In Fig. 2F wird unter Verwendung von bekannten Techniken über dem Aufbau eine konforme Barrierenmetallschicht 222 ausgebildet. Wie es zu sehen ist, ist das Barrierenmetall 222 in dem Schottky-Gebiet im Wesent-10 liehen planar. Bei einer Ausführungsform umfasst das Barrierenmetall 222 eine Doppelschicht aus Titan-Wolfram und Titan-Silizid. Dann wird über dem Barrierenmetall 222 eine leitende Schicht 224 (die z.B. Aluminium umfasst) ausgebildet. Zusammen mit der Barrierenmetallschicht 222 bildet die leitende Schicht 224 die Source-Verbindung. Wie es zu sehen 15 ist, steht die Source-Verbindung mit dem Heavy-Body-Gebiet 220 und den Source-Gebieten 218 elektrisch in Kontakt, ist sie jedoch von den Gate-Elektroden 212 in dem FET-Gebiet isoliert. In dem Schottky-Gebiet wird an den Stellen, an denen die Source-Verbindung zwischen den Gräben mit den Mesa-Gebieten 202 in Kontakt steht, eine Schottky-Diode ausgebildet. 20 Die Source-Verbindung steht auch mit den Gate-Elektroden 212 in den Schottky-Gebiet-Gräben in Kontakt. Somit werden die Gate-Elektroden 212 in dem Schottky-Gebiet während des Betriebs mit dem Source-Potential elektrisch vorgespannt. 25 Die verschiedenen Gebiete des FET, die das Body-Gebiet 214, das Heavy-Body-Gebiet 220 und die Source-Gebiete 218 umfassen, sind in Fig. 2F nur umfasst, um die vollständige Vorrichtung darzustellen und reflektieren somit nicht die Prozessreihenfolge, in der sie ausgebildet werden. Das heißt, das Body-Gebiet, das Heavy-Body-Gebiet und die Source-Gebiete 30 können in jeder beliebigen geeigneten Stufe des Prozesses ausgebildet werden. 10 • • • • • • • • • • • • ··· • • ··· t • • • • • • · • • • • • • • · • · ·· ·· ··· • ·· ··
Fig. 3 ist eine vereinfachte Querschnittsansicht eines FET mit Trench-Gate bzw. Graben-Gate und einer Schottky-Diode, die monolithisch integriert sind, wobei die Schottky-Kontaktätztechnik gemäß einer Ausfüh-5 rungsform der Erfindung vorteilhaft verwendet wird, um in dem Schottky-Gebiet eine im Wesentlichen planare Barrierenmetallschicht zu erhalten. Gräben 301, die eine Gate-Elektrode 312 ohne darunter liegende Abschirmelektrode umfassen, enden in einem Driftgebiet 302. Alternativ können sich die Gräben 301 in ein stark dotiertes Substrat (nicht gezeigt) 10 erstrecken und in diesem enden, welches unter dem Driftgebiet 302 liegt. Wie es gezeigt ist, umfasst jeder Graben 301 ein Dielektrikum für eine dicke Unterseite (das z.B. Oxid umfasst) entlang eines unteren Abschnitts des Grabens, um die Gate-Drain-Kapazität zu reduzieren, und ein dünneres Gate-Dielektrikum (das z.B. ein Gate-Oxid umfasst), das die Graben-15 seitenwände auskleidet. Alternativ erstreckt sich eine Gate-Dielektrikum-schicht mit relativ einheitlicher Dicke entlang den Seitenwänden und der Unterseite des Grabens. Der Schottky-Kontaktätzprozess und seine Abwandlungen, die in Verbindung mit der vorstehenden Ausführungsform beschrieben wurden, werden verwendet, um in dem Schottky-Gebiet eine 20 im Wesentlichen planare Fläche zu erreichen. Somit wird in dem Schottky-Gebiet ein im Wesentlichen planares Barrierenmetall 322 erhalten.
Es sei angemerkt, dass, während die durch Fig. 2A - 2F und 3 gezeigten Ausführungsformen n-Kanal-FETs zeigen, durch Umkehren der Polarität 25 der verschiedenen Halbleitergebiete p-Kanal-FETs erhalten werden können. Ferner werden bei der Ausführungsform, bei der die Driftgebiete 202 und 302 eine Epitaxieschicht sind, die sich über einem Substrat erstreckt, MOSFETs erhalten, wenn das Substrat und die Epitaxieschicht den gleichen Leitfähigkeitstyp aufweisen, und werden IGBTs erhalten, wenn das 30 Substrat den gegenteiligen Leitfahigkeitstyp in Bezug auf den der Epitaxieschicht aufweist. Dies sind nur einige Trench-FET-Vorrichtungen, bei 11 0 ·· ·· · · · • ♦ · · ··· · · ··· «»·· · 4 ·«· ···· · ♦ · · · · t« Μ ··· · ·· ·· denen das Schottky-Kontaktätzen gemäß der Erfindung verwendet wird, um planare Flächen und ein besseres Leckstromleistungsvermögen zu erhalten. Die Schottky-Kontaktätztechnik und ihre Abwandlungen, die hierin offenbart sind, können beim Ausbilden vieler anderer Typen von 5 Aufbauten und Vorrichtungen verwendet werden, um ähnliche Vorteile und Merkmale zu erhalten. Beispielsweise sind verschiedene Typen und Aufbauten von Leistungsvorrichtungen in der oben erwähnten am 29. Dezember 2004 eingereichten US-Patentanmeldung Nr. 11/026,276 offenbart. Ein Fachmann würde erkennen, wie in diese Vorrichtungen, 10 insbesondere in die Vorrichtungen mit Trench-Gate, mit abgeschirmtem Gate und die Ladungsausgleichsvorrichtungen, die beispielsweise in Fig. 1, 2A, 3A, 3B, 4A, 4C, 5C, 9B, 9C, 10 - 12 und 24 der US-Patentanmeldung Nr. 11/026,276 gezeigt sind, eine Schottky-Diode integriert wird. Ein Fachmann würde ferner erkennen, wie das Schottky-Kontakt-15 ätzen oder seine Abwandlungen, die hierin offenbart sind, beim Ausbilden solcher integrierter FET- und Schottky-Diodenvorrichtungen im Hinblick auf diese Offenbarung einzubeziehen sind.
Fig. 4 zeigt eine vereinfachte Querschnittsansicht eines TMBS-Gleichrich-20 ters, wobei die oben beschriebene Schottky-Kontaktätztechnik verwendet wird, um eine im Wesentlichen planare Barrierenmetallschicht 408 zu erhalten. Jeder Graben 401 ist mit einer Isolierschicht 406 (die z.B. Oxid umfasst) ausgekleidet und ist mit einer leitenden Elektrode 406 (die z.B. dotiertes oder nicht dotiertes Polysilizium umfasst) gefüllt. Die leitenden 25 Elektroden 406 sind elektrisch verbunden und somit mit dem gleichen
Potential vorgespannt wie die Verbindungsschicht der Oberseite, die einen Leiter 410 (der z.B. Aluminium umfasst) und eine Barrierenmetallschicht 408 (die z.B. eine Doppelschicht aus Titan-Wolfram und Titan-Silizid umfasst) umfasst. Der Betrieb der in Fig. 2F, 3 und 4 gezeigten Vorrich-30 tungen ist in der Technik weithin bekannt und wird somit nicht beschrieben. 12 • e # • • • · • • ♦ • · ··· • · *·· * · ♦ « • > « • V * * • • • • · · • · es ·· 1·« t ·· • t
Fig. 5 ist ein Graph, der den Drain-Source-Leckstrom für monolithisch integrierte Vorrichtungen mit FET mit Trench-Gate und Schottky-Diode, die unter Verwendung der Ätztechnik mit geringer Selektivität gemäß 5 einer Ausführungsform der Erfindung hergestellt wurden, mit dem für monolithisch integrierte Vorrichtungen mit FET mit Trench-Gate und Schottky-Diode vergleicht, die unter Verwendung von herkömmlichen Ätztechniken hergestellt wurden. Die vertikale Achse in dem Graph von Fig. 5 stellt den Source-Drain-Leckstrom dar, und die horizontale Achse 10 stellt die verschiedenen Gruppen von Vorrichtungen dar. Die Datenpunkte für Vorrichtungen, die unter Verwendung eines Ätzens mit geringer Selektivität ausgebildet wurden, sind eingekreist. Wie es zu sehen ist, ist der Source-Drain-Leckstrom von Vorrichtungen mit Verwendung eines Ätzens mit geringer Selektivität im Vergleich zu den Vorrichtungen mit Verwen-15 düng von herkömmlichen Ätztechniken wesentlich geringer (um einen Faktor von 6 oder mehr).
Die nachstehende Tabelle stellt Source-Drain-Leckstromwerte für drei herkömmliche Vorrichtungen, bei denen kein weiches Ätzen verwendet 20 wird, ein weiches Ätzen von 10 Sekunden verwendet wird und ein weiches Ätzen von 20 Sekunden verwendet wird, tabellarisch dar. In der Tabelle sind auch entsprechende Source-Drain-Leckstromwerte für eine Vorrichtung gezeigt, die unter Verwendung der Ätztechnik mit geringer Selektivität gemäß einer Ausführungsform der Erfindung hergestellt wurde. Wie es 25 zu sehen ist, liefert der Ätzprozess mit geringer Selektivität sogar, wenn ein weiches Ätzen von 20 Sekunden ausgeführt wird, ein weit besseres Leckstromleistungsvermögen. SB Os 10 s 20 s Kontrolle 667 μΑ 180 μΑ 158 μΑ Prozess mit geringer Selektivität 38 μΑ 35 μΑ 35 μΑ 13 • · • · • • ♦ • • · • · ··· ··· • • * • V • « * • · • · • • · · • · ·· ·· ··· • ·· ·*
Somit wurden Ätztechniken mit geringer Selektivität zum Planarisieren eines Schottky-Kontaktaufbaus beschrieben, die keine Zwischenschritte, wie beispielsweise ein Verwenden eines Planarisierungsmediums (z.B. 5 Spin-on-Glass) oder CMP, erfordern. Das Dielektrikum (z.B. Oxid) wird mit oder nahe der gleichen Rate geätzt wie das darunter liegende Silizium, um die Topologie in dem Schottky-Kontaktbereich zu reduzieren. Die reduzierte Topologie führt zu einer besseren Barrierenmetallstufenabdeckung. Somit wird ohne die Notwendigkeit eines weichen Ätzens ein wesentlich 10 geringerer Source-Drain-Leckstrom erreicht.
Obwohl hierin eine Anzahl von spezifischen Ausführungsformen gezeigt und beschrieben ist, sind die Ausführungsformen der Erfindung nicht darauf begrenzt. Beispielsweise ist, während Fig. 2A - 2F zeigen, dass der 15 Aufbau der Schottky-Gebiet-Gräben mit dem der FET-Gebiet-Gräben identisch ist, die Erfindung nicht darauf beschränkt. Bei einer Ausführungsform werden die Schottky-Gebiet-Gräben unter Verwendung von bekannten Techniken derart ausgebildet, dass sie nur eine leitende Elektrode umfassen (z.B. eine Abschirmelektrode, die sich nahe der Oberseite 20 des Grabens erstreckt). Daher sollte der Schutzumfang der vorliegenden Erfindung nicht in Bezug auf die obige Beschreibung bestimmt werden, sondern sollte er stattdessen mit Bezugnahme auf die beigefügten Ansprüche, zusammen mit dem vollen Schutzumfang der Äquivalente, bestimmt werden.

Claims (17)

14 • · • · • · • ··· • · · · « ·· ·· ··· • · • ··· • · • 9 · · ·· «I P43634 Patentansprüche 1. Trench-FET und Schottky-Diode, die monolithisch integriert sind, umfassend: 10 mehrere Gräben, die sich in ein FET-Gebiet und ein Schottky-Gebiet einer Halbleiterschicht erstrecken, wobei ein Graben in dem Schottky-Gebiet eine Dielektrikumschicht, die die Grabenseitenwände auskleidet, und eine leitende Elektrode mit einer Oberseite aufweist, die mit einer Oberseite der Halbleiterschicht benachbart zu dem Graben im Wesentlichen koplanar ist; und eine Verbindungsschicht, die mit der Halbleiterschicht in dem Schottky-Gebiet elektrisch in Kontakt steht, um mit der Halbleiterschicht einen Schottky-Kontakt auszubilden. 15 20 Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 1, wobei ein Graben in dem FET-Gebiet eine Dielektrikumschicht, die die Grabenseitenwände auskleidet, und eine leitende Elektrode umfasst, und wobei die Verbindungsschicht mit der leitenden Elektrode in dem Graben in dem Schottky-Gebiet elektrisch in Kontakt steht, jedoch von der leitenden Elektrode in dem Graben in dem FET-Gebiet elektrisch isoliert ist. 25 Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 1, wobei eine Fläche der Halbleiterschicht in dem Schottky-Gebiet relativ zu einer Fläche der Halbleiterschicht in dem FET-Gebiet niedriger ist. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 1, wobei ein Graben in dem FET-Gebiet eine Dielektrikumschicht, die die Grabenseitenwände auskleidet, und eine leitende Elektrode mit einer Oberseite umfasst, die höher ist als eine 30 15 ····· · ·· • ·· · ··· · · ··· • · · · · · · · · ···· ·· ···· ·· ·· ··· · ·· Μ Oberseite der leitenden Elektrode in dem Graben in dem Schottky-Gebiet.
5. Trench-FET und Schottky-Diode, die monolithisch integriert sind, 5 nach Anspruch 1, wobei das FET-Gebiet umfasst: ein Wannengebiet, das sich in der Halbleiterschicht erstreckt; Source-Gebiete in dem Wannengebiet benachbart zu dem Graben in dem FEH'-Gebiet, wobei die Source-Gebiete und das Wannengebiet einen gegenteiligen Leitfähigkeitstyp aufweisen; und 10 ein Heavy-Body-Gebiet in dem Wannengebiet, wobei das Hea- vy-Body-Gebiet den gleichen Leitfähigkeitstyp wie das Wannengebiet, jedoch eine höhere Dotierungskonzentration als dieses aufweist, wobei die Verbindungsschicht mit den Source- und Heavy-15 Body-Gebieten elektrisch in Kontakt steht.
6. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 5, wobei der Trench-FET ein Trench-MOSFET ist, die Halbleiterschicht eine Epitaxieschicht umfasst, die sich über ei- 20 nem Substrat erstreckt, die Epitaxieschicht eine niedrigere Dotie rungskonzentration aufweist als die Epitaxieschicht, sich das Wannengebiet in der Epitaxieschicht erstreckt und einen Leitfähigkeitstyp aufweist, der zu dem der Epitaxieschicht und dem Substrat gegenteilig ist. 25
7. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 5, wobei der Trench-FET ein Trench-IGBT ist, die Halbleiterschicht eine Epitaxieschicht umfasst, die sich über einem Substrat erstreckt, die Epitaxieschicht eine niedrigere Dotierungskonzentration aufweist als die Epitaxieschicht, sich das Wannengebiet in der Epitaxieschicht erstreckt und einen Leitfähigkeitstyp 30 aufweist, der zu dem der Epitaxieschicht gegenteilig ist, und das Wannengebiet und das Substrat den gleichen Leitfähigkeitstyp aufweisen. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 1, wobei ein Trench in dem FET-Gebiet umfasst: eine Abschirmdielektrikumschicht, die die unteren Seitenwände und die Unterseite des Grabens auskleidet; eine Abschirmelektrode, die in einem unteren Abschnitt des Grabens angeordnet ist; eine Zwischenelektroden-Dielektrikumschicht über der Abschirmelektrode; eine Gate-Dielektrikumschicht, die die oberen Grabenseitenwände auskleidet, wobei die Gate-Dielektrikumschicht dünner ist als die Abschirmdielektrikumschicht; und eine Gate-Elektrode über der Zwischenelektroden-Dielektri-kumschicht. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 8, wobei der Graben in dem Schottky-Gebiet nur eine leitende Elektrode umfasst. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 1, wobei jeder der mehreren Gräben in dem FET-Gebiet und dem Schottky-Diodengebiet umfasst: eine Abschirmdielektrikumschicht, die die unteren Seitenwände und die Unterseite des Grabens auskleidet; eine Abschirmelektrode, die in einem unteren Abschnitt des Grabens angeordnet ist; eine Zwischenelektroden-Dielektrikumschicht über der Abschirmelektrode ; 17 • · ·· eine Gate-Dielektrikumschicht, die die oberen Grabenseitenwände auskleidet, wobei die Gate-Dielektrikumschicht dünner ist als die Abschirmdielektrikumschicht; und eine Gate-Elektrode über jeder Zwischenelektroden-Dielektri-5 kumschicht.
11. Trench-FET und Schottky-Diode, die monolithisch integriert sind, nach Anspruch 1, wobei ein Graben in dem FET-Gebiet umfasst: eine Dielektrikumschicht, die die Grabenseitenwände und 10 -Unterseite auskleidet, wobei die Dielektrikumschicht entlang der Grabenunterseite dicker ist als entlang den Grabenseitenwänden; und eine vertiefte Gate-Elektrode. 15 12. Halbleiteraufbau, umfassend: 20 einen ersten Graben in einem ersten Gebiet einer Halbleiterschicht, wobei der erste Graben eine leitende Elektrode darin aufweist, wobei eine Oberseite der leitenden Elektrode relativ zu einer Oberseite des ersten Gebiets der Halbleiterschicht vertieft ist; und einen zweiten Graben in einem zweiten Gebiet der Halbleiterschicht, wobei der zweite Graben eine leitende Elektrode darin aufweist, wobei die leitende Elektrode in dem zweiten Graben eine Oberseite aufweist, die mit einer Oberseite des zweiten Gebiets der Halbleiterschicht im Wesentlichen koplanar ist, wobei eine Oberseite des ersten Gebiets der Halbleiterschicht höher ist als eine Oberseite des zweiten Gebiets der Halbleiterschicht. Halbleiter nach Anspruch 12, wobei das erste Gebiet der Halbleiterschicht einen Trench-FET unterbringt und das zweite Gebiet der Halbleiterschicht einen Gleichrichter unterbringt. 30 13. Verfahren zum Ausbilden eines Trench-FET und einer Schottky-Diode, die monolithisch integriert sind, wobei das Verfahren umfasst, dass mehrere Gräben in einem FET-Gebiet und einem Schottky-Gebiet einer Halbleiterschicht ausgebildet werden; in jedem Graben eine vertiefte leitende Elektrode ausgebildet wird; und eine Kontaktöffnung in dem Schottky-Gebiet durch Entfernen mindestens eines Abschnitts der Halbleiterschicht und eines Abschnitts einer vertieften leitenden Elektrode in einem Graben ausgebildet wird, so dass eine Oberseite der vertieften leitenden Elektrode und eine Oberseite der Halbleiterschicht in dem Schottky-Gebiet im Wesentlichen koplanar sind. Verfahren nach Anspruch 14, das ferner umfasst, dass nach dem Schritt des Ausbildens einer Kontaktöffnung eine Verbindungsschicht ausgebildet wird, die mit Flächen der Halbleiterschicht elektrisch in Kontakt steht, um einen Schottky-Kontakt mit der Halbleiterschicht auszubilden. Verfahren nach Anspruch 15, wobei die Verbindungsschicht derart ausgebildet wird, dass sie mit der vertieften leitenden Elektrode in einem oder mehreren Gräben in dem Schottky-Gebiet elektrisch in Kontakt steht, von der vertieften leitenden Elektrode in einem oder mehreren Gräben in dem FET-Gebiet jedoch elektrisch isoliert ist. Verfahren nach Anspruch 14, wobei nach dem Schritt des Ausbildens einer Kontaktöffnung resultiert, dass eine Fläche der Halbleiterschicht in dem Schottky-Gebiet relativ zu einer Fläche der Halbleiterschicht in dem FET-Gebiet niedriger ist. 19 ····· · ·· • · · · ··· · · ·«· • · · ♦ ·· ··· • · · · · · · « « · ·· ·· ··· · ·· ·#
18. Verfahren nach Anspruch 14, wobei nach dem Schritt des Ausbildens einer Kontaktöffnung eine Oberseite einer vertieften leitenden Elektrode in einem Graben in dem FET-Gebiet höher ist als eine 5 Oberseite einer vertieften leitenden Elektrode in einem Graben in dem Schottky-Gebiet.
19. Verfahren nach Anspruch 14, das ferner umfasst,, dass vor dem Schritt des Ausbildens einer Kontaktöffnung eine Die-10 lektrikumschicht über der Halbleiterschicht ausgebildet wird, wobei der Schritt des Ausbildens einer Kontaktöffnung ferner umfasst, dass ein Abschnitt des Dielektrikummaterials entfernt wird.
20. Verfahren nach Anspruch 19, wobei der Abschnitt der Dielektri kumschicht, der mindestens eine Abschnitt der Halbleiterschicht und der Abschnitt einer leitenden Elektrode in einem Graben alle unter Verwendung eines Ätzprozesses entfernt werden, der die Dielektrikumschicht und das Halbleitersubstrat mit im Wesentlichen 20 der gleichen Rate ätzt.
21. Verfahren nach Anspruch 19, wobei der Abschnitt der Dielektrikumschicht, der mindestens eine Abschnitt der Halbleiterschicht und der Abschnitt einer leitenden Elektrode in einem Graben alle 25 unter Verwendung eines Ätzprozesses entfernt werden, der eine ge ringe Selektivität zwischen der Dielektrikumschicht und der Halbleiterschicht aufweist.
22. Verfahren nach Anspruch 19, das ferner umfasst, dass vor dem Schritt des Ausbildens einer Kontaktöffnung 30 20 • · • · • ··· • ··· ···· ·· ··· ···· · · ···· ·« ·· ·«· · »· ·· eine Schutzschicht über der Dielektrikumschicht ausgebildet wird; und mindestens ein Abschnitt der Schutzschicht entfernt wird, um die Kontaktöffnung zu definieren. 5
23. Verfahren nach Anspruch 20, das ferner umfasst, dass vor dem Schritt des Ausbildens einer Schutzschicht eine Source-Kontaktöffnung in einem Abschnitt der Dielektrikumschicht ausgebildet wird, der sich in dem FET-Gebiet erstreckt. 10
24. Verfahren nach Anspruch 14, das ferner umfasst, dass ein Wannengebiet in dem FET-Gebiet der Halbleiterschicht ausgebildet wird; Source-Gebiete in dem Wannengebiet benachbart zu einem 15 Graben in dem FET-Gebiet ausgebildet werden, wobei die Source- Gebiete und das Wannengebiet einen gegenteiligen Leitfähigkeitstyp aufweisen; und ein Heavy-Body-Gebiet in dem Wannengebiet ausgebildet wird, wobei das Heavy-Body-Gebiet den gleichen Leitfähigkeitstyp 20 wie das Wannengebiet, jedoch eine höhere Dotierungskonzentration als dieses, aufweist.
25. Verfahren nach Anspruch 14, das ferner umfasst, dass eine Abschirmdielektrikumschicht ausgebildet wird, die die 25 unteren Seitenwände und die Unterseite eines ersten Grabens in dem FET-Gebiet auskleidet; eine Abschirmelektrode ausgebildet wird, die in einem unteren Abschnitt des ersten Grabens angeordnet ist; eine Gate-Dielektrikumschicht ausgebildet wird, die die oberen Grabenseitenwände des ersten Grabens auskleidet, wobei die 30 • · · · ··· · · ·♦· ···· · · ··· ···· · · ···· ·· ·· ··· · ·· ·· 21 Gate-Dielektrikumschicht dünner ist als die Abschirmdielektrikumschicht; und über der Abschirmelektrode eine Gate-Elektrode ausgebildet wird. 5
26. Verfahren nach Anspruch 14, das ferner umfasst, dass eine Abschirmdielektrikumschicht ausgebildet wird, die die unteren Seitenwände und die Unterseite jedes eines ersten Grabens in dem FET-Gebiet und eines zweiten Grabens in dem Schottky-10 Gebiet auskleidet; eine Abschirmelektrode ausgebildet wird, die in einem unteren Abschnitt jedes des ersten und des zweiten Grabens angeordnet ist; eine Gate-Dielektrikumschicht ausgebildet wird, die die oberen Seitenwände jedes des ersten und des zweiten Grabens ausklei-15 det, wobei die Gate-Dielektrikumschicht dünner ist als die Ab schirmdielektrikumschicht; und über der Abschirmelektrode eine Gate-Elektrode ausgebildet wird.
27. Verfahren zum Ausbilden eines Halbleiteraufbaus, das umfasst, dass mehrere Gräben in einer Halbleiterschicht ausgebildet werden; eine Dielektrikumschicht ausgebildet wird, die die Grabensei-25 tenwände und -Unterseite auskleidet; in jedem Graben eine leitende Elektrode ausgebildet wird; über der Halbleiterschicht eine Dielektrikumschicht ausgebildet wird; eine Kontaktöffnung durch Entfernen eines Abschnitts der 30 Dielektrikumschicht, eines Abschnitts der Halbleiterschicht und ei nes Abschnitts jeder von einer oder mehreren leitenden Elektroden 22 22 • · • ··· • · • · • · • ··· • · · · ·· ···· ·· ·· ··· · ·· ·· in den mehreren Gräben ausgebildet wird, so dass eine Oberseite der einen oder mehreren leitenden Elektroden und eine Oberseite der Halbleiterschicht in der Kontaktöffnung im Wesentlichen kopla-nar sind; und 5 eine Verbindungsschicht ausgebildet wird, die mit der einen oder den mehreren leitenden Elektroden und der Halbleiterschicht über die Kontaktöffnung elektrisch in Kontakt steht, so dass die Verbindungsschicht einen Schottky-Kontakt mit der Halbleiterschicht ausbildet. 10
28. Verfahren nach Anspruch 27, wobei der Abschnitt der Dielektrikumschicht, der Abschnitt der Halbleiterschicht und der Abschnitt jeder der einen oder mehreren leitenden Elektroden alle unter Verwendung eines Ätzprozesses entfernt werden, der die Dielektrikum- 15 Schicht und das Halbleitersubstrat mit im Wesentlichen der gleichen Rate ätzt.
29. Verfahren nach Anspruch 27, wobei der Abschnitt der Dielektrikumschicht, der Abschnitt der Halbleiterschicht und der Abschnitt 20 jeder der einen oder mehreren leitenden Elektroden alle unter Ver wendung eines Ätzprozesses entfernt werden, der eine geringe Selektivität zwischen der Dielektrikumschicht und der Halbleiterschicht aufweist.
AT0950307A 2006-12-06 2007-11-28 Aufbau und verfahren zum ausbilden eines planaren schottky-kontakts AT506666A2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US86888406P 2006-12-06 2006-12-06
US11/747,847 US7732842B2 (en) 2006-12-06 2007-05-11 Structure and method for forming a planar schottky contact
PCT/US2007/085722 WO2008070491A2 (en) 2006-12-06 2007-11-28 Structure and method for forming a planar schottky contact

Publications (1)

Publication Number Publication Date
AT506666A2 true AT506666A2 (de) 2009-10-15

Family

ID=39492989

Family Applications (1)

Application Number Title Priority Date Filing Date
AT0950307A AT506666A2 (de) 2006-12-06 2007-11-28 Aufbau und verfahren zum ausbilden eines planaren schottky-kontakts

Country Status (7)

Country Link
US (3) US7732842B2 (de)
KR (1) KR101447016B1 (de)
CN (1) CN101553931B (de)
AT (1) AT506666A2 (de)
DE (1) DE112007002971T5 (de)
TW (1) TWI459560B (de)
WO (1) WO2008070491A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450798B2 (en) 2006-12-06 2013-05-28 Fairchild Semiconductor Corporation Semiconductor structure with a planar Schottky contact

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6838722B2 (en) * 2002-03-22 2005-01-04 Siliconix Incorporated Structures of and methods of fabricating trench-gated MIS devices
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface
US8304829B2 (en) 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US7879686B2 (en) * 2009-01-16 2011-02-01 Infineon Technologies Austria Ag Semiconductor device and method for manufacturing
US8148749B2 (en) * 2009-02-19 2012-04-03 Fairchild Semiconductor Corporation Trench-shielded semiconductor device
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
EP2543072B1 (de) 2010-03-02 2021-10-06 Vishay-Siliconix Strukturen und verfahren zur herstellung von doppelgate-vorrichtungen
TWI418015B (zh) * 2010-05-13 2013-12-01 科軒微電子股份有限公司 具有場效整流元件之功率半導體結構及其製造方法
CN102263059B (zh) * 2010-05-25 2013-09-18 科轩微电子股份有限公司 整合肖特基二极管与功率晶体管于基材的制造方法
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
WO2012158977A2 (en) 2011-05-18 2012-11-22 Vishay-Siliconix Semiconductor device
US8836024B2 (en) 2012-03-20 2014-09-16 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein having a contact within a Schottky region and a process of forming the same
JP2013201286A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 半導体素子
WO2014038110A1 (ja) * 2012-09-06 2014-03-13 三菱電機株式会社 半導体装置
KR101828495B1 (ko) 2013-03-27 2018-02-12 삼성전자주식회사 평탄한 소스 전극을 가진 반도체 소자
KR101934893B1 (ko) 2013-03-27 2019-01-03 삼성전자 주식회사 그루브 소스 컨택 영역을 가진 반도체 소자의 제조 방법
US9552993B2 (en) 2014-02-27 2017-01-24 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
CN105448980B (zh) * 2014-06-13 2019-03-29 北大方正集团有限公司 沟槽型vdmos器件及其制作方法
CN104517960B (zh) * 2014-08-13 2017-08-08 上海华虹宏力半导体制造有限公司 具有屏蔽栅的沟槽栅mosfet和肖特基二极管的集成结构
EP3183753B1 (de) 2014-08-19 2025-03-19 Vishay-Siliconix Mosfet-halbleiteranordnung
US9177968B1 (en) 2014-09-19 2015-11-03 Silanna Semiconductor U.S.A., Inc. Schottky clamped radio frequency switch
CN106024895A (zh) * 2016-06-27 2016-10-12 电子科技大学 一种集成肖特基二极管的积累型屏蔽栅mosfet
US10593760B2 (en) 2018-08-02 2020-03-17 Semiconductor Components Industries, Llc Method for forming trench semiconductor device having Schottky barrier structure
DE102018120734B4 (de) * 2018-08-24 2025-01-30 Infineon Technologies Ag Halbleitervorrichtung, die ein übergangsmaterial in einem graben enthält, und herstellungsverfahren
TWI689977B (zh) * 2019-01-11 2020-04-01 力源半導體股份有限公司 溝渠式功率電晶體及其製作方法
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
US20220069073A1 (en) * 2020-08-28 2022-03-03 Nanjing Zizhu Microelectronics Co., Ltd. Integrated circuit system with super junction transistor mechanism and method of manufacture thereof
CN114023812B (zh) * 2021-10-20 2023-08-22 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型mosfet器件及其制作方法
JP7724761B2 (ja) 2022-10-11 2025-08-18 ウィル セミコンダクター （シャンハイ） カンパニー リミテッド トレンチゲートタイプｉｇｂｔ
CN116454137A (zh) * 2023-04-19 2023-07-18 重庆云潼科技有限公司 一种集成SBD的槽型裂源SiC VDMOS结构及制造方法
CN119132948B (zh) * 2024-08-22 2025-10-31 上海华虹宏力半导体制造有限公司 减小肖特基槽底台阶高度的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479394B1 (en) 2000-05-03 2002-11-12 Maxim Integrated Products, Inc. Method of low-selective etching of dissimilar materials having interfaces at non-perpendicular angles to the etch propagation direction
US6445035B1 (en) * 2000-07-24 2002-09-03 Fairchild Semiconductor Corporation Power MOS device with buried gate and groove
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6498108B2 (en) * 2001-02-12 2002-12-24 Fairchild Semiconductor Corporation Method for removing surface contamination on semiconductor substrates
US7041600B2 (en) 2003-06-30 2006-05-09 International Business Machines Corporation Methods of planarization
CN1790745A (zh) * 2004-08-27 2006-06-21 国际整流器公司 具有基于沟槽的源电极和栅电极的功率器件
US7465986B2 (en) 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
AT504998A2 (de) 2005-04-06 2008-09-15 Fairchild Semiconductor Trenched-gate-feldeffekttransistoren und verfahren zum bilden derselben
US7732842B2 (en) * 2006-12-06 2010-06-08 Fairchild Semiconductor Corporation Structure and method for forming a planar schottky contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8450798B2 (en) 2006-12-06 2013-05-28 Fairchild Semiconductor Corporation Semiconductor structure with a planar Schottky contact

Also Published As

Publication number Publication date
DE112007002971T5 (de) 2009-10-08
CN101553931B (zh) 2013-06-12
US20120098061A1 (en) 2012-04-26
KR20090096459A (ko) 2009-09-10
US20080135889A1 (en) 2008-06-12
US8044461B2 (en) 2011-10-25
US20110079845A1 (en) 2011-04-07
KR101447016B1 (ko) 2014-11-03
CN101553931A (zh) 2009-10-07
WO2008070491A2 (en) 2008-06-12
TW200834922A (en) 2008-08-16
US7732842B2 (en) 2010-06-08
US8450798B2 (en) 2013-05-28
WO2008070491A3 (en) 2009-04-09
TWI459560B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
AT506666A2 (de) Aufbau und verfahren zum ausbilden eines planaren schottky-kontakts
DE69619434T2 (de) Vertikales MOS-Bauelement mit Graben-Gateelektrode und Verfahren zu dessen Herstellung
DE102009030510B4 (de) Aufbau und Verfahren zum Ausbilden eines Trench-FET mit abgeschirmtem Gate mit einem Zwischenelektroden-Dielektrikum mit einer Nitridschicht darin
DE112005001675B4 (de) Leistungshalbleiterbauelement mit einem oberseitigen Drain unter Verwendung eines Sinker-Trenches und Verfahren zur Herstellung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE102012004084B4 (de) Graben-MOSFET mit Abschirmdielektrikum, Abschirmelektrode und Interpolydielektrikum sowie Verfahren zu seiner Herstellung
DE102013113284B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
WO2000042665A1 (de) Mos-leistungsbauelement und verfahren zum herstellen desselben
DE112006001318T5 (de) Trench-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
DE102013108147B4 (de) Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen
DE102009025601A1 (de) Structure and method for forming a thick bottom dielectric (TBD) for trench-gate devices
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
AT505175A2 (de) Leitungsvorrichtung unter nutzung der chemisch-mechanischen planarisierung
AT505888A2 (de) Aufbau und verfahren zum ausbilden eines trench-fet mit abgeschirmtem gate, wobei die abschirm- und die gate-elektrode miteinander verbunden sind
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE10231928A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
AT505498A2 (de) Selbstjustierende graben-mosfet-struktur und herstellungsverfahren
DE102014114832B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
EP1859480A1 (de) Herstellung eines traegerscheiben-kontakts in grabenisolierten integrierten soi schaltungen mit hochspannungs-bauelementen
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102016106872A1 (de) Verfahren zum herstellen einer integrierten schaltung einschliesslich eines lateralen graben-transistors und eines logikschaltungselements
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102014110450A1 (de) Integrierte Schaltung und Verfahren zum Herstellen einer integrierten Schaltung
DE4122712C2 (de) Halbleitervorrichtung mit einer Elektrode vom MIS-Typ

Legal Events

Date Code Title Description
REJ Rejection

Effective date: 20160515