ATE365946T1 - Verfahren, system und programm zur konfiguration von teilnehmern auf einem bus fürein- /ausgabeoperationen - Google Patents

Verfahren, system und programm zur konfiguration von teilnehmern auf einem bus fürein- /ausgabeoperationen

Info

Publication number
ATE365946T1
ATE365946T1 AT03765810T AT03765810T ATE365946T1 AT E365946 T1 ATE365946 T1 AT E365946T1 AT 03765810 T AT03765810 T AT 03765810T AT 03765810 T AT03765810 T AT 03765810T AT E365946 T1 ATE365946 T1 AT E365946T1
Authority
AT
Austria
Prior art keywords
bus
program
subscribe
configuration
input
Prior art date
Application number
AT03765810T
Other languages
English (en)
Inventor
David Smith
Sailesh Bissessur
Mark Schmisseur
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Application granted granted Critical
Publication of ATE365946T1 publication Critical patent/ATE365946T1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Logic Circuits (AREA)
  • Digital Computer Display Output (AREA)
AT03765810T 2002-07-24 2003-07-21 Verfahren, system und programm zur konfiguration von teilnehmern auf einem bus fürein- /ausgabeoperationen ATE365946T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/205,544 US6801963B2 (en) 2002-07-24 2002-07-24 Method, system, and program for configuring components on a bus for input/output operations

Publications (1)

Publication Number Publication Date
ATE365946T1 true ATE365946T1 (de) 2007-07-15

Family

ID=30770091

Family Applications (1)

Application Number Title Priority Date Filing Date
AT03765810T ATE365946T1 (de) 2002-07-24 2003-07-21 Verfahren, system und programm zur konfiguration von teilnehmern auf einem bus fürein- /ausgabeoperationen

Country Status (8)

Country Link
US (1) US6801963B2 (de)
EP (1) EP1532535B1 (de)
CN (1) CN100361108C (de)
AT (1) ATE365946T1 (de)
AU (1) AU2003254040A1 (de)
DE (1) DE60314641T2 (de)
TW (1) TWI251147B (de)
WO (1) WO2004010313A2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060680B2 (en) * 2002-09-16 2011-11-15 Hewlett-Packard Development Company, L.P. Method of allocating memory
US8386648B1 (en) 2003-06-26 2013-02-26 Nvidia Corporation Hardware support system for accelerated disk I/O
US8683132B1 (en) 2003-09-29 2014-03-25 Nvidia Corporation Memory controller for sequentially prefetching data for a processor of a computer system
US8356142B1 (en) 2003-11-12 2013-01-15 Nvidia Corporation Memory controller for non-sequentially prefetching data for a processor of a computer system
US8700808B2 (en) * 2003-12-01 2014-04-15 Nvidia Corporation Hardware support system for accelerated disk I/O
JP4597507B2 (ja) 2003-12-02 2010-12-15 株式会社日立製作所 記憶デバイス制御装置及び記憶デバイス制御装置の制御方法
US20050273530A1 (en) * 2004-06-08 2005-12-08 Pao-Ching Tseng Combined optical storage and flash card reader apparatus using sata port and accessing method thereof
US8356143B1 (en) 2004-10-22 2013-01-15 NVIDIA Corporatin Prefetch mechanism for bus master memory access
US8356128B2 (en) * 2008-09-16 2013-01-15 Nvidia Corporation Method and system of reducing latencies associated with resource allocation by using multiple arbiters
US8370552B2 (en) * 2008-10-14 2013-02-05 Nvidia Corporation Priority based bus arbiters avoiding deadlock and starvation on buses that support retrying of transactions
US8698823B2 (en) 2009-04-08 2014-04-15 Nvidia Corporation System and method for deadlock-free pipelining
US11734005B2 (en) * 2021-07-04 2023-08-22 Mellanox Technologies, Ltd. Processor with split read
US11847461B2 (en) 2022-05-19 2023-12-19 Mellanox Technologies, Ltd. Out-of-order input / output write

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5522054A (en) * 1993-09-13 1996-05-28 Compaq Computer Corporation Dynamic control of outstanding hard disk read requests for sequential and random operations
US5561821A (en) 1993-10-29 1996-10-01 Advanced Micro Devices System for performing I/O access and memory access by driving address of DMA configuration registers and memory address stored therein respectively on local bus
GB9515336D0 (en) * 1995-07-26 1995-09-20 Int Computers Ltd Multi-media services system
JP3403284B2 (ja) 1995-12-14 2003-05-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 情報処理システム及びその制御方法
US6070207A (en) 1998-01-26 2000-05-30 Intel Corporation Hot plug connected I/O bus for computer system
US6425024B1 (en) * 1999-05-18 2002-07-23 International Business Machines Corporation Buffer management for improved PCI-X or PCI bridge performance
US6275876B1 (en) 1999-05-21 2001-08-14 International Business Machines Corporation Specifying wrap register for storing memory address to store completion status of instruction to external device

Also Published As

Publication number Publication date
US6801963B2 (en) 2004-10-05
AU2003254040A1 (en) 2004-02-09
DE60314641T2 (de) 2008-03-06
US20040019713A1 (en) 2004-01-29
EP1532535A2 (de) 2005-05-25
CN1685324A (zh) 2005-10-19
TWI251147B (en) 2006-03-11
TW200406682A (en) 2004-05-01
WO2004010313A2 (en) 2004-01-29
CN100361108C (zh) 2008-01-09
AU2003254040A8 (en) 2004-02-09
DE60314641D1 (de) 2007-08-09
WO2004010313A3 (en) 2004-03-18
EP1532535B1 (de) 2007-06-27

Similar Documents

Publication Publication Date Title
DE60327945D1 (de) Verfahren, system und programm zur handhabung von eingabe-/ausgabebefehlen
ATE365946T1 (de) Verfahren, system und programm zur konfiguration von teilnehmern auf einem bus fürein- /ausgabeoperationen
ATE516551T1 (de) Vereinigter dma
ATE387656T1 (de) Verfahren und gerät zur fensterverwaltung
ATE509317T1 (de) Verfahren und vorrichtung zur bereitstellung von unabhängigem logischem adressenraum und zugangsverwaltung
ATE323305T1 (de) Verfahren und vorrichtung zur durchführung einer deterministischen speicherzuordnungsantwort in einem computer-system
ATE466337T1 (de) Verfahren und vorrichtung zur seitengruppierung in einem block
DE60330826D1 (de) Verfahren zur Speichersystemsteuerung und Speichersteuerungsvorrichtung
DE69919513D1 (de) Unterhaltungssystem, aufnahmemedium und unterhaltungsvorrichtung
ATE7970T1 (de) Vorrichtung und verfahren zum zusammensetzen von klaengen.
ATE532140T1 (de) Verfahren und vorrichtung zur verbesserung der leistungsfähigkeit von usb- massenspeicherbausteinen bei anwesenheit grosser übertragungsverzögerungen
DE60325605D1 (de) Verfahren, system und programm zum speicherbasierten datentransfer
AU1201400A (en) Method of and apparatus for dispatching a processing element to a program location
DE60221010D1 (de) Methode und system zum effizienten zugriff auf entfernte eingabe/ausgabe-funktionen in eingebetteten steuerumgebungen
ATE453153T1 (de) Botschaftsverwalter und verfahren zur steuerung des zugriffs auf daten eines botschaftsspeichers eines kommunikationsbausteins
DE60234357D1 (de) Nung von dynamischen filtern
DE69525120D1 (de) Verfahren und Vorrichtung zur Verarbeitung von Ein-/Ausgabeanforderungen von mehreren Host-Rechnern
ATE554438T1 (de) Vorrichtung und verfahren zur datenbusleistungssteuerung
DE60314145D1 (de) Methode und vorrichtung welche einen externen zugriff zu internen konfigurationsregistern erlauben
DE602006010893D1 (de) Vorrichtung und verfahren zur handhabung von dma-anforderungen in einer virtuellspeicher-umgebung
TW200513836A (en) Interrupt signal control system and control method
DE60335724D1 (de) Vorrichtung und verfahren zur verarbeitung von geschachtelten unterbrechungen
ATE467175T1 (de) Vorrichtung und verfahren zur verwaltung von betriebssystemparametern
ATE249645T1 (de) Verfahren und anordnung für blockdatenübertragung
DE60239166D1 (de) Dma-verfahren, entsprechende system und rechnerprogrammprodukt

Legal Events

Date Code Title Description
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties
RER Ceased as to paragraph 5 lit. 3 law introducing patent treaties