<Desc/Clms Page number 1>
formulée par Société dite : GTE AUTOMATIC ELECTRIC INCORPORATED pour "Circuit de contrôle de points de détection" (Inventeur : Brad K. FAYETTE) comme
BREVET D'INVENTION.
Priorité de la demande de brevet déposée aux Etats-Unis d'Amérique le 8 novembre 1982 sous le n 439. 955, au nom de Brad K. FAYETTE, dont la société susdite est l'ayant droit.
<Desc/Clms Page number 2>
La présente invention concerne des circuits de contrôle et, plus particulièrement, un circuit de contrôle de points de détection.
Des circuits de contrôle de points de détection sont habituellement raccordés à des contacts de relais ou de commutateurs. Ces circuits comprennent spécifiquement un circuit à retard ou à réaction qui est raccordé au contact de relais ou de commutateur associé. Les signaux de sortie engendrés par ces circuits représentent alors l'état de validation (antirebond) du contact de relais ou de commutateur associé. Toutefois, un tel système, avec un circuit à retard ou à réaction raccordé à chaque point de détection, devient coûteux à mesure que le nombre de points de détection contrôlés augmente.
En conséquence, l'objet de la présente invention est de fournir un nouveau circuit de contrôle de points de détection ne nécessitant pas l'utilisation de circuits à retard ou à réaction.
Suivant la présente invention, on prévoit un circuit de contrôle de points de détection. Ce circuit est raccordé à plusieurs points de détection agissant chacun pour engendrer un signal d'état d'une première ou d'une seconde caractéristique, tandis qu'il comprend un moyen de traitement comportant plusieurs premiers, deuxièmes et troisièmes emplacements de mémoire. Ce moyen de traitement fonctionne pour balayer périodiquement chaque point de détection et mémoriser le signal d'état de chaque point de détection balayé dans un premier emplacement de mémoire associé. Ce moyen de traitement fonctionne également pour transférer le contenu du premier emplacement de mémoire à un deuxième emplacement de mémoire associé avant chaque balayage ultérieur du point de détection.
Le moyen de traitement fonctionne également,
<Desc/Clms Page number 3>
en réponse à un signal de la première caractéristique provenant des premier et deuxième emplacements de mémoire associés, pour mémoriser un signal résultant d'une première caractéristique dans un troisième emplacement de mémoire associé.
Le moyen de traitement précité fonctionne également, en réponse à un signal de la première caractéristique provenant du premier et du troisième ou du deuxième et du troisième emplacement de mémoire associés, pour mémoriser le signal résultant d'une première caractéristique dans le troisième emplacement de mémoire associé.
Le moyen de traitement fonctionne également, en réponse à un signal de la seconde caractéristique provenant du premier et du deuxième, du premier et du troisième ou du deuxième et du troisième emplacement de mémoire associés, pour mémoriser un signal résultant d'une seconde caractéristique dans le troisième emplacement de mémoire associé.
L'unique dessin annexé est un bloc-diagramme d'un circuit de contrôle de points de détection suivant la présente invention.
On se référera à présent au dessin annexé qui illustre le circuit de contrôle de points de détection de la présente invention. Un microprocesseur 10 est connecté à des points de détection SP1-SPn, à une mémoire de travail 20, ainsi qu'à une mémoire à accès sélectif 30. Le microprocesseur 10, la mémoire de travail 20 et la mémoire à accès sélectif 30 fonctionnement à la manière d'un circuit de traitement. Les points de détection SP1-SPn comprennent spécifiquement des contacts de relais ou de commutateurs.
Le microprocesseur 10 balaie périodiquement les points de détection SP1-SPn. Les états des points de détection sont ensuite mémorisés dans la mémoire de
<Desc/Clms Page number 4>
travail 20 sous forme de mots désignés par"mots d'état courant" (CS). Avant lebalayage suivant, les données que renferment les mots d'état courant, sont transférées dans la mémoire à accès sélectif 30 sous forme de mots désignés par"mots de dernier état" (LS).
Lors du balayage suivant des points de détection, le microprocesseur 10 mémorise à nouveau l'état courant de ces derniers dans les mots d'état courant. Ces données d'état courant sont alors comparées de manière logique avec les données que renferment les mots de dernier état et les données résultantes sont mémorisées dans la mémoire à accès sélectif 30 sous forme de mots désignés par"mots d'état antirebond" (DS). Ensuite, le microprocesseur 10 transfère à nouveau les données contenues dans les mots d'état courant aux mots de dernier état en vue du cycle de balayage et de comparaison suivant.
Lors de chaque balayage ultérieur des points de détection, le microprocesseur 10 balaie tout d'abord les points de détection, après quoi il mémorise des données représentatives de leur état dans les mots d'état courant, il compare de manière logique ces données avec les données contenues dans les mots de dernier état et d'état antirebond, puis il compare les données contenues dans les mots de dernier état avec celles contenues dans les mots d'état antirebond.
Les données résultant de ces comparaisons représentent le nouvel état antirebond des points de détection et ces données sont mémorisées dans les mots d'état antirebond. Le microprocesseur 10 transfère ensuite les données contenues dans les mots d'état courant aux mots de dernier état.
En conséquence, lors de chaque balayage, le microprocesseur 10 procède à la mise à jour de l'état antirebond des points de détection. Le microproces-
<Desc/Clms Page number 5>
seur 10 confère la caractéristique antirebond aux points de détection en modifiant les données associées contenues dans les mots d'état antirebond uniquement lorsqu'un changement survenant dans l'état d'un point de détection reste constant pendant une période au moins aussi longue que celle requise pour procéder à deux balayages successifs du point de détection. Si l'état d'un point de détection n'est pas constant pendant au moins deux balayages successifs, on considère qu'il s'agit d'un bruit et il est ignoré.
Par exemple, le microprocesseur 10 enregistre un niveau logique 1 (signal résultant d'une première caractéristique) dans un bit du mot d'état antirebond (troisième emplacement de mémoire) associé à un point de détection particulier lorsque les bits associés des mots d'état courant et de dernier état (premier et deuxième emplacements de mémoire) pour ce point de détection sont tous deux à un niveau logique 1 (signal d'état d'une première caractéristique).
Ce processus est représenté de manière logique par l'équation NDS = LYS'CES (équation 1), où NDS = nouvel état antirebond. Les données relatives au nouvel état antirebond et à l'état courant sont ensuite enregistrées dans les bits d'état antirebond et de dernier état, respectivement. Dans ces conditions, l'état du bit d'état antirebond est non pertinent, étant donné que les données contenues dans le bit d'état antirebond sont soit déjà à un niveau logique 1, soit en train de passer d'un niveau logique 0 (signal résultant d'une seconde caractéristique) à un niveau logique 1 en réponse à un changement de validation dans l'état du point de détection associé.
Le microprocesseur 10 enregistre également un niveau logique 1 dans un bit d'état antirebond de point de détection lorsque les bits de dernier état
<Desc/Clms Page number 6>
et d'état antirebond pour ce point de détection sont tous deux à un niveau logique 1. Ce processus est représenté de manière logique par l'équation NDS = LYS. DUS (équation 2). Ensuite, les données relatives au nouvel état antirebond et à l'état courant sont à nouveau enregistrées dans les bits d'état antirebond et de dernier état respectivement.
Dans ces conditions, l'état du bit d'état courant est non pertinent, étant donné que, ou bien le point de détection est à l'état de rebondissement, auquel cas le bit d'état courant sera à un niveau logique 0 (signal d'état d'une seconde caractéristique) pendant un balayage seulement, ou bien le bit d'état courant est resté à un niveau logique 1, auquel cas l'équation 1 entraîne également l'enregistrement d'un niveau logique 1 dans le bit d'état antirebond. Une autre alterna tive est celle d'un changement de validation détecté lors du balayage suivant.
Le microprocesseur 10 enregistre également un niveau logique 1 dans le bit d'état antirebond d'un point de détection lorsque les bits d'état courant et d'état antirebond pour ce point de détection sont tous deux à un niveau logique 1. Ce processus est représenté de manière logique par l'équation NDS = CS-DS (équation 3). Les données relatives au nouvel état antirebond et à l'état courant sont à nouveau enregistrées dans les bits d'état antirebond et de dernier état respectivement.
Dans ces conditions, l'état du bit de dernier état est non pertinent, étant donné que, ou bien les données contenues dans le bit de dernier état représentent un bruit (un balayage à un niveau logique 0), ou bien le bit d'état courant est resté à un niveau logique 1, amenant ainsi les équations 1 et 2 à enregistrer également un niveau logique 1 dans le bit d'état antirebond.
<Desc/Clms Page number 7>
Evidemment, si aucune des équations 1,2 et 3 n'entraîne l'enregistrement d'un niveau logique 1 dans le bit d'état antirebond, un niveau logique 0 sera alors enregistré dans ce dernier. Les trois équations précitées peuvent être combinées en une équation 4 de la manière suivante :
NDS = (LS. CS) + (LS. DS) + (CS. DS)
Les diverses conditions logiques résultant de cette équation sont résumées dans le tableau ci-après qui illustre toutes les combinaisons de données possibles lors de chacun des balayages successifs.
EMI7.1
<tb>
<tb>
Etat <SEP> anti-Dernier <SEP> Etat <SEP> Nouvel <SEP> état
<tb> rebond <SEP> état <SEP> courant <SEP> antirebond
<tb> 0 <SEP> 0 <SEP> 0 <SEP> 0 <SEP>
<tb> 0 <SEP> 0 <SEP> 1 <SEP> 0 <SEP>
<tb> 0 <SEP> 1 <SEP> 0 <SEP> 0 <SEP>
<tb> 0 <SEP> 0 <SEP> 1 <SEP> 0 <SEP>
<tb> o <SEP> 1 <SEP> 1 <SEP> 1 <SEP>
<tb> 1 <SEP> 1 <SEP> 1 <SEP> 1 <SEP>
<tb> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP>
<tb> 1 <SEP> 0 <SEP> 1 <SEP> 1 <SEP>
<tb> 1 <SEP> 1 <SEP> 0 <SEP> 1 <SEP>
<tb> 1 <SEP> 0 <SEP> 0 <SEP> 0 <SEP>
<tb>
Ainsi qu'on l'a décrit précédemment et comme indiqué dans le tableau ci-dessus, les données relatives au nouvel état antirebond et à l'état courant de n'importe quel balayage particulier sont enregistrées dans les bits d'état antirebond et de dernier état avant le balayage suivant.
Dès lors, le circuit de contrôle de points de détection de la présente invention balaie périodiquement les points de détection connectés et procède à la mise à jour du bit d'état antirebond pour chaque point de détection lors de chaque balayage.
<Desc/Clms Page number 8>
L'homme de métier comprendra de toute évidence que de nombreuses modifications peuvent être apportées à la présente invention sans se départir de son esprit qui est limité uniquement par le cadre des revendications ci-après.