BRPI0710528A2 - Método e aparelho para transmitir sinal de trasmissão digital em sistema vsb avançado (a-vsb) em que o pacote de transporte sem campo de adaptação é fornecido em localização fixa nas fatias de campo de dados - Google Patents
Método e aparelho para transmitir sinal de trasmissão digital em sistema vsb avançado (a-vsb) em que o pacote de transporte sem campo de adaptação é fornecido em localização fixa nas fatias de campo de dados Download PDFInfo
- Publication number
- BRPI0710528A2 BRPI0710528A2 BRPI0710528-2A BRPI0710528A BRPI0710528A2 BR PI0710528 A2 BRPI0710528 A2 BR PI0710528A2 BR PI0710528 A BRPI0710528 A BR PI0710528A BR PI0710528 A2 BRPI0710528 A2 BR PI0710528A2
- Authority
- BR
- Brazil
- Prior art keywords
- bytes
- transport
- adaptation field
- srs
- data
- Prior art date
Links
- 230000006978 adaptation Effects 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 36
- 230000005540 biological transmission Effects 0.000 title claims abstract description 21
- 238000012545 processing Methods 0.000 claims abstract description 9
- 230000000153 supplemental effect Effects 0.000 claims description 4
- 230000003044 adaptive effect Effects 0.000 claims 1
- 238000013507 mapping Methods 0.000 description 29
- 238000010586 diagram Methods 0.000 description 16
- 239000000945 filler Substances 0.000 description 15
- 230000011664 signaling Effects 0.000 description 13
- 230000001360 synchronised effect Effects 0.000 description 9
- 238000012549 training Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000012937 correction Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 241000894433 Turbo <genus> Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2383—Channel coding or modulation of digital bit-stream, e.g. QPSK modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6538—ATSC VBS systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
- H04L1/0079—Formats for control data
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
- H04N21/2368—Multiplexing of audio and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/238—Interfacing the downstream path of the transmission network, e.g. adapting the transmission rate of a video stream to network bandwidth; Processing of multiplex streams
- H04N21/2389—Multiplex stream processing, e.g. multiplex stream encrypting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
- H04N21/4341—Demultiplexing of audio and video streams
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4382—Demodulation or channel decoding, e.g. QPSK demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/438—Interfacing the downstream path of the transmission network originating from a server, e.g. retrieving encoded video stream packets from an IP network
- H04N21/4385—Multiplex stream processing, e.g. multiplex stream decrypting
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
<B>MéTODO E APARELHO PARA TRANSMITIR SINAL DE TRANSMISSãO DIGITAL EM SISTEMA VSB AVANçADO (A-VSB) EM QUE O PACOTE DE TRANSPORTE SEM CAMPO DE ADAPTAçAO E FORNECIDO EM LOCALIZAçãO FIXA NAS FATIAS DE CAMPO DE DADOS<D>. Um método de processar um sinal de transmissão digital inclui gerar um fluxo de transporte que inclui uma pluralidade de pacotes de transporte; selecionar um dos pacotes de transporte como o pacote inicial a ser mapeado em um primeiro segmento de dados de um quadro de dados codificado; e construir quadros de dados determinísticos no fluxo de transporte iniciando com o pacote inicial; em que pelo menos um dos 52 pacotes de transporte não tem um campo de adaptação; em que todos os restantes dos 52 pacotes de transporte de fato têm um campo de adaptação; e em que o pelo menos um pacote de transporte que não possui o campo de adaptação é fornecido em uma localização fixa em cada uma das fatias.
Description
MÉTODO E APARELHO PARA TRANSMITIR SINAL DE TRANSMISSÃODIGITAL EM SISTEMA VSB AVANÇADO (A-VSB) EM QUE O PACOTE DETRANSPORTE SEM CAMPO DE ADAPTAÇÃO É FORNECIDO EMLOCALIZAÇÃO FIXA NAS FATIAS DE CAMPO DE DADOS
CAMPO TÉCNICO
Aspectos da invenção relacionam-se em parte aaprimoramentos no Sistema de Televisão Digital (DTV) doComitê de Sistemas de Televisão Avançados (ATSC).
HISTÓRICO DA TECNOLOGIA
O sistema ATSC DTV utiliza um sistema de transmissãode banda lateral vestigial de 8 símbolos (8-VSB) que ésuscetível a problemas de recepção em certas aplicações esob certas condições, como em aplicações móveis e emcomunicação por canais sujeitos ao desvanecimento Doppler.
Uma versão aprimorada do sistema 8-VSB denominado deEnhanced-VSB (E-VSB) foi desenvolvida. O sistema E-VSBpermite que um fluxo de dados aprimorados ou robusto sejatransmitido. Este fluxo de dados aprimorado ou robustopretende resolver alguns dos problemas de recepção queocorrem no sistema 8-VSB. No entanto, o sistema E-VSB aindaé suscetível de problemas de recepção. Aspectos da invençãoforam desenvolvidos em parte em um esforço para resolver osproblemas de recepção que ocorrem nos sistemas 8-VSB e E-VSB, e inclui uma versão aprimorada desses sistemasconhecida como o sistema Advanced-VSB (A-VSB).
REVELAÇÃO DA INVENÇÃO
De acordo com um aspecto da invenção, um método deprocessar um sinal de transmissão digital inclui gerar umfluxo de transporte que inclui uma pluralidade de pacotesde transporte, cada um dos pacotes de transporte tendo 187bytes, cada um dos bytes tendo 8 bits, os 187 bytesincluindo 3 bytes de identificador de pacote (PID);selecionar um dos pacotes de transportes como o pacoteinicial a ser mapeado dentro de um primeiro segmento dedados de um quadro de dados codificado; e construir quadrosde dados deterministicos no fluxo de transporte começandocom o pacote inicial, cada um dos quadros de dadosdeterministicos tendo 2 campos de dados, cada um dos camposde dados tendo 6 fatias, cada uma das fatias tendo 52pacotes de transporte; em que pelo menos um dos 52 pacotesde transporte não tem um campo de adaptação e tem 187bytes, cada um dos bytes tendo 8 bits, os 187 bytesincluindo 3 bytes de PID, seguidos de 184 bytes de dados,em que todos os restantes dos 52 pacotes de transporte tem,cada um, 187 bytes, cada um dos bytes tendo 8 bits, os 187bytes incluindo 3 bytes de PID, seguido por 2 bytes decabeçalho do campo de adaptação (AF), seguido por 182-Nbytes de dados; e em que o pelo menos um pacote detransporte que não tem o campo de adaptação é provido a umalocalização fixa em cada uma das fatias.
Aspectos adicionais e/ou vantagens da invenção serãoexplicitados em parte na descrição que segue e, em parte,será óbvia da descrição, ou poderá ser aprendida pelaprática da invenção.
EFEITOS VANTAJOSOS
Embora descrita η contexto de um sistema ATSC parautilização em televisão digital, é compreendido queaspectos da invenção podem ser utilizados em outrossistemas de transmissão.
Ademais, a multiplexação estatística provou ser muitoeficiente para transmitir fluxos múltiplos por um canalúnico, e maioria dos irradiadores o adotaram ou pode seresperados que o adotem no futuro. A multiplexaçãoestatística é um sistema de comunicação no modo de pacote,como é A-VSB de acordo com um aspecto da invenção, e assimoferece outra oportunidade para implementar A-VSB.
DESCRIÇÃO SUCINTA DOS DESENHOS
Estes e/ou outros aspectos e vantagens da invençãotornar-se-ão aparentes e mais prontamente apreciados dadescrição seguinte de versões da invenção, tomados emconjunto com os desenhos acompanhantes, dos quais:
A Figura 1 mostra mapeamentos assíncronos e síncronosde pacotes de fluxo de transporte (TS) ATSC para um quadroVSB de acordo com um aspecto da invenção, com o mapeamentoproduzindo um quadro determinístico (DF) de acordo com umaspecto da invenção.
A Figura 2 mostra um diagrama de blocos de pré-codificadores/codificadores de treliça utilizados parailustrar um aspecto da invenção.
A Figura 3 mostra um VSB normal e um quadro A-VSB deacordo com um aspecto da invenção.
A Figura 4 mostra um circuito para efetuar umrestabelecimento de treliça determinístico (DTR) de acordocom um aspecto da invenção.
A Figura 5 mostra um diagrama de blocos de umtransmissor ATSC DTV utilizando uma seqüência de referênciasuplementar (SRS) de acordo com um aspecto da invenção.
A Figura 6 mostra um diagrama de blocos de ummultiplexador de emissão ATSC utilizando o SRS de acordocom um aspecto da invenção.A Figura 7 mostra um sintaxe de pacote TS normal deacordo com um aspecto da invenção.
A Figura 8 mostra um pacote TS sem SRS de acordo comum aspecto da invenção.
A Figura 9 mostra um fluxo de transporte normal deacordo com um aspecto da invenção.
A Figura 10 mostra um sintaxe de pacote TS normal comum campo de adaptação de acordo com um aspecto da invenção.
A Figura 11 mostra um pacote TS que porta SRS deacordo com um aspecto da invenção.
A Figura 12 mostra um fluxo de transporte com pacotesSRS de acordo com um aspecto da invenção.
A Figura 13 mostra um diagrama de blocos de umenchedor SRS de acordo com um aspecto da invenção.
A Figura 14 mostra um fluxo de transporte portando SRSde acordo com um aspecto da invenção.
A Figura 15 mostra um fluxo de transporte portando SRScom paridade acrescentada pelo codificador Reed-Solomon naFigura 5, de acordo com um aspecto da invenção.
A Figura 16 mostra um entrelaçador de byte ATSCemitido para N=2 6(SRS)+2(cabeçalho AF) de acordo com umaspecto da invenção.
A Figura 17 mostra o significado de "Oésimobyte[0,...,51 pacotes] de acordo com um aspecto dainvenção.
A Figura 18 mostra conceitualmente como umentrelaçador de byte ATSC converte 52 segmentos contendo,cada um, 26 bytes de dados no padrão SRS em um fluxo detransporte em 26 segmentos contendo, cada um, 52 bytescontíguos de dados no padrão SRS em um fluxo detransmissão.
A Figura 19 mostra um diagrama de blocos de um blococodificador de modulação codificada por treliça (TCM) comcorreção de paridade de acordo com um aspecto da invenção.
A Figura 20 mostra um diagrama de blocos detalhado dobloco codificador TCM na Figura 19 de acordo com um aspectoda invenção.
A Figura 21 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para utilização comSRS de acordo com um aspecto da invenção.
A Figura 22 mostra valores de byte de padrãoarmazenados em uma memória de padrão SRS de acordo com umaspecto da invenção.
A Figura 23 mostra um entrelaçador de byte ATSCemitido quando 35 bytes de dados de padrão SRS sãoutilizados que mostra porque mais de 27 bytes de dados nopadrão SRS não podem ser utilizados.
A Figura 24 mostra como um limite de fatia corta aregião rotulada "C" na Figura 16 nos segmentos 5 a 9.
A Figura 25 mostra um entrelaçador de byte ATSCemitido para 27 bytes de dados no padrão SRS (o númeroMáximo permitido de bytes de dados de padrão( que aparecenos segmentos 5 a 31.
A Figura 26 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para utilização comSRS de acordo com um aspecto da invenção que inclui umpacote {Null,PAT,PMT} sem um campo de adaptação serfornecido em uma localização fixa em um quadro.
A Figura 27 mostra conceitualmente a funcionalidade deuma rede de freqüência única ATSC harmonizada (SFN).A Figura 28 mostra uma configuração de sistema para afuncionalidade de um SFN harmonizado e de A-VSB.
A Figura 29 mostra a inserção de um pacote deinicialização de quadro VSB (VFIP) no último pacote TS(623ésimo) em um quadro VSB.
A Figura 30 mostra o mapeamento de byte em umentrelaçador de 52 segmentos ATSC.
A Figura 31 mostra posições dos bytes de um VFIP noentrelaçador de 52 segmentos ATSC.
A Figura 32 mostra as posições de byte em um VFIPutilizado para o restabelecimento de treliça determinístico(DTR).
A Figura 33 mostra conceitualmente um contador PPSutilizado em um SFN.
A Figura 34 mostra linhas de tempo de sincronizaçãoSFN que mostram sintaxe e semântica de tempo para um ATSCSFN.
A Figura 35 mostra um diagrama de blocos de umtransmissor ATSC DTV modificado para utilização com umfluxo turbo de acordo com um aspecto da invenção.
A Figura 36 mostra um diagrama de blocos domultiplexador de emissão ATSC (MUX) para utilização com umfluxo turbo no transmissor ATSC DTV modificado por turbo naFigura 35 de acordo com um aspecto da invenção.
A Figura 37 mostra um fluxo de transporte turboentrado no pré-processador turbo na Figura 36 de acordo comum aspecto da invenção.
A Figura 38 mostra um diagrama de blocos do pré-processador turbo na Figura 36 de acordo com um aspecto dainvenção.A Figura 39 mostra um fluxo de transporte turbo comparidade acrescentada pelo codificador Reed-Solomon (RS) nopré-processador turbo na Figura 3 8 de acordo com um aspectoda invenção.
A Figura 40 mostra a expansão de um byte para doisbytes efetuada no fluxo de transporte turbo com paridadepelo fazedor de marca de lugar no pré-processador turbo naFigura 38 em modo de codificação de velocidade de 1/2 deacordo com um aspecto da invenção.
A Figura 41 mostra a expansão de um byte para quatrobytes efetuada no fluxo de transporte turbo com paridadepelo fazedor de marca de lugar no pré-processador turbo naFigura 38 no modo de codificação de velocidade de 1-4 deacordo com um aspecto da invenção.
A Figura 42 mostra um fluxo de transporte turboexpandido emitido do pré-processador turbo na Figura 3 8 deacordo com um aspecto da invenção.
A Figura 43 mostra um fluxo de transporte que portadados turbo que são entrados no aleatorizador notransmissor ATSC DTV modificado por turbo na Figura 3 5 deacordo com um aspecto da invenção.
A Figura 44 mostra um fluxo de transporte que portadados turbo com paridade acrescentada pelo codificadorReed-Solomon (RS) no transmissor ATSC DTV modificado porturbo na Figura 35 de acordo com um aspecto da invenção.
A Figura 4 5 mostra um diagrama de blocos do pós-processador turbo no transmissor ATSC DTV modificado porturbo na Figura 3 5 de acordo com um aspecto da invenção.
A Figura 4 6 mostra um diagrama de blocos docodificador externo no pós-processador turbo na Figura 45de acordo com um aspecto da invenção.
A Figura 47 mostra entradas e saídas d codificadorexterno nas Figuras 45 e 46 em modo de codificação develocidade de 1/2 de acordo com um aspecto da invenção.
A Figura 48 mostra entradas e saídas d codificadorexterno nas Figuras 45 e 46 em modo de codificação develocidade de 1/4 de acordo com um aspecto da invenção.
A Figura 49 mostra uma explanação gráfica de uma regrade entrelaçamento de bit para um comprimento deentrelaçamento de 4 utilizado pelo entrelaçador externo nopós-processador turbo na Figura 4 5 de acordo com um aspectoda invenção.
A Figura 50 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para utilização como modo de fluxo turbo 2 ou 4 de acordo com um aspecto dainvenção.
A Figura 51 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para utilização como modo de fluxo turbo 5 ou 6 de acordo com um aspecto dainvenção.
A Figura 52 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para utilizaçãotanto com SRS e o modo de fluxo turbo 2 ou 4 de acordo comum aspecto da invenção.
A Figura 53 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para utilizaçãotanto com SRS e o modo de fluxo turbo 5 ou 6 de acordo comum aspecto da invenção.
A Figura 54 mostra uma estrutura de bit de sinalizaçãono modo A-VSB utilizado em um esquema de sinalização nomodo A-VSB de acordo com um aspecto da invenção.
A Figura 55 mostra códigos Walsh de (16) bitsutilizados no esquema de sinalização no modo A-VSB deacordo com um aspecto da invenção.
A Figura 56 mostra um diagrama de um entrelaçador debyte de 52 segmentos ATSC de acordo com um aspecto dainvenção.
A Figura 57 mostra um primeiro estágio da manipulaçãode 52 pacotes de entrada com SRS no entrelaçador de byte naFigura 56 de acordo com um aspecto da invenção.
A Figura 58 mostra um segundo estágio de manipulaçãodos 52 pacotes de entrada com SRS no entrelaçador de bytena Figura 5 6 de acordo com um aspecto da invenção.
A Figura 5 9 mostra um terceiro estágio de manipulaçãodos 52 pacotes de entrada com SRS no entrelaçador de bytena Figura 56 de acordo com um aspecto da invenção.
A Figura 60 mostra o mapeamento de 52 pacotes deentrada efetuado pelo entrelaçador de byte na Figura 56 deacordo com um aspecto da invenção.
A Figura 61 mostra o mapeamento de 104 pacotes deentrada efetuados pelo entrelaçador de byte na Figura 56 deacordo com um aspecto da invenção.
A Figura 62 mostra o detalhe de um mapeamento efetuadopelo entrelaçador de byte na Figura 56 quando 26 bytes sãoutilizados para SRS de acordo com um aspecto da invenção.
MELHOR MODO PARA REALIZAR A INVENÇÃO
Será feita referência agora em detalhe a versões dainvenção, exemplos das quais são mostrados nos desenhosacompanhantes, em que números de referência iguais referem-se a elementos iguais no todo. As versões são descritasabaixo para explicar a presente invenção pela referência àsFiguras.
Aspectos da invenção descritos abaixo incluem quadrodeterminístico (DF), restabelecimento de treliça determinístico (DTR), seqüência de referência suplementar(SRS) , rede de freqüência única (SFN), e fluxo turbo. Essesaspectos da invenção são descritos no contexto do sistemaATSC DTV 8-VSB como parte de um sistema Advanced-VSB (A-VSB), mas não são limitados ao uso em tal contexto.
A descrição seguinte pressupõe uma familiaridade com oAdvanced Television Systems Committee (ATSC) DigitalTelevision System (DTV) que incorpora aspectos do sistemaMPEG-2, detalhes do qual são descritos nas normascorrespondentes. Exemplos dessas normas que poderão ser relevantes são ATSC A/52B, Digital Audio CompressionStandard (AC-3, E-AC-3), Revision B7 14 de junho de 2005;ATSC A/53E, ATSC Digital Television Standard (A/;53),Revision E, 27 de dezembro de 2005; Working Draft Amendment2 to ASTC Digital Television Standard (A/53C) with Amendment 1 and Corrigendum 1; ATSC A/54a, RecommendedPractice: Guide to the Use of the ATSC Digital TelevisionStandard, 4 de dezembro de 2003; ATSC A110/A,Synchronization Standard for Distributed Transmission,Revision A, 19 de julho de 2005; ISSO/IEC IS 13818-1:2000(E)7 Information technology - Generic coding ofmoving pictures and associated áudio information: Systems(second edition) (MPEG-2); e ISSO/IEC IS 13818-2:2000(E),Information technology - Generic coding of moving picturesand associated áudio information: Video (second edition) (MPEG-2) , o conteúdo dos quais são aqui incorporados porreferência em sua inteireza.
Quadro determinístico e restabelecimento de treliçadeterminístico preparam o sistema 8-VSB para ser operado demaneira determinística. No sistema A-VSB7 o multiplexadorde emissão tem conhecimento e sinaliza o início do quadro8-VSB para o excitador A-VSB. Este conhecimento a priori domultiplexador de emissão permite que a multiplexaçãointeligente seja efetuada de acordo com um aspecto dainvenção.
A ausência de sinais de treinamento de equalizadoradequados estimulou projetos de receptor com uma sobre-dependência em técnicas de equalização cegas. SRS ofereceuma solução de sistema com sinais de treinamento deequalizador adequados acoplado com os mais recentes avançosalgorítmicos nos princípios de projeto de receptor paraatingir novos níveis de desempenho em ambientes dinâmicos.SRS melhora a recepção de fluxo normal. No entanto, écompreendido que outras seqüências de treinamento podem serutilizadas em outros aspectos da invenção.
A funcionalidade SFN é fornecida no sistema A-VBS comouma abordagem inteiramente harmonizada que funciona com osdemais recursos A-VSB.
O fluxo turbo de acordo com aspectos da invençãofornece um novo nível de capacidade de correção de erro.
Isto trás a recepção robusta em termos de limite dereceptor SNR mais baixo e melhoramentos nos ambientesmulti-via A recepção de fluxo normal em um receptor delegado não é afetada pelo fluxo turbo.
Uma aplicação inicial do sistema A-VSB pode serencarar questões de recepção de serviços de fluxo principalem modos de operação fixa ou portátil em aplicações ATSCDTV. O sistema A-VSB é compatível para trás e ofereceráopções aos irradiadores terrestres para nivelar a mudançatecnológica e satisfazer expectativas de consumidor emmutação indo para frente.
O quadro determinístico (DF) é um elemento do sistemaA-VSB, e sua finalidade é tornar o mapeamento dos pacotesde fluxo de transporte ATSC um processo síncrono.
Atualmente, este mapeamento é um processo assíncrono. 0multiplexador ATSC atual em um estúdio produz um fluxo detransporte de velocidade fixa com nenhum conhecimento daestrutura de quadro de camada física 8-VSB ou o mapeamentode pacotes. Esta situação é mostrada na metade superior daFigura 1.
O excitador ATSC (A/53) normal escolhe aleatoriamenteum pacote para mapear dentro do primeiro segmento de umquadro VSB. Nenhum conhecimento desta decisão (e assim aposição temporal de qualquer pacote de fluxo de transporteno quadro VSB) é conhecido do multiplexador no fluxoascendente. No sistema ATSC A-VSB aqui revelado, omultiplexador de emissão toma uma decisão deliberada dequal pacote o excitador ATSC deve mapear dentro do primeirosegmento do quadro VSB. Esta decisão é então sinalizadapara o excitador A-VSB que opera como um escravo para omultiplexador de emissão. O pacote inicial acoplado com oconhecimento da estrutura do quadro VSB fixo, dá aomultiplexador de emissão conhecimento da posição de cadapacote no quadro VSB. Esta situação é mostrada na metadeinferior da Figura 1. Esta mudança fundamental na seleçãodo pacote inicial funcionará em harmonia com o excitador A-VSB para efetuar a multiplexação inteligente. 0 DF permiteo pré-processamento especial no multiplexador de emissão epós-processamento síncrono no excitador.
O quadro determinístico permite o uso de ummultiplexador de emissão e um excitador A-VSB. 0multiplexador de emissão mostrado na metade inferior daFigura 1 é um multiplexador ATSC de finalidade especial queé utilizado em um estúdio ou centro de operação da rede(NOC) e alimenta diretamente um ou mais transmissores 8-VSBtodos tendo um excitador A-VSB. Assim, o termomultiplexador de "emissão" é utilizado. No entanto, outrosmultiplexadores poderão ser utilizados e não precisam sermultiplexadores de finalidade especial.
A primeira mudança compatível no projeto de sistemaATSC é o travamento necessário tanto do relógio de fluxo detransporte de multiplexador de emissão como o relógio desímbolo do excitador A-VSB para uma referência defreqüência universalmente disponível. A referência de 10MHz de um receptor GPS é utilizada para esta finalidade noexemplo aqui revelado. Travamento tanto do relógio desímbolo como o de fluxo de transporte a uma referênciaexterna fornece a estabilidade necessária e gerenciamentode memória provisória de maneira simples e direta. Umbenefício adicional aos receptores de legado e aos novosreceptores ATSC será um relógio de símbolo ATSC estável,sem o jitter que pode ocorrer com o projeto de sistemaatual. A interface de fluxo de transporte preferidasuportada no multiplexador de emissão e no excitador A-VSBserá uma interface serial assíncrona (ASI). No entanto,outros relógios e outras interfaces podem ser utilizados.O multiplexador de emissão é considerado como sendo ummestre, e seu sintaxe e semântica sinalizará para oexcitador A-VSB que opera como o escravo qual pacote defluxo de transporte deve ser utilizado como o primeirosegmento de dados VSB em um quadro VSB. Como o sistema estáoperando com relógios síncronos, o sistema sabe com 100% decerteza quais 624 pacotes de fluxo de transporte (TS)compõem o quadro VSB com o excitador A-VSB escravizado paraa sintaxe e a semântica do multiplexador de emissão. Umsimples contador de quadros que conta 624 pacotes TSnumerados de 0 a 623 é fornecido no multiplexador deemissão. Quando SFN for utilizado conforme descrito abaixo,DF é alcançado através da inserção de um pacote deinicialização de quadro VSB (VFIP) no último TS (623°) emum quadro VSB conforme descrito em detalhe abaixo. Noentanto, se SFN não for utilizado, então outra sintaxesimples pode ser utilizada. Um exemplo de tal sintaxesimples é o sinal de cadência do quadro de dados (CS)descrito em ATSC A/110 que é inserido em um fluxo detransporte ao inverter o valor de um byte de sincronizaçãodo pacote MPEG-2 uma vez a cada 624 pacotes. 0 valor normaldo byte de sincronização do pacote MPEG-2 é de 0x47, e ovalor invertido do byte sincronizado do pacote MPEG-2 é0xB8. Este sintaxe pode ser aplicado aos aspectos dainvenção ao inserir em cada quadro de dados codificado umsinal inicial de construção do quadro que indica que aconstrução de um novo quadro está sendo iniciada aoinverter o valor de um byte de sincronização do segmento dedados uma vez a cada 624 segmentos de dados iniciando em umprimeiro dos quadros de dados codificados com umselecionado dos segmentos de dados correspondente a umpacote de transporte que foi selecionado como o pacoteinicial a ser mapeado dentro de um primeiro segmento dedados do primeiro dos quadros de dados codificados. 0quadro ATSC VSB pode ser visualizado pelo multiplexador deemissão como sendo dividido em 12 grupos ou fatias cada umtendo (52) segmentos de dados.
0 restabelecimento de treliça deterministico (DTR) éoutro elemento do sistema A-VSB, e é uma operação querestabelece os estados de codificador de modulaçãocodificada por treliça (TCM) (estados pré-codificador e decodificador de treliça) no excitador ATSC a um estadodeterministico conhecido em localizações temporaisselecionadas no quadro VSB. A Figura 2 mostra que osestados dos (12) pré-codificador/codificadores de treliçasão aleatórios. Nenhum conhecimento externo desses estadospode ser obtido devido à natureza aleatória desses estadosno excitador A/53 atual. O DTR fornece um mecanismo paraforçar todos os codificadores TCM ao estado zero (um estadodeterministico conhecido).
A Figura 4 mostra um circuito de (1 de 12)codificadores TCM modificados utilizados em um sistema VSB(8T-VSB) de 8 treliças. Dois novos circuitosmultiplexadores (MUX) foram acrescentados aos portões delógica existentes no circuito mostrado. Quando a entrada derestabelecimento estiver inativa (Reset=O), o circuitoopera como um codificador 8-VSB normal Quando a entrada derestabelecimento estiver ativa (Reset=1), o circuito efetuauma operação de restabelecimento de estado conformedescrito abaixo em conjunto com a Tabela 1 seguinte.Tabela 1
Tabela de restabelecimento de treliça<table>table see original document page 17</column></row><table>
A tabela de verdade dos dois portais XOR na Figura 4declara que "quando ambas as entradas estão em níveislógicos iguais (quer 0 ou 1) , a saída do portal XOR ésempre 0 (zero)". Observe que há três prendedores D (SO,SI, S2) na Figura 4 que formam a memória do codificadorTCM. Estes podem estar em um de dois estados possíveis (0ou 1) . Portanto, como é mostrado na segunda coluna daTabela 1, há (8) possíveis estados iniciais da memória docodificador TCM. A Tabela 1 mostra o resultado lógicoquando a entrada de restabelecimento estiver mantida ativa(Reset=I) por dois períodos consecutivos de relógio desímbolo. Independentemente dos estados iniciais da memóriado codificador TCM, os estados são forçados a um estadozero conhecido (S0=S1=S2) após dois períodos de relógio desímbolo. Isto é mostrado na penúltima coluna rotulada "NextState". Assim, um restabelecimento de treliçadeterminístico (DTR) pode ser forçado sobre dois períodosde relógio de símbolo.
Adicionalmente, entradas de forçar de estado zero(ΧΟ,ΧΙ na Figura 4) estão disponíveis. Estes são entradasde codificador TCM que forçam os estados do codificador TCMpara zero, e eles são produzidos durante os dois períodosde relógio de símbolo. A operação DTR pode ser explicadaconforme segue. No momento do restabelecimento, isto é,quando a entrada de restabelecimento torna-se ativa(Reset=I), os dois multiplexadores desconectam as entradasnormais (DO, Dl na Figura 4) do codificador TCM e conectamas entradas de forçar para estado zero no codificador TCMpara os próximos dois períodos de relógio de símbolo. Entãoestados do codificador TCM são forçados para zero pelasentradas de forçar o estado zero. Essas entradas de forçaro estado zero interpretam um papel de importância paracorrigir erros de paridade induzidos por uma operação DTRconforme descrito posteriormente.
0 momento apropriado para restabelecer os estados docodificador TCM depende da aplicação. Algumas aplicaçõespara DTR são descritas abaixo.
Se introduzido imediatamente após uma operação DTR,uma seqüência de bits selecionada, com base nos estadosiniciais conhecidos do codificador TCM, irá gerar um padrãoconhecido de símbolo. Isto é utilizado para gerar umaseqüência de referência suplementar (SRS) como serádescrito posteriormente. 0 momento apropriado pararestabelecer os estados do codificador TCM é assim osprimeiros 2 símbolos (4 bits) de cada Codificador TCM (1 de12) que processa SRS. Este processo irá criar um padrãoconhecido do receptor em localizações conhecidas do quadroVSB, que permitirá o equalizador do receptor identificar opadrão.
Em uma rede de freqüência única (SFN) conforme serádescrito posteriormente, a operação DTR é síncrona com osbytes de enchimento DTR portados no pacote de inicializaçãodo quadro VSB (VFIP) para fazer com que todos os pré-codificadores/codificadores de treliça em todos osexcitadores no SFN assumam os mesmos estados. Cada um dos12 bytes de enchimento nos mapas VFIP para (1 de 12) pré-codificador/codificadores de treliça em uma maneiradeterminística.
Embora vários exemplos de aplicações para DTR tenhamsido descritas, a utilização do DTR não é limitada a essasaplicações, e DTR pode ser utilizado em qualquer aplicaçãoque requeira que os estados do codificador TCM sejamrestabelecidos para estados conhecidos em uma ocasiãoparticular.
Seqüência de referência suplementar (SRS) é outroelemento do sistema A-VSB. 0 sistema ATSC 8-BSB atualprecisa de melhorias para fornecer recepção confiável emambientes fixos, internos, e portáteis suscetíveis àinterferência multi-via dinâmica. 0 princípio básico do SRSé inserir periodicamente uma seqüência conhecida especialem um quadro VSB determinístico de maneira tal que oequalizador do receptor pode utilizar esta seqüênciaconhecida para mitigar a interferência multi-via dinâmica eoutras condições de canal adversas e adaptar-se a um canalque muda dinamicamente.
Quando os estados do codificador TCM foram forçados aum estado determinístico conhecido por um DTR, umaseqüência conhecida pré-calculada apensa de bits (um padrãoSRS) é então processado de imediato de maneirapredeterminada em localizações temporais específicas naentrada de entrelaçador do quadro. Os símbolos resultantesna saída do entrelaçador, devido ao modo como oentrelaçador ATSC funciona, aparecerão como padrões desímbolos contíguos conhecidos em localizações conhecidas noquadro VSB, que estará disponível para o receptor como umaseqüência de treinamento de equalizador adicional. A Figura3 mostra o quadro VSB normal na esquerda e o quadro A-VSBna direita com o SRS ativado. O quadro A-VSB tem SRS deaparecimento freqüente disponível para um receptor ATSC deprojeto A-VSB novo. Os dados a serem utilizados nos pacotesde fluxo de transporte para criar esta seqüência desímbolos conhecida é introduzida dentro do sistema demaneira compatível para trás utilizando os mecanismospadrões existentes. Este dado é portado no campo deadaptação do MPEG2. Assim, os padrões existentes sãonivelados, e a compatibilidade é assegurada.
O codificador RS que precede o entrelaçador calcula aparidade RS. Devido ao restabelecimento dos codificadoresTCM, os bytes de paridade RS calculados estão errados eprecisam ser corrigidos. Assim, uma etapa de processamentoadicional corrige os erros de paridade nos pacotesselecionados. Todos os pacotes com erros de paridade terãosua paridade RS recodifiçada. Um entrelaçador de segmentode (52) bytes com propriedades de dispersão de temposingulares que gera bytes de padrão SRS contíguos énivelado para ter tempo adequado para recodificar os bytesde paridade. O tempo necessário para fazer isto restringe onúmero máximo de bytes de padrão SRS.
Para acrescentar o recurso SRS ao sistema detransmissão ATSC DTV RF (o sistema VSB) , um transmissorATSC DTV é modificado como é mostrado na Figura 5, deacordo com um aspecto da invenção. O algoritmo decronogramação do multiplexador de emissão A-VSB leva emconta um gabarito de quadro determinístico predefinido parao SRS. Os pacotes gerados são preparados para pós- processamento SRS em um excitador A-VSB.
Os pacotes são primeiro aleatorizados, e então oenchedor SRS enche a área de enchimento nos campos deadaptação dos pacotes com uma seqüência predefinida (dadosdo padrão SRS). A área de enchimento significa uma área em
que alguns dados são enchidos. Por exemplo, a área deenchimento poderá incluir um sinalizador de dados Private.Juntamente com todos os pacotes de dados, os pacotescontendo SRS também são processados para correções de errode encaminhamento com o código Reed Solomon (207, 187).
Após o entrelaçamento do byte, os pacotes são codificadosna velocidade de 2/3 no bloco codificador de treliça. Emcada instante de aparecimento SRS, o restabelecimento detreliça determinístico (DTR) é efetuado para gerar umasaída de símbolo conhecida.
DTR necessariamente implica algumas mudanças desímbolo (2 símbolos para cada codificador TCM) no instantede aparecimento do SRS. Como essas mudanças ocorrem após acodificação de Reed-Solomon, os bytes de paridade RScalculados anteriormente não estão mais corretos. Para corrigir esses bytes de paridade errôneos, os bytes deparidade são recalculados e os bytes de paridaderecalculados substituem os antigos bytes de paridade no TCMcom o bloco DTR na Figura 5. Os blocos seguintes sãogeralmente os mesmos que o excitador ATSC VSB padrão e osdados passam através deles. Agora, cada bloco na Figura 5será examinado um a um.
Um exemplo de um multiplexador de emissão A-VSB paraSRS é mostrado na Figura 6. Em princípio, o multiplexadorde serviço para SRS na Figura 6 coloca os campos deadaptação (AF) em todos os pacotes TS para posteriorprocessamento SRS. A sintaxe do pacote TS MPEG-2 é mostradana Figura 7 de acordo com um aspecto da invenção. Um pacoteTS MPEG-2 sem AF é representado na Figura 8, de acordo comum aspecto da invenção que cumpre com a sintaxe mostrada naFigura 7. Este pacote tem uma sincronia MPEG-2 de um byte,um cabeçalho de 3 bytes, e 184 bytes de carga (resultandono total de comprimento de 188 bytes). Um fluxo detransporte com pacotes sem AF é mostrado na Figura 9 deacordo com um aspecto da invenção.
O controle do campo de adaptação no cabeçalho TS giraem um campo de adaptação tendo o comprimento de (N) bytesque inclui um cabeçalho de campo de adaptação de 2 bytes,deixando (N-2) bytes para portar dados do padrão SRS. Asintaxe do pacote com AF é mostrada na Figura 10 de acordocom um aspecto da invenção. 0 campo de adaptação éessencialmente utilizado para ajustar o tamanho da cargadurante o encapsulamento do fluxo elementar pacotizado(PES) e portar o PCR e assim por diante. Um pacote SRStípico é representado na Figura 11 de acordo com um aspectoda invenção, e um fluxo de transporte com pacotes SRS émostrado na Figura 12 de acordo com um aspecto da invenção,que será a saída do multiplexador de serviço para SRSmostrado na Figura 6.
A estrutura de quadro para SRS será descrita agora. Umquadro 8-VSB tem dois campos de dados. Cada campo de dadostem um segmento de sincronização de campo de dados e 312segmentos de dados. A fatia VSB é definida como um grupo de52 segmentos de dados. Como o quadro VSB tem 2*312/52=12fatias, esta granularidade de 52 segmentos de dados cabebem com as características especiais do entrelaçador VSB dosegmento de 52 ATSC utilizado no sistema de transmissãoATSC DTV 8-VSB.
Em uma situação real, há várias outras peças deinformação que precisam ser portadas no campo de adaptaçãojuntamente com o SRS para ser compatível com a norma MPEG-2. Essas outras peças de informação podem ser umareferência do relógio do programa (PCR), uma referência dorelógio de programa original (OPCR), um contador de splice,dados privados, e assim por diante. Da perspectiva ATSC eMPEG-2 de um multiplexador de emissão, o PCR e o contadorde Splice precisam ser portados quando necessáriojuntamente com o SRS. Isto impõe uma restrição durante ageração do pacote TS pois o PCR está localizado onde osprimeiros 6 bytes de padrão SRS seriam enchidos. Estarestrição pode ser facilmente acomodada ao utilizar oelemento de quadro determinístico (DF) do sistema A-VSB.Como a estrutura do quadro A-VSB precisa serdeterminística, posições dos segmentos de dados com PCR sãofixas. Um excitador projetado para SRS conhece a posiçãotemporal do PCR e do contador de Splice, e encheapropriadamente os bytes de padrão SRS para evitarsobregravar o PCR e o contador de Splice. A Figura 21mostra uma fatia (52 segmentos) de um gabarito de quadrodeterminístico (DF) para utilização com o SRS de acordo comum aspecto da invenção. O gabarito SRS DF estipula que o15ésimo (19ésimo) segmento em cada fatia pode ser um pacoteportador de PCR (contador de splice) . Isto tem por base ofato de que os irradiadores geralmente utilizam apenas oPCR e o contador de Splice da norma MPEG-2. No entanto, anorma MPEG-2 provê para muitos outros tipos de dados aserem transmitidos nos pacotes TS, como OPCR, comprimentode extensão do campo de adaptação, dados privados, etc., ese esses dados são necessários pelos irradiadores nofuturo, o gabarito SRS DF poderá ser modificado paraproteger esses dados de serem gravados por cima pelos dadosno padrão SRS.
A norma MPEG-2 requer que um pacote portador de PCRapareça no fluxo de transporte pelo menos uma vez a cada100 ms. A norma ATSC utiliza pacotes de transporte MPEG-2,e tem o mesmo requisito de que o pacote portador de PCRapareça no fluxo de transporte pelo menos uma vez a cada100 ms. A norma da Digital Video Broadcasting (DVB), que éuma alternativa para a norma ATSC, e que, como a normaATSC, utiliza fluxos de transporte MPEG-2, requer que umpacote portador de PCR apareça no fluxo de transporte pelomenos uma vez a cada 40 ms. Quando da utilização do SRS nosistema A-VSB aqui descrito, o 15esimo segmento em cadafatia do fluxo de transporte é um pacote portador de PCR.Cada fatia toma 4,03 ms, de modo que um pacote portador dePCR apareça a cada 4,03 ms, assim superando de longe osrequisitos das normas MPEG-2, da ATSC, e da DVB.
Obviamente, uma velocidade de dados de carga normalcom SRS será reduzida dependendo dos (N-2) bytes dos dadosde padrão SRS na Figura 14. (N-2) pode ser 0 a 26, com 0(nenhum SRS) sendo normal no ATSC 8-VSB. Os (N-2) bytesrecomendados dos dados de padrão SRS são {10,20,26} bytes.A Tabela 2 seguinte lista quatro modos SRS {0,1,2,3}correspondentes aos (N-2) bytes de {0,10,20,26}, em que"Mbps" significa megabits por segundo. No entanto, outrosmodos podem ser definidos em outros aspectos da invenção.
Tabela 2
SRS-n Recomendado
<table>table see original document page 25</column></row><table>
Os modos SRS são sinalizados para o excitador domultiplexador de emissão, e são codificados Walsh em bytesreservados para A-VSB no segmento de sincronização do campode dados. 0 esquema de sinalização detalhado é descritoabaixo na seção intitulada "Um esquema de sinalização nomodo A-VSB". A Tabela 2 mostra também a perda de cargaassociada a cada modo. Como uma fatia leva 4,03 ms, a perdade carga devida ao SRS de 10 bytes é de 1,24 Mbps conformecalculado pela expressão seguinte:
(10+2 )bytes*52 pacotes * 8 = 1,24 Mbps4,03 ms
De modo similar, a perda de carga devida ao SRSde 2 0 bytes é de 2,27 Mbps, e a perda de carga devido aoSRS de 26 bytes é de 2,89 Mbps.
A operação básica do enchedor SRS é de encher os bytesde padrão SRS na área de enchimento do AF em cada pacoteTS. Na Figura 13, a memória do padrão SRS é ativada pelosinal de controle no tempo de enchimento SRS. 0 sinal decontrole também comuta a saída do enchedor SRS para amemória de padrão SRS. A Figura 14 representa o fluxo detransporte portando bytes de padrão SRS no AFT de acordocom um aspecto da invenção.
O enchedor SRS não pode gravar por cima de um PCRquando o pacote portador de PCR for enviado em um fluxomultiplex. Como o excitador sabe que o Isesimo pacote em umafatia do multiplexador de emissão porta um PCR, o enchedorSRS pode proteger o PCR do pacote. De modo similar, oenchedor SRS também pode proteger o contador de Splice. Noentanto, é compreendido que outros elementos do pacotepodem ser designados para proteção em outros aspectos dainvenção.
A Figura 2 2 mostra valores de byte de padrãoarmazenados em uma memória de padrão SRS. Esses valores sãoprojetados para dar um bom desempenho para a equalização noreceptor. Os valores na faixa diagonal cinza clara, quevaria de 0 a 15, são alimentados aos codificadores TCM noDTR. Os 4 MSBs desses bytes tendo valores de 0 a 15 sãoefetivamente substituídos pelas entradas de força de estadozero em um excitador.
Dependendo do modo SRS selecionado, diferentes valoresdesses valores de byte de padrão SRS são utilizados. Porexemplo, no SRS modo 1, 10 bytes de dados de padrão SRS porpacote são utilizados o que resulta nos valores na 4a à 13acoluna da Figura 22 sendo utilizados. No SRS modo 2, osvalores da 4a à 23a coluna são utilizados. No SRS modo 3,os valores da 4a à 29a coluna são utilizados. No entanto,outros valores podem ser utilizados em outros aspectos dainvenção.
Um fluxo de transporte que porta SRS é entãoalimentado ao codificador Reed-Solomon (RS) na Figura 5. Asaída do codificador RS é mostrada na Figura 15, que é umexemplo de uma versão com paridade afixada do fluxo detransporte portador de SRS de acordo com um aspecto dainvenção.
A Figura 16 mostra a saída do entrelaçador de byte naFigura 5, Veja a discussão abaixo na seção intitulada"Mapeamento de entrelaçador de byte ATSC" para compreendero mapeamento do entrelaçador de byte exato. As Figuras 57 a62 discutidas naquela seção, mostram graficamente comomanipular os bytes de entrada para obter os bytesentrelaçados finais.
A região rotulada "A" na Figura 16 contém bytes nopadrão SRS, enquanto as regiões rotuladas "B" contêm bytesde paridade. A região rotulada "C" contém bytes a seremsubstituídos pelo DTR, e as regiões rotuladas "D" contêm osbytes de paridade a serem recalculados para corrigir odesvio introduzido pelo DTR. A região rotulada "E" contémbytes do cabeçalho do campo de adaptação. A Figura 17explica como interpretar "Oésimo bytes [0,-1,-2,...,-51pacotes] na Figura 16. Um número de pacote negativo nadasignifica exceto uma urdem relativa entre os pacotes. O -lésimo pacote é o pacote anterior ao oésimo pacote.
Observe que (N) bytes dos dados de padrão SRS contidosem 52 segmentos na Figura 16 estão dispostos verticalmentepelo mapeamento do entrelaçador de byte ATSC, resultando em(N) segmentos, cada um contendo 52 bytes contínuos de dadosdo padrão SRS. Os 52 bytes contíguos de dados no padrão SRSem cada um dos (N) segmentos serve como uma seqüência detreinamento que é utilizada por um equalizador conscientede SRS em um receptor.
Mais especificamente, o gabarito SRS DF na Figura 21mostra que cada um dos 62 segmentos contém 10, 20, ou 26bytes de dados no padrão SRS no fluxo de transporte. 0entrelaçador de byte ATSC converte esta disposição de dadosno padrão SRS no fluxo de transporte em 10, 20, ou 26segmentos cada um deles contendo 52 bytes contíguos dedados no padrão SRS no fluxo de transmissão. A Figura 16mostra um exemplo em que 52 segmentos cada contendo 26bytes numerados de 5 a 30, cada um deles contendo 52 bytescontíguos de dados no padrão SRS no fluxo de transmissão.Como pode ser observado da Figura 16, o entrelaçador debyte ATSC converte os 52 segmentos cada um contendo 207 debytes totais no fluxo de transporte em 207 segmentos cadaum deles contendo 52 bytes no fluxo de transporte. Esteprocesso de conversão é mostrado conceitualmente na Figura18 em que a parcela superior corresponde à Figura 15, opequeno bloco no meio rotulado "Entrelaçamento de Byte"corresponde ao bloco rotulado "Entrelaçamento de Byte" naFigura 5, e a parcela inferior corresponde à Figura 16.
A Figura 3 mostra um quadro A-VSB na direita com o SRSativado. Cada uma das 12 áreas em formato rombóide naFigura 3 corresponde ã combinação das regiões rotuladas "A"e "C" na Figura 3, e contém parcelas de 10, 20, ou 26segmentos cada um deles contendo 52 bytes contíguos dedados no padrão SRS, ou 208 símbolos contínuos pois 1 byteé igual a 4 símbolos. Assim, uma seqüência conhecida de 52bytes contíguos ou de 208 símbolos contíguos de dados nopadrão SRS aparece em 12 0, 24 0 ou 312 segmentos dos 626segmentos em um quadro A-VSB para utilização como umaseqüência de treinamento por um equalizador do receptor.
Este treinamento freqüente do equalizador do receptor émuito eficaz para mitigar a interferência multi-viadinâmica e outras condições de canal adversas e adaptá-lo aum canal com mudança dinâmica.
A Figura 19 mostra um diagrama de blocos de um blococodificador TCM com correção de paridade. O recodificadorRS recebe entradas de força no estado zero do bloco docodificador TCM. Após sintetizar a palavra de informação docódigo RS das entradas de força de estado zero, orecodificador RS calcula os bytes de paridade. Quando osbytes de paridade a serem substituídos chegarem, essesbytes de paridade são substituídos pelos valores geradospelo OR exclusivo desses bytes de paridade e os bytes deparidade recalculados do recodificador RS.
O bloco do codificador de treliça mostrado na Figura19 inclui um subdivisor de dados de 12 vias, 12codificadores TCM, e um de-subdivisor de dados de 12 viasconforme é mostrado na Figura 20. O comportamento docodificador TCM é descrito no Anexo D do ATSC A/83Eanteriormente citado acima. Os 12 codificadores de treliçapara o A-VSB têm funcionalidade de DTR. As entradas deforça zero são alimentadas para o bloco seguinte, quecalcula os bytes de paridade recodifiçados. No entanto, écompreendido que outros tipos de codificadores TCM podemser utilizados nos outros aspectos da invenção.
Como foi discutido acima, o número (N-2) de bytes dedados no padrão SRS pode ser de 0 a 26 bytes, com modosrecomendados sendo 10, 20, e 26 bytes. Na verdade, até 27bytes de dados no padrão SRS podem ser utilizados, mas épreferível utilizar um máximo de 26 bytes de dados nopadrão SRS para fornecer uma margem de segurança pararecalcular bytes de paridade para corrigir pelo desvio deparidade introduzido pelo restabelecimento da treliçadeterministico (DTR) referido acima. Quando o DTR éefetuado, os 4 MSBs dos valores de byte no padrão SRSmostrados na faixa diagonal cinza clara na Figura 22 sãoefetivamente substituídas pelas entradas de força de estadozero em um excitador para restabelecer os codificadoresTCM. Isto introduz um desvio de paridade, e os bytes deparidade correspondentes a esses bytes no padrão SRSprecisam ser recalculados no recodificador RS na Figura 19.
A Figura 23 mostra uma saída do entrelaçador de byteATSC que mostra por que mais de 27 bytes dos dados nopadrão SRS não podem ser utilizados. A Figura 23 é a mesmaque a Figura 16, exceto que 36 bytes de dados no padrão SRSsão utilizados na Figura 23, enquanto 26 bytes de dados nopadrão SRS são utilizados na Figura 16. Na Figura 16, aregião rotulada "A" na Figura 23 contém bytes no padrãoSRS, enquanto as regiões rotuladas "B" contêm bytes deparidade. A região rotulada "C" contém bytes a seremsubstituídos pelo DTR, e as regiões rotuladas "D" contêm osbytes de paridade a serem recalculados para corrigir odesvio de paridade introduzido pelo DTR. A região rotulada"Ε" contém bytes do cabeçalho do campo de adaptação. Comopode ser observado da Figura 23, nos segmentos numerados 32a 39 correspondentes aos bytes 28 a 35 dos 35 bytes dedados no padrão SRS, os bytes no padrão SRS na regiãorotulada "A" aparecem após os bytes de paridade a seremrecalculados na região rotulada "D". Isso significa que osbytes de paridade a serem recalculados na região rotulada"D" correspondentes aos bytes 2 8 a 35 dos 35 bytes de dadosno padrão SRS já passaram através do bloco do codificadorTCM mostrado na Figura 19, tornando impossível recalcularqualquer um dos bytes de paridade a serem recalculados naregião rotulada "D" para os bytes 2 8 a 3 5 dos 35 bytes dosdados no padrão SRS.
Como pode ser observado da Figura 16, a regiãorotulada "C" que contém bytes a serem substituídos pelo DTRcontém menos bytes nos segmentos 5 a 9 do que nos segmentos10 a 31. Especificamente, a região rotulada "C" contém 7bytes no segmento 5, 8bytes no segmento 6, 9 bytes nosegmento 7, 10 bytes no segmento 8, 11 bytes no segmento 8,e 12 bytes em cada um dos segmentos 10 a 31. Isto ocorrepor causa de um limite de fatia corta a região rotulada "C"nos segmentos 5 a 9. O limite de fatia é um limite no fluxode transmissão entre dados obtidos de duas fatias de 52segmentos de dados no fluxo de transporte. Assim, se aregião rotulada "C" continua 12 bytes em cada um dossegmentos 5 a 9, alguns desses bytes viriam de uma fatia eos outros bytes viriam de outra fatia. Por exemplo, nosegmento 5, 7 bytes viriam de uma fatia e 5 bytes viriam deoutra fatia. Cada um dos bytes na região rotulada "C"restabelece um dos 12 codificadores de treliça na Figura 2durante o DTR. Os bytes de paridade correspondentes aosbytes na região rotulada "C" precisam ser recalculados paracorrigir o desvio de paridade introduzido pelo DTR. Istonão pode ser feito para todos os bytes na outra fatia poisos bytes de paridade correspondentes aparecem comantecedência no fluxo de transmissão como resultado daoperação do entrelaçador de byte ATSC. Como os segmentos 5a 9 não contêm 12 bytes a serem substituídos pelo DTR, nãoé possível inicializar todos os 12 dos codificadores detreliça na Figura 2 durante o DTR para os segmentos 5 a 9.Assim, no segmento 5, 7 dos 12 codificadores de treliça naFigura 2 são restabelecidos durante o DTR. No segmento 6, 8dos 12 codificadores de treliça são restabelecidos. Nosegmento 7, 9 dos 12 codificadores de treliça sãorestabelecidos. No segmento 8, 10 dos 12 codificadores detreliça são restabelecidos. No segmento 9, 11 dos12codificadores de treliça são restabelecidos. Em cada umdos segmentos 10 a 31, todos os codificadores de treliçasão restabelecidos.
A Figura 24 mostra como um limite de fatia corte aregião rotulada "C" na Figura 16 nos segmentos 5 a 9. NaFigura 24, a região rotulada "Initialized Stuff Byte"corresponde à região rotulada "C" na Figura 16. Os limitesde fatia são as linhas diagonais formadas pelos bytes do -50° e do -51° pacotes.
A Figura 25 mostra um entrelaçador de byte ATSCemitido para 27 bytes de dados no padrão SRS (o númeromáximo permitido de bytes de dados de padrão) que aparecemnos segmentos 5 a 31. A região rotulada "A" contém bytes deinicialização do codificador de treliça que são utilizadospara restabelecer os 12 codificadores de treliça na Figura2 durante o restabelecimento de treliça determinístico(DTR) . A região rotulada "B" contém bytes de entrada docodificador de treliça para gerar uma seqüência detreinamento SRS no fluxo de transmissão. A região rotulada"C" contém bytes que correspondem a codificadores detreliça que não podem ser inicializados nos segmentos 5 a9. As regiões rotuladas "D" nos segmentos 5 a 10 contêm os6 bytes PCR que são portados no 15° pacote no fluxo detransporte como é mostrado na Figura 21. Os bytes na região"D" nos segmentos 5 a 9 correspondem a codificadores detreliça que não podem ser inicializados. Os 12 caracteres 1a 9, A, B, e C na Figura 25 identificam os 12 codificadoresde treliça numerados de #0 a #11 na Figura 2. Isto é, ocaractere 1 identifica o codificador de treliça #0, ocaractere 2 identifica o codificador de treliça #1, e assimpor diante, até o caractere C que identifica a treliça #11.
Como pode ser observado das regiões rotuladas "C" e"D" na Figura 25, no segmento 5 (correspondente ao byte 1dos dados no padrão SRS),os cinco codificadores de treliçaidentificados pelos caracteres C, 5, 6, 7 e 8 não podem serinicializados. No segmento 6 (correspondente ao byte 2 dosdados no padrão SRS), os quatro codificadores de treliçaidentificados pelos caracteres 9, A, BeC não podem serinicializados. No segmento 7 (correspondente ao byte 3 dosdados no padrão SRS), os três codificadores de treliçaidentificados pelos caracteres 6, 7, e 8 não podem serinicializados. No segmento 8 (correspondente ao byte 4 dosdados no padrão SRS), os dois codificadores de treliçaidentificados pelos caracteres 3 e 4 não podem serinicializados. No segmento 9 (correspondente ao byte 5 dosdados no padrão SRS), o um codificador de treliçaidentificado pelo caractere C não pode ser inicializado. Nosegmento 8 (correspondente ao byte 4 dos dados no padrãoSRS) , os dois codificadores de treliça identificados peloscaracteres 3 e 4 não podem ser inicializados. No segmento 9(correspondente ao byte 5 dos dados no padrão SRS) o umcodificador de treliça identificado pelo caractere C nãopode ser inicializado. Nos segmentos 10 a 31(correspondentes aos bytes 6 a 27 dos dados no padrão SRS),todos os 12 dos codificadores de treliça podem serinicializados. Os vários codificadores de treliça que nãopodem ser inicializados nos segmentos 5 a 9 não podem serutilizados para codificar dados no padrão SRS naquelessegmentos pois os dados no padrão SRS codificados nãocasariam com a seqüência conhecida dos dados no padrão SRSque é esperado pelo equalizador do receptor como resultadoda incapacidade de inicializar os codificadores de treliça.Portanto, o enchedor SRS na Figura 5 é projetado para nãogravar por cima os bytes nas regiões rotuladas "C" naFigura 25 quando ele enche os bytes no padrão SRS dentrodos campos de adaptação no fluxo de transporte. Isto é,oenchedor SRS não enche esses bytes com bytes no padrão SRSarmazenados na memória do padrão SRS como é mostrado naFigura 22. Outrossim, o enchedor SRS é projetado para nãogravar por cima dos bytes na região rotulada "D" na Figura25 que contém os 6 bytes PCR que são portados no 15° pacoteno fluxo de transporte.
Como pode ser observado do gabarito de quadrodeterminístico (DF) para utilização com SRS mostrado naFigura 21, todos os segmentos ou pacotes têm um campo deadaptação. No entanto, as restrições ATSC atuais na normaMPEG-2 impedem todos os pacotes de terem um campo deadaptação. Por exemplo, um pacote identificado por um valorprogram_map_PID (identificador do pacote) não pode ter umcampo de adaptação para qualquer finalidade exceto parasinalizar com o discontinuity_indicator que oversion_number (Seção 2.4.4.9 do ISSO/IEC 13818-1 [C3] )poderá ser descontínuo. Outrossim,um pacote identificadopelo PID 0x0000 (o PAT (tabela de associação de programa)PID) não pode ter um campo de adaptação para qualquerfinalidade exceto sinalizar com o discontinuity_indicatorque version_number (Seção 2.4.4.5 do ISSO/IEC 13818-1 [C])poderá ser descontínuo.
Um meio de resolver este conflito com a norma ATSC érevogar as restrições do ATSC na norma MPEG-2 em vista dosbenefícios substanciais fornecidos pela utilização do SRSque permite ao equalizador do receptor mitigar ainterferência multi-via dinâmica e outras condições decanal adversas e adaptar-se a um canal com mudançasdinâmicas.
Outra maneira de resolver este conflito com a normaATSC é fornecer um pacote sem um campo de adaptação em umalocalização fixa no quadro, similar ao que é feito aotornar o 15° pacote no quadro um pacote portador de PCR e o19° pacote no quadro um pacote portador de contador deSplice.
Por exemplo, a Figura 26 mostra uma fatia (52segmentos) de um gabarito de quadro determinístico (/df)para utilização com SRS de acordo com um aspecto dainvenção em que um pacote {Null,PAT,PMT} sem um campo deadaptação é fornecido em uma localização fixa no quadro.PAT significa tabela de associação de programa, e PMTsignifica tabela de mapa de programa. Quando 10 bytes dedados no padrão SRS são utilizados, o pacote sem o campo deadaptação é fornecido no 16° pacote. Quando 20 bytes dedados no padrão SRS são utilizados, o pacote sem um campode adaptação é fornecido no 25° pacote. Quando 2 6 bytes dedados no padrão SRS são utilizados, o pacote sem o campo deadaptação é fornecido no 31° pacote. No entanto, écompreendido que em outros aspectos da invenção, um tipodiferente de pacote sem um campo de adaptação pode serfornecido no 10°, 25°, 31°, ou qualquer outro pacote, e quedois ou mais pacotes sem um campo de adaptação pode serfornecido em localizações fixas no quadro.
Se outras peças de informação são para serem entreguesjuntamente com o PCR, elas podem ser designadas a umalocalização fixa no quadro exatamente como é feito com oPCR. A Figura 26 mostra um exemplo em que o 15° pacote queporta PCT também porta dados privados e um comprimento deextensão do campo de adaptação. Essas outras peças deinformação reduzirão o número de bytes dos dados no padrãoSRS que podem ser portados no campo de adaptação do 15°pacote. No entanto, é compreendido que em outros aspectosda invenção, essas outras peças de informação podem serportadas em um o mais pacotes que não o 15° pacote, e queum ou mais outras peças de informação diferentes podem serportadas no 15° pacote e/ou em um ou mais pacotes que não o15° pacote.
Como foi descrito acima, dados no padrão SRS sãoportados em um campo de adaptação de um pacote de fluxo detransporte. No entanto, a invenção não é limitada a talimplementação, e dados de padrão similares para treinar oequalizador do receptor podem ser portados diretamente nacarga de um pacote de fluxo de transporte utilizando atubulação de dados A/90 que é descrita na norma ATSC DataBroadcast Standard A/90 (Including Amendment 1 andCorrigendum 1 and Corrigendum 2), 26 de julho de 2 000, oconteúdo da qual são aqui incorporados por referência emsua inteireza.
Uma rede de freqüência única harmonizada (SFN) é outroelemento do sistema A-VSB. A norma ATSC A/110A,Synchronization Standard for Distributed Transmission,Revision A, 19 de julho de 2005, descreve os três elementosseguintes ATSC 8-VSB que precisam ser sincronizados em cadaexcitador para produzir símbolos coerentes de múltiplostransmissores ATSC 8-VSB configurados em um SFN.
1. Sincronização da Freqüência do Piloto ou Portadora8-VSB
2. Sincronização do Quadro de Dados
3. Sincronização do Pré-Codificador/Codificador detreliça
A Figura 27 mostra o multiplexador de emissão emitindoum pacote operacional e de gerenciamento (OMP) com um PIDreservado de OxlFFA aproximadamente uma vez por segundo.Este pacote especial é denominado de pacote deinicialização de quadro VSB (VFIP) , e ele tem a sintaxenecessária e trabalha em harmonia com o excitador A-VSB, ossignificados semânticos são definidos para eficiente eeficazmente criar a funcionalidade extensível necessáriapara um ATSC SFN.
A Figura 28 apresenta a configuração de sistema paraum SFN harmonizado e a funcionalidade A-VSB. No entanto,outras configurações podem ser utilizadas para outrasredes.
A sincronização de freqüência do piloto ou portadora8-VSB pode ser alcançada ao utilizar uma técnica bemconhecida ao travar a freqüência portadora do excitador auma referência de freqüência universalmente disponível comoa referência de 10 MHz de um receptor GPS. Estasincronização irá regular o aparente deslocamento Dopplerobservado pelo receptor ATSC do SFN em áreas de coberturasobrepostas e deve ser controlada para +/- 0,5 Hz.
A sincronização de quadro de dados requer que todos osexcitadores em um SFN escolham o mesmo pacote TS do TS deentrada para iniciar um quadro de dados VSB. Asincronização do quadro de dados é implicitamente alcançadano sistema A-VSB pela inserção de um pacote VFIP TS. O VFIPsempre aparece como o último (624°) pacote TS em um quadroVSB) . Os pacotes TS em um quadro VSB são numerados de 0 a623, de modo que o 624° pacote é numerado 623. 0significado semântico é que o excitador A-VSB precisainserir um segmento de sincronização de campo de dado comnenhuma inversão PN63 diretamente após o último bit doVFIP. Então ele precisa continuar com a construção doquadro VSB normal iniciando com o pacote TS seguinte (0)como o primeiro segmento de dados do quadro VSB seguinte.
Esta abordagem simples e direta é mostrada na Figura29. 0 quadro ATSC A/53 VSB tem 624 segmentos de carga.Esses 624 segmentos de carga portal dados equivalentes a624 pacotes TS. Embora o entrelaçador de byte convolucionalde 52 segmentos contínuos espalha dados de qualquer pacoteTS particular através dos limites do quadro VSB, um quadroVSB porta dados equivalentes a 624 pacotes TS. Omultiplexador de emissão tem sua velocidade de dadostravada a uma referência GPS externa de 10 MHz. Omultiplexador de emissão simplesmente inicia ao selecionarum pacote TS sendo gerado atualmente e toma a decisão deque este pacote TS começará um quadro VSB, e então começa a contar 624 pacotes TS (0 a 623) inclusive deste pacoteselecionado. Este é o contenedor dos dados que é igual àcarga em um quadro VSB que será produzido fluxo abaixo peloexcitador ATSC. Esta contagem (0 a 623) torna-se o sinal decadência do quadro de dados do quadro VSB. Esta contagem (0 a 6 23) sempre será mantida pelo multiplexador de emissão eé a essência para toda a cronometragem e pré-processamentoA-VSB futuro. Esta decisão precisa agora ser sinalizadapara todos os excitadores que participam do SFN de modo queeles podem seguir a decisão feita pelo multiplexador de emissão para atingir a sincronização do quadro inicial emanter esta condição.
Isto é mostrado no diagrama como a inserção de um VFIPcom o PID reservado OxFFA como o último pacote (623) de umquadro VSB. Quando inserido, o VFIP aparecerá apenas nestesulco de pacote (623) e será inserido em uma periodicidadeconforme definida no sintaxe VFIP (normalmenteaproximadamente uma por segundo).
A sincronização do pré-codificador/codificador detreliça é tornada simples ao utilizar a sinergia do elemento de restabelecimento de treliça deterministico(DTR) do sistema A-VSB. Mas para compreender esta sinergiarequer um conhecimento em profundidade do entrelaçador debyte convolucional contínuo de 52 segmentos ATSC. A Figura30 abaixo mostra o mapeamento de byte no entrelaçador de 52segmentos ATSC. Os bytes são cronometrados em uma direçãoesquerda-para-a-direita e enviados para os estágiosseguintes do entrelaçador intra-segmento de treliça efinalmente os (12) pré-codificador/codificadores detreliça.
Novamente, um sistema "determinístico" é aquele em quea saída pode ser prevista com 100% de certeza. Acomplexidade deste processo de entrelaçador é bemcompreendida agora e será equilibrada e aproveitada. Estedeve tornar-se uma das potências temporais do sistema ATSCcomo foi mencionado anteriormente. Uma descrição sucintadesta Figura 31 mostra a inserção de sincronização do campode dados (nenhuma inversão PN53) em resposta a um VFIP noúltimo sulco de pacote (623) do quadro anterior.(Sincronismo de campo é realmente inserido posteriormenteno processo mas é aqui mostrado para auxiliar nacompreensão.) As setas diagonais mostram as posiçõesassumidas pelos bytes do pacote 623 (VFIP) no entrelaçador.Alguns dos bytes VFIP residem no último grupo de 52segmentos antes do fim do quadro anterior (não mostrado).Os bytes restantes estão no primeiro 52 segmentos do quadroatual (mostrado). Observe os (4) bytes 52-55, 104-107, 156-159 marcados em cada uma das três seções diagonais no topo.Esses bytes são marcados com legendas que identificam os(12) pré-codificador/codificadores de treliça numerados1,2,3,4,5,6,7,8,9,A,B,C(hex) que receberão esses bytesquando esses bytes saírem do entrelaçador, passarem atravésdo entrelaçador intra-segmento de treliça, e entram nos(12) pré-codificador/codificadores de treliçacorrespondentes como é mostrado na Figura 31.
Ao saber disso com 100% de certeza, umrestabelecimento de treliça determinístico (DTR) édisparado em todos os excitadores no SFN quando cada umdesses (12) bytes primeiro entram em seu respectivo pré-codif icador/codif icador de treliça. Isto ocorrerá demaneira serial sobre (4) segmentos e efetivamentesincroniza todos (12) pré-codificador/codificadores detreliça em todos os excitadores de maneira determinística.
As posições de byte (52-55, 104-107, 156-159)utilizadas no VFIP para DTR são mostradas na Figura 32.Eles mapeiam dentro das (12) posições de byte mostradasanteriormente no entrelaçador da Figura 31. Cada byteutilizado para DTR causará um erro de byte determinísticono decodificador RS quando o VFIP é recebido.
Com um total de 12 bytes sendo utilizados, é um fatoque cada VFIP terá um erro de pacote TS pois isto irácausar 12 erros de byte que supera o limite de correção de10 erros de byte do decodificador RS. 0 espaço nãoutilizado restante no VFIP é utilizado para sintaxe para otempo e controle do SFN, e será explicado a seguir. Deveser bem compreendido que VFIP é um pacote operacional e degerenciamento (OMP) que permite a operação muito eficientede um ATSC SFN. O erro de pacote nunca ocorrerá em qualquerpacote que não o VFIP. 0 sintaxe de tempo e de controleportado no VFIP é protegido pela paridade RS adicional, queserve a duas finalidades. Primeiro, proteger contra errosno enlace da rede de distribuição para os transmissores e,segundo, permitir equipamento de teste e de medição (T&M)automatizado especial no campo para recuperar a carga doVFIP para fins de teste e de medição da rede.
O sintaxe de tempo a ser acrescentado no VFIPpermitirá que cada excitador calcule um retardo paracompensar pela rede de distribuição e permitir o controletemporal rígido do tempo de emissão dos símbolos coerentesdas antenas de todos os transmissores em um SFN. Istocontrola o espalhamento de retardo observado pelosreceptores.
A eficiência deste novo método de sincronização é que,basta inserir um VFIP, a sincronização de quadro de dadostorna-se implícita. Outrossim, todos pré-codificador/codificadores de treliça são sincronizados apósos primeiros 4 segmentos do quadro de dados VSB. Isto tudoocorre sem qualquer necessidade de qualquer sintaxe nopróprio VFIP. Esta ação causará símbolos coerentes só pelainserção de um VFIP. Para obter controle rígido no tempo daemissão e controle do transmissor auxiliar, sintaxeadicional é acrescentada.
A Tabela 3 seguinte mostra a sintaxe VFIP de acordocom um aspecto da invenção.
Tabela 3
Sintaxe do pacote de inicialização de quadro VSB (VFIP)
<table>table see original document page 42</column></row><table><table>table see original document page 43</column></row><table>
Os identificadores na Tabela 3 possuem os significadosseguintes. 0 identificador "bslbf" significa "cadeia debit, bit esquerdo primeiro". 0 identificador "uimsbf"significa "integral não assinada, bit mais significativoprimeiro". 0 identificador "uipfmsbf" significa "integralnão assinada mais fração, bit mais significativo primeiro".0 identificador "rpchof" significa "coeficientes depolinomial restante, ordem mais alta primeiro". Outrosdetalhes desses identificadores são omitidos porque elessão bem conhecidos na tecnologia.
Os elementos de sintaxe sync time stamp emaximum_delay são utilizados para compensar todos ostransmissores no SFN pelo atraso desigual ou variado notempo na rede de distribuição A rede de distribuição SFN énormalmente conectada por fibra óptica, microonda, ouenlace de satélite, ou por um pedaço de cabo coaxial se otransmissor estiver co-localizado no estúdio. O elemento desintaxe tx_time_offset é utilizado para fazer sintonia finaou ajustar o tempo de cada transmissor individual no SFN.
O multiplexador de emissão e todos os excitadores noSFN têm um relógio de referência de 1 pulso por segundo(PPS) e um simples contador binário de 24 bits como émostrado na Figura 33. Este relógio de referência de 1 PPSé utilizado para restabelecer o contador binário de 24 bitspara zero na borda elevada do relógio de referência de 1PPS. O contador é cronometrado por uma referência defreqüência de 10 MHz e conta de 0 a 9.999.999 (0x000000 a0x98967F hex) em um segundo, e então restabelece. Estecontador simples forma a base para todos os carimbos detempo utilizados no SFN. Observe que tanto o elemento desintaxe sync_time_stamp como maximum_delay possuem 24 bits.O multiplexador de emissão gera carimbos de tempo aoinserir o valor atual de seu contador de 24 bits a um pontode referência no tempo. Como todos os contadores e todos osnós no SFN são sincronizados ao relógio de referência de 1PPS GPS, suas contagens estão em sincronia e este mecanismode carimbo de tempo simples funciona graças ao GPS.
As linhas de tempo de sincronização SFN mostradas naFigura 34 mostram a sintaxe de tempo e a semântica para umATSC SFN. O VFIP é mostrado com os principais elementos desintaxe de tempo (sync_time_stamp (STS) , maximum_delay(MD), e tx_time_offset (OD)).
Uma descrição sucinta deve acrescentar clareza a esteprocesso. 0 elemento de sintaxe sync_time_stamp (STS) émostrado e tem 24 bits que portam o valor do contador de 24bits no multiplexador de emissão observado no instante queo VFIP deixa o multiplexador de emissão e entra na rede dedistribuição. 0 elemento de sintaxe maximum_delay (OD) tem24 bits e indica o retardo que todos os transmissoresestabelecerão. 0 valor de maximum_delay precisa ser maislongo que o retardo da via mais longa da rede dedistribuição. Maximum_delay é um valor de sistema entradopelo projetista da rede. 0 elemento de sintaxetx_time_offset (OD) dá a cada transmissor uma sintonia finaindividual, e é utilizado para otimizar a rede. 0 tempo deemissão para cada transmissor individual é dado porSTS+MD+OD=tempo de emissão.
Os elementos de sintaxe listados na Tabela 3 acima sãodescritos abaixo.
transport_packet_header deverá se enquadrar nossistemas ISSO 13818-1. 0 valor PID para VFIP deverá serOxFFA. VFIP é uma forma de um pacote operacional e degerenciamento (OMP) conforme definido em ATSC A/110referido acima e conforme referenciado no ATSC Code PointRegistry (doe. #TSG-575r34, 18 de abril de 2006, disponívelem WWW.atsc.org/standards). 0 payload_unit_start_indicatornão é utilizado pela função de sincronização VSB e deveráser fixado em 1. 0 valor transport_priority não é utilizadopela função de sincronização VSB e deverá ser fixada em 1.0 valor transport_scrambling_control deverá ser fixado em00 (não misturado). 0 valor adaptation_field_control deveráser fixado para 01 (apenas carga) . Quando o SRS é portadono campo de adaptação, o valor deverá ser fixado em 11(campo de adaptação seguido da carga) . Se o máximo de 28bytes for utilizado para o SRS (2 bytes para o cabeçalho docampo de adaptação e 26 bytes para os dados no padrão SRS)isto limita o número máximo de transmissores endereçáveiscom um VFIP para 15 no pior caso.
om_type_value deverá ser fixado em 0x20, ou deverá terum valor na faixa de 0x20-0x2F e ser designado em seqüênciacomeçando com 0x20. Cada VFIP pode endereçar até (20)transmissores.Isto permite a cada irradiador um máximo de320 (alto, médio, baixo) transmissores de energia incluindoestações tradutoras que podem ser endereçadas com a sintaxeVFIP.
section_length. section_length especifica o número debytes seguindo imediatamente após o campo section_lengthaté, e inclusive, o último byte do crc_32, mas nãoincluindo quaisquer stuffing_bytes ou o VFIP_ECC.
sync_time_stamp. O sync_time_stamp do VFIP contem adiferença no tempo, expressa como um número de IOOnsintervalos, entre o último pulso do relógio de referênciade 1 PPS (derivado, por exemplo, do GPS) no instante que oVFIP é transmitido dentro da rede de distribuição.
maximum_delay. O valor maximim_delay deverá ser maiorque a via de retardo mais longa na rede de distribuição. Aunidade é 100 ns e a faixa do valor maximim_delay é0x000000 a 0x98967F, que é igual ao retardo Máximo de 1seg.
network_id. Um campo integral não assinado de 12 bitsque representa a rede em que o transmissor está localizadoque fornece um valor semente para 12 dos 24 bits utilizadospara fixar a seqüência de símbolo de um código singulardesignado a cada transmissor. Todos os transmissores dentrode uma rede deverão utilizar o mesmo padrão de 12 bits.
om_tier_test. Um campo de 4 bits que indica se umcanal de controle para o equipamento de teste e de mediçãoautomatizado (um canal T&M) está ativo, e quantas camadasde tradutores DTV são utilizados no SFN. 0 bit mais àesquerda indica se o canal T&M está ativo, com (1)indicando que o canal T&M está ativo e (1) indicando que ocanal T&M está inativo. Os últimos três bits indicam onúmero de camadas de tradutores DTV no SFN, com (000)indicando nenhum tradutor DTVi (001) indicando uma camadade tradutores DTV, (010) indicando duas camadas detradutores DTV, (011) indicando três camadas de tradutoresDTV, e (100) indicando quatro camadas de tradutores DTV.
tier_maximum_delay. O valor maximum_delay deverá sermaior que a via de retardo mais longa na rede dedistribuição. A unidade é 100 ns e a faixa do valormaximum_delay é 0x0000 a 0x98967F, que é igual a um retardomáximo de 1 seg.
Field_T&M. Canal de sinalização a ser determinado(TDB) para controlar T&M de campo remoto e monitorarequipamento que é visualizado para a manutenção e aoperação de um SFN.
tx_address. Um campo integral não assinado de 12 bitsque porta o endereço do transmissor ao qual os camposseguintes são relevantes e que deverão ser utilizados parasemear uma parcela do gerador de seqüência de código demarca d'água, também pode ser transmissor em camada detradutor SFN.
tx_time_offset. Um campo integral assinado de 16 bitsque indica o valor do recuo de tempo, mensurado emintervalos de 100 ns, permite a opção de tempo de emissãode ajuste fino de cada transmissor individual para otimizara cronometragem da rede.
tx_power. Uma integral não assinada de 12 bits maisfração que indica o nível de energia ao qual o transmissorao qual ele é endereçado deve ser fixado. Os 8 bits maissignificativos indicam a energia em DBS integrais emrelação a 0 dBm, e os 4 bits menos significativos indicam aenergia em frações de um dB. Quando fixado em zero,tx_power deverá indicar que o transmissor ao qual o valor éendereçado não está operando atualmente na rede.
tx_id_level. Um campo integral não assinado de 3 bitsque indica para qual dos 8 níveis (incluindo desligado) umsinal de marca d'água de cada transmissor deverá serfixado.
tx_data_inhibit. Um campo de um bit que indica quandoa informação tx_data não deve ser codificada dentro dosinal de marca d'água RF.
crc_32. Um campo de 32 bits que contém um valor CRCque dá uma saída zero de registradores em um decodificadorCRC de 32 bits após processar todos os bytes no VFIP,excluindo os bytes de enchimento, e bytes VFIP_ECC.
'stuffing_byte. Cada stuffing_byte tem o valor deOxFF.
VFIP_ECC. Um campo integral não assinado de 160 bitsque porta o valor de 20 bytes de código de correção de erroutilizado para proteger os 164 bytes de carga restantes dopacote.
0 excitador precisa ter um meio de aceitar o valor deretardo de transmissor e de antena (TAD), que é um valor de15 bits e representa um número de intervalos de 100 ns. Ovalor TAD deverá incluir o retardo total do ponto dosistema em que o tempo de saída do transmissor é mensuradoe controlado até a saída da antena. 0 valor é entrado nocomissionamento do sítio do transmissor por um engenheiroque calculou o retardo exato para permitir a maior precisãono controle de espalho de retardo projetado observado pelosreceptores. A compensação TAD deverá ser efetuada atravésde um cálculo realizado pelo transmissor utilizando umvalor fixo de TAD determinado para aquele transmissor.
Fluxo turbo é outro elemento do sistema A-VSB. 0 fluxoturbo de acordo com um aspecto da invenção oferece um fluxode bit robusto que é independente do fluxo normal padrão. 0fluxo turbo é assim operacional de maneira compatível paratrás com o fluxo normal padrão. 0 fluxo turbo tem de sersuficientemente tolerante da distorção de sinal grave parasuportar outras aplicações de transmissão. 0 desempenhorobusto do fluxo turbo é alcançado por correção de erro deencaminhamento adicional e um entrelaçador exterior aocusto de alguma perda de velocidade TS. Além de ummelhoramento sobre o baixo SNR do fluxo normal padrão, ofluxo turbo oferece uma vantagem adicional de diversidadede tempo que é fornecida pelo entrelaçador exterior.
O excitador ATSC DTV é modificado como é mostrado naFigura 3 5 para permitir o fluxo turbo. Um multiplexador deemissão A-VSB (MUX) recebe um fluxo normal e outro fluxo TS(um flux turbo) . Então o multiplexador de emissão ATSCmonta quadros determinísticos (DF) para o fluxo turbo. Emum DF selecionado, o multiplexador de emissão insere osmarcadores de lugar necessários para os dados turbo, queservem como depósitos para bits redundantes serem geradospelo codificador exterior no pós-processador turbo.
No excitador, pacotes nos quadros são aleatorizados eentão codificados no código Reed Solomon (207, 187). Após oentrelaçamento de byte, eles são manipulados no processadorturbo. Após serem processados no bloco codificador TCM navelocidade 2/3, eles são então combinados com sincronizaçãodo campo de dados e símbolos de sincronização de segmentopara formar um quadro VSB.
No multiplexador de emissão ATSC, um pré-processamentodo fluxo turbo é realizado. Isto é mostrado na Figura 36. 0multiplexador de emissão aceita pacotes TS turbo, que nãopossuem byte de sincronização (um pacote de 187 bytes). Ospacotes TS turbo são pré-processados antes de seremalimentados ao multiplexador de serviço que gera quadrosdeterminísticos. A Figura 37 mostra um exemplo de um fluxode transporte turbo de acordo com um aspecto da invenção.Como o fluxo turbo é visível apenas para um receptor A-VSB,o fluxo de transporte turbo pode ser não apenas um TS MPEG-2 padrão mas também um fluxo codec avançado ou outro fluxosemelhante em outros aspectos da invenção.
0 bloco pré-processador turbo é detalhado na Figura
38. 0 fluxo turbo é codificado por RS e 20 bytes deparidade RS (207, 187) são afixadas a cada pacote TS turbo.A Figura 3 9 mostra as saídas do codificador RS (207, 187).Então, o fabricante de marcador de lugar no pré-processadorturbo insere marcadores de lugar necessários ao expandirbyte a byte. Como inserir marcadores de lugar depende davelocidade do fluxo turbo. Quando a codificação develocidade de 1/2 está em uso, um byte é expandido para 2bytes como é mostrado na Figura 40. Quando a codificação develocidade de 1/4 está em uso, um byte é expandido para 4bytes conforme é mostrado na Figura 41. As saídas do pré-processador turbo são mostradas na Figura 42.
A seguir o multiplexador de serviço do fluxo turboinsere os pacotes TS turbo pré-processados dentro de áreasde enchimento nos campos de adaptação dos quadrosdeterminísticos. Conseqüentemente, um pacote TS turbo temde ser cortado (se necessário, em vários lugares) paracaber dentro dessas áreas. As saídas do multiplexador deemissão são mostradas na Figura 43. O número de pacotes TSturbo acomodados em um campo varia dependendo do modo defluxo turbo.
Similar ao DF para SRS, várias peças de informaçãocomo PCR e contador de Splice precisam ser entregues nocampo de adaptação juntamente com o fluxo turbo para sercompatível com a norma MPEG-2. De modo que PCR e posiçõesde contador de Splice são fixadas no 15° e no 19° pacotesem uma fatia como o caso do SRS DF.
A Figura 50 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para uso com o modode fluxo turbo 2 ou 4 de acordo com um aspecto da invenção.Pacotes TS turbo são portados em cada quarto pacote. NaFigura 50, PCR e posições do contador de Splice sãomostrados no 15° e no 19° pacotes de uma fatia.
Há (7) modos definidos por uma velocidade de código decodificador exterior e um comprimento de campo deadaptação. A combinação desses dois parâmetros é confinadaa (2) velocidades de código {l/2, 1/4} e (3) comprimentosde campo de adaptação {86, 128, 384 bytes} no sistema A-VSB. Este resultará em (6) velocidades de dados turboeficazes. No modo O, o fluxo turbo é desligado. Isto eresumido na Tabela 4 seguinte.
Tabela 4
Modos de fluxo turbo
<table>table see original document page 52</column></row><table><table>table see original document page 53</column></row><table>
Um pedaço de um pacote de turbo truncado é denominadodado turbo. Na Tabela 4, bytes de dados turbo por camposignifica o espaço reservado para dados turbo nos 312pacotes normais (um campo).
O ponto inicial de um pacote turbo será sincronizadoao primeiro byte na área de dados turbo no campo. O númerode pacotes turbo acomodados em um campo é pacotes turbo porcampo na Tabela 4. Como o número não cabe exatamente toda aárea de dados turbo, há alguns bytes residuais (marcados"não utilizados" na Figura 43) ao final. Esses bytes nãoutilizados são enchidos com bytes de enchimento em umaspecto da invenção.
Por exemplo, no modo fluxo turbo 2, dados turbo porcampo tem 128*312/4=9984 bytes. Como 9984 bytes=12pacotes*(207*4) bytes + 48 bytes residuais, isto acomoda 12pacotes TS turbo. A estrutura de quadro no modo fluxoturbo2 é mostrada na Figura 50.A Figura 51 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico (DF) para uso com o modofluxo turbo 5 ou 6 de acordo com um aspecto da invenção. NaFigura 51, PCR e posições de contador de Splice sãomostradas nos 15° e no 19° pacotes de uma fatia. No modofluxo turbo 5 ou 6, como os dados turbo por cada conjuntode 4 pacotes normais é de 384 bytes (184 bytes*2+16 bytes),dois pacotes normais são inteiramente dedicados para portardados turbo. Nesse caso, um pacote nulo é utilizado em vezde um pacote normal. Ao utilizar um pacote nulo, os 2 bytesdo espaço do cabeçalho AF que seria necessário em um pacotenormal também pode portar dados turbo. Desta forma, 184*2bytes de dados turbo são portados em dois pacotes nulos eos outros 16 bytes de dados turbo são portados no AF dopacote normal seguinte como é mostrado na Figura 51.
0 modo de fluxo turbo selecionado precisa sersinalizado ao excitador e ao receptor pelo esquema desinalização descrito abaixo na seção intitulada "Esquema deSinalização no Modo A-VSB".
Um sistema de transporte aleatorizado que porta dadosturbo é então alimentado ao codificador RS na Figura 35. Asaida do codificador RS é mostrada na Figura 44, que éapenas uma versão afixada por paridade do fluxo detransporte de porte de dados turbo. 0 bloco seguinte, oentrelaçador de byte, espalha este fluxo byte a byte. 0fluxo de transporte espalhado é entrado no pós-processadorturbo.
Basicamente, o pós-processador turbo toca apenas bytesde dados turbo. Os dados turbo são extraídos no extrator dedados turbo. Marcadores de lugar em um byte de dados turbosão enchidos com bits de redundância acrescentados pelocodificador exterior e dados turbo são entrelaçados noentrelaçador externo bit a bit como é mostrado na Figura45. 0 enchedor de dados turbo coloca os dados turboprocessados no lugar.
Como os marcadores de lugar dos dados turbo sãoenchidos aqui, os bytes de paridade RS afixados no blocoanterior não estão mais corretos. Esses bytes de paridadeincorretos são corrigidos no bloco de correção de paridadeapós o enchedor de dados turbo na Figura 45.
Um exemplo do extrator de dados turbo mostrado naFigura 4 5 obtém dados turbo de pacotes entrelaçados porbyte. A quantidade dos dados turbo extraídos são o tamanhode bloco pós-processamento turbo. Este tamanho de bloco éespecificado em bits na Tabela 4. Por exemplo, o tamanho dobloco nos modos do fluxo turbo 1 e 3 é de 8944 bits.Conseqüentemente, o comprimento do entrelaçador exterior étambém de 8944 bits. 0 tamanho de bloco nos modos de fluxoturbo 2 e 4 são 13312 bits. Conseqüentemente, o comprimentodo entrelaçador externo também é de 13312 bits. 0 tamanhodo bloco nos modos de fluxo turbo 5 e 6 é {13312,39936}bits, o que significa que o tamanho do bloco é de 39936bits, e o comprimento de entrelaçador externo pode ser ou39936 bits, ou pode ser 13312 bits repetido três vezes,pois 39936/13312=3. Isto é, um entrelaçador exterior tendoum comprimento de entrelaçador exterior de 3 993 6 pode serimplementado por três entrelaçadores exteriores emseqüência, cada um deles tendo um comprimento deentrelaçador exterior de 13312 bits.
Um exemplo do codificador exterior utilizado noprocessador turbo é representado na Figura 46. 0codificador exterior recebe 1 bit (D) e produz 1 bit (Z)tanto no modo de velocidade 1/2 como no modo de velocidade1/4. A diferença entre dois modos é a maneira em que osbytes de entrada tendo marcadores de lugar são tratadospara gerar bytes de saída. Isto é claramente explicado nasFiguras 47 e 48. No modo de velocidade 1/2, (4) bits (D3,D2, D1, DO) por byte são alimentados ao codificadorexterior, enquanto no modo de velocidade de 1/4, (2) bits(D1, DO) por byte são alimentados para o codificador exterior.
No início de um novo bloco, o estado de codificadorexterior é fixado para 0. Nenhum bit de terminação detreliça é apensado ao final de um bloco. Como o tamanho dobloco é relativamente longo, a capacidade de correção deerro não é deteriorada muito. Erros residuais possíveis sãocorrigidos pela correção de erro de encaminhamento (FEC) dacamada alta (código RS) no pré-processador turbo.
O entrelaçador exterior mistura os bits de saída docodificador exterior. A regra de entrelaçamento do bit édefinida por uma expressão de congruência linear conformesegue:
<formula>formula see original document page 56</formula>
Para um comprimento de entrelaçamento dado (L) , estaregra de entrelaçamento tem 5 parâmetros (P, DO, Dl, D2,D3) que são definidos na Tabela 5 seguinte.
Tabela 5
<table>table see original document page 56</column></row><table><table>table see original document page 57</column></row><table>
Cada modo de fluxo turbo especifica o comprimento deentrelaçamento (L) como é mostrado na Tabela 4, em que ocomprimento de entrelaçamento (L) é igual ao tamanho dobloco de processamento turbo. Por exemplo, e sem limitaçãoa ele, o comprimento de entrelaçamento L = 13312 éutilizado no fluxo turbo modo 2. Este comprimentocorresponde aos símbolos de dados turbo dentro de 52pacotes normais. Assim, o extrator de dados turbo no fluxoturbo modo 2 coleta dados turbo em 52 pacotes normais e ocodificador exterior enche os marcadores de lugar.Finalmente, o entrelaçador exterior toma dados turbo paramisturar. A regra de entrelaçamento é gerada conforme seguede acordo com a Tabela 5:
<formula>formula see original document page 57</formula>
Uma regra de entrelaçamento é interpretada como "o -iesimo bit no bloco é colocado na i-esima posição de bit apóso entrelaçamento". A Figura 4 9 explica uma regra deentrelaçamento de comprimento 4 por meio de exemplo. Após oentrelaçamento de bit, os dados turbo são enchidos no AFdos 52 pacotes normais pelo enchedor de dados turbo.
SRS e fluxo turbo também podem ser utilizados juntosao inserir bytes no padrão SRS dentro do campo de adaptaçãode cada pacote de transporte normal, e também inserir dadosturbo dentro dos campos de adaptação de pelo menos algunspacotes de transporte normais. Dependendo do modo de fluxoturbo que está sendo utilizado, um pacote de transportenormal poderá portar bytes no padrão SRS, dados turbo, edados normais, ou poderá portar bytes de padrão SRS e dadosnormais mas nenhum dado turbo, ou poderá portar bytes nopadrão SRS e dados turbo mas nenhum dado normal.
A Figura 52 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico para uso tanto como noSRS e no fluxo turbo no modo 2 e 4 de acordo com um aspectoda invenção que é uma combinação do gabarito de quadrodeterminístico para uso com SRS mostrado na Figura 21, comoo gabarito de quadro determinístico para uso com o fluxoturbo modo 2 ou 4 mostrado na Figura 50. No fluxo turbomodo 2 ou 4, dados turbo por cada conjunto de 4 pacotesnormais são de 128 bytes. Assim, o primeiro pacote normalem cada conjunto de 4 pacotes normais porta 12 8 bytes dedados turbo e 54 - (10,20,26) bytes de dados normais, e osegundo, terceiro, e quarto pacotes normais em cadaconjunto de 4 pacotes normais porta, cada um, 182-(10,20,26) bytes de dados normais, em que (10,202,26)indica o número de bytes dos dados no padrão SRS que estãosendo utilizados, isto é, 10, 20 ou 26 bytes.
Assim, se 10 bytes de dados no padrão SRS estão sendoutilizados, o primeiro pacote normal porta 128 bytes dedados turbos 54-10=44 bytes de dados normais e o segundo,terceiro e quarto pacotes normais portam, cada um, 182-10=172 bytes de dados normais. Se 20 bytes de dados nopadrão SRS estão sendo utilizados, o primeiro pacote normalporta 128 bytes de dados turbo e 54-20 = 34 bytes de dadosnormais, e o segundo, terceiro, e quarto pacotes normaisportam, cada um, 182-20=162 bytes de dados normais. Se 26bytes de dados no padrão SRS estão sendo utilizados, oprimeiro pacote normal porta 128 bytes de dados turbo e 54-26=28 bytes de dados normais e o segundo, terceiro, equarto pacotes normais portam, cada um, 182-26=156 bytes dedados normais.
A Figura 53 mostra uma fatia (52 segmentos) de umgabarito de quadro determinístico para utilização com tantoambos o SRS e o fluxo turbo modo 5 ou 6 de acordo com umaspecto da invenção que é uma combinação do gabarito dequadro determinístico para utilização com SRS mostrado naFigura 21, como o gabarito de quadro determinístico parautilização com fluxo turbo modo 5 ou 6 mostrado na Figura51. No fluxo turbo modo 5 ou 6, dados turbo por cadaconjunto de 4 pacotes normais é de 384 bytes. Assim, oprimeiro e o segundo pacotes normais em cada conjunto de 4pacotes normais porta, cada um, 182 -(10,20,26) bytes dedados turbo, o terceiro pacote normal em cada conjunto de 4pacotes normais porta 20+2*(10,20,26) bytes de dados turboe 162 - 3 *(10,20,26) de dados normais, e o quarto pacotenormal em cada conjunto de 4 pacotes normais porta 182-(10,20,26) bytes de dados normais, em que (10,20,26) indicao número de bytes de dados no padrão SRS que estão sendoutilizados, isto é, 10, 20, ou 26 bytes.
Assim, se 10 bytes de dados no padrão SRS estiveremsendo utilizados, o primeiro e o segundo pacotes normaisporta, cada um, 182-10=172 bytes de dados turbo, o terceiropacote normal porta 20+2*10=40 bytes de dados turbo e 162-3*10=132 bytes de dados normais, e o quarto pacote normalporta 182-10=172 bytes de dados normais. Se 20 bytes dedados no padrão SRS estiverem sendo utilizados, o primeiroe o segundo pacotes normais porta, cada um, 182-20=162bytes de dados normais, o terceiro pacote normal porta20+2*20=60 bytes de dados turbo e 162-3*20=102 bytes dedados normais, e o quarto pacote normal porta 182-20=162bytes de dados normais. Se 26 bytes de dados no padrão SRSestiverem sendo utilizados, o primeiro e o segundo pacotesnormais portam, cada um, 182-26=156 bytes de dados turbo, oterceiro pacote normal porta 20+2*26=72 bytes de dadosturbo e 162-3&26=84 bytes de dados normais, e o quartopacote normal porta 182-26=156 bytes de dados normais.
ESQUEMA DE SINALIZAÇÃO NO MODO A-VSB
Os recursos SRS e fluxo turbo descritos acima supõemque cada modo é conhecido do receptor A-VSB. 0 esquema desinalização no modo A-VSB satisfaz esta tarefa.
Será descrita agora uma norma de sinalização de modo.Informação sobre o modo atual é transmitida em 104 símbolosreservados de cada segmento de sincronização de campo dedados. Especificamente, como é mostrado na Figura 54,símbolos 1 a 48 dos 104 símbolos reservados são alocadospara transmitir informação sobre SRS e modos do fluxoturbo, símbolos 49 a 82 são reservados, símbolos 83 e 84são reservados, e símbolos 85 a 92 são alocados paramétodos de transmissão de dados aprimorados. Nos campos dedados pares, as polaridades dos símbolos 83 a 92 deverá serinvertida das polaridades dos símbolos 83 a 92 nos camposde dados ímpares. Os símbolos 93 a 102 são alocados parapré-código. No entanto, é compreendido que outras alocaçõespodem ser utilizadas em outros aspectos da invenção.
Para mais informação, consulte "Working DraftAmendment 2 to ATSC Digital Television Standard (A/53C)with Amendment 1 and Corrigendum 1" referido acima que éaqui incorporado por referência em sua inteireza.Será descrita agora uma estrutura de bit desinalização no modo A-VSB. Códigos Walsh de (16) bits sãoutilizados no segmento de sincronização do campo de dadospara distinguir diferentes entre diferentes SRS e modos defluxo turbo. O primeiro (16) sulco de bits especifica ummodo SRS. O segundo e o terceiro sulco de (16) bitsespecifica modos de fluxo turbo, em que o segundo sulco de(16) bits especifica uma velocidade de dados de fluxo turboe o terceiro sulco de (16) bits especifica uma velocidadede codificação. Os (34) bits são reservados para utilizaçãofutura. A estrutura de bit de sinalização no modo A-VSB éresumida na Figura 54. Exemplos dos códigos Walsh de (15)bits são mostrados na Figura 55, em que o "ModulationSymbol Index" é o número (#) do código Walsh, e "Walsh Chipwithin Symbol" são os elementos individuais dos códigosWalsh. No entanto, é compreendido que outras estruturas debit de sinalização no modo A-VSB podem ser utilizadas emoutros aspectos da invenção.
Exemplos de mapeamentos entre códigos Walsh e modos A-VSB são os seguintes.
Um exemplo de um mapeamento entre números de bytes nopadrão SRS por pacote e códigos Walsh de (16) bits émostrado na Tabela 6 seguinte:
Tabela 6
Mapeamento do SRS-n
<table>table see original document page 61</column></row><table><table>table see original document page 62</column></row><table>
Os códigos Walsh não utilizados dos (15) bits sãoreservados para outros números de bytes no padrão SRS porpacote que podem ser utilizados em outros aspectos dainvenção. No entanto, é compreendido que mapeamentos quenão aquele mostrado na Tabela 6 podem ser utilizados emoutros aspectos da invenção.
Um exemplo de um mapeamento entre velocidades de dadosturbo e códigos Walsh de (16) bits é mostrado na Tabela 7seguinte:
Tabela 7
Mapeamento de velocidade de dados turbo
<table>table see original document page 62</column></row><table>
Os códigos Walsh não utilizados de (16) bits sãoreservados para outras velocidades de dados turbo que podemser utilizados em outros aspectos da invenção. No entanto,é compreendido que mapeamentos que não aquele mostrado naTabela 7 podem ser utilizados em outros aspectos dainvenção.
Se necessário, a proporção de mistura de dados turbomostrada na Tabela 7 pode ser aumentada até 100% no futuro.
Um exemplo de um mapeamento entre velocidades decódigo e suporte de fluxos turbo múltiplos e códigos Walshde (16) bits é mostrado na Tabela 8 seguinte:Tabela 8
Mapeamento de outros parâmetros
<table>table see original document page 63</column></row><table>
Os códigos Walsh não utilizados são reservados paraoutras configurações que podem ser utilizadas em outrosaspectos da invenção. No entanto, é compreendido quemapeamentos que não aquele mostrado na Tabela 8 podem serutilizados em outros aspectos da invenção.
Os últimos 50 bits deverão ser espaço reservado. Ésugerido que esses bits sejam enchidos com uma continuaçãode valores invertidos de códigos Walsh de (16) bits paramodos SRS e velocidades de dados turbo.
Todos os segmentos de sincronização de campo de dadostransmitem o modo atual. Quando o modo atual muda para omodo seguinte, o modo seguinte é transmitido em segmentosde sincronização de campo de dados pares durante os 16quadros seguintes. Após os 16 quadros seguintes, o modoseguinte torna-se válido, o sistema opera no modo seguinte,e todos os segmentos de sincronização de campo de dadostransmitem o modo seguinte.MAPEAMENTO DE ENTRELAÇAMENTO DE BYTE ATSC
A Figura 56 mostra um diagrama de um entrelaçador debyte de 52 segmentos ATSC que é parte do sistema ATSC 8-VSB. Como é crucial compreender o mapeamento exato doentrelaçador de bytes para o A-VSB, um procedimento demapeamento gráfico é desenvolvido.
A Figura 57 mostra um primeiro estágio de manipulaçãode 52 pacotes de entrada com SRS no entrelaçador de bytesna Figura 56. A Figura 58 mostra um segundo estágio demanipulação dos 52 pacotes de entrada com SRS noentrelaçador de bytes na Figura 56. A Figura 59 mostra oterceiro estágio de manipulação dos 52 pacotes de entradacom SRS no entrelaçador de bytes da Figura 56.
A Figura 60 mostra o mapeamento de 52 pacotes deentrada efetuado pelo entrelaçador de bytes da Figura 56, ea Figura 61 mostra o mapeamento de 104 pacotes de entradaefetuada pelo entrelaçador de bytes da Figura 56.
A Figura 62 mostra um detalhe do mapeamento efetuadopelo entrelaçador de bytes da Figura 56 quando 26 bytes sãoutilizados para SRS.
Embora várias versões da invenção foram mostradas edescritas, seria apreciado por aqueles habilitados natecnologia que mudanças poderão ser feitas nessas versõessem desviar dos princípios e espírito da invenção, o escopoda qual é definido nas reivindicações e seus equivalentes.
Claims (17)
1. Método de processar um sinal de transmissãodigital, caracterizado pelo fato de compreender:gerar um fluxo de transporte que compreende umapluralidade de pacotes de transporte, cada um dos pacotesde transporte tendo 187 bytes, cada um dos bytes tendo 8bits, os 187 bytes incluindo 3 bytes identificador depacote (PID);selecionar um dos pacotes de transporte como o pacoteinicial a ser mapeado dentro de um primeiro segmento dedados de um quadro de dados codificado; econstruir quadros de dados determinísticos no fluxo detransporte começando com o pacote inicial, cada um dosquadros de dados determinísticos tendo 2 campos de dados,cada um dos campos de dados tendo 6 fatias, cada uma dasfatias tendo 52 pacotes de transporte;em que pelo menos um dos 52 pacotes de transporte nãotem um campo de adaptação e tem 187 bytes, cada um dosbytes tendo 8 bits, os 187 bytes incluindo 3 bytes PID,seguidos de 184 bytes de dados;em que todos os restantes dos 52 pacotes de transportetendo, cada um, 187 bytes, cada um dos bytes tendo 8 bits,os 187 bytes incluindo 3 bytes PID, seguidos de 2 bytes decabeçalho de campo de adaptação (AF) que especificam umcampo de adaptação tendo o comprimento de N bytes, seguidode N bytes de campo de adaptação, seguido de 182-N bytes dedados; eem que o pelo menos um pacote de transporte que nãotem o campo de adaptação é fornecido em uma localizaçãofixa em cada uma das fatias.
2. Método, de acordo com a reivindicação 1,caracterizado pelo fato de que pelo menos um pacote detransporte que não possui um campo de adaptação é um pacotenulo.
3. Método, de acordo com a reivindicação 2,caracterizado pelo fato de o pacote nulo ser um pacote{Nul1,PAT,PMT}, com PAT sendo uma tabela de associação deprograma, e PMT sendo uma tabela de mapa de programa.
4. Método, de acordo com a reivindicação 1,caracterizado pelo fato de um dos 62 pacotes de transportenão possui um campo de adaptação; eem que 51 dos 52 pacotes de transporte de fato têm umcampo de adaptação.
5. Método, de acordo com a reivindicação 1,caracterizado pelo fato de o número dos pacotes detransporte que tem um campo de adaptação deve ser maior queo número dos pacotes de transporte que não têm o campo deadaptação.
6. Método ,de acordo com a reivindicação 1,caracterizado pelo fato de ainda compreender inserir umaseqüência de referência suplementar (SRS) no fluxo detransporte ao inserir bytes no padrão SRS nos campos deadaptação dos pacotes de transporte que têm um campo deadaptação de modo que pelo menos alguns dos N bytes docampo de adaptação são bytes no padrão SRS.
7. Método, de acordo com a reivindicação 6,caracterizado pelo fato de a localização física do pelomenos um pacote de transporte que não tem um campo deadaptação depende de um número de bytes no padrão SRS nocampo de adaptação de cada um dos pacotes de transporte quetêm um campo de adaptação.
8. Método, de acordo com a reivindicação 7,caracterizado pelo fato de haver 10 bytes no padrão SRS nocampo de adaptação de cada um dos pacotes de transporte quetêm um campo de adaptação; eem que o pelo menos um pacote de transporte que nãotem um campo de adaptação ser um pacote de transporte quenão tem um campo de adaptação e é fornecido no 16° pacotede cada uma das fatias.
9. Método, de acordo com a reivindicação 7,caracterizado pelo fato de haver 20 bytes no padrão SRS nocampo de adaptação de cada um dos pacotes de transporte quepossuem um campo de adaptação; eem que o pelo menos um pacote de transporte que nãopossui um campo de adaptação ser um pacote de transporteque não tem um campo de adaptação e é fornecido no 25°pacote de cada uma das fatias.
10. Método, de acordo com a reivindicação 7,caracterizado pelo fato de haver 26 bytes no padrão SRS nocampo de adaptação de cada um dos pacotes de transportesque possui um campo de adaptação; eem que o pelo menos um pacote de transporte que nãopossui um campo de adaptação ser um pacote de transporteque não possui um campo de adaptação e ser fornecido no 31°pacote de cada uma das fatias.
11. Método, de acordo com a reivindicação 1,caracterizado pelo fato de os quadros de dadosdeterminísticos cumprem com as restrições do ATSC (AdvancedTelevision Systems Committee) em um fluxo de transporteMPEG-2.
12. Método de processar um sinal de transmissãodigital, caracterizado pelo fato de compreender:gerar um fluxo de transporte que compreende umapluralidade de pacotes de transporte, cada um dos pacotesde transporte tendo 187 bytes, cada um dos bytes tendo 8bits, os 187 bytes incluindo 3 bytes identificadores depacote (PID);selecionar um dos pacotes de transporte como o pacoteinicial a ser mapeado dentro de um primeiro segmento dedados de um quadro de dados codificado; econstruir quadros de dados determinísticos no fluxo detransporte começando com o pacote inicial, cada um dosquadros de dados determinísticos tendo 2 campos de dados,cada um dos campos de dados tendo 6 fatias, cada uma dasfatias tendo 52 pacotes de transporte;em que pelo menos um dos 52 pacotes de transporte nãopossui um campo de adaptação e tem 187 bytes, cada um dosbytes tendo 8 bits, os 18 7 bytes incluindo e bytes PID,seguidos de 184 bytes de dados;em que todos os restantes dos 52 pacotes de transportetêm, cada um, 187 bytes, cada um dos bytes tendo 8 bits, os-187 bytes incluindo 3 bytes PID, seguidos de 2 bytes decabeçalho do campo de adaptação (AF) que especifica umcampo de adaptação tendo o comprimento de N bytes, seguidode N bytes do campo de adaptação, seguido de 182-N bytes dedados; eem que o método ainda compreender inserir umaseqüência de referência suplementar (SRS) no fluxo detransporte ao inserir bytes no padrão SRS nos campos deadaptação dos pacotes de transporte que possuem um campo deadaptação de modo que pelo menos alguns dos N bytes docampo de adaptação são bytes no padrão SRS.
13. Método, de acordo com a reivindicação 12,caracterizado pelo fato de pelo menos um pacote detransporte que não possui um campo de adaptação ser umpacote nulo.
14. Método, de acordo com a reivindicação 13,caracterizado pelo fato de o pacote nulo ser um pacote(Nul1,PAT,PMT), com PAT sendo uma tabela associada aprograma, e PMT sendo uma tabela de mapa de programa.
15. Método, de acordo com a reivindicação 12,caracterizado pelo fato de um dos 52 pacotes de transportenão possuir um campo de adaptação; eem que 51 dos 52 pacotes de transporte de fato possuemum campo de adaptação.
16. Método, de acordo com a reivindicação 12,caracterizado pelo fato de o número dos pacotes detransporte que possuem um campo de adaptação ser maior queo número dos pacotes de transporte que não possuem um campode adaptação.
17. Método ,de acordo com a reivindicação 12,caracterizado pelo fato de os quadros de dadosdeterministicos cumprem com as restrições do ATSC (AdvancedTelevision Systems Committee) sobre o fluxo de transporteMPEG-2.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US78960306P | 2006-04-06 | 2006-04-06 | |
| US60/789,603 | 2006-04-06 | ||
| US11/692,509 | 2007-03-28 | ||
| US11/692,509 US8493973B2 (en) | 2006-04-04 | 2007-03-28 | Method of and apparatus for transmitting digital broadcasting signal in advanced-VSB (A-VSB) system in which transport packet without adaptation field is provided at fixed location in data field slices |
| PCT/KR2007/001667 WO2007114663A1 (en) | 2006-04-06 | 2007-04-05 | Method and apparatus for transmitting digital broadcasting signal in advanced-vsb (a-vsb) system in which transport packet without adaptation field is provided at fixed location in data field slices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| BRPI0710528A2 true BRPI0710528A2 (pt) | 2011-08-16 |
Family
ID=38563885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| BRPI0710528-2A BRPI0710528A2 (pt) | 2006-04-06 | 2007-04-05 | Método e aparelho para transmitir sinal de trasmissão digital em sistema vsb avançado (a-vsb) em que o pacote de transporte sem campo de adaptação é fornecido em localização fixa nas fatias de campo de dados |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP2161935A3 (pt) |
| CN (1) | CN101406063B (pt) |
| BR (1) | BRPI0710528A2 (pt) |
| CA (1) | CA2644495C (pt) |
| MX (1) | MX2008012801A (pt) |
| WO (1) | WO2007114663A1 (pt) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011078550A2 (ko) * | 2009-12-21 | 2011-06-30 | 삼성전자 주식회사 | 디지털 방송 송신기 및 디지털 방송 수신기와 그 스트림 처리 방법 |
| KR101801106B1 (ko) * | 2010-05-17 | 2017-11-24 | 삼성전자주식회사 | 디지털 방송 송신기, 디지털 방송 수신기 및 그들의 스트림 구성 및 처리 방법 |
| CN105898353A (zh) * | 2015-12-01 | 2016-08-24 | 乐视致新电子科技（天津）有限公司 | 音视频实时传输方法及装置、传输流打包方法及复用器 |
| CN112995659B (zh) * | 2021-04-14 | 2021-08-10 | 成都凯腾四方数字广播电视设备有限公司 | 一种智能地面数字电视广播单频网组网覆盖监测系统 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5087975A (en) * | 1990-11-09 | 1992-02-11 | Zenith Electronics Corporation | VSB HDTV transmission system with reduced NTSC co-channel interference |
| US5508748A (en) * | 1993-02-08 | 1996-04-16 | Zenith Electronics Corporation | Data level selection for multilevel VSB transmission system |
| US6738102B1 (en) * | 1999-10-21 | 2004-05-18 | Lg Electronics Inc. | Local digital television signal generator |
| US7675994B2 (en) * | 2001-04-02 | 2010-03-09 | Koninklijke Philips Electronics N.V. | Packet identification mechanism at the transmitter and receiver for an enhanced ATSC 8-VSB system |
| MXPA05007353A (es) * | 2003-01-06 | 2006-03-30 | Korea Electronics Telecomm | Transmisor y receptor de television digital para transmitir y recibir una corriente dual usando datos robustos en una banda lateral residual de nivel 4. |
| KR100744055B1 (ko) * | 2004-06-23 | 2007-07-30 | 삼성전자주식회사 | 수신 성능 및 등화 성능이 향상된 디지털 방송 송수신 시스템 및 그의 신호처리방법 |
| US7639751B2 (en) * | 2006-04-04 | 2009-12-29 | Samsung Electronics Co., Ltd. | Advanced-VSB system (A-VSB) |
-
2007
- 2007-04-05 BR BRPI0710528-2A patent/BRPI0710528A2/pt not_active IP Right Cessation
- 2007-04-05 EP EP09177099A patent/EP2161935A3/en not_active Ceased
- 2007-04-05 WO PCT/KR2007/001667 patent/WO2007114663A1/en not_active Ceased
- 2007-04-05 EP EP07745830A patent/EP2008465A1/en not_active Withdrawn
- 2007-04-05 CA CA2644495A patent/CA2644495C/en not_active Expired - Fee Related
- 2007-04-05 MX MX2008012801A patent/MX2008012801A/es active IP Right Grant
- 2007-04-05 CN CN2007800100239A patent/CN101406063B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP2161935A3 (en) | 2011-10-19 |
| WO2007114663A1 (en) | 2007-10-11 |
| EP2161935A2 (en) | 2010-03-10 |
| CN101406063B (zh) | 2011-08-03 |
| EP2008465A1 (en) | 2008-12-31 |
| CN101406063A (zh) | 2009-04-08 |
| CA2644495A1 (en) | 2007-10-11 |
| MX2008012801A (es) | 2009-02-03 |
| CA2644495C (en) | 2016-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8493973B2 (en) | Method of and apparatus for transmitting digital broadcasting signal in advanced-VSB (A-VSB) system in which transport packet without adaptation field is provided at fixed location in data field slices | |
| CN101699869B (zh) | 先进-vsb系统(a-vsb) | |
| FI124807B (fi) | Vastaus ATSC MOBILE/HANDHELD -ehdotuspyyntöön, A-VSB MCAST ja fyysiset kerrokset ATSC-M/HH:ta varten | |
| CN101809904B (zh) | 对atsc移动/手持rfp a-vsb mcast的响应以及具有单频网络的a-vsb物理和链路层 | |
| BRPI0609150A2 (pt) | aparelhos, sistemas e métodos para a provisão de melhoramentos para redes atsc usando fatia de quadro de banda lateral vestigial (vsb) sìncrona | |
| BRPI0607484B1 (pt) | método, aparelho e sistema para a produção de uma pluralidade de símbolos coerentes a partir de uma pluralidade de transmissores de rf digitais | |
| BRPI0622270A2 (pt) | método para a formatação do pacote de fluxo de transporte radiodifusor digital para aperfeiçoar o desempenho no recebimento, transmissor de radiofusão digital e método de processamento de sinal do mesmo | |
| BRPI0811077A2 (pt) | dispositivos de transmissão e recepção digital para transmitir e receber fluxos, e, métodos de processamento dos mesmos | |
| CA2644495C (en) | Method and apparatus for transmitting digital broadcasting signal in advanced-vsb (a-vsb) system in which transport packet without adaptation field is provided at fixed location in data field slices | |
| BRPI0710525A2 (pt) | dispositivo gerador de fluxo de transmissão dual e método | |
| BR112012028417B1 (pt) | Método para processar um fluxo de um transmissor de radiodifusão digital, transmissor de radiodifusão digital, método para processar um fluxo de receptor de radiodifusão digital, e receptor de radiodifusão digital | |
| BRPI0708994A2 (pt) | codificador em treliÇa e dispositivo de codificaÇço em treliÇa tendo o mesmo | |
| US8385334B2 (en) | Communication via address modulation | |
| BRPI0617281A2 (pt) | sistema de transmissão de difusão digital, e método de processamento de sinal do mesmo | |
| Standard | A/153 Part 9, Scalable Full Channel Mobile Mode (A/153 Part 9: 2013) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| B15K | Others concerning applications: alteration of classification |
Ipc: H04N 21/2383 (2011.01), H03M 13/25 (2006.01), H03M |
|
| B08F | Application fees: dismissal - article 86 of industrial property law |
Free format text: REFERENTE A 12A ANUIDADE. |
|
| B08K | Lapse as no evidence of payment of the annual fee has been furnished to inpi (acc. art. 87) |
Free format text: EM VIRTUDE DO ARQUIVAMENTO PUBLICADO NA RPI 2508 DE 29-01-2019 E CONSIDERANDO AUSENCIA DE MANIFESTACAO DENTRO DOS PRAZOS LEGAIS, INFORMO QUE CABE SER MANTIDO O ARQUIVAMENTO DO PEDIDO DE PATENTE, CONFORME O DISPOSTO NO ARTIGO 12, DA RESOLUCAO 113/2013. |