CS256717B1 - Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov - Google Patents
Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov Download PDFInfo
- Publication number
- CS256717B1 CS256717B1 CS856852A CS685285A CS256717B1 CS 256717 B1 CS256717 B1 CS 256717B1 CS 856852 A CS856852 A CS 856852A CS 685285 A CS685285 A CS 685285A CS 256717 B1 CS256717 B1 CS 256717B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- block
- output
- input
- controller
- direct access
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Zapojenie umožňuje spoluprácu radiča priameho přístupu do pamate z jednej systémové) stavebnice prvkov a jeho ekvivalentov so sériovým vstupno-výstupným radičom z inej systémovej stavebnice prvkov a jeho ekvivalentov. Týmto sposobom je možné využit sériový vstupno-výstupný řadič až na maximálnu rýchlosť přenosu bez účasti procesora. Zapojenie prispfisobuje a synchronizuje súčinnosť spomenutých radičov určených pre rožne systémové zbernice.
Description
Vynález sa týká zapojenia spolupráce radiča priameho přístupu do památe z jednej systémovej stavebnice prvkov a jeho ekvivalentov so sériovým vstupno-výstupným radičom z inej systémovej stavebnice prvkov a jeho ekvivalentov.
Doteraz známe zapojenia s radičom priameho přístupu do památe z jednej systémovej stavebnice prvkov a jeho ekvivalentov a so sériovým vstupno-výstupným radičom z inej systémovej stavebnice prvkov a jeho ekvivalentov předpisovali a umožňovali ich spoluprácu len v rámci vlastnej systémovej stavebnice.
Vyššie uvedené nedostatky odstraňuje zapojenie podlá vynálezu, ktorého podstata je v tom, že obojsmerné vstupy dolnej adresnej slabiky bloku systémovej zbernice sú spojené s obojsmernými vstupmi bloku radlča priameho přístupu do památe a dalej so vstupmi bloku výběru priameho přístupu do památe a tiež so vstupmi bloku dekodera adresy a so vstupmi bloku návestia příkaz — dáta, pričom obojsmerné dátové vstupy bloku systémovej zbernice sú spojené s obojsmernými vstupmi bloku radiča priameho přístupu do pamate a dalej so vstupmi registra hornej adresnej slabiky a tiež so vstupmi bloku radiča sériového vstupu a výstupu, zatial' čo obojsmerné riadiace vstupy bloku systémovej zbernice sú spojené s obojsmernými vstupmi bloku radiča priameho přístupu do památe a tiež so vstumi bloku výběru radiča priameho přístupu do památe a dalej so vstupmi bloku synchronizácie doby přístupu a tiež so vstupmi. bloku radiča sériového vstupu a výstupu, pričom výstup potvrdenia priameho přístupu do památe bloku systémovej zbernice je spojený so vstupom bloku radiča priameho přístupu do památe a tiež so vstupom bloku generovania žiadósti a so vstupom bloku návestia příkaz — dáta, zatiaf čo výstup systémových hodin bloku systémovej zbernice je spojený so vstupom bloku radiča priameho přístupu do památe a tiež so vstupom bloku synchronizácie doby přístupu, pričom výstup žiadósti o priamy přístup bloku radiča priameho přístupu do památe je spojený so vstupom bloku systémovej zbernice a výstup nulovania bloku systémovej zbernice je spojený so vstupom bloku radiča sériového vstupu a výstupu, a tiež so vstupom bloku radiča priameho přístupu do památe, ktorého výstup povolenia je spojený so vstupom registra hornej adresnej slabiky a výstup strobovania bloku radiča priameho přístupu do památe je spojený so vstupom registra hornej adresnej slabiky, ktorého výstupy hornej adresnej slabiky sú spojené so vstupmi bloku systémovej zbernice, zatial' čo výstup potvrdenia žiadósti bloku radiča priameho přístupu do památe je spojený so vstupom bloku synchronizácie doby přístupu a tiež so vstupom bloku výběru radiča sériového vstupu a výstupu a so vstupom bloku generovania žiadósti, zatial' čo výstup připravenosti bloku synchronizácie doby přístupu je spojený so vstupom bloku radiča priameho přístupu do památe a výstup žiadósti bloku generovariia žiadósti je spojený so vstupom bloku radiča priameho přístupu do pamati, pričom výběrový výstup bloku dekódera adresy je spojený so vstupom bloku výběru radiča sériového vstupu a výstupu, ktorého povolovací výstup je spojený so vstupom bloku radiča sériového vstupu a výstupu, zatial' čo výstup bloku návestia příkaz — dáta je spojený so vstupom bloku radiča sériového vstupu a výstupu, ktorého výstup žiadosti je spojený so vstupom bloku generovania žiadósti, pričom sériový výstup dát bloku radiča sériového vstupu a výstupu je spojený so vstupom bloku prevodníka signálu a sériový výstup dát bloku prevodníka signálu je spojený so vstupom bloku radiča sériového vstupu a výstupu.
Zapojenie podlá tohoto vynálezu je oproti doteraz známým zapojeniam výhodné preto, že umožňuje spoluprácu radičov priameho přístupu do památe a sériového vstupu a výstupu z roznych systémových stavebnic prvkov a ich ekvivalentov, Priame spojenie takýchto prvkov nie je možné.
Na priloženom výkrese obr. 1 je zobrazená celková bloková schéma zapojenia podlá tohoto vynálezu.
Příklad konkrétnej realizácie vynálezu je riešenie pódia obr. 1, vyznačujúce sa tým, že obojsmerné vstupy Al dolnej adresnej slabiky bloku 1 systémovej zbernice sú spojené s obojsmernými vstupmi A2 bloku 2 radiča priameho přístupu do pamate a dalej so vstupmi A4 bloku 4 výběru priameho přístupu do památe a tiež so vstupmi All bloku 11 dekódera adesy a so vstupmi B7 bloku 7 návestia příkaz — dáta. Obojsmerné dátové vstupy Bl bloku 1 systémovej zbernice sú spojené s obojsmernými vstupmi B2 bloku 2 radiča priameho přístupu do památe a dalej so vstupmi A3 registra 3 hornej adresnej slabiky a tiež so vstupmi B8 bloku 8 radiča sériového vstupu a výstupu. 0bojsmerné riadiace vstupy Cl bloku 1 systémovej zbernice sú spojené s obojsmernými vstupmi C2 bloku 2 radiča priameho přístupu do památe a tiež so vstupmi B4 bloku 4 výběru radiča priameho přístupu do památe a ďalej so vstupmi BB bloku 6 synchronizácie doby přístupu a tiež so vstupmi C8 bloku 8 radiča sériového vstupu a výstupu. Výstup 1A poitvrdenia priameho přístupu do pamate bloku 1 systémovej zbernice je spojený so vstupom D2 bloku 2 radiča priameho přístupu do památe a tiež so vstupom A9 bloku 9 generovania žiadósti a so vstupom A7 bloku 7 návestia příkaz — dáta. Výstup 1C systémových hodin bloku 1 systémovej zbernice je spojený so vstupom F2 bloku 2 radiča priameho přístupu do pamate a tiež so vstupom C6 bloku 6 synchronizácie doby přístupu. Výstup 2A žiadósti o priamy prí5
258717 stup bloku 2 radiča priameho přístupu do pamate je spojený so vstupom Dl bloku 1 systémovej zbernice. Výstup 1B nulovania bloku 1 systémovej zbernice je spojený so vstupom F8 bloku 8 radiča sériového vstupu a výstupu a tiež so vstupom E2 bloku 2 radiča priameho přístupu do pamate, ktorého výstup 2B povolenia je spojený so vstupom B3 registra 3 hornej adresnej slabiky. Výstup 2C strobovania bloku 2 radiča priameho přístupu do pamate je spojený so vstupom C3 registra 3 hornej adresnej slabiky, ktorého výstupy 3A hornej adresnej slabiky sú spojené so vstupmi F1 bloku 1 systémovej zbernice. Výstup 2D potvrdenia žiadosti bloku 2 radiča priameho přístupu do pamate je spojený so vstupom A6 bloku B synchronizácie doby přístupu a tiež so vstupom A5 bloku 5 výběru radiča sériového vstupu a výstupu a so vstupom B9 bloku 9 generovania žiadosti.
Výstup BA připravenosti bloku B synchronizácie doby přístupu je spojený so vstupom 12 bloku 2 radiča priameho přístupu do pamate. Výstup 9A žiadosti bloku 9 generovania žiadosti je spojený so vstupom G2 bloku 2 radiča priameho přístupu do pamati.
Výběrový výstup 11A bloku 11 dekódera adresy je spojený so vstupom B5 bloku 5 výběru radiča sériového vstupu a výstupu, ktorého' povolovací výstup 5A je spojený so vstupom A8 bloku 8 radiča sériového vstupu .a výstupu. Výstup 7A bloku 7 návestia příkaz — dáta je spojený so vstupom D8 bloku 8 radiča sériového vstupu a výstupu, ktorého výstup 8A žiadosti je spojený so vstupům C9 bloku 9 generovania žiadosti. Sériový výstup 8B dát bloku 8 radiča sériového vstupu a výstupu· je spojený so vstupom AÍ0 bloku 10 prevodníka signálu. Sériový výstup 10A dát bloku 10 prevodníka signálu je spojený so vstupom E8 bloku 8 radiča sériového vstupu a výstupu. Výstup 4A bloku 4 výběru radiča priameho přístupu do památe je spojený so vstupom H2 bloku 2 radiča priameho přístupu do památe.
Zapojenie, ktoré je predmetom tohto vynálezu, umožňuje spoluprácu prvkov z dvoch různých systémových stavebnic. Zapojenie funguje tak, že systémovou zbernicou je prostredníctvom výběru priameho přístupu do památe ovládaný řadič priameho přístupu do památe a prostredníctvom dekódera adresy spolu s výberom radiča sériového vstupu a výstupu. Systémovou zbernicou a radíčom priameho přístupu do památe je ovládaný register hornej adresnej slabiky. V režime priameho přístupu do památe je blokům generovania žiadosti vydaná žiadosť o priamy přístup a vzájomné spolupráca medzi radičom priameho přístupu do· památe a radičom sériového vstupu a výstupu je synchronizovaná obvodmi synchronizácie doby přístupu.
Zapojenie podta tohto vynálezu umožňuje spoluprácu prvkov z dvoch různých systémových stavebnic. Toto zapojenie je použité v riadení terminálovej pokladně. Může byť tiež použité aj v iných mikroprocesorových radičoch zariadení.
Claims (1)
- Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov, vyznačujúce sa tým, že obojsmerné vstupy (AI) dolnej adresnej slabiky bloku (1) systémovej zbernice sú spojené s obojsmernými vstupmi (A2) bloku (2) radiča priameho přístupu do pamate a ďalej so vstupmi (A4j bloku (4) výběru priameho přístupu do pamate a tiež so vstupmi (All) bloku (11) dekódera adresy a so vstupmi (B7) bloku (7) návestia příkaz — dáta, pričom obojsmerné dátové vstupy (Bl) bloku (1) systémovej zbernice sú spojené s obojsmérnými vstupmi (B2) bloku (2) radiča priameho přístupu do památe a ďalej so vstupmi (A3j registra (3) hornej adresnej slabiky a tiež so vstupmi (B8) bloku (8) radiča sériového vstupu a výstupu, zatiai čo obojsmerné riadiace vstupy (Cl) bloku (1) systémovej zbernice sú spojené s obojsmernými vstupmi (C2) bloku (2) radiča priameho přístupu do pamate a tiež so vstupmi (B4) bloku (4) výběru radiča priameho přístupu do památe a dalej so vstupmi (B6) bloku (6) synchronizácie doby přístupu a tiež so vstupmi (C8) bloku (8) radiča séYNÁLEZU riového vstupu a výstupu, pričom výstup (1A) potvrdenia priameho přístupu do pamate bloku (1) systémovej zbernice je spojený so vstupom (D2) bloku (2) radiča priameho přístupu do památe a tiež so vstupom (A9) bloku (9) generovania žiadosti a so vstupom (A7) bloku (7) návestia příkaz — dáta, zatiai čo výstup (1C) systémových hodin bloku (1) systémovej zbernice je spojený so vstupom (F2) bloku (2) radiča priameho přístupu do památe a tiež so vstupom (C6) bloku (6) synchronizácie doby přístupu, pričom výstup (2A) žiadosti o priamy přístup bloku (2) radiča priameho přístupu do památe je spojený so vstupom (Dl) bloku (1) systémovej zbernice a výstup (1B) nulovania bloku (1) systémovej zbernice je spojený so vstupom (F8) bloku (8) radiča sériového vstupu a výstupu a tiež so vstupom (E2) bloku (2) radiča priameho přístupu do památe, ktorého výstup (2B) povolenia je spojený so vstupom (B3) registra (3) hornej adresnej slabiky a výstup (2C) strobovania bloku (2J radiča priameho přístupu do památe je spojený so vstupom (C3) registra (3) hornej adresnej slabiky, ktoré256717 ho výstupy (3Aj hornej adresnej slabiky sú spojené so vstupmi (Fl) bloku (1) systémovej zbernice, zatiaí čo výstup (2D) potvrdenia žiadosti bloku (2) radiča priameho přístupu do památe je spojený so vstupom (A6j bloku (6) synchronizácie doby přístupu a tiež so vstupom (A5j bloku (5) výběru radiča sériového vstupu a výstupu .a so vstupom (B9j bloku (9) generovania žiadosti, zatiaí čo výstup (6A) připravenosti bloku (6) synchronizácie doby přístupu je spojený so vstupom (Í2j bloku (2J radiča priameho přístupu do pamate a výstup (9A) žiadosti bloku (9j generovania žiadosti je spojený so vstupom (G2) bloku (2) radiča priameho přístupu do památi, pričom výběrový výstup (11A) bloku (lij dekódera adresy je spojený so vstupom (B5J bloku (5'j výběru radiča sériového vstupu a výstupu, kto8 rého povolovací výstup (5A) je spojený so vstupom (A8) bloku (8) radiča sériového vstupu a výstupu, zatiaí čo výstup (7A) bloku (7) návestia příkaz — dáta je spojený so vstupom (D8) bloku (8) radiča sériového vstupu a výstupu, ktorého výstup (8Aj žiadosti je spojený so vstupom (C9j bloku (9) generovania žiadosti, pričom sériový výstup (8Bj dát bloku (8j radiča sériového vstupu a výstupu je spojený so vstupom (AlOj bloku (10] prevodníka signálu a sériový výstup (lOAj dát bloku (10) prevodníka signálu je spojený so vstupom (E8) bloku (8) radiča sériového vstupu a výstupu, pričom výstup (4Aj bloku (4) výběru radiča priameho přístupu do pamate je spojený so vstupom (H2j bloku (2) radiča priameho přístupu do památe.1 1-st výkresov
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS856852A CS256717B1 (sk) | 1985-09-26 | 1985-09-26 | Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS856852A CS256717B1 (sk) | 1985-09-26 | 1985-09-26 | Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS685285A1 CS685285A1 (en) | 1987-09-17 |
| CS256717B1 true CS256717B1 (sk) | 1988-04-15 |
Family
ID=5416490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS856852A CS256717B1 (sk) | 1985-09-26 | 1985-09-26 | Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS256717B1 (sk) |
-
1985
- 1985-09-26 CS CS856852A patent/CS256717B1/sk unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS685285A1 (en) | 1987-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2349965A (en) | Memory module including a memory module controller | |
| EP0388300A3 (en) | Controller for direct memory access | |
| US4757439A (en) | Memory bus architecture | |
| KR930002962A (ko) | 프로그램 가능한 제어기 | |
| CS256717B1 (sk) | Zapojenie spolupráce radičov priameho přístupu do pamate a sériového vstupu a výstupu z různých systémových stavebnic prvkov | |
| KR970705084A (ko) | 감소된 핀 계수를 가진 집적된 제 1 버스 및 제 2 버스 콘트롤러(Integrated primary Bus and Secondary Bus Controller with Reduced Pin Count) | |
| CA2234635A1 (en) | Method and device for exchanging data | |
| EP0184320A1 (en) | Improved performance memory bus architecture | |
| JPH0343804A (ja) | シーケンス制御装置 | |
| EP0130471A3 (en) | Interface controller for connecting multiple asynchronous buses and data processing system including such controller | |
| GB2211325A (en) | DMA controller | |
| JPS6426262A (en) | 16 bit microprocessor system | |
| IE55080B1 (en) | Electronic switching system | |
| JPS6044712B2 (ja) | バス接続によるデ−タ転送方式 | |
| JPS6217780B2 (sk) | ||
| KR950003970B1 (ko) | 디지탈 전자교환기의 피시엠 데이타 접속장치 | |
| JPH0350604A (ja) | マルチシーケンス制御装置 | |
| KR920009452B1 (ko) | 32비트 마이크로 프로세서를 이용한 64비트 데이타전송회로 | |
| JPS6491235A (en) | Control system for counter circuit | |
| JPS5462743A (en) | Communication control system | |
| JPH0142017B2 (sk) | ||
| JPH022446A (ja) | バス争奪方式 | |
| JPH01287767A (ja) | Ｒａｍの制御回路 | |
| JPS62113207A (ja) | バス制御方式 | |
| JPS5764835A (en) | Direct memory access system of microprocessor |