CS260888B1 - Zapojení stykových obvodů systému IMS-2 - Google Patents

Abstract

Zapojeni řeší jednoduchou realizaci stykového systému IMS-2 pro libovolný přístroj řízený mikropočítačem. Podstata zapojení spočívá v použití programovatelného obvodu paralelních vstupů a výstupů a přídavných log. obvodů sestavených tak, aby výsledné zapojéní odpovídalo všem požadavkům normy OSN 35 6522 a technické řešení s použitými obvody bylo co nejjednodušší. Řešení může být využito v libovolném elektronickém přístroji, řízeném mikropočítačem, u kterého je třeba realizovat stykový systém IMS-2 ve funkci mluvčího či posluchače.

Description

Vynález se týká zapojení stykových obvodů systému IMS-2, kterým se řeší zapojení přídavné logické sítě k programovatelnému obvodu paralelních vstupů a výstupů.

Dosud známá zapojení je možné charakterizovat buď nadměrně velkým programovým vybavením, nebo složitým hardwarovým řešením s podstatně vyšší spotřebou elektrické energie. Známá zapojení využívající rovněž programovatelný obvod paralelních vstupů a výstupů a obvody přídavné logiky nevyhovují normě ČSN 35 6522 z hlediska dodržení časového limitu odezvy na signál ATN, případně z hlediska nastavení správných počátečních podmínek.

Uvedené nedostatky odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom, že programovatelný obvod má datové vstupy z první brány připojeny přes budič datové sběrnice na V/V konektor, který je spojen přes hradlový obvod zpět na první bránu, jež je ošetřena sběrnicovými odpory spojenými přes diody se spínači, přičemž výstup prvního bitu druhé brány programovatelného obvodu je připojen na budič signálu, výstup druhého bitu je připojen na jeden vstup budiče signálu, jehož výstup je přiveden na přizpůsobovací odpory a druhý vstup budiče signálu je připojen na výstupe-invertoru budiče datové sběrnice, na vstup prvního třívstupového hradla a k budiči datové sběrnice, výstup třetího bitu je přes invertor signálu připojen na vstup šestého dvouvstupého hradla, jehož výstup je připojen na vstup třetího dvouvstupého hradla, jehož výstup je přiveden na hradlový obvod a na vstup invertoru budiče datové sběrnice, přičemž druhý vstup třetího dvouvstupého hradla je připojen na výstup Invertoru výběrového signálu adresy a na spínače, když vstup invertoru výběrového signálu adresy je připojen na výstup osmého bitu a výstup čtvrtého bitu je přes invertor signálu připojen na vstup devátého dvouvstupého hradla, jehož druhý vstup je stejně jako druhý vstup šestého dvouvstupého hradla připojen na výstup čtvrtého dvouvstupého hradla, jehož jeden vstup je připojen na sledovač signálu a druhý vstup je spojen s výstupem prvního RS klopného obvodu, tvořeného dvěma dvouvstupými hradly, jehož jeden vstup je spojen přes první tvarovač s výstupem dvanáctého dvouvstupého hradla, jehož jeden vstup je spojen s přizpůsobovacími odpory a druhý vstup s výstupem signálu zapnutí zdrojů, který je tvořen čtvrtým odporem, pátým odporem a elektrolytickým kondenzátorem a je současně přiveden na vstup třetího třívstupého hradla a přes invertor signálu zapnutí sítě na vstup programovatelného obvodu, přičemž druhý vstup prvního RS klopného obvodu je spojen s výstupem pátého bitu a současně druhý výstup prvního RS klopného obvodu je spojen s výstupem třetího bitu třetí brány a výstup šestého bitu druhé brány je připojen na vstup druhého RS klopného obvodu, tvořeného dvěma dvouvstupými hradly, jehož výstup je spojen s výstupem druhého bitu třetí brány a jeho druhý vstup je spojen přes druhý tvarovač s přizpůsobovacími odpory a výstup sedmého bitu druhé brány je spojen se vstupem jedenáctého dvouvstupého hradla, na jehož druhý vstup je připojen k výstupu sledovače signálu, stejně jako na vstup desátého dvouvstupého hradla, vstup čtvrtého dvouvstupého hradla a z výstupu prvního bitu třetí brány, výstup signálu přivedený z V/V konektoru přes přizpůsobovací odpory a výstup jedenáctého dvouvstupého hradla je přiveden na vstup třetího třívstupého hradla, jehož třetí vstup je přes invertor negovaného signálu a invertor signálu připojen k přizpůsobovacím odporům z V/V konektoru a výstup třetího třívstupého hradla vede na jeden vstup budiče signálu, jehož výstup je připojen na přizpůsobovací odpory, dále je přiveden na vstup prvního třívstupého hradla, na jehož další vstup je přes invertor signálu připojen k výstupu osmého bitu a jehož výstup je připojen na vstup třetího RS klopného obvodu, tvořeného pátým dvouvstupým hradlem a druhým třívstupým hradlem, a zapojeného tak, že výstup druhého třívstupého hradla je spojen s výstupem sedmého bitu a vstupy jsou připojeny jednak na výstup invertoru signálu a jednak na výstup signálu zapnutí zdrojů a současně druhý výstup třetího RS klopného obvodu je připojen na vstupy budiče signálu, jednak přímo a jednak přes druhý integrační článek tvořený šestým odporem a třetím kondenzátorem, a výstup budiče signálu je současně přiveden přes invertor signálu a tvarovač signálu na jeden vstup sedmého dvouvstupého hradla a druhý odpor, jehož druhý konec je přiveden na výstup sedmého dvouvstupého hradla, který přes první integrační článek je spojen se vstupem osmého dvouvstupého hradla, a dále je konec druhého odporu připojen přes derivační článek a invertor signálu na výstup pátého bitu a druhý vstup sedmého dvouvstupého hradla je stejně jako jeden vstup budiče signálu připojen k výstupu desátého dvouvstupého hradla, jehož druhý vstup je připojen k výstupu devátého dvouvstupého hradla, výstup čtvrtého bitu je spojen s konektorem mikropočítače, výstup šestého (bitu je přes invertor signálu připojen na druhý vstup osmého dvouvstupého hradla, jehož výstup je spojen s druhým vstupem budiče signálu jehož výstup je přiveden jednak na vstup invertoru signálu a jednak přes přizpůsobovací odpory na V/V konektor.

Výhodou zapojení podle vynálezu je jednoduchost zapojení přídavných logických obvodů, které pro svoji činnost využívají korespondenční signály programovatelného obvodu paralelních vstupů a výstupů tak, aby byly dodrženy všechny požadavky nor266888 my ČSN 35 6522. Celé zapojení může být realizované na desce plošných spojů minimálních rozměrů.

Na připojeném obrázku je nakresleno v příkladném provedení zapojení stykového obvodu systému IMS-2.

Základním obvodem uvedeného zapojení je programovatelný obvod 1 paralelních vstupů a výstupů, který je s řídicím mikropočítačem spojen jednak přes datové vstupy/výstupy, a jednak přes potřebné řídicí signály. Výstup dat z brány A programovatelného obvodu 1 je veden přes budič datové sběrnice 2 na výstupní konektor. Vstupní data jsou naopak přiváděna z konektoru přes hradlový obvod 3, jehož hradlovací vstupy jsou spojeny s výstupem třetího dvouvslupého hradla 16, opět na bránu A programovatelného obvodu 1. Otevřené kolektory hradlového obvodu 3 jsou ošetřeny sběrnicovými odpory 42. Na port A jsou rovněž připojeny přes diody 4 spínače Sl až S6. Bit BO je připojen na budič 5 signálu SROS, jehož výstup je přes přizpůsobovací odpory 43 přiveden na výstupní konektor; bit Bl je připojen na budič 6 signálu EO1 jehož výstup je rovněž přiveden přes přizpůsobovací odpory 43 na výstupní konektor a bit B2 je přiveden přes invertor 7 signálu MTA na šesté dvouvstupé hradlo 25, jehož výstup je spojen přes třetí dvouvstupé hradlo 16 a invertor budiče datové sběrnice 26 s budičem datové sběrnice 2 se vstupem prvního třívstupého hradla 20 a s budičem 6 signálu. Bit B3 je přiveden na invertor signálu MLA 8, jehož výstup je spojen se vstupem hradla 34. Bit B4 je připojen na vstup prvního RS klopného obvodu, tvořeného třináctým dvouvstupým hradlem 9 a čtrnáctým dvouvstupým hradlem 10. Výstup třináctého dvouvstupého hradla 9 je přiveden na vstup čtvrtého dvouvstupého hradla 18, na jehož druhý vstup je přes sledovač 17 signálu ATN přiveden signál ATN. Výstup čtvrtého dvouvstupého hradla 18 je přiveden na vstup šestého dvouvstupého hradla 25 a vstup devátého dvouvstupého hradla 34. Bit B5 je spojen se vstupem druhého RS klopného obvodu, tvořený prvním dvouvstupým hradlem 12 a druhým dvouvstupým hradlem 13, přičemž druhý ŘS klopný obvod je nastavován signálem REN, který je přiveden přes druhý tvarovač 14 a přes přizpůsobovací odpory 43 z výstupního konektoru. Výstup druhého RS klopného obvodu je přiveden na bit Cl programovatelného obvodu 1. Bit B6 je přiveden na jedenácté dvouvstupé hradlo 39, na jehož druhý vstup je přes sledovač 17 signálu ATN přiveden signál ATN. Výstup jedenáctého dvouvstupého hradla 39 je přiveden na vstup třetího třívstupého hradla 37, na jehož další dva vstupy jsou připojeny signál DAV přes invertor 30 signálu DAV a invertor negovaného signálu DAV 40 a společný bod pátého odporu R5 a čtvrtého odporu R4 a elektrolytického kondenzátorů

C4. Výstup třetího třívstupého hradla 37 je přiveden na vstup budiče 36 signálu NRFD, jehož výstup je spojen jednak se vstupem prvního třívstupého hradla 20, jednak přes přizpůsobovací odpory 43 s výstupním konektorem. Bit B7 je spojen přes invertor výběrového signálu adresy 15 na vstup třetího dvouvstupého hradla 16 a společný bod spínačů Sl až S6. Na bit CO programovatelného obvodu 1 je přes sledovač signálu ATN 17 přiveden signál ATN. Na vstup sledovače signálu ATN 17 vede signál ATN přes přizpůsobovací odpory 43 z výstupního konektoru. Bit Cl je spojen s výstupem druhého dvouvstupého hradla 13. Bit C2 je připojen na výstup čtrnáctého dvouvstupého hradla 10, jehož vstup je přes první tvarovač 11 připojen na výstup dvanáctého dvouvstupého hradla 41, jehož jeden vstup je spojen se společným bodem pátého odporu R5 a čtvrtého odporu R4 a elektrolytického kondenzátorů C4 a současně je spojen se vstupem invertoru signálu zapnutí sítě 38, vstupem třetího třívstupého hradla 37 a vstupem druhého třívstupého hradla 22 a druhý vstup je přiveden přes přizpůsobovací odpory 43 na konektor — signál IFC. Výstup invertoru signálu zapnutí sítě 38 je přiveden na nastavovací vstup programovatelného obvodu 1. Bit C3 je přiveden na konektor pro spojení s mikropočítačem. Na bit C4 je přiveden výstup invertoru 27 signálu STB, jehož vstup je přes derivační článek, tvořený prvním kondenzátorem Cl a prvním odporem Rl připojen jednak na výstup sedmého dvouvstupého hradla 28, jednak přes druhý odpor R2 na vstup sedmého dvouvstupého hradla 28 a na tvarovač 29 signálu DAV, jehož vstup je spojen s výstupem invertoru 30 signálu DAV. Vstup invertoru 30 signálu DAV je spojen jednak s výstupem budiče signálu DAV, a jednak přes přizpůsobovací odpory 43 s výstupním konektorem. Výstup sedmého dvouvstupého hradla 28 je přes první integrační článek, tvořený třetím odporem R3 a druhým kondenzátorem C2, přiveden na vstup osmého dvouvstupého hradla 32, na jehož druhý vstup je přes invertor 31 signálu IBF připojen bit C5 programovatelného obvodu 1. Výstup osmého dvouvstupého hradla 32 je přiveden na vstup budiče signálu NDAC 33, jehož výstup je přiveden jednak na vstup invertoru signálu NDAC, jednak přes přizpůsobovací odpory 43 na výstupní konektor — signál NDAC. Druhý vstup budiče signálu NDAC 33 je stejně jako druhý vstup budiče signálu NRFD 36 a druhý vstup sedmého dvouvstupého hradla 28 připojen na výstup desátého dvouvstupého hradla 35, jehož první vstup je spojen s výstupem devátého dvouvstupého hradla 34 a druhý vstup s výstupem sledovače 17 signálu ATN. Bit C8 programovatelného obvodu 1 je připojen na výstup druhého třívstupého hradla 22, které spolu s pátým dvouvstupým hradlem 21 tvoří klopný obvod, jehož delší výstup — výstup pátého dvouvstupého hradla 21, je připojen na budič 23 signálu DAV jednak přímo, jednak přes druhý integrační článek, tvořený šestým odporem R6 a třetím kondenzátorem C3. Jeden vstup druhého třívstupého hradla 22 je spojen s výstupem invertoru 24 signálu NDAC, druhý vstup drukého třívstupého bradla 22 je spojen se společným bodem čtvrtého odporu R4 a pátého odporu R3 a elektrolytického kondenzátoru C4 a třetí vstup druhého třívstupého hradla 22 je spojen s výstupem pátého dvouvstupého hradla 21, jehož druhý vstup je spojen s výstupem prvního třívstupého hradla 20, jehož jeden vstup je spojen s výstupem budiče signálu NRFD 36, druhý s výstupem invertoru budiče datové sběrnice 26 a třetí vstup je spojen s výstupem invertoru 19 signálu DBF, jehož vstup je připojen na bit C7 programovatelného obvodu 1. Programovatelný obvod 1 paralelních vstupů a výstupů pracuje v popisovaném zapojení v módu 2. Obousměrná brána A je využívána jak pro výstup přes budič datové sběrnice 2, tak i pro vstup dat přes hradlový obvod 3. Po nastavení log. úrovně H na bitu B7 lze z brány A sejmout do mikropočítače nastavenou adresu stykového systému a režim ton. Brána B je využívána ve funkci výstupní brány jednak pro řízení jednotlivých signálů řídicí sběrnice, jednak pro spolupráci při realizaci stykových funkcí T, L, RL. Okamžitou reakci na signálu IFC a REŇ zajišťují první RS klopný obvod a druhý RS klopný obvod. Reakce na signál ATN je zajišťována hardwarově čtvrtým dvouvstupým hradlem 13. Spodní tři bity brány C jsou naprogramovány ve vstupním módu, ostatní bity této brány představují korespondenční signály programovatelného obvodu 1 a jsou využity při realizaci základních stykových funkcí SI1 a AH.

Spojení mikropočítače s uvedeným stykovým systémem je tedy pouze v rozsahu nutné komunikace mezi mikropočítačem a programovatelným obvodem 1.

Claims (1)

1. předmEt

   Zapojení stykových obvodů systému IMS-2 vyznačující se tím, že programovatelný obvod (1) má datové výstupy z brány A připojeny přes budič [2) datové sběrnice na V/V konektor, který je spojen přes hradlový obvod (3J zpět na bránu A, jež je ošetřena sběrnicovými odpory (42) spojenými přes diody (4) se spínači (Sl) až (S6J, přičemž výstup bitu (BOJ programovatelného obvodu (lj je připojen přes budič (5) signálu (SRQJ a přizpůsobovací odpory (43J na vodič (SRQJ, výstup bitu (Bl) je připojen na jeden vstup budiče (6 J signálu (EOJ) jehož výstup je přiveden přes přizpůsobovací odpory (43J na vodič (EOIJ a druhý vstup budiče (61 signálu (EOI) je připojen na výstup invertoru budiče datové sběrnice (26J, na vstup prvního třívstupého hradla (20) a k budiči datové sběrnice (2), výstup bitu (B2) je přes invertor (7) signálu (MTA) připojen na vstup šestého dvouvstupého hradla (25), jehož výstup je připojen na vstup třetího dvouvstupého hradla (16), jehož výstup je přiveden na hradlový obvod (3) a na vstup invertoru budiče (26) datové sběrnice, přičemž druhý vstup třetího dvouvstupého hradla (16) je připojen na výstup invertoru výběrového signálu adresy (15) a na spínače (Sl) až (S6J, když vstup invertoru (15) výběrového signálu adresy je připojen na vstup bitu (B7) a výstup bitu (B3) je přes invertor (8) signálu (MLA) připojen na vstup devátého dvouvstupého hradla (34), jehož druhý vstup je stejně jako druhý vstup šestého dvouvstupého hradla (25) připojen na výstup čtvrtého dvouvstupého hradla (18), jehož jeden vstup je přes sledovač (17) signálu (ATN) ynAlezu spojen s výstupem signálu a druhý vstup je spojen s výstupem prvního RS klopného obvodu, tvořeného dvěma dvouvstupými hradly (9, 10), jehož jeden vstup je spojen přes první tvarovač (11) s výstupem dvanáctého dvouvstupého hradla (41), jehož jeden vstup je spojen přes přizpůsobovací odpory (43J s výstupem signálu (IFC) a druhý vstup s výstupem signálu zapnutí zdrojů, který je tvořen čtvrtým odporem (Rl), pátým odporem (R5) a elektrolytickým kondenzátorem (C4J a je současně přiveden na vstup třetího třívstupého hradla (37J a přes invertor signálu zapnutí sítě (38) na vstup (RES) programovatelného obvodu (1), přičemž druhý vstup prvního RS klopného obvodu je spojen s výstupem bitu (B4j a současně druhý výstup prvního RS klopného obvodu je spojen se vstupem bitu (C2) a výstup bitu (B5) je připojen na vstup druhého RS klopného obvodu, tvořeného dvěma dvouvstupými hradly (12, 13), jehož výstup je spojen se vstupem bitu (Cl) a jeho druhý vstup je spojen přes druhý tvarovač (14) a přizpůsobovací odpory (43) s výstupem signálu (REN] a výstup bitu (B6) je spojen se vstupem jedenáctého dvouvstupého hradla (391, na jehož druhý vstup je připojen z výstupu sledovače (17) signálu (ATNJ, stejně jako na vstup desátého dvouvstupého hradla (35), vstup čtvrtého dvouvstupého hradla (18J a vstup bitu (COJ, vstup signálu přivedený z V/V konektoru přes přizpůsobovací odpory (43) a výstup jedenáctého dvouvstupého hradla (39) je přiveden na vstup třetího třívstupého hradla (37J, jehož třetí vstup je přes invertor (40) negovaného signálu (DAV) a invertor (30j signálu (DAV) připojen k výstupu signálu (DAV) přivedenému přes přizpůsobovací odpory (43) z V/V konektoru a výstup třetího třívstupého hradla (37) vede na jeden vstup budiče (36) signálu (NRFD), je hož výstup ovládá přes přizpůsobovací odpory (43) vstup signálu (NRFD), který je rovněž přiveden na vstup prvního třívstupého hradla (20), na jehož další vstup je přes invertor (19) signálu (OBF) připojen výstup bitu (C7) a jehož výstup je připojen na vstup třetího RS klopného obvodu, tvořeného pátým dvouvstupým hradlem (21) a druhým třívstupým hradlem (22), a zapojeného tak, že výstup druhého třívstupého hradla (22) je spojen se vstupem bitu (C6) a vstupy jsou připojeny jednak na výstup invertoru (24) signálu (NDAC), a jednak na výstup signálu zapnutí zdrojů a současně druhý výstup třetího RS klopného obvodu je připojen na vstupy budiče (23) signálu (DAV) jednak přímo, a jednak přes druhý integrační článek tvořený šestým odporem (R6) a třetím kondenzátorem (C3), a výstup budiče (23] signálu (DAV) je současně přiveden přes invertor (30) signálu (DAV) a tvarovač (29) signálu (DAV) na jeden vstup sedmého dvouvstupého hradla (28) a druhý odpor (R2), jehož druhý konec je přiveden na výstup sedmého dvouvstupého hradla (28), který přes první integrační článek (R3, C2) je spojen se vstupem osmého dvouvstupého hradla (32), a dále je konec druhého odporu (R2) připojen přes derivační článek (Rl, Cl) a invertor (27) signálu (STB) na vstup bitu (C4) a druhý vstup sedmého dvouvstupého hradla (28) je stejně jako jeden vstup budiče (33) signálu (NDAC) a budiče (36) signálu (NRFD) připojen k výstupu desátého dvouvstupého hradla (35), jehož druhý vstup je připojen k výstupu devátého dvouvstupého hradla (34), vstup bitu (C3) je spojen s konektorem mikropočítače, výstup bitu (C5) je přes invertor (31) signálu (IBF) připojen na druhý vstup osmého dvouvstupého hradla (32), jehož výstup je spojen s druhým vstupem budiče (33) signálu (NDAC), jehož výstup je přiveden jednak na vstup invertoru (24) signálu (NDAC), a jednak přes přizpůsobovací odpory (43) na V/V konektor.