DE2748103B2

DE2748103B2 - Hochleistungs-Galliumarsenid-Feldeffekttransistor mit Schottky Gate und Verfahren zu dessen Herstellung

Info

Publication number: DE2748103B2
Application number: DE2748103A
Authority: DE
Inventors: James Vincent Piscataway Dilorenzo; Gerard Edward Somerville Mahoney; Joseph Michael Berkeley Heights Moran
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1976-10-29
Filing date: 1977-10-27
Publication date: 1980-09-18
Also published as: DE2748103A1; SE7711676L; FR2369689B1; GB1573775A; ES463648A1; IT1091703B; CA1092254A; BE860064A; US4104672A; JPS592384B2; FR2369689A1; DE2748103C3; NL7711887A; JPS5356978A

Description

dadurch gekennzeichnet, daß

— die SourcesamaielschLne (38, 41; 70) neben der Mesa 18—21; 60) und die Gatesammeischiene (46,48; 72) neben der St. ircesammelschiene auf _V) deren der Mesa angewandter Seite auf dem Substrat (12) angeordnet sind,

— die Gateelektrodenzuleitungen (50—53; 76, 77), die die Gateelektroden (30-36; 66-68) mit der Gatesammeischiene (46, 48; 72) verbinden, als ₄₍₎ die unterkreuzenden Leitungen ausgebildet und je in im Substrat gebildeten und unter der Sourcesammelschiene hindurchgehenden Rinnen (23) niedergeschlagen sind,

— jede der Rinnen im Querschnitt einen konvex ,-geformten Boden aufweist, und

— jede der UnterkreuzungsL'hungcn als mehrschichtiger Belag vorliegt, der in der Reihenfolge des Niederschlages aus Schichten aus einer Germanium-Gold-Mischung und aus Silber, -„ Gold und Wolfram aufgebaut ist.

2. Verfahren zur Herstellung des Hochlcistungs-Galliumarsenid-Feldeffekttransistors nach Anspruch 1, bei dem

— wenigstens eine epitaklischc Mesa auf einem v> halbisolierenden Galliumarsenidsubstrat gebildet wird,

— auf der Mesa mehrere Source·. Gate- und Drainelektroden in gegenseitigem Abstand voneinander und ineinandergreifend gebildet wer- mi den. wobei jede der Elektroden einen Teil aufweist, der sich über wenigstens einen von gegenüberliegenden Mesariindcrn hinweg auf das .Substrat erstreckt,

auf dem Substrat neben dem einen Mesarand ^h> eine Drainsammelschienc gebildet wird, mil der die Drainelektroden untereinander verbunden werden.

— auf dem Substrat neben dem gegenüberliegenden Mesarand eine Source- und eine Gatesammelschiene sowie Elektrodenzuleitungen gebildet werden, welche die Sourceelektroden bzw. die Gateelektroden mit der Source- bzw, Gatesammeischiene verbinden, und

— auf jenen Elektrodenzuleitungen, weiche andere Leiter unterkreuzen sollen, Isolierteile gebildet werden,

dadurch gekennzeichnet, daß

— die Gatesammeischiene (46, 48; 72) auf dem Substrat (12) so weit entfernt von der Mesa (18—21; 60) gebildet wird, daß die Erzeugung der Sourcesammelschiene (38,41; 70) zwischen dem Rand der Mesa und der Gatesammeischiene unter Aufrechterhaltung eines Abstandes zwischen diesen ermöglicht wird,

— das Substrat in jenen Bereichen geätzt wird, wo die Unterkreuzungszuleitungen (50—53; 76, 77) zu bilden sind, um Rinnen zu erzeugen, deren Querschnitt im Bodenbereich konvex ist und die sich zwischen der Gatesammeischiene und den Gateelektroden erstrecken,

— in den einzelnen Rinnen aufeinanderfolgend Schichten aus einer Germanium-Gold-Mischung und aus Silber, Gold und Wolfram zur Bildung von Unterkreuzungsleitungen, welche die Gatesammelschiene und die Gateelektroden elektrisch verbinden, niedergeschlagen werden,

— wenigstens in ausgewählten Bereichen der Unterkreuzungsleitungen Isolierteile (78) niedergeschlagen werden und

— die Sourcesammelschiene (38, 41; 70) über den Isolierteilen und zwischen dem Mesarand und der Gatcsammelschiene gebildet wird.

3. Verfahren nach Anspruch 2. dadurch gekennzeichnet, daß die Rinnen durch selektives Ätzen des Substrates mit einer 0,05%igcn methanolischen Bromlösung gebildet werden.

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß

— die Ätzung bis zu einer Mindestkanalticfc von etwa 150 nm durchgeführt wird und

— die Unterkreuzungsleitungen gebildet werden, indem in jeder Rinne eine Metallisierung aus einer 40 nm dicken Germanium-Gold Schicht einer 100 nm dicken Silberschicht, einer 100 nm dicken Goldschicht und einer 20 mn dicken Wolframschicht in der angegebenen Reihenfolge niedergeschlagen wird.

5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Isolierteile cr/.cugi werden, indem 50 nm dicke Siliciumdioxidtcile auf jenen Bereichen der Untcrkrcuzungslcitungen niedergeschlagen werden, über welche sich die Sourcesammelschiene erstrecken soll.

Die f'.rfindung bezieht sich auf einen llochlcislungs-Galliumarsenid-Feldeffekttransistor mit Scholtky-G;ileder im Oberbegriff des Anspruches I angegebenen Art. Die Erfindung bezieht sich auch auf ein I lcrstellungsverfahren solcher Transistoren.

Diese Transistoren sollen im Gigahcrt/bercich arbeiten können.

Gegenwärtig werden beträchtliche Anstrengungen auf die Herstellung von Transistoren gerichtet, die eine Leistung von I bis 5 Watt im Sättigungsbereich bei 4 bis 6 Gigahertz zu liefern vermögen. Solche Transistoren sollen beispielsweise Wanderfeldröhren und Morton-Trioden in Hochfrequenz-Nachrichtenanlagen ersetzen.

Aus IEEE Transactions on Electron Devices, Vol. ED-23, April 1976, Seiten 388 bis 394 ist ein Feldeffekttransistor der im Oberbegriff des Anspruches 1 angegebenen Art bekannt, bei dem die Source-Elektroden bzw. deren Zuleitungen die Gate-Anordnung unterkreuzen. Da aber die Sourceelektroden nebst Zuleitungen eines Feldeffekttransistors generell für vergleichsweise hohe Ströme auszulegen sind, müssen die Source-Elektroden mit einem entsprechenden Leitungsquerschnitt versehen werden, was bei einem vorgegebenen Abstand der Source-Elektroden eine entsprechend große Schichtdicke erfordert. Solche dicken Elektroden aber durch andere Leiter, die hiergegen isoliert sein sollen, zu überbrücken, ist aus vielerlei Gründen problematisch. So sind die Seiienflanken der zu überbrückenden Leiter sowoöl schlecht zu isolieren als auch anschließend mit dem Metall des Oberbrückungsleiters so zu beschichten, daß ein zuverlässiger leitender Übergang an dieser Stufe geschaffen wird.

Aufgabe der Erfindung ist es deshalb, für den Feldeffekttransistor einen Aufbau anzugeben, bei dem die am einen Mesarand liegenden Leitungsüberkreuzungssicllen zwischen der näher am Mesarand liegenden Sammelschiene und den Elektrodenzuleitungen, die zu der weiter vom Mesarand entfernten Sammelschiene führen, so gestaltet sind, daß sie bei den vorgegebenen geringeren seitlichen Abständen der Elektroden gut herstellbar sind und eine sichere elektrische Trennung der kreuzenden Leiter gewährleisten.

Weiterhin soll ein Herstellungsverfahren für den die genannte Aufgabe lösenden Transistor angegeben werden.

Die emndungsgemäße Lösung dieser Aufgabe ist für den einleitend beschriebenen Feldeffekttransistor im Kennzeichen des Anspruches 1 beschrieben. Das Herstellungsverfahren dieses Transistors ist im Anspruch 2 angegeben.

Dadurch, daß beim erfindungsgemäßen Transistor die Sourcesammelschiene zwischen der Gatesammelschiene und dem zugeordneten Mesarand gelegen ist und es demzufolge die Gateelektrodenzuleitungen sind, die als die Unterkreunzungsleitungen auszubilden sind, können die Leilerüberkreuzungen sehr einfach und zuverlässig deswegen ausgebildet werden, weil die Gateelckiroden eines Feldeffekttransistors nur minimale Stronisüiiken führen und demzufolge auch nur minimalen Leitungsquerschnilt erfordern, so daß bei vorgegebenem Elektrodenabstand die Gateelektrodenzuleitiingcn gleichwohl flach gehalten werden können, so daß letztere — wie entsprechend einem weiteren Merkmal der Erfindung vorgesehen isl — sogar in Rinnen der Subslraloberflächc eingelassen werden können, die wegen des erforderlichen geringen Leiiungsquerschnitts nur geringe Tiefe /u haben brauchen und deswegen ohne Schwierigkeiten herstellbar sind.

Dadurch, daß weiterhin diese Kinnen erfindungsgemäß mil einem konvex geformten Boden in die Subslratoberfliiche cingcarbcilel sind, ergibt sich an den Rinnenrändern gleichwohl eine scharf definierte Kant'.·, die die erforderliche »clcktivitnt bei der Entfernung der Gatemctallisierung außerhalb der Kanäle sicherstellt.

Wegen der konvexen Form des Rinnenbodens erreicht man weiterhin einen an den beiden Seiten verrundeten Verlauf der Gateelektrodenoberfläche, so daß die oben angesprochenen Isolierprobleme steiler Leiterflanken

■> zugleich mit vermejdbai sind.

Die konvexe Profilierung des Rinnenbodens läßt sich bei Galliumarsenid ohne Schwierigkeit erreichen, V7l. hierzu beispielsweise Journal of Electrochemical Society, 113 (1966), 958.

in Nachstehend ist der erfindungsgemäße Feldeffekttransistor (FET) sowie ein Herstellungsverfahren hierfür anhand der Zeichnung im einzelnen erläutert; es zeigt

F i g. 1 eine GaAs-Scheibe mit einer für die weitere

ι '·. Herstellung des Transistors geeigneten Beschichtung,

F i g. 2 die Scheibe nach F i g. 1, nach Herausarbeitung von vier Mesen,

F i g. 3 das Randprofil der Mesen,

F i g. 4 eine Draufsicht auf eine Elektroden-Struktur,

2Ii die auf der Vier-Mesen-Anordn* :■% der Fig.2 hergestellt worden ist,

F i g. 5 eine vereinfachte Version eines der Mesen der Fig. 4,
F i g. 6 eine vergrößerte Ansicht des eingekreister.

>'i Teil*· 74 der Anordnung nach der F i g. 5, und

F i g. 7 bis Il vereinfachte Darstellungen des Transistors in verschiedenen Herstellungsstadien.

Fig. 1 zeigt eine geeignet beschichtete GaAs-Scheibe als Ausgangspunkt für die Herstellung des vorliegenden

j» Feldeffekttransistors (FET) mit Mehrfachgate. Zweckmäßig werden jedoch viele solcher FETs auf einer einzigen Scheibe gemeinsam hergestellt, die anschließend in einzelne je einen einzigen FET umfassende Chips unterteilt werden. Der Einfachheit halber wird

>■ jedoch nur die Herstellung aus einzelnen FETs beschrieben.

Die in F i g. 1 gezeigte Scheibe umfaßt ein Substrat JO. das beispielsweise chromdotiertes l.albis-ilierendes GaAs-Material mit einem spezifischen Widerstand von

-»'► mehr als 10⁷ Ohm-cm ist. Auf dem Substrat 10 ist eine „praktisch aufgewachsene N-Ieitende halbisolierende Pufferschicht 12 einer Dicke von 3 bis 10 μη: und einer Dotierungskonzentration von weniger als 10¹ ' Atomen/cm¹ niedergeschlagen. Auf der Pufferschicht 12 ist

·»'· wiederum eine epitaktisch aufgewachsene N-Ieiiende aktive Schicht 14 einer Dicke von etwa 0.55 μπι niedergeschlagen. Die Dotierungskonzentration der aktiven Schicht liegt beispielsweise bei etwa 5 χ 10^lb Atomen/cm¹.

Ί» In manchen Fällen ist es wie dargestellt vorteilhaft, zur beschriebenen Scheibe noch eine weitere epitaktische Schicht 16 hinzuzufügen. Beispielsweise ist diese Schicht 16 eine N⁺-Schichu etwa 150 nm dick und mit einer Dotierungskonzentration von etwa 2XlO¹⁸AtO-

Vi men/cm'dotiert

Die Gesamtabmessungen a, b und c (Fig. 1) einer solchen Scheibe sind beispielsweise 20 mm. 0,375 mm bzw. 20 mm.

Die in Fig. ι gezeigte Scheibe wird vorliegend zur

w) FET-HeiStellung in einer Reihe von Elektronenstrahl-Lithographieschritten direkt bearbeitet. Line besonders vorteilhafte computergesteuerte Vorrichtung zur Ausführung dieser Schritte isl in der US-PS 39 00 737 beschrieben, mit der es möglich ist, die aufcinanderfol-

·'■'· gcnden Muster, die für solche FETs benötigt werden, präzise festzulegen. Merkmalsabmessungen von lediglich einigen Mikrometern oder weniger und Ausrichtiingstolcranzen von weniger als einem Mikrometer

sind damit erhältlich.

Es ist natürlich wesentlich, daß die aufeinanderfolgen den Muster, die Elektronenstrahl-Liihographie auf einer resistbeschichteten Scheibe der in F i g. I gezeigten Art erzeugt werden, zueinander genau ausgerichtet sind. Eine Musterausrichtung wird erreicht, indem beispielsweise die Stellen von drei auf der Scheibe gebildeten Bezugsmarken bestimmt werden. Beispielsweise umfaUt jede Marke ein 128 μιη langes Kreuz mit 22 μηι breiten Seitenarmen. Durch Abtasten der Marken mit einem Elektronenstrahl kann die Position eines jeden Krcu/cs mil einem Maximalfchler von ±0,25μπι bestimmt werden. Die so erhaltene Positionsinformation wird dann benutzt, um diejenige Seitenbewegung. Drehung. Schräglaufbcwegung und Vergrößerung zu berechnen, die erforderlich sind, um die beste Einfügung zwischen aufeinanderfolgende Muster zu erhalten.

Bei einem Elektronenstrahl-Expositionssystem, bei dem Bezugsmarken zur Musterausrichtung benutzt werden, könnte ein Verlust oder eine Verschlechterung der Marken während der Bearbeitung verheerend sein. Es ist deshalb nötig, daß die Marken nicht nur ein starkes Signal als Reaktion auf ein sie abtastendes Elektronenstrahlcnbündcl erzeugen, sondern daß sie alle Bearbeitungsschrittc überleben. In der Praxis haben sich erhabene Kreuze aus GaAs mit einer Mindesthöhe von 0,7 Mikrometern für beide Anforderungen als zufriedenstellend erweisen. Um eine Verschlechterung dieser Marken während der Hcrstellungsschrittfolge minimal zu machen, verbleibt das über den Marken liegende elektronenstrahlempfindlichc Resistmaterial während nachfolgender Verarbeitungsschritte an OrI und Stelle.

Beispielsweise umfaßt das Verfahren zur Herstellung von Bezugsmarken auf der Scheibe der Fig. 1 eine erste Beschichtung der Oberseite der Scheibe mit einer Schicht aus einem elektronenempfindlichen Negativ-Resist. (Vorteilhaft wird hierfür Polyglycidylmethacrylat/Äihylacrylat-Copolymerisat benutzt, das nachfolgend als COP bezeichnet ist. Eine Beschreibung des COP befindet sich in einem Artikel von L F.Thompson. ). P. Ballantyne und E. D. Feit, der den Titel »Moleculat Parameters and Lithographie Performance of Polyglycidyl Methacrylate-co-Ethyl Acrylate: A Negative Elextron Resist« trägt und erschienen ist in J. Vac. Sei. Tech. 12. 1975, Seiten 1280 bis 1283. Für die nachstehende Beschreibung sei angenommen, daß das benutzte elektronenempfindliche Resistmaterial COP ist.) Drei rechteckige, im Abstand voneinander gelegene Bezugsteile der Resistschicht werden dann einem Elektronenstrahl selektiv ev.poniert. Alle unbestrahlten Teile der Resistschicht werden dann wie üblich entfernt. Die auf der Scheibe übrigbleibenden COP-Rechtecke dienen als Zwischenausrichtungsmarken.

Ionenstrahlätzen ist eine vorteilhafte Methode zur Erzeugung der zuvor beschriebenen Bezugsmarken (Kreuze) auf der GaAs-Scheibe der Fig. 1. Da jedoch jederzeit zufriedenstellende elektronenempfindliche Resists, die widerstandsfähig gegenüber Ionenstrahlätzen sind, nicht verfügbar sind, kann weder COP noch ein anderer Elektronenresist verwendet werden, um ausgewählte Teile der Scheibenoberfläche während des lonenstrahlätzens direkt zu maskieren. Demzufolge wird die Scheibenoberfläche mit ihren drei COP-Zwischenausrichtungsmarken als nächstes mit einem gegenüber Ionenstrahlätzen widerstandsfähigen Material, z. B. einem normalen Positiv-Photoresist beschichtet. Anschließend wird unter Verwendung der zugehöri-

gen Maske und eines normalen Koiitaktkopiergcrätcs der Photoresist selektiv mit I iV-l.ichi belichtet.

Die erwähnte Maske wird genau zur GaAsSchcibe positioniert, indem die zuvor erwähnten COP-Ausrichtmarken als Ikviigsbereiche. welche die Hezugskrcuzc tragen sollen, benutzt werden. Der Positiv-Photoresist wird dann selektiv belichtet und entwickelt und bedeckt dann die gesamte Scheibenoberseitc mil Ausnahme dreier Fenster, in deren Mitte sich je ein Photoresistkrcuz befindet. Die Scheibenoberseite wird dann einer lonenstrahlätziing unterzogen. Das nicht von Photoresist geschützte GaAs wird dadurch abgeätzt, und es bleiben erhabene Bezugskreuze mit vertikalen Seitenwänden und gut definierten Kanten übrig. Der Photoresist wird dann von der oberen Scheibenoberfläche entfernt.

Es sei bemerkt, daß nur bei der Erzeugung der Bezugsmarken Photolithographic verwendet, bei der weiteren Herstellung des FETs aber ausschiicSik'h mit Elektronenstrahl-Lithographiemethoden gearbeitet wird.

Eine elektrische Trennung zwischen den einzelnen Bestandteilen des \ ETs. der aus der Scheibe (Fig. 1) hergestellt werden soll, wird dadurch erreicht, daß erhabene Inseln, sogenannte Mesen. aus den Epitaxie schichten der Scheibe herausgearbeitet werden. Die Mesen werden dadurch hergestellt, daß entsprechende Teile d-^r Schichten 16 und 14 und entsprechende Oberflächenteile der Puffcrschicht 12 selektiv entfernt werden (Fig. 3). Infolgedessen weisen die Bereiche, welche die erhabenen Mesateilc umgeben, halbisolierende Eigenschaften auf. Vorteilhafterweise werden die Seitenwände der Mesen so hergestellt, daß sie nicht vertikal, sondern geneigt sind. Als Folge davon verlaufen die Metallteile, die sich von den Mesen über deren Ränder hinaus auf den umgebenden halbisolierenden Bereich erstrecken, zuverlässig ohne Unterbrechung über den Mesarändern. In F i g. 2 sind vier Mesen 18 bis 21 dargestellt. Beispielsweise sind die gezeigten Mesen identisch, und die Abmessungen d und c sind etwa 250 μίτι bzw. 190 μιτι.

Die Mesaherstellung wird mit einer Beschichtung der gesamten Oberseite der Scheibe nach Fig. 1 mit einer 50 nm dicken Siliciumdioxidschicht begonnen. (Von dieser und allen weiteren hier angegebenen Siliciumdioxidschichten wird angenommen, daß sie durch eine chemische Reaktion in der Gasphase abgeschieden worden sind.) Als nächstes wird eine (beispielsweise 0.7 μιη dicke) COP-Schicht auf dem Siliciumdioxid aufgebracht. Lediglich jene Bereiche des COP. die über den drei Bezugsmarken und über den zu bildenden vier Mesen liegen, werden dann mit Hilfe des zuvor angegebenen Elektronenstrahlenbündelsystems bestrahlt. (Für das nachfolgende sei angenommen, daß bei jedem Bestrahlungsschritt die Bezugsmarken geschützt sind.) Nach Entfernung des nicht bestrahlten COP wird das unbedeckte Siliciumdioxid in einem Plasmaäuschritt entfernt» bei dem die Scheibe innerhalb der Hochfrequenzabschirmung einer normalen Plasmaätzvorrichtung angeordnet wird, wobei vier mit belichtetem COP bedeckte Siliciumdioxidinseln zurückbleiben, die den vier zu bildenden Mesabereichen entsprechen. Das Ätzen des nichtbeschichteten Siliciumdioxids findet in einem Plasma statt, das beispielsweise Kohlenstofftetrafluorid und vier Prozent Sauerstoff aufweist (nachfolgend als CF4-Plasmaätzung bezeichnet). Bekanntlich kann dabei die Ätzgeschwindigkeit durch Verändern der Sauerstoffmenge zwischen 0 und etwa 10%

gesteuert werden.

Nach dem Abstreifen des bestrahlten COP in beispielsweise einem Ätzschritt mit reinem Sauerstoffplasma (nachfolgend als O₂-Plasmaätzung bezeichnet) werden als nächstes die unbedeckten (siliciumdioxidfreien) Bereiche der Epitaxieschichten 14 und 16 einer loncnstrahlätzung ausgesetzt. Während der Ionen· strahl'uf?ung dienen die vier Siliciumdioxidinseln als Masken zum Schutz der darunterliegenden Epitaxiebereiche. Vorteilhafterweise wird das lonenslrahlenbündel unter 45° auf die Scheibenoberfläche gerichtet und wird anfangs lediglich etwa die Hälfte der endgültig zu entfernenden Gesamtdicke der Schichten 12, 14 und 16 weggeätzt.

Die gesamte Scheibenoberseite wird dann erneut mit COP beschichtet und selektiv bestrahlt, um etwas kleinere Inseln zu exponieren, die direkt über den vier Mesen aus Siliciumdioxid liegen. Die exponierten COP-Bereiche dienen als Masken zum Trimmen der Siliciumdioxidinseln in einem nachfolgenden CF₄-PIaS-maätzschhtt. Die getrimmten Siliciumdioxidteile dienen dann zum Maskieren der darunterliegenden Bereiche der Scheibe während eines nachfolgenden Ionenstrahl· ätzvorgangs der beschriebenen Art.

Das lonenstrahlätzen wird fortgeführt, bis die nichtmaskierten Teile der Schichten 14 und 16 sowie ein nichtmaskierter Oberflächenteil der Schicht 12 entfernt sind. Das Ergebnis des zweistufigen lonenstrahlätzens besteht darin, daß vier Treppen-Mesen auf der Oberfläche der GaAs-Scheibe zurückbleiben. Ihr Kantenprofil ist in F i g. 3 gezeigt. Der Abstand f in F i g. 3 ist etwa gleich der Gesamtdicke der Schichten 14 und 16 in Fig. I. Wie Fig.3 entnehmbar ist, sind beim lonenstrahlätzen auch Oberflächenteile der Pufferschicht 12 entfernt worden. Bezeichnenderweise bewirkt das lonenstrahlätzen unmittelbar neben den Mesen ein geringes oder gar kein Eingraben in &,c Schicht 12.

Nach dem Entfernen der Siliciumdioxidinseln mit beispielsweise Fluorwasserstoffsäurelösung wird auf der gesamten Oberseite der GaAs-Scheibe eine 500 nm dicke Siliciumdioxidschicht niedergeschlagen. An diesem Punkt ist die Scheibe fertig für die Herstellung von Vieifachsource-, -drain- und -gateelektroden auf ihr. Entsprechende Elektroden werden dann über Sammelschienen untereinander verbunden, um einen einzigen FET zu erhalten. Vor der Beschreibung der Herstellung soll jedoch der Aufbau eines solchen FETs anhand der F i g. 4—6 beschrieben werden.

Fig.4 zeigt eine Draufsicht auf ein Beispiel eines solchen Mehrfachgate-FETs. Mit Rücksicht auf eine Entsprechung zwischen den Fig.2 und 4 ist Fig.4 ebenfalls als eine Anordnung gezeigt die vier Mesen 18 bis 21 hat Jede Mesa trägt eine kammartig verschachtelte Anordnung aus vier streifenförmigen Sourceelektroden, vier streifenförmigen Drainelektroden und sieben streifenförmigen Gateelektroden. So trägt die Mesa 18 Sourceelektroden 22 bis 25, Draineelektroden 26 bis 29 und Gateelektroden 30 bis 36. Die Enden aller Elektroden verlaufen fiber die Ränder der Mesen auf das halbisolierende Material 12. Die Elektroden sind durch Sammelschienen gruppenweise untereinander verbunden.

Im einzelnen hat die Anordnung nach Fig.4 zwei SoürcesanuTielsehienen 38 und 41, die je in Bondfiecken 39,40 und 42,43 enden, eine Drainsammeischiene 45. die in einem Bondfleck 44 endet, und zwei Gatesammeischienen 46 und 48. die mit Bondfiecken 47 bzw. 49

verschen sind. Im fertigen Halbleiterbauelement sind dann noch die Sourcebondflecken 39, 40, 42 und 43 zu einem gemeinsamen Sourceanschluß herausgeführt (nicht dargestellt). Gleichermaßen ist dann der Drainbondfleck 44 zu einem äußeren DrainanschluQ und sind dann die Gatebondflecken 47 und 49 zu einem gemeinsamen Gateanschluß herausgeführt.

Die in Fig.4 gezeigte Vorrichtung hat sechzehn Elektrodenzuleitungen, die die vierzehn Gateelektroden auf den Mesen 18 und 19 mit der Gatesammeischiene 48 und die vierzehn Gateelektroden auf den Mesen 20 und 21 mit der Gatesammeischiene 46 verbinden. So verbinden beispielsweise die vier der Mesa 18 zugeordneten Elektrodenzuleitungen 50 bis 53 die Gateelektroden 30 bis 36 mit der Gatesammeischiene 48 in der dargestellten Weise.

Alle zuvor beschriebenen Elektrodenzuleitungen unterkreuzen entweder die eine oder die andere der beiden leitenden Sourcesammelschienen 38 und 41. (Die Art, wie eine zuverlässige elektrische Trennung zwischen den übereinanderliegenden Elementen erreicht wird, ist weiter unten beschrieben.) Nachfolgend werden diese Elektrodenzuleitungen als »Unterkreuzungsteile« bezeichnet. Wesentlich ist hier, daß die Gateelektroden und deren jeweilige Unterkreuzungsteile die geringste Stromstärke von allen im FET vorhandenen Elektroden führen. Demgemäß benötigen die Unterkreuzungsteile für ihre Herstellung auch nur einen minimalen Metallniederschlag. Folglich sind auch die Probleme minimal gemacht, die sonst bei einander überkreuzenden und entsprechend dickeren Sammelschienen auftreten würden.

Bei einer beispielsweise hergestellten Anordnung waren die Abmessungen und Abstände von Source-, Drain- und Gateelektroden folgendermaßen. Jede Drainelektrode 26, 27,... maß etwa 10 χ 250 μπι. jede Gateelektrode 30, 31,... maß etwa 2 χ 250 μπι. Jede

Sourceelektrode 22, 23 mit Ausnahme der am

weitesten rechts gelegenen Sourceelektrode 25 auf jedem der Mesen 18 bis 21. maß etwa 20 χ 250 μπι. (Jede der am weitesten rechts liegenden Sourceelektroden 25 maß etwa 10 χ 250 μπι.) Der Abstand zwischen zwei Gateelektroden mit einer Sourceelektrode zwischen (beispielsweise die Gateelektroden 30 und 31 und die Sourceelektrode 22 auf der Mesa 18) war etwa 27 μπι. Der Abstand zwischen zwei Gateelektroden mit einer Drainelektrode dazwischen (beispielsweise die Gateelektroden 31 und 32 und die Drainelektrode 27) betrug etwa 17 μπι. Zudem war der Source-Drain-Abstand etwa 7 μπι, und die Gateelektrode war symmetrisch in diesem Abstand angeordnet.

Fig.5 zeigt eine proportionsgetreue Ansicht eines Te'iis einer im Interesse der Übersichtlichkeit vereinfachten Version der Vorrichtung nach F i g. 4. Man sieht aber sofort wie die Anordnung nach F i g. 5 auf die nach F i g. 4 erweitert werden kann. So sind in F i g. 5 lediglich eine Mesa 60 vollständig und eine zweite Mesa 61 teilweise gezeigt Überdies umfaßt hier jede Mesa nur zwei Sourceelektroden, zwei Drainelektroden und drei Gateelektroden. Demgemäß enthält der Mesabereich 60 Sourceelektroden 62 und 63, Drainelektroden 64 und 65 und Gateelektroden 66 bis 68. In Fig.5 sind außerdem Source-, Drain- und Gatesammeischienen 70, 71 bzw. 72 gezeigt die je in einem vergrößerten Bereich oder Bondfleck enden. Der in Fig.5 von dem strichpunktierten Kreis 74 umfaßte Teil ist in Fig.6 vergröBerf und teilweise weggebrochen herausgezeichnet.

F i g. 6 zeigt deutlich, wie die Gatesammelschiene 72 elektrisch mit den Gateelektroden 66 bis 68 verbunden ist. Dieses ist durch metallische Unterkreuzungsteile 76 und 77 erreicht worden. Im einzelnen verbindet der Unterkreu/ungsteil 76 die Gateelektrode 66 mit der Gatesammelschiene 72, während der Unterkreuzungsteil 77 die Gateelektroden 67 -.ind 68 mit der Gatesammelscrnene 72 verbindet.

Die in den Fig. 5 und 6 gezeigte metallische Sourcesammelschiene 70 überquert demgemäß die Teile 76 und 77. Wie in F i g. 6 gezeigt, ist die elektrische Isolierung zwischen der Sammelschiene 70 und dem Unterkreuzungsteil 76 dadurch erreicht, daß zwischen beiden ein Isolierteil 78 angeordnet ist.

Zur Vereinfachung wird nachfolgend anhand der Fig. 7—Il der Herstellungsablauf für eine Prototyp-Vorrichtung mit nur einem einzigen Gate beschrieben. Die Verfahrensschritte sind in jeder Hinsicht direkt auf

ι it . ti ■ »j U Γ L· » — -J -- — J ' —

-.IC riCr*!Cfiüfi5 ιΐιινΓ irti.itriaiirgait.anui uiiuilg UCl Iff Fig.4 (oder in den Fig. 5 und 6) gezeigten Art anwendbar.

Hierzu wird von einem Substrat mit Mesastruktur ausgegangen, das sich im Herstellungsstadium nach Fig. 2befindet.

Wie angegeben, befindet sich auf der gesamten oberen Oberfläche der Vier-Mesa-GaAs-Scheibe nach Fig. 2 eine 500 ηm dick niedergeschlagene Siliciumdioxidschicht. Als nächstes wird eine COP-Schicht auf die Oberfläche aufgebracht und dann selektiv bestrahlt, um die obere Oberfläche mit Ausnahme der Bereiche, in welchen die Source- und Drainelektroden gebildet werden sollen, zu exponieren. Das nichtexponierte COP wird entfernt, um ein COP-Maskenmuster zurückzulassen, welche die Siliciumdioxidschicht überall bedeckt, mit Ausnahme der Bereiche, in weichen Source- und Drainelektroden anzubringen sind. Dann werden die unbedeckten Teile der Oxidschicht in einem CF₄-PIaS-maätzschritt entfernt, um Oberflächenteile der GaAs-Scheibe freizulegen, die COP-Maskenteile werden dann in einem O₂-Plasmaätzschritt entfernt.

Um ein gutes Haften der Source- und der Drainelektroden auf der CuAs-Oberfläche sicherzustellen, ist es von Vorteil, die Oberfläche bis zu einer Tiefe von etwa 50 nm mit einer 0,05%igen methanolischen Bromlösung zu ätzen. Um eine gute Haftung noch sicherer zu machen, ist es vorteilhaft, die GaAs-Oberfläche auf etwa wenigstens I50°C zu halten, während auf ihr die zu den Source- und den Drainelektroden gehörenden Metallschichten niedergeschlagen werden.

Beispielsweise ist die erste, die unterste, Metallschicht der Source- und der Drainelektroden eine Mischung aus Germanium und Gold, z. B. mit 12% Germanium. Diese Schicht soll etwa 40 nm dick sein.

Die zweite Schicht der Metallisierung für die Source- und Drainelektroden, ist ein sogenannter Glattstrich, der aus Silber in einer Dicke von etwa 100 nm hergestellt wird. Dieser dient zur Glättung jeglicher Spikes in der Germanium-Gold-Schicht durch deren Überdeckung. Zuletzt wird eine 100 nm dicke Schicht eines guten Leiters, wie Gold, niedergeschlagen, um die Silberschicht vor Oxidation zu schützen.

Dieser Zustand ist in Fig.7 dargestellt Die Metallschicht 80 in F i g. 7 umfaßt also in Wirklichkeit die drei zuvor erläuterten Schichten. Die Siliciumdioxidzonen sind bei 82 dargestellt. In F i g. 7 sind außerdem eine Mesa 83 und ein GaAs-Substratteil 84 gezeigt

Die Siliciumdioxidzonen 82 (Fig.7) werden dann, beispielsweise durch Eintauchen in Fluorwasserstoff säure und anschlipßendes Besprühen der Oberfläche mit Aceton, entfernt. Hierbei werden die SiOj-Zonen 82 herausgespult und entfernt, wobei sie die darüberliegenden Teile der Metallschicht 80 mit sich nehmen (oder

*> »abheben«), so daß nur die für die Source- und Gateelektroden vorgesehenen Teile 85 bzw. 86 der Metallisierung 80 verbleiben. Die resultierende Anordnung ist in F i g. 8 gezeigt.

Die Mesa 83 trägt also Source- und Drainelektroden

ι» 83 bzw. 86. Vorteilhafterweise wird ein guter Ohmscher Kontakt zwischen diesen Elektroden und dem darunterliegenden Mesabereich in einem sogenannten Stoßerhitzungsschritt erreicht, bei dem die zuvor erwähnten Germanium- und Goldkomponenten legiert werden.

ι"' Beispielsweise wird dies getan, indem die GaAs-Scheibe rasch und momentan auf etwa 500° C erwärmt wird.

Bei jenen Ausführungsformen, bei denen die oberste Schicht der Mesa 83 (Fig.8) eine über der aktiven Scniehi i4 liegende N ⁱ -Schicht ίό aufweisi, werden die

.'u nicht von den Source- und den Drainelektroden bedeckten Teile der N+ -Schicht anschließend entfernt. Dies erfolgt beispielsweise durch eine Sprühätzung mit HjO₂, das mit NH₄OH auf einen pH-Wert von etwa 7,0 eingestellt ist. (Im folgenden wird dies als »PA-Sprüh-

2ί ätzschritt« bezeichnet)

Mit den nachfolgenden Bearbeitungsschritten werden dann die Gateunterkreuzungsteile (beispielsweise die Elemente 76 und 77 in F i g. 6) und der untere Teil der Gatesammelschiene (Element 72 in F i g. 6), jedoch noch

in nicht die Gaieelektroden selber, hergestellt. Die Hauptschritte dieser Herstellungsfolge sind folgende. Wie zuvor sind dabei Standardschritte und offensichtliche Schritte wie Ausheizen des COP, Reinigen und Untersuchen der Scheibe, nicht ausdrücklich angeführt.)

1. Niederschlag einer 500 nm dicken Siliciumdioxidschicht auf der gesamten oberen Oberfläche der Vorrichtung.

2. Beschichtung des Siliciumdioxids mit einer 700 nm w dicken COP-Schicht.

3. Mit einem Elektronenstrahl-Expositi^nssystem wird die Oberfläche der COP-Schicht mit Ausnahme jener Teile exponiert, welche über den Bereichen liegen, auf denen die Gatesammelschie ne und die Gateunterkreuzungsteile gebildet werden sollen. Das nichtexponierte COP wird entfernt

4. Mit dem gemusterten COP als Maske wird das nicht maskierte Siliciumdioxid in einem CF₄-PIaS- maätzschritt entfernt

5. Die COP-Maske wird in einem O₂- Plasmaätzschritt entfernt

6. Um die Haftung der Gatesammelschiene und der Unterkreuzungsteile auf der Scheibenoberfläche zu verbesern, werden die freiliegenden Teile der GaAs-Scheibe mit einer 0,05%igen methanolischen Bromlösung geätzt, und zwar bis zu einer Tiefe von etwa 150 nm in der Mitte des geätzten Bereichs. Dies erzeugt in der GaAs-Oberfläche Rinnen mit

t>o konvexem Boden. Der anschließende Niederschlag von Metall in solchen Rinnen, wie er nachstehend spezifiziert ist, erzeugt auf der Oberseite abgerundete Leiter mit einem vorteilhaften Profil

7. Während die Scheibe auf etwa 150⁰C gehalten wird, werden vier Metaüschichten auf den freigelegten Teilen der GaAs-Oberfläche (sowie auf dem Siliciumdioxid) in nachstehender Reihenfolge niedergeschlagen: eine 40 nm dicke Germanium/

Il

Gold-Schicht, cine 100 nm dicke Silberschicht, eine 100 nm dicke Goldschicht und eine 20 nm dicke Wolframschicht. (Das Wolfram dient als Haftschicht, um eine gute Haftung an einem darüber aufzubringenden Siliciumdioxidteil sicherzustellen.) 8. In einem Fluorwasserstoffsäure-Ätzschritt werden das Siliciumdioxid und das darauf befindliche Metall von der Scheibe abgehoben, wobei auf der Vorrichtung ein metallisches Muster zurückbleibt, das die Gateunterkreuzungsteile und den Bodenteil der Gatesammeischiene festlegt.

Mit den nächsten Bearbeitungsschritten werden anschließend die Gateelektroden (beispielsweise Elemente 30 bis 3ό in Fig.4 oder Elemente 66 bis 68 in Fig. 6 selber hergestellt. Die Hauptschritte sind dabei wie folgt:

1. Niederschlag einer 500 ηm dicken Siliciurndioxidschicht aut der gesamten oberen Oberfläche der Vorrichtung.

2. Beschichtung des Siliciumdioxids mit einer 600 nm dicken COP-Schicht.

3. Elektronenstrahl-Exposition der Oberfläche der COP-Schicht, mit Ausnahme jener Teile, welche über den Bereichen liegen, auf welchen die Gateelektroden erzeugt werden sollen. Zusätzlich ist es vorteilhaft, jene Bereiche des COP doppelt zu exponieren, welche über denjenigen Siliciumdioxidteilen liegen, welche als Überkreuzungsisolatoren dienen sollen (beispielsweise Teil 78 in F i g. 6). Das nichtexponierte COP wird entfernt.

4. Mit dem gemusterten COP als Maske wird das unbedeckte Siliciumdioxid in einem CF.rPlasmaätzschritt entfernt, bis die für die Gateelektrcdenteile vorgesehenen Oberflächenteile der GaAs-M esa freigelegt sind.

5. Entfernung der COP-Maske in einem O2-Plasmaätzschritt.

6. Gründliches Reinigen und Spülen der freiliegenden Oberflächenteile der GaAs-Mesa (vorteilhafterweise u. a. in einem PA-Sprühätzschritt.)

7. Aufdampfen einer 100 nm dicken Platinschicht auf der gesamten oberen Scheibenoberfläche, wodurch in den freigelegten Teilen der Mesa Schottky-Sperrschichten gebildet werden. Die Platinschicht haftet sehr gut am darunterliegenden GaAs, aber viel weniger gut am darunterliegenden Siliciumdioxid haftet

8. Entfernen des unerwünschten Platins, d. h, des Platins auf dem Siliciumdioxid, beispielsweise durch Absprühen der oberen Scheibenoberfläche, mit Aceton. Die resultierende Anordnung ist dann die in F i g. 9 gezeigte.

F i g. 9 zeigt also den GaAs-Substratkörper 84, die Mesa 83, die Sourceelektrode 85 und die Drainelektrode sowie Siliciumdioxidzonen 88 und eine Schottky-Gateelektrode90.

Die nächsten Schritte richten sich auf die Herstellung einer letzten Metallisierung, die die zuvor niedergeschlagenen Metalle verstärken und die erforderlichen Verbindungen zwischen Source-, Drain- und Gateelektroden und ihren je zugehörigen Sammelschienen und Bondflecken herstellen soll Die hierbei verwendeten Metalle massen sowohl auf Siliciumdioxid als auch auf den zuvor niedergeschlagenen Metallen gut haften. Hierfür ist eine Mehrfachschicht aus Titan, Platin und Gold als zufriedenstellend, wie sie nachfolgend im einzelnen angegeben ist.

Mit Vorzug wird die Musterung der erwähnten mehrschichtigen Metallisierung durch lonenstrahlätzung vorgenommen. Vorteilhaft wird hierzu als • lonenstrahlätzmaske eine mit einer Silic.ümdioxidschicht bedeckte Titanschicht benutzt. Die Siliciumdioxiddeckschicht stellt eine zuverlässige Maskierung in Bereichen sicher, in welchen das Titan keine gute Stufenabdeckung bildet.

to Es wird also eine solche zweischichtige lonenstrahlätzmaske auf die Oberseite der erwähnten mehrlagigen Metallisierung aufgebracht. Das Siliciumdioxid wird unter Verwendung von COP als Maske mittels einer CF4-Plasmaätzung gemustert. Das Titan wird dann

i) unter Verwendung von SiOj als Maske in einem O2-Plasma geätzt. Dann wird eine lonenstrahlätzung der Gold- und der Platinschicht durchgeführt, wobei das gemusterte Titan als Maske dient. Die untere Titanschicht dient sowohl als Ätzbegrenzung wie auch als

-'•ι Haftvermittler zum darunterliegenden Siliciumdioxid. Wenn die untere Titanschicht erreicht ist, wird die Siliciumdioxidmaskierungsschicht durch eine CF₁-PIaS maätzung entfernt, und danach werden beide Titanschichten durch eine Ätzung mit Fluorwasserstoffsäure

-'! entfernt.

Die Endmetallisierung geschieht im einzelnen wie folgt:

1. Beschichtung der gesamten oberen Oberfläche der in Vorrichtung in F i g. 9 mit einer 900 nm dicken COP-Schicht.

2. Elektronenstrahl-Exposition der Oberfläche der COP-Schicht, mit Ausnahme jener Teile, welche über den Source-, Drain- und Gateelektroden, den

υ Gate- und Drain-Sammelschienen und den Bondflecken liegen. Das nichtexponierte COP wird entfernt.

3. Mit dem gemusterten COP als Maske wird das nicht bedeckte Siliciumdioxid in einem CFVPIasmaätzschritt entfernt.

4. Entfernen der COP-Maske in einem O2-P!asmaät/-schritt. Man erhält dann die in Fig. 10 dargestellte Anordnung mit dem GaAs-Substratkörper ^l+\, der Mesa 83, der S< "elektrode 85, der Drainelektrode 86, derGateciL odeMunddenSiliciumdioxidteilen 92, die nach dem zuvor beschriebenen Musterbildungsschritt zurückbleiben.

5. Niederschlag der folgenden Metallschichten in der angegebenen Reihenfolge auf der gesamten oberen

ίο Oberfläche der Vorrichtung in F i g. 10: eine 150 nm

dicke Titanschicht, eine 100 nm dicke Platinschicht, eine 1 Mikrometer dicke Goldschicht und eine 200 nm dicke Titanschicht.

6. Niederschlag einer 300 nm dicken Siliciumdioxidschicht auf der Oberseite der zuvor genannten Metallschichten.

7. Abdeckung der Siliciumdioxidschicht mit einer 700 nm dicken COP-Schicht

8. Exposition lediglich jener Teile der COP-Schicht, welche über den Sorce-, Drain- und Gateelektroden, den Gate-. Drain- und Source-Sammelleitungsschienen und den Bondflecken liegen, mit einem Elektronenstrahl-Expcsitionssystem. Entfernen des nicht exponierten COP.

" 9. Musterung der oberen Siiiciumdioxidschicht in einem CF₄-Plasmaätzschritt unter Verwendung der gemusterten COP-Schicht als Maske. 10. Musterung der oberen Titanschicht in einem

OrPlasmaätzschritt (bei Anwesenheit eines fluorhaltigen Stoffes und bei einer Temperatur Ober 100⁰C) unter Verwendung der gemusterten Siliciumdioxidschicht als Maske. Dabei wird auch die maskierende COP-Schicht entfernt

11. Ionenstrahlätien der gesamten oberen Oberfläche der Vonrichtung unter Verwendung der oberen Titanschicht und der oberen Siliciumdioxidschicht als Fräsmaske. Dabei werden jene Teile der GoId- und Platinschichten entfernt, die nicht mit Titan bedeckt sind. Die untere 150 nm dicke Titanschicht wirkt als Ionenstrahlätzbegrenzung.

12. Entfernen der gemusterten oberen Siliciumdioxidschicht in einem CFrPlasmaätzschritt

13. Entfernen der oberen und der unteren Titanschicht '5 durch Ätzen in gepufferter Fluorwassserstoffsäure.

F i g. Jl zeigt die Vorrichtung an diesem Punkt der Herstellung. In F i g. 11 weist jede der Metallzonen 94, 96 und 98 in Wahrheit die drei Schichten aus Titan, Platin und Gold auf. Die Metallzonen 94,96 und 98 bilden einen guten Ohmschen Kontakt mi den ursprünglich niedergeschlagenen Source-Gate- und Drainteilen 85,90 bzw. 86.

14. Zu Schützzwecken wird die gesamte oben Oberfläche der Vorrichtung mit einer 500 nn dicken Siliciumdioxidschicht bedeckt.

15. Mit Hilfe der zuvor beschriebenen lithograph! sehen Methoden werden öffnungen in der Silicium dioxidschicht gebildet, die mit den Source-, Drain und Gatebondflecken ausgerichtet sind.

16. Zwischen den Bondflecken und äußeren Anschlüs sen an einem normalen Bauelementgehäuse wer den elektrische Verbindungen hergestellt

Die beschriebene Vorrichtung zeichnet sich durcr einen neuartigen und vorteilhaften Unterkreuzungsauf bau aus, und sie ist durch direkte Bearbeitung einei Scheibe unter Verwendung von Elektronenstrahl-Litho graphiemethoden in Mikrominiaturbauweise hergestellt

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Hochleistungs-Galliumarsenid-Feldeffekttransistor mit Schottky-Gate, mit ■>

— einem halbisolierenden Galliumarsenidsubstrat, das wenigstens eine epitaktische Galliumarsenid-M esa trägt,

— mehreren Source-, Gate- und Drainelektroden, die auf der Mesa in gegenseitigem Abstand sowie ' ineinandergreifend angeordnet sind, wobei jede der Elektroden einen Teil aufweist, der sich über wenigstens einen von gegenüberliegenden Rändern der Mesa hinweg auf das Substrat erstreckt,

— einer am einen Mesarand angrenzenden Drain- '³ sammelschiene auf dem Substrat, die die Drainelektroden untereinander verbindet,

— einer Source- und einer Gate-Sammelschiene, die auf dem Substrat, am gegenüberliegenden Mesarand angrenzend, zur Verbindung der ²" Source- bzw. Gateelektroden je untereinander angeordnet sind, und

— einer Vielzahl Elektrodenzuleitungen, die die Source- und Gateelektroden mit der Source- bzw. Gatesammeischiene verbinden, wobei eini- ²^ ge dieser Elektrodenzoleilungen als unterkreuzende Leiter ausgebildet sind, die gegen jeden überkreuzenden Leiter durch Isolierteile aus

SiOi isoliert sind,

ίο