DE3853673T2

DE3853673T2 - Automatische Bandmontage-Packung.

Info

Publication number: DE3853673T2
Application number: DE3853673T
Authority: DE
Inventors: Keith Alan Snyder
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1988-03-14
Filing date: 1988-11-09
Publication date: 1995-11-23
Anticipated expiration: 2008-11-10
Also published as: EP0332747B1; EP0332747A3; DE3853673D1; JPH01241140A; US4829405A; EP0332747A2; CA1287693C

Description

Die vorliegende Erfindung betrifft die Packung elektronischer Bauelemente unter Verwendung eines automatischen Bandmontageverfahrens (TAB).
Ein Verfahren, das in der elektronischen Packungsindustrie als "Automatische Bandmontagepackung" (oder "TAB") bekannt ist, hat die Funktion elektronischer integrierter Schaltungen drastisch erweitert, weil es zum ersten mal einen Weg ermöglicht, den Scheinwiderstand, der sich bei den früheren Verfahren ergibt, zu steuern, und weil es auch das elektrische "Rauschen", das aus den früheren Montageverfahren resultiert, wesentlich vermindert.
Vor der Einführung des TAB-Verfahrens wurden jedoch dünne Drähte, die sich der Dicke des menschlichen Haares näherten, verwendet, um von und zu den sehr kleinen integrierten Schaltungen, zu denen die elektronische Industrie fortgeschritten war, zu verbinden. Dies war ein schwieriges Verfahren, und es erforderte die Anwendung von großer Sorgfalt und sehr kostspieligen Anlagen, um es zu automatisieren. Es wurde inzwischen in der Industrie für Jahre praktiziert und es wurde von Zeit zu Zeit modifiziert und verbessert.
Als jedoch das automatische Bandmontageverfahren eingeführt wurde, lieferte es eine drastische Verbesserung. Es bedingt die Verwendung eines Polymerfilms, wie solcher Pilme, die kommerziell unter den Handelsnamen Tedlar, Kapton oder Mylar bekannt sind, die in langen Längen (deshalb das Wort "Band") mit wiederholten Öffnungen entlang ihrer Länge hergestellt werden, wobei die Öffnungen eine vorbestimmte Form aufweisen, die zum Beispiel von der Form des integrierten Schaltungschips, der darin einzupassen und zu verbinden ist, abhängt. Eine Vielzahl kleiner Löcher ist in einem Muster um jede Öffnung in dem Band angeordnet, das von den Verbindungen, die mit der integrierten Schaltungskarte oder dem Bausteinsubstrat herzustellen sind, abhängt. Um die Leitungen von jedem der kleinen Löcher zu bilden, wird auf der Oberfläche eine dünne Folie aus elektrisch leitendem Metall laminiert, die sich bis zu den Kanten des Bandes erstreckt.
Diese Löcher in dem Band werden gewöhnlich durch Laserschneiden, mechanisches Stanzen oder chemisches Bearbeiten gebildet, jedoch können sie dürch irgendein Verfahren, das geeignet erscheint, geformt werden. Die dünne Metallfolie wird auf einen Polymerfilm durch Verfahren und Kleber, die für das speziell ausgesuchte Filmmaterial geeignet sind, laminiert. Die Metallfolie ist gewöhnlich ganz und weist keine vorgeformten Löcher oder Öffnungen, außer irgendwelchen, die für die Verarbeitung erforderlich sein können, auf.
Durch Verwenden von einem der gebräuchlichen Photolackverfahren wird überflüssiges Metall von der Folie geätzt, was insgesamt in Übereinstimmung mit einem vorbestimmten Schaltungsentwurf, Metall an den Plätzen, wo Leitungen erforderlich sind und Zwischenräume, wo Zwischenräume erforderlich sind, zurückläßt. Durch das Photoätzverfahren werden auch eine oder mehrere einseitig eingespannte Zuleitungen über jedem Loch in dem Polymerfilm zurückgelassen.
Solche Teile der Metallfolie, die von der Rück- oder entgegengesetzten Seite während eines nachfolgenden Atzprozesses ungeschützt sind, werden eine Schicht von ätzfestem Material, das angewandt wird, um auch diese zu schützen, aufweisen. Ein Beispiel für derartige Teile sind jene Bereiche, die sich über die kleinen Löcher hinaus erstrecken. Natürlich wird dieses ätzfeste Material entfernt, nachdem die Atzung beendet ist, um das elektrisch leitende Metall zum Verbinden mit anderen Bauelementteilen oder mit anderen externen Schaltanordnungen freizulegen.
Es wird nicht angenommen, daß weitere Einzelheiten des Photolackverfahrens notwendig sind, weil es ein Verfahren ist, das in der heutigen Industrie in hohem Maße verwendet wird und vollständig verstanden wird. Darüberhinaus ist es nicht das einzige Verfahren, das für diesen Zweck in der Industrie verwendet wird oder verfügbar ist. Wenn eines von einigen Additivverfahren verwendet wird, ist ein letzter Verfahrensschritt die Bildung von Löchern in dem Polymerfilm und wird gewöhnlich durch photochemisches Ätzen oder Fräsen durchgeführt. Auch das Laserabschmelzverfahren steht für den Zweck des Bildens dieser Löcher zur Verfügung.
Ohne Rücksicht auf das ausgewählte Verfahren zum Bilden der Leitungen auf dem Polymerfilm, wird ein "Bondhügel" am Ende von jedem Leiter, der bei der Zentralöffnung endet, benötigt. Natürlich kann der "Bondhügel" auf dem Leitungsende (gewöhnlich in Form einer "Anschlußfläche"), das sich auf dem integrierten Schaltungschip befindet, gebildet werden, wenn das zweckmäßiger ist. Es gibt gerade für diesen Zweck der Bildung dieser "Rondhügel" auf Leitungen einige Verfahren, und sie sind für die Fachleute dieser Technik gut bekannt.
Die Montage eines kleinen elektronischen integrierten Schaltungschips in einer Öffnung in dem dielektrischen Band ist mit der Positionierung des Chips in der Öffnung und dem Verwenden einer heißen Thermospitze verbunden, um einen Draht, der über einem Loch in dem Polymerband hängt, in einen festen und verformenden Kontakt mit der passenden Verbindungskontaktfläche zu pressen, die für diesen Zweck auf dem Chip vorbereitet wurde, wobei der eine oder der andere den "Bondhügel", wie oben beschrieben, aufweisen kann. Natürlich können jede beliebige Anzahl oder alle der Verbindungen zur gleichen Zeit durch geeignete Anpassungen in der Größe und der Gestalt der Thermospitze hergestellt werden. Die Thermospitze vollendet das Bonden durch Anwenden von Druck und Wärme für eine kurze Dauer.
Nachdem die Bonds vollendet sind, ist es üblich, die derart auf dem integrierten Schaltungschip geformten Verbindungen durch Verteilen eines geeigneten polymeren Materials, das an Ort und Stelle härtet und der Montage eine Festigkeit verleiht, einzukapseln, um die Möglichkeit der Beschädigung während der späteren Verwendung zu vermindern.
Die Leiterbahnzuleitungen, die über die äußeren Kanten des dielektrischen Bandes herausragen, werden an andere Leiterbahnen oder andere Bauelementteile unter Verwendung von unterschiedlichen geeigneten Verfahren gebondet. Zum Beispiel verwendet ein Verfahren ein heißes Messer, ein anderes ist mit Dampfphasenheizung verbunden, während noch ein anderes Verfahren Strahlungswärme verwendet.
Wie vorher hier oben festgestellt, hat das automatische Bandmontageverfahren einen wichtigen Fortschritt in der Technik der Packung von größeren und mit höherer Dichte versehenen Bauelementen, zu denen die elektronische Industrie heute mit ständig wachsender Geschwindigkeit übergeht, bereitgestellt. Es scheint jedoch, daß jeder derartige Fortschritt Grenzen hat, und während einige der Probleme, die heute auftreten, nicht als "Grenzen" bezeichnet werden können, werden sie genauer als "Probleme" bezeichnet. Doch das TAB-Verfahren hat die erhofften Antworten nicht ermöglicht.
Bei einem dieser Probleme handelt es sich um ein benötigtes Anwachsen in der Anzahl der Leiterbahnzuleitungen, um mehr Eingangs-/Ausgangsverbindungen (E/A) bereitzustellen. Die Durchführung von Anderungen in der Anordnung und Größe der Verbindungsanschlußflächen hat etwas Steigerung ermöglicht, aber weitere Steigerungen werden benötigt.
Bei einem anderen Problem handelt es sich um einen wachsenden Bedarf, die elektrische Leistung von und zu diesen Chips mit ihrer wachsenden Komplexität zu steigern. Zum Beispiel kann sich der Leistungsbedarf für einige Chips der neueren Technologie bis zu 50 Watt belaufen. Bei einer Spannung von 5 Volt und darunter kann der erforderliche Strom in einer Leiterbahn der Größe eines menschlichen Haares Ergebnisse erzeugen, die unterhaltsam sind, aber sie sind weder wirtschaftlich noch praktisch.
Mit den E/A-Verbindungen, die bereits eng angeordnet sind, und mit dem Trend zu immer mehr anwachsendem Stromfluß, kann erwartet werden, daß das Übersprechen oder andere Wechselwirkungen zwischen den Leiterbahnen auch anwachsen werden. Dies wäre noch ein anderes Problem, zu dem durch das gegenwärtige TAB-Verfahren keine Antwort verfügbar ist.
US-A-4 495 377 beschreibt ein Verdrahtungsmuster, um zu erreichen, was in dem Patent als die maximale Anzahl der Eingangs- /Ausgangsverbindungen, die für eine gegebene Leiterbahnteilung und DNP (Entfernung vom neutralen Punkt) "möglich" sind, festgelegt wird.
DE-A-3 125 259 beschreibt eine Bildung von Bondschichten, die übereinanderliegend sind, um eine Packung mit einer höheren Anzahl von Verbindungen vorzusehen.
Aus IBM TDB, Bd. 21, Nr. 5 (1978) ist ein Verfahren zur Trennung von Signal leitungen und Leistungsverbindungen bekannt, aber es löst nicht alle oben beschriebenen Probleme.
Bei dem beschriebenen Verdrahtungsmuster handelt es sich um ein Anordnen der Eingangs-/Ausgangs-Verbindungsanschlußflächen und der geraden Leiterbahnen in einer Vielzahl von keilförmigen Segmenten mit strahlenförmigen Kanten und Außenkanten.
Mit einem Verfahren gemäß der vorliegenden Erfindung werden jedoch die gesamten oben gekennzeichneten Probleme ohne weiteres gelöst und eine wesentliche Steigerung in der Anzahl der Eingangs-/Ausgangsverbindungen und eine vollständige Isolation der Leistungsverbindungen von den Signalzuleitungen vorgesehen. Deshalb ist die Grenze, die in US-A-4 495 377 im Stand der Technik festgelegt ist, überwunden und durch die vorliegende Erfindung überschritten.
Wie beansprucht, löst die Erfindung die Aufgabe des Bereitstellens einer strukturellen Anordnung und eines Verfahrens, das eine Steigerung in der Anzahl der E/A-Verbindungen über das früher Mögliche zuläßt.
Es ist auch eine wichtige Aufgabe der vorliegenden Erfindung, eine strukturelle Anordnung und ein Verfahren vorzusehen, das eine Trennung der Leistungs- und Signalverteilungsebenen voneinander zuläßt.
Folglich teilt eine verbesserte automatische Bandmontagepackung gemäß der vorliegenden Erfindung die Zuleitungen, die die Eingangs-/Ausgangsverbindungen für einen elektronischen Chip bereitstellen, in zwei Gruppen auf und sieht einen Träger für die zwei Gruppen der Zuleitungen in einer vorbestimmten mit Abstand versehenen Beziehung vor. Verbindungen zwischen Anschlußflächen auf einem integrierten Schaltungschip und Leiterbahnen auf einem dielektrischen Band werden wesentlich leichter hergestellt, weil derartige Verbindungen nicht auf die Anordnungen der äußeren Begrenzungen limitiert sind.
Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende detaillierte Beschreibung der gegenwärtig bevorzugten Form der Erfindung ohne weiteres klarer, wie in den anliegenden Zeichnungen dargestellt, in denen:
Fig. 1 eine Veranschaulichung eines Viertels von einer Lage eines dielektrischen Bandes mit Leistungsverbindungen ist, die gemäß der vorliegenden Erfindung angeordnet sind;
Fig. 2 eine vergrößerte Seitenansicht des in einem Kreis enthaltenen Ausschnitts der Fig. 1 ist;
Fig. 3 eine Veranschaulichung eines Viertels einer anderen Lage eines dielektrischen Bandes mit Verbindungen ist, um Signale zu und von einem Chip gemäß der Erfindung zu leiten;
Fig. 4 eine Ansicht im Höhenquerschnitt einer Montage gemäß der gegenwärtig bevorzugten Form der Erfindung ist;
Fig. 5 eine Ansicht im Höhenquerschnitt einer Modifikation ist, an die die Erfindung anpaßbar ist;
Fig. 6 eine Ansicht im Höhenguerschnitt einer anderen Modifikation ist, an die die Erfindung ohne weiteres auch anpaßbar ist.
In Fig. 1 der Zeichnungen bezeichnet die Nummer 10 allgemein ein Viertel einer Leistungsplatte des elektrisch nichtleitenden (dielektrischen) Trägermaterials, wobei mit 11 eine Kante und mit 12 eine andere Kante bezeichnet wird. Die Nummern 13 bzw. 14 bezeichnen jeweils Mittellinien. Die Linien 15a und 15b markieren die Position, wo ein Chip 16 anzuordnen ist, wenn er mit einem der jeweiligen Anschlüsse verpackt bzw. an einen der Anschlüsse gebondet wird, wie es in größerem Detail gleich beschrieben wird.
Die Platte 10 ist elektrisch nichtleitend oder dielektrisch und vorzugsweise in einzelnen Feldern mit Öffnungen oder Ausschnitten, so wie zum Beispiel mit Polygonen 17 und 18 und kleinen kreisförmigen Löchern 19 geformt, die an Positionen gebildet werden, die durch den Entwurf der Schaltung auf dem Chip 16, der anzubringen ist, festgelegt sind. Große Flächen elektrisch leitenden Materials bilden "Stege" 21, 22, 23 und 24.
Jeder dieser Stege hat zwei Verbindungsmittel, ein Mittel ist, wie am besten in Fig. 2 zu sehen ist, wie folgt in jedem der kleinen kreisförmigen Löcher, so wie zum Beispiel in dem Loch 19, gibt es eine kurze Zuleitung 20 von dem angrenzenden Steg, so wie der Steg 24, mit einem Bondhügel 20a, zum Bonden der Zuleitung 20 an eine Anschlußfläche 20b auf dem Chip 16, wie es in größerem Detail weiter unten beschrieben wird.
Das andere Verbindungsmittel zu einem Steg ist wie folgt jeder Steg weist einen größeren Teil auf: 25, 26, 27 bzw. 28, der unter einem Winkel zur Verbindung mit einer mehrlagigen Leistungsverteilungsplatte 40, Fig. 4, gemäß der Erfindung geformt ist und der auch in größerem Detail hiernach beschrieben wird.
Ein Beispiel der Verwendung von jedem dieser größeren Stege von leitendem Material ist wie folgt: der Steg 21 kann zum Verbinden der Anschlüsse, die an ihm befestigt sind, mit einer Masse dienen, der Steg 22 kann zum Verbinden mit einer Spannung V&sub1; mittels des Verbindungsteils 26 verwendet werden, der Steg 23 kann mit einer Spannung V&sub2; verbunden sein und der Steg 24 kann für eine Spannung V&sub3; sein.
Fig. 3 der Zeichnungen zeigt einen Viertelabschnitt einer einzelnen Verdrahtungsplatte, die auch auf einem elektrisch nichtleitendem (dielektrischen) Trägermaterial, so wie ein Polyimid, gebildet wird und die im allgemeinen durch die Bezugsnummer 30 gekennzeichnet ist. Die Linien 31 und 32 zeigen Außenlinien zweier Seiten eines anzubringenden Chips, und die Linien 33 und 34 sind Mittellinien, über die hinaus sich die Platte von dielektrischem Material und der Chip erstrecken. Jede der polygonalen Öffnungen in der Platte 30 paßt in Gestalt und in der Position mit den polygonen Öffnungen in der Leistungsplatte 10 zusammen. Zum Beispiel passen die Öffnungen 35 und 36 in der Fig. 3 mit den Öffnungen 17 und 18 in Fig. 1 zusammen.
Während jede einzelne einer Vielzahl von Leiterbahnen 37 sich über die Grenzen, die durch die Linien 31 und 32 angegeben werden, hinaus erstreckt, enden die entgegengesetzten Enden an Enden, die über den jeweiligen polygonalen Öffnungen in der Platte 30 hinaus einseitig eingespannt sind. Zum Beispiel endet die Leiterbahn 38 an einem Ende 39 in Fig. 3 und jede einzelne dieser Enden kann zum Bilden eines "Bondhügels", wie der Bondhügel 20a in Fig, 2, vergrößert sein, um beim nachfolgenden Bonden durch Thermokompression das Bonden an eine Anschlußfläche des Chips ohne Bondhügel zu unterstützen.
Die polygonalen Öffnungen, wie die Öffnungen 35 und 36 in der dielektrischen Platte 30, sind von einer Entwurfskonfiguration, um den einzupassenden integrierten Schaltungschip anzunähern und an die Leitungsenden, wie an das Ende 39, das sich in einer einseitig eingespannten Weise über die Öffnung 36 erstreckt, zu bonden. Beide der Platten, die in Fig. 1 und in Fig. 3 dargestellt sind, werden aus einem geeigneten elektrisch nichtleitendem oder dielektrischem Material, wie aus einem der Polymermaterialien, die kommerziell unter den Handelsnamen Tedlar, Kapton oder Mylar verfügbar sind, gebildet.
Die Vielzahl der Leiterbahnen 37 werden entsprechend einem vorbestimmten Schaltungsentwurf auf dem dielektrischen Material angeordnet und werden durch Laminierung einer Folie von geeignetem elektrisch leitendem Material, wie Kupfer, das etwa 14,175 g (1/2 oz.) wiegt, durch irgendeines der verfügbaren Verfahren gebildet, die für das speziell ausgesuchte Material geeignet sind. Durch Verwendung eines ätzfesten Materials, das über solche Bereiche der leitenden Folie gelegt wird, wo die Leiterbahnen zu bilden sind und durch Wegätzen des gesamten Restes der Folie, wird die Vielzahl der Leiterbahnen 37 mit Zwischenräumen zwischen benachbarten Leiterbahnen, wie in den Zeichnungen, insbesondere in Fig. 3 gezeigt, gebildet.
Die einseitig eingespannten Enden, wie das Ende 39 in Fig. 3, können auch durch dieses Atzverfahren gebildet werden, aber die Folie, die über den polygonalen Öffnungen hängt, muß auf den Abschnitten, die über den Öffnungen hängen, durch eine bedeckende Anwendung des ätzfesten Materials auf der Rückseite des überhängenden Abschnitts, geschützt werden. Dieses verhindert das Atzen der Kupferfolie von der ungeschützten Rückseite. Nachdem der Ätzprozeß vollendet ist, wird das ätzfeste Material entfernt, um eine leitende Oberfläche zurückzulassen.
Deshalb werden gemäß der vorliegenden Erfindung die Leiterbahnen zum Verbinden mit unterschiedlichen Spannungen einschließlich der Masse auf einer elektrisch nicht leitenden Trägerplatte angeordnet und die Leiterbahn zum Verbinden elektrischer Signale zu oder von einem kleinen Chip wird auf einer zweiten elektrisch nicht leitenden Trägerplatte angeordnet. Mit den zwei Komponentenplatten eines automatischen Bandmontage-Systems (TAB), die in dieser Weise gebildet werden, müssen die Leiterbahnzuleitungen auf diesen zwei getrennten Platten nun mit den Anschlußflächen auf einem Chip verbunden werden.
Die Verwendung des TAB-Verfahrens, um die Platten zu verbinden, die gemäß der Erfindung konstruiert werden, wird durch den Gebrauch einer heißen Thermospitze zum Anpressen des TAB-Drahtes, der sich über einer Öffnung 36 in der polymeren E/A-Platte 30 befindet, in einen festen und verformenden Kontakt mit der zusammenpassenden Verbindungsanschlußfläche auf dem Chip vollendet, wobei entweder das Drahtende oder die Anschlußfläche zu einem erhöhten Bondhügel, wie der Bondhügel 20a in Fig. 2, geformt sind. Wie hier oben beschrieben, ist einer der Vorteile der TAB- Technologie, daß all diese Verbindungen in einer Lage der TAB- Platte zur gleichen Zeit durch die Verwendung einer Thermospitze von ausreichender Größe zum gleichzeitigen Bedecken der gesamten Verbindungen und mit einem Hub der Thermospitze gebondet werden können.
Eine Anordnung gemäß der Erfindung ermöglicht, die Leistungsplatte 10, die in Fig. 1 gezeigt wird, zuerst auf einen Chip zu bonden. Dann wird die E/A-Platte 30, die in Fig. 3 gezeigt wird, auf den Chip unter Verwendung einer heißen Thermospitze mit einer Fläche gebondet, die gestaltet ist, um nur auf die neuen diesmal herzustellenden Verbindungen zu pressen. Dieses wird durch die Erzeugung von erhöhten Bereichen auf der Thermospitzenfläche, die etwa 0,1 bis 0,2 mm hoch sind und mindestens in einem Muster ähnlich dem Lochmuster in der Platte 10 sind, erreicht. Die Bonds, die nun an diesem Punkt gebildet werden, werden durch ein Durchgreifen durch die große polygonale Öffnung 18 in der Leistungsplatte 10 vollendet. Natürlich wird die spezielle Reihenfolge, in der die unterschiedlichen Bonds hergestellt werden, durch zum Beispiel die besondere Anordnung der Leitungen auf den Platten 10 bzw. 30 diktiert, was für den Fachmann dieser Technik selbstverständlich ist.
Fig. 4 der Zeichnungen veranschaulicht in einem vertikalen Querschnitt einen integrierten Schaltungschip 41a, der an Ort und Stelle an die Leistungsplatte 10 (Fig.1), an die Eingangs-/Ausgangsplatte 30 (Fig. 3), an eine mehrlagige Leistungsverteilungsplatte 40 (Fig.4) und an eine mehrlagige Eingangs-/Ausgangsverteilungsplatte 55 gebondet ist. Diese komplette Packung von Eingangs-/Ausgangsverbindungen, Leistungs zuleitungsverbindungen und dem integrierten Schaltungschip 41a wird mit der Nummer 41 in Fig. 4 der Zeichnungen bezeichnet.
Die Platte 10, wie in Fig. 4 zu sehen, ist in größerem Detail in Fig. 1 veranschaulicht und die Platte 30, wie in Fig. 4 zu sehen, ist in größerem Detail in Fig. 3 veranschaulicht. Während die unterschiedlichen Stege 21, 22, 23 und 24 in Fig. 1 mit irgendeiner gewünschten Spannung oder der Masse in der mehrlagigen Leistungsverteilungsplatte 40 durch ihre entsprechenden abgesetzten Teile 25, 26, 27 und 28 verbunden sind, sind in Fig. 4 nur die Teile 26 und 27 sichtbar.
Die zwei abgesetzten Teile 26 und 27 weisen vertikale Abschnitte 49a bzw. 49b auf. Jede beliebige Anzahl von aufschmelzgelöteten abgesetzten Teilen, ähnlich den Teilen 26 und 27, können zum Verbinden einer Chipanschlußfläche an irgendeine Spannung, die in der mehrlagigen Leistungsverteilungsplatte 40 verfügbar ist, oder an die Masse vorgesehen sein. Ferner können diese aufschmelzgelöteten, abgesetzten Teile überall dort, wo sie benötigt werden, wie durch die Schaltung festgelegt, plaziert werden.
In Fig. 4 wird der Massesteg 42 als oberste Lage mit einer Zwischenlage 43 von isolierendem Material veranschaulicht. Ein Steg 44 wird gezeigt, der durch eine Isolationsschicht 45 von einem anderen Steg 46 getrennt ist und eine Isolationsschicht 47 wird zwischen dem Steg 46 und einem dritten Steg 48 gezeigt. Natürlich kann jede benötigte Anzahl von Stegen vorhanden sein, aber die vier gezeigten können eine Schaltung mit unterschiedlichen Spannungen V&sub1;, V&sub2;, V&sub3; und mit Masse verbinden.
Kaum zu erkennen sind in dieser Ansicht mehrere Bondstellen 50, die entsprechende Enden verbinden, wie das einseitig eingespannte Ende 39 in Fig. 3 mit entsprechenden Anschlußflächen auf dem integrierten Schaltungschip 41a. Das Ende 39 der Leiterbahn 38 wird als eines der Enden, die in einer solchen gebondeten Verbindung 50 enthalten sind, gezeigt, das andere Ende ist die Anschlußfläche auf dem Chip (nicht in Fig. 3 gezeigt, aber auf dem integrierten Schaltungschip 41a in Fig. 4 angeordnet).
Fig. 5 zeigt eine Modifikation der Teile 25, 26 usw. und ist ein Stift 51, der mit einem der Stege auf der Leistungsplatte 10 verbunden ist. Eine Aufnahmefeder 52 wird an der mehrlagige Leistungsverteilungsplatte 40 angeordnet und angebracht, um zum Beispiel die Masse 42 mit dem Stift 51 zu verbinden, wenn der Stift 51 eingesteckt wird. Es gibt Zeitpunkte, in denen es erwünscht ist, die mehrlagige Leistungsverteilungsplatte 40 ohne weiteres von der integrierten Schaltungschip-Packung 41 abnehmbar zu haben.
Fig. 6 zeigt eine andere Modifikation einer solchen Befestigung, die auch ohne weiteres abnehmbar ist. In dieser Anordnung ist eine Kontaktfeder 53 an der Leistungsplatte 10 angeordnet und angebracht, um sie mit einem Kontaktanschluß 54 zu verbinden, der mit dem Spannungssteg 46 verbunden ist (Fig. 4 der Zeichnungen).
Zusammenfassend wird eine Befestigung zwischen entsprechenden Leiterbahnzuleitungen durch jede von mehreren Techniken erreicht, wie zum Beispiel:
(1) Die abgesetzten Teile 26, 27 usw. auf der Leistungsplatte 10 werden, wie in Fig. 4 gezeigt, vorverzinnt und an die Anschlüsse auf der Leistungsverteilungsplatte 40 aufschmelzgelötet, für welche sie entworfen wurden. Das Aufschmelzlöten wird am besten in einem Ofen oder in einer Dampfphasen-Löteinrichtung mit geeigneter Fixierung an Ort und Stelle durchgeführt und von einer Reinigung, um Flußmittelreste zu entfernen, gefolgt. Das Lot, das hier verwendet wird, muß bei einer Temperatur schmelzen, die niedriger ist als diejenige, die bei irgendeinem vorhergehenden Bonden der äußeren Zuleitungen, das betroffen sein könnte, verwendet wurde.
(2) An den Chip kann ein Rahmen 57 montiert werden, der Verbindungsstifte trägt, die mit zusammenpassenden Aufnahmefedern, die, wie in Fig. 5 gezeigt, montiert sind, koppeln. Fig. 5 enthält einen Rahmen und einen Stift, der in dem Rahmen mit der Leistungsplatte 10 montiert ist, die auf den Kopf des Stiftes gebondet ist, und nun ist er durch eine Stiftverbindung einsteckbar in eine Aufnahme, die durch Löten in einem plattierten Durchgangsloch befestigt ist. Der Rahmen wird vorzugsweise mit dem Chip vor der Befestigung der ersten Platte (Fig. 1) zusammengebaut und das Bonden der äußeren Zuleitungen der Leistungsplatten-Leiterbahnen an die Stifte sollte dem Zusammenbau mit der E/A-Platte 30 vorausgehen. Ein derartiges Bonden wird vorzugsweise durch Löten hergestellt, aber ein Schweißen oder mechanisches Klammern sind als alternative Form der Befestigung völlig annehmbar.
(3) Der oben erwähnte Rahmen 57 kann Federkontakte enthalten, die mit geeignet vorbereiteten Kontaktanschlußflächen auf der Oberfläche der Leistungsverteilungsplatte 40, wie in Fig. 6 gezeigt, gekoppelt sind. Das Bonden der äußeren Zuleitungen der Leiterbahnen an die Eingangs-/Ausgangsplatte 30 wird wie bei 56, durch irgendein lötendes oder schweißendes Mittel hergestellt, das für den Zusammenbau der Signalverdrahtung geeignet ist. All diese alternativen Modifikationen ergeben, daß der integrierte Schaltungschip 41a zwischen zwei Mehrlagenleiterplatten angeordnet wird.
Es gibt eine zusätzliche Modifikation gemäß der vorliegenden Erfindung, die keinen zweiten Montageschritt zum Anschließen der elektrischen Leistung an einen integrierten Schaltungschip, wie den Chip 41a, erfordert. Durch Ausbilden der Leistungsplatte 10, so daß sie sich über die äußeren Abmessungen der E/A-Platte 30 hinaus erstreckt, und durch Ausstatten der Leistungsplatte 10 mit Mitteln, um das Bonden der äußeren Zuleitungen der E/A-Platte 30 als erstes an die Mehrlagenplatte 55 mit sowohl den Signal- als auch den Leistungsleiterbahnen zu ermöglichen (in dieser Modifikation gibt es keine Leistungsverteilungsplatte 40), kann dann das Bonden der Stege, die auf der Leistungsplatte weiter draußen sind, an die Leistungsanschlüsse der Leistungsleiterbahnen auf der gleichen Platte 55 ohne weiteres erreicht werden, vorausgesetzt natürlich, daß die aktive Fläche des integrierten Schaltungschips 41a am nächsten zu der Mehrlagenplatte 55 ist. Diese Modifikation erfordert, daß die Platte 55 sowohl die üblichen Signal- als auch die Leistungsverteilungsleiterbahnen enthält, was für den Fachmann dieser Technik ohne weiteres verständlich ist.
Wenn ein Rückbonden oder Befestigen des Chips an eine einlagig gedruckte Leiterplatte gewünscht wird, dann muß sich die Eingangs-/Ausgangsplatte 30 über die Leistungsplatte 10 hinaus erstrecken und die Platte 10 ist die erste Platte, die zu befestigen ist.
Nachdem die Erfindung in wesentlichen Einzelheiten beschrieben ist, gibt es Abwandlungen und Modifikationen, die einem Fachmann dieser Technik einfallen werden. Während zum Beispiel die Verwendung von zwei kompletten und getrennten Mehrlagenbaugruppen beschrieben ist und die gegenwärtig bevorzugte Konstruktion darstellt, können andere Formen, Konstruktionen und Anordnungen der Erfindung unter Verwendung nur eines Stückes isolierenden Films mit zwei Lagen metallischer Leiterbahnen, die auf entgegengesetzten Seiten gebondet sind, entworfen werden, um mindestens einen Teil des Nutzens und der Vorteile der gegenwärtig beschriebenen Ausführungsform zu erreichen.
Es gibt andere Vorteile, die mit einer Anordnung gemäß der Erfindung verfügbar sind, entweder wird die spezielle Ausführungsform der Erfindung wie beschrieben oder eine der anderen Formen, die sich davon ableiten, verwendet. Beispielsweise stellen die strahlenförmigen Muster der Eingangs-/Ausgangsanschlußflächen Verbindungen zu viel mehr E/A's her, als es mit konventionellen früher bekannten Mustern mit äußerer Begrenzung möglich ist. Die Anordnung, die in Fig. 3 der Zeichnungen gezeigt wird, ermöglicht 496 E/As mit 0,1 mm Zentren in paarweisen Reihen auf einem Chip mit 7 x 7 mm, während eine Anordnung in einem Muster mit äußerer Begrenzung unter Verwendung dem gleichen 0,1 mm Zentrumsrastermaß nur 268 E/A's ermöglicht.
Ein anderer Vorteil, der durch die Anordnung der Erfindung zugelassen wird, ist mit der Leistungsplatte, die in Fig. 1 der Zeichnungen gezeigt wird, verbunden. Sie weist einen viel niedrigeren Blindwiderstand und Widerstand auf, als es möglich ist, wenn der Raum für diese Leiterbahnen auf der gleichen Lage mit den E/A-Leiterbahnen Platz finden muß, wie es im Stand der Technik durchgeführt wird.
Einer der wichtigeren durch die Anordnung der Erfindung verfügbaren Vorteile ist, daß die Trennung der Signalleiterbahnen von den Leistungsleiterbahnen nun auf der nächsten Verdrahtungsebene möglich ist, was ein drastische Verbesserung in der Leistungsverteilung ermöglicht. Dies wurde vorher hier oben in größerem Detail beschrieben, aber noch ein anderer Vorteil wurde gefunden, der sich von dem Merkmal der Trennung ableitet. Das heißt, es ermöglicht etwas stärker vereinfachte Herstellungsverfahren, die in der Herstellung der Schaltungskarten und Leiterplatten verwendet werden.
Außerdem wird ein anderer Vorteil durch die Anordnung gemäß der Erfindung ermöglicht. Es ist ein Vorteil, der durch die Trennung von Leistungs- und Signal leitungen in Lagen ermöglicht wird, die auf entgegengesetzten Seiten eines integrierten Schaltungschips gebondet werden. Nun ist es möglich, durch heute bekannte gedruckte Verdrahtungsverfahren Chips auf organischen Trägern in Dichten untereinander zu verbinden, die mit solchen, die auf anderen Arten von Trägern erreicht werden, vergleichbar sind.
Ein weiterer Vorteil der Erfindung ist von der Anordnung der Leitungen in strahlenförmigen Reihen abgeleitet, was den Anschluß von mehr als der doPPelten Anzahl von Eingangs-/Ausgangsverbindungen von einem integrierten Schaltungschip, verglichen mit der Anzahl der Anschlüsse unter Verwendung der C4-Technologie und von Leiterbahnbreiten von 25 um (ein mil) oder mehr, ermöglicht.

Claims

1. Automatische Bandmontagepackung (41) mit Eingangs-/Ausgangsverbindungen und Leistungsverbindungen zum Packen eines integrierten Schaltungschips (16, 41a), wobei die Leistungsverbindungen von den Eingangs-/Ausgangsverbindungen getrennt sind, umfassend

ein erstes dielektrisches Mittel (10), das Stege (21, 22, 23, 24) aus elektrisch leitendem Material in einem vorbestimmten Muster trägt, mit Löchern (19) und ersten Öffnungen (17, 18) in dem ersten dielektrischen Mittel (10), wobei in den Löchern Zuleitungen (20) von den angrenzenden Stegen (21, 22, 23, 24) gebildet sind, um Anschlüsse zum Eonden des integrierten Schaltungschips (16, 41a) festzulegen,

ein zweites dielektrisches Mittel (30), das ein Muster von elektrisch leitenden Zuleitungen (38) trägt, die strahlenförmig angeordnet sind, mit Enden (39) zum Bonden an Anschlußflächen (20b) auf dem integrierten Schaltungschip und mit zweiten Öffnungen (35, 36), über die sich die Enden erstrecken, wobei die ersten Öffnungen in dem ersten dielektrischen Mittel in Gestalt und Anordnung den zweiten Öffnungen in dem zweiten dielektrischen Mittel entsprechen,

eine mehrlagige Leistungsverteilungsplatte (40), die von dem ersten und zweiten dielektrischen Mittel getrennt ist, zur Leistungsversorgung an den integrierten Schaltungschip (16, 41a) über die Stege (21, 22, 23, 24) aus elektrisch leitendem Material, die durch das erste dielektrische Mittel (10) getragen werden, und

eine Mehrlagenleiterplatte (55) zur Lieferung von Eingangs/Ausgangssignalen zu dem integrierten Schaltungschip über die elektrisch leitenden Zuleitungen (38), die durch das zweite dielektrische Mittel (30) getragen werden,

wobei die Packung in einer Reihenfolge die Mehrlagenleiterplatte (55), das zweite dielektrische Mittel (30), das erste dielektrische Mittel (10), der integrierte Schaltungschip (16, 41a) und die mehrlagige Leistungsverteilungsplatte (40) umfaßt.

2. Automatische Bandmontagepackung gemäß Anspruch 1, wobei die mehrlagige Leistungsverteilungsplatte (40) aus Mehrfachlagen mit Stegen (42, 44, 46, 48) von elektrisch leitendem Material, das durch elektrisch nichtleitendes Material getrennt ist, und aus Mitteln zum Verbinden vorbestimmter Stege auf der mehrlagigen Leistungsverteilungsplatte mit vorbestimmten Stegen, die durch das erste dielektrische Mittel (10) getragen werden, gebildet ist.

3. Automatische Bandmontagepackung gemäß Anspruch 1, die zwei Mehrlagenleiterplatten (55) enthält, wobei eine Mehrlagenleiterplatte (55) zum Vorsehen eines Trägers für das zweite dielektrische Mittel (30) angeordnet ist, und das andere der zwei Mehrlagenleiterplatten (55) durch die mehrlagige Leistungsverteilungsplatte (40) gebildet wird, so daß der integrierte Schaltungschip (16, 41a) zwischen den zwei Mehrlagenleiterplatten (55) angeordnet ist, um eine Trennung zwischen der mehrlagigen Leistungsverteilungsplatte und den Eingangs-/Ausgangssignalen vorzusehen.

4. Automatische Bandmontagepackung gemäß Anspruch 1, die Mittel (51 bis 54, 57) enthält, um elektrische Verbindungen zwischen vorbestimmten Stegen aus elektrisch leitendem Material (42, 44, 46, 48) auf der mehrlagigen Leistungsverteilungsplatte und vorbestimmten Stegen aus elektrisch leitendem Material (21, 22, 23, 24), die durch das erste dielektrische Mittel (10) getragen werden, zu bilden.

5. Automatische Bandmontagepackung gemäß Anspruch 4, wobei die Mittel zum Bilden elektrischer Verbindungen ohne weiteres lösbare Verbindungsmittel einschließen.

6. Automatische Bandmontagepackung gemäß Anspruch 5, wobei das lösbare Verbindungsmittel einen Stift und ein Mittel mit Aufnahmefedern einschließt.

7. Automatische Bandmontagepackung gemäß Anspruch 5, wobei das lösbare Verbindungsmittel einen Federkontakt einschließt, der an einem Steg befestigt ist, der durch das erste dielektrische Mittel (10) getragen wird, das angeordnet ist, um einen elektrischen Kontakt mit Anschlußmitteln zu bilden, die an einem Steg auf der Leistungsverteilungsplatte angebracht sind.

8. Automatische Bandmontagepackung gemäß Anspruch 1, wobei die ersten Öffnungen (17, 18), die durch das erste dielektrische Mittel (10) festgelegt sind, relativ zu den zweiten Öffnungen (35, 36) angeordnet sind, die durch das zweite dielektrische Mittel (30) festgelegt sind, so daß ein Zugriff zu den Zuleitungsenden (39), die sich darüberhinaus erstrecken, für ein Bonden an die entsprechenden Anschlußflächen (20b) auf dem integrierten Schaltungschip (16, 41a) verfügbar ist.

9. Automatische Bandmontagepackung gemäß Anspruch 1, wobei die Stege aus elektrisch leitendem Material, die durch das erste dielektrische Mittel (10) getragen werden, Teile (25, 26, 27, 28) einschließen, die über die äußeren Kanten (11, 12) des dielektrischen Materials herausragen und in Richtung der mehrlagigen Leistungsverteilungsplatte (40) zum Bonden an vorbestimmten Stegen aus elektrisch leitendem Material auf die mehrlagige Leistungsverteilungsplatte gebogen sind, so daß die Stege, die durch das erste dielektrische Mittel (10) getragen werden, als Leistungsverbindungen zwischen der mehrlagigen Leistungsverteilungsplatte und dem integrierten Schaltungschip (16, 41a) dienen.