DE3924902A1

DE3924902A1 - Verfahren zur herstellung einer metall-oxid-halbleitervorrichtung

Info

Publication number: DE3924902A1
Application number: DE3924902A
Authority: DE
Inventors: Masaharu Nishiura; Kenya Sakurai
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1988-08-10
Filing date: 1989-07-27
Publication date: 1990-02-15
Also published as: FR2635413A1; JPH0247874A; US4987098A; FR2635413B1

Description

Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs.

Metall-Oxid-Halbleitervorrichtungen umfassen Leistungs-MOS- FETs, die nur von einem einzigen Ladungsträger Gebrauch ma chen, und bipolare Transistoren mit isoliertem Gate (IGBT, auch als IGT oder COMFET bezeichnet), die von einer Lei tungstypmodulation zweier Arten von Ladungsträgern, nämlich Elektronen und Löchern, Gebrauch machen.

Fig. 2 zeigt eine Schnittansicht eines bekannten Leistungs- MOSFET, wie er normalerweise nach folgendem Verfahren her gestellt wird. Auf einem Halbleitersubstrat, das als n⁺ Drainschicht 2 dient, ist eine n^- Epitaxialschicht 1 ausge bildet. Auf deren Oberfläche wird zuerst eine p⁺ Diffu sionsschicht 3 ausgebildet. Auf der Oberfläche der n⁻ Epitaxialschicht 1 wird dann auf einem Gateisolierfilm 41 eine Gateelektrode 5 aufgebracht und danach mit Hilfe der Fotolithographie in dieser ein Fenster ausgebildet. Mit der gefensterten Gateelektrode 5 als Maske wird eine p-leitende Basiszone 6 diffundiert und in dieser durch Fotolitho graphie und Diffusion eine p⁺ Zone 7 mit niedrigem Wider stand erzeugt. Unter erneuter Ausnutzung der Gateelektrode 5 als Teil einer Maske wird dann eine n⁺ Sourcezone 5 aus gebildet und die Oberfläche mit einem Isolierfilm 42 be deckt. In dem Isolierfilm 42 wird ein Fenster erzeugt und zum Anschluß eine Sourceelektrode 11 ausgebildet. Eine Drainelektrode 12 wird in Kontakt mit der n⁺ Schicht 2 aus gebildet.

Wenn bei dem so hergestellten Halbleiterelement an die Gateelektrode 5 eine bezogen auf die Sourceelektrode 11 po sitive Spannung angelegt wird, bildet sich an der Oberflä che der p-leitenden Basiszone 6 gerade unterhalb des Gateisolierfilms 41 ein Kanal 9. Über den leitenden Kanal 9 werden Elektronen von der Sourcezone 5 zur Drainschicht 1 mit hohem Widerstand und zu der Schicht 2 mit niedrigem Wi derstand injiziert. Wird die Gateelektrode 5 dagegen auf gleichem Potential wie die Sourceelektrode oder dieser ge genüber negativ gehalten, stellt sich ein Sperrzustand ein. Das Halbleiterelement wirkt also als ein Schalterelement.

Fig. 3 zeigt einen bekannten IGBT, der nach einem ähnlichen Verfahren wie der Leistungs-MOSFET mit einem Haltleitersub strat hergestellt werden kann, das eine n⁻ Epitaxialschicht 1 aufweist, auf der eine n⁺ Pufferschicht 2 und darauf eine p⁺ Drainschicht 10 existieren. Der Unterschied zum Lei stungs-MOSFET liegt darin, daß, da es sich bei der Drain schicht 10 um eine p⁺ Schicht handelt, Löcher von der p⁺ Drainschicht 10 durch die n⁺ Pufferschicht 2 in die n^- Schicht 1 injiziert werden, wenn Elektronen von der Source zone 5 über den Kanal 9, die n⁻ Schicht 1 und die n⁺ Puf ferschicht 2 zur p⁺ Schicht 10 injiziert werden. Dabei tritt in der n⁻ Schicht 1 eine Leitungstypmodulation zu einem niedrigen Widerstand auf.

Fig. 4 zeigt eine Invertertreiberschaltung für einen Motor 55, der von vier MOSFETs 51 bis 54 der in Fig. 2 gezeigten Art Gebrauch macht. Dioden 31 bis 34 sind in jedem MOSFET enthalten und werden von der p⁺ Zone 3, der p Basiszone 6, der p⁺ Zone 7 und der n⁻ Schicht 1 gebildet. Ausgehend von einem Zustand, wo der Motor 55 über die leitenden FETs 53, 52 angesteuert wird, kann der Laststrom zu der in dem FET 51 enthaltenden Diode 31 kommutieren, wenn der FET 52 in den Sperrzustand kommt. Wenn der FET 52 eingeschaltet wird, fließt zusätzlich zum Laststrom ein Sperrverzögerungsstrom der Diode 31. Zum Zeitpunkt der Sperrerholung der Diode 31 wird ein parasitärer bipolarer Transistor des MOSFET 52 eingeschaltet, der aus der n⁺ Sourcezone 8, der p Basiszone 6 und der n⁻ Schicht 1 besteht. Dies verursacht einen Durchbruch. Der parasitäre bipolare Transistor wird aus folgenden Gründen eingeschaltet:

(1) ein großer Sperrverzögerungsstrom der Diode 31,
(2) ein stoßartiger Übergang in den Lawinenbereich aufgrund der wegen (1) auftretenden Spannungsspitze,
(3) ein von einem hohen dv/dt herrührender Strom.

Dieser Zustand soll unter Bezugnahme auf Fig. 5 beschrieben werden. Wenn der MOSFET bei induktiver Last abgeschaltet wird, bildet sich an den entgegengesetzten Seiten eines pn Übergangs 21 rasch eine Verarmungszone 22 aus. Die dabei abgeführten Ladungsträger werden teilweise zu einem Löcher strom 23, der unter der n⁺ Sourcezone 5 in die p-leitende Basiszone 6 fließt. Da die Oberfläche der p Basiszone 6 durch die Sourceelektrode 11 mit der n⁺ Sourcezone 5 kurz geschlossen ist, entsteht eine Potentialdifferenz nach Maß gabe des Produkts aus dem Löcherstrom 23 und dem Basis widerstand Rb zwischen der n⁺ Sourcezone 5 und der Basis zone 6. Wenn die Potentialdifferenz eine Eigenspannung zwi schen Basis und Source übersteigt, tritt eine Elektronen injektion von der Sourcezone 5 auf, und ein parasitärer Transistor bestehend aus der n⁺ Sourcezone 5, der p Basis zone 6 und der n⁻ Schicht 1 wird eingeschaltet, was zu einem Durchbruch des Elements führt. Einer der Zwecke der Ausbildung der p⁺ Diffusionszone 3 in Fig. 2 ist es, einen Durchbruch des Elements aufgrund des Einschaltens des para sitären Transistors zu verhindern und damit den Löcherstrom 23, der unter der n⁺ Sourcezone 5 fließt, zu minimalisie ren. Der Zweck der Ausbildung der p⁺ Zone 7 mit niedrigem Widerstand ist es gerade so, einen Elementendurchbruch durch Einschalten des parasitären Transistors zu verhin dern, und dieses Einschalten wird dadurch verhindert, daß der Basiswiderstand Rb minimal gemacht wird. Die vorgenann ten Maßnahmen reichen indes nicht aus, ein zufriedenstel lendes Einschaltvermögen des Leistungs-MOSFET an induktiver Last zu erzielen.

Im Fall eines IGBT kann wie im Fall des MOSFET beim Ab schalten an induktiver Last ein Durchbruch des Elements aufgrund eines Einschaltens eines parasitären Transistors erfolgen, der sich aus der n⁺ Sourcezone 5, der p Basiszone 6 und der n⁻ Schicht 1 zusammensetzt. Was darüber hinaus Probleme bereitet ist, daß auch im normalen Einschaltzu stand des IGBT ein Löcherstrom 23 unter der n⁺ Sourcezone 5 fließt, wie er in Fig. 5 dargestellt ist. Bei einem IGBT kann daher ein Durchbruch aufgrund des Einschaltens des pa rasitären Transistors auch auftreten, wenn nicht eine in duktive Last abgeschaltet wird, ja sogar im Einschaltzu stand. Im Fall des IGBT hat man, wie beim Leistungs-MOSFET, Anstrengungen unternommen, um das Einschalten des parasitä ren Transistors zu verhindern, indem man die p⁺ Diffusions zone 3 und die p⁺ Zone 7 mit niedrigem Widerstand vorgese hen hat, jedoch war dies auch hier nicht zufriedenstellend.

Die folgenden Maßnahmen wurden mit dem Ziel, das Einschal ten eines solchen parasitären bipolaren Transistors bei einer Metall-Oxid-Halbleitervorrichtung zu verhindern, untersucht:

(1) Verhindern, daß ein Kommutierungsstrom zu einer ein gebauten Diode fließt, indem eine externe Freilaufdiode und eine Schottky-Sperrschichtdiode vorgesehen werden;
(2) di/dt, dv/dt durch Erhöhen eines externen Gatewider stands abzusenken; und
(3) die Durchbruchsstandfestigkeit durch Verkürzen der Sperrerholzeit der eingebauten Diode und ebenso durch Absenken des Sperrverzögerungsstroms zu verkürzen.

Die Maßnahmen (1) und (2) führen zu hohen Kosten infolge einer Zunahme der Anzahl externer Teile. Im Fall der Maß nahme (3), wenn zur Verkürzung der Sperrerholzeit ein Le bensdauerkiller wie Platin oder ähnliches eingeführt wird, ergibt sich eine Zunahme des Einschaltwiderstandes und da mit der Verluste, was unerwünscht ist.

Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer Metall-Oxid-Halbleitervorrichtung zu schaffen, bei der die Sperrerholzeit einer eingebauten Diode verkürzt ist, damit das Einschalten des parasitären bipolaren Tran sistors verhindert wird, ohne daß damit eine Erhöhung des Einschaltwiderstands verbunden wäre, so daß ein kraftvolles Abschaltvermögen gewährleistet wird.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren ge mäß dem Patentanspruch gelöst.

Da bei dieser Lösung der zur Verkürzung der Sperrerholzeit eingeführte Lebensdauerkiller sich zur Oberfläche abson dert, tritt insbesondere im Bereich der Oberfläche eine starke Erhöhung des Widerstands auf. Wenn man den Wider stand der Epitaxialschicht in diesem Teil vorher niedrig hält, ist die Zunahme des Widerstands durch den Lebens dauerkiller kompensiert, und der Einschaltwiderstand als ganzes steigt nicht an. Demgemäß wird bei einer Metall- Oxid-Halbleitervorrichtung wie einem Leistungs-MOSFET oder einem IGBT, die einen senkrecht zum Halbleitersubstrat fließenden Strom ein- und ausschaltet, wobei eine Schicht auf einer Seite, an der auf der Oberfläche eine Gateelek trode ausgebildet wird, als Epitaxialschicht gebildet ist, der spezifische Widerstand der Oberflächenschicht abgesenkt und dadurch eine Zunahme des Widerstands aufgrund der Absonderung in die Oberflächenschicht eines Lebens dauerkillers wie Pt, Au oder ähnliches, wenn dieser zur Verkürzung der Sperrerholzeit einer eingebauten Diode ein diffundiert wird, kompensiert. Dadurch wird ein Anstieg des Widerstands im Moment des Leitens der Metall-Oxid-Halblei tervorrichtung, das heißt des Einschaltwiderstandes, zur Verhinderung des Einschaltens eines parasitären bipolaren Transistors vermieden und eine Verbesserung des Schaltver mögens realisiert.

Ausführungsbeispiele der Erfindung werden nachfolgend an hand der Zeichnung näher erläutert. Es zeigen:

Fig. 1(a) und (b) einen MOSFET gemäß einer Ausführungsform der Erfindung, wobei (a) eine Schnittansicht eines Hauptteiles ist und (b) eine graphische Darstellung der Verteilung des spezifischen Widerstandes in senkrechter Richtung der Epitaxialschicht in einem Schnitt längs der Linie A-A von (a);

Fig. 2 und 3 Schnittansichten von Hauptteilen eines Lei stungs-MOSFET bzw. eines IGBT;

Fig. 4 eine mit MOSFETs aufgebaute Motortreiberschaltung;

Fig. 5 eine beispielhafte Darstellung eines bei Betrieb eines MOSFET mit induktiver Last auftretenden Durchbruchs;

Fig. 6 in graphischer Darstellung die Verteilung des spe zifischen Widerstandes in senkrechter Richtung im Bereich der Oberfläche einer Epitaxialschicht auf grund der Absonderung bei der Diffusion von Pt; und

Fig. 7 eine graphische Darstellung des Zusammenhangs zwi schen dem erfindungsgemäß vorteilhaften Einschalt widerstand bzw. der Sperrerholzeit einer eingebau ten Diode und der Diffusionstemperatur.

Die Fig. 1(a) und (b) illustrieren eine bevorzugte Ausfüh rungsform der Erfindung, wobei die Darstellung in Fig. 1(b) die Verteilung des spezifischen Widerstandes längs einem Schnitt entlang der Linie A-A in Fig. 1(a) darstellt. Für einen MOSFET ist auf einem Sb dotierten Si Substrat 2 mit einem spezifischen Widerstand von 0,01 bis 0,1 Ωcm eine Epitaxialschicht 13 mit hohem Widerstand und einer Dicke im Bereich von 30 bis 50 µm aufgewachsen. Die Epitaxialschicht ist so ausgebildet, daß sie in einem 10 bis 20 µm dicken Oberflächenabschnitt 14 einen geringeren spezifischen Wi derstand aufweist. Als ein in Fig. 1(b) in ausgezogener Linie 15 dargestelltes Beispiel wurde P zur Schaffung einer n-leitenden Schicht 2 mit einem spezifischen Widerstand von 20 Ωcm bis zu einer Dicke von einigen zehn µm dotiert. Die darauf ausgebildete, 15 µm dicke Epitaxialschicht besaß eine sich im wesentlichen linear ändernde Konzentration, was durch sukzessives Ändern des Verhältnisses von PH₃ und SiH₄ erreicht wurde. Der spezifische Widerstand an der Oberfläche war auf 10 Ωcm eingestellt. Bei dem in Fig. 1(b) durch eine Punkt-Strich-Linie 16 wiedergegebenen Beispiel hatte ein 7,5 µm dicker Abschnitt an der Unterseite der Oberflächenschicht 14, die ihrerseits 15 µm dick war, einen spezifischen Widerstand von 15 Ωcm, während der restliche 7,5 µm dicke Abschnitt an der Oberfläche einen spezifischen Widerstand von 10 Ωcm besaß. Bei einem weiteren, in Fig. 1(b) durch eine Doppelpunkt-Strich-Linie 17 wiedergegebenen Beispiel wurde eine 15 µm dicke Oberflächenschicht als die Schicht 14 insgesamt mit einem spezifischen Widerstand von 10 Ωcm ausgebildet.

Fig. 6 zeigt die Verteilung des spezifischen Widerstandes aufgrund der sich in senkrechter Richtung von der Oberflä che weg ändernden Pt Konzentration, wenn Pt als Lebens dauerkiller zur Verkürzung der Sperrerholzeit einer einge bauten Diode in die Epitaxialschicht 1 eindiffundiert wird. Als Diffusionsquelle wurde eine Siliziumdioxidlösung, der eine Platinverbindung zugesetzt war, wie sie unter der Be zeichnung OCD Typ 1 von der Firma Tokyo Oka K. K. vertrie ben wird, verwendet und an der der Oberfläche der Epitaxialschicht 1 entgegengesetzten Seite, das heißt an der Rückseite des Substrats 2 aufgebracht. Dann erfolgte die Diffusion in einem Diffusionsgerät 30 Minuten in Sauer stoff und 90 Minuten in Stickstoff. Die Kurve 61 in Fig. 6 entspricht dem Fall einer Diffusionstemperatur von 880°C, die Kurve 62 einer solchen von 860°C und die Kurve 63 einer Temperatur von 840°C. Wie dargestellt, nimmt der spezifi sche Widerstand aufgrund einer hohen Konzentration von Pt in der Oberflächenzone der Epitaxialschicht auf der der Diffusionsquelle entgegengesetzten Seite zu, und der hohe Widerstand wird durch den niedrigen Widerstand der Epitaxialschicht 14 kompensiert. Au kann in gleicher Weise anstelle von Pt als Lebensdauerkiller verwendet werden.

Fig. 7 zeigt den Einschaltwiderstand R _ON des MOSFET, das heißt den Widerstand, wenn der FET bei einer Gatespannung von V _GS 15 V leitet, sowie die Sperrerholzeit t _rr der ein gebauten Diode jeweils in Abhängigkeit von der Diffusions temperatur. Die beiden gestrichelten Kurven 71, 72 geben R _ON bzw. t _rr für den Fall an, daß die Epitaxialschicht 1 insgesamt mit 20 Ωcm ausgebildet wird. Wenn die Diffusions temperatur auf 880°C gehalten wird, um t _rr minimal zu machen, wird R _ON 0,5 Ω. Wie sich indes aus Fig. 1(b) er gibt, ändert sich bei Absenken des Widerstands der Oberflächenschicht 14 t _rr kaum gegenüber der Kurve 72, wäh rend R _ON deutlich niedriger wird, wie die ausgezogene Kurve 73 zeigt.

Claims

Verfahren zur Herstellung einer Metall-Oxid-Halblei tervorrichtung mit einem Halbleitersubstrat (2), das mit einer einfachleitenden Sourcezone (5) in einer anderslei tenden Basiszone (6) versehen wird, die auf einer Seite einer einfachleitenden, als Epitaxialschicht ausgebildeten Halbleiterschicht (1) mit niedriger Störstellendichte aus gebildet wird, wobei in das Halbleitersubstrat ein Lebens dauerkiller eingeführt wird und eine Gateelektrode (5) auf einer Oberfläche des Halbleitersubstrats vermittels eines Gateisolierfilms (41) vorgesehen wird derart, daß eine Ba siszone zwischen der Sourcezone (5) und der einfachleiten den Schicht (1) mit niedriger Störstellendichte als eine Kanalzone (9) wirkt, dadurch gekennzeichnet, daß zur Bil dung der einfachleitenden Epitaxialschicht (1) mit geringer Störstellendichte die Oberflächenschicht auf einer Seite mit einem spezifischen Widerstand ausgebildet wird, der etwa um die Hälfte geringer als derjenige einer Schicht mit hohem Widerstand auf der der Gateelektrode (5) abgewandten Seite ist.