DE4110331C2 - Halbleitereinrichtung und Verfahren zu deren Herstellung - Google Patents
Halbleitereinrichtung und Verfahren zu deren HerstellungInfo
- Publication number
- DE4110331C2 DE4110331C2 DE4110331A DE4110331A DE4110331C2 DE 4110331 C2 DE4110331 C2 DE 4110331C2 DE 4110331 A DE4110331 A DE 4110331A DE 4110331 A DE4110331 A DE 4110331A DE 4110331 C2 DE4110331 C2 DE 4110331C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- ion implantation
- getter
- semiconductor substrate
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
- H10P90/19—Preparing inhomogeneous wafers
- H10P90/1904—Preparing vertically inhomogeneous wafers
- H10P90/1906—Preparing SOI wafers
- H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W15/00—Highly-doped buried regions of integrated devices
- H10W15/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
Die Erfindung bezieht sich auf eine Halbleitereinrichtung und
ein Verfahren zu deren Herstellung. Spezieller bezieht sich
die Erfindung auf Verbesserungen in einer Halbleitereinrich
tung, die eine vergrabene Verunreinigungsschicht in einem
Halbleitersubstrat enthält, durch Anwendung der Ionenimplantation
und ein Herstellungsverfahren dafür.
Es ist aus z. B. DE 37 43 734 A1 oder EP 32 022 B1 bekannt, daß allgemein eine vergrabene Verunreini
gungsschicht in einer eine Mehrzahl von MOS-Transistoren ent
haltenden integrierten Schaltung vorgesehen wird, um soft
errors infolge Alpha-Teilchen und Latchups zu verhindern. Es
ist auch bekannt, daß eine vergrabene Verunreinigungsschicht
vorgesehen wird, um für einen Bipolartransistor als schwim
mender Kollektor zu wirken.
Wie in der Querschnittsdarstellung der Fig. 8A gezeigt, wird
eine vergrabene Verunreinigungsschicht 3a gewöhnlich durch
Diffundieren eines Elementes, das den Leitfähigkeitstyp be
stimmt, wie z. B. Bor, Phosphor oder Arsen, in die Hauptober
fläche eines Halbleitersubstrates 1 und Auflegen einer epita
xialen Schicht 1a mit einer Dicke von einigen µm auf die Ver
unreinigungsschicht 3a gebildet. Die epitaxiale Schicht 1a
wird mit einer Isolierschicht 4 und Isolationsgebieten 5 be
deckt. Eine Halbleitereinrichtung wie ein MOS-Transistor
(nicht gezeigt) wird auf der epitaxialen Schicht 1a in einem
durch die Isolationsgebiete 5 begrenzten Gebiet gebildet. Es
ist jedoch zeit- und kostenaufwendig, vergrabene Verunreini
gungsschichten 3a durch Diffusion zu bilden und das Wachstum
der epitaxialen Schicht 1a zu veranlassen.
Daher wurden, wie in Fig. 8B gezeigt, in den letzten Jahren
Versuche unternommen, die Ionenimplantation zur Ausbildung einer
vergrabenen Verunreinigungsschicht mit geringem Zeitaufwand
und relativ niedrigen Kosten zu nutzen. Im einzelnen wird
eine vergrabene Verunreinigungsschicht 3 durch Ionenimplantation
mit einer hohen Energie im Bereich von einigen 100 keV bis
einigen MeV eines Elementes, das den Leitfähigkeitstyp be
stimmt, durch eine Isolierschicht 4 in Positionen eines Halb
leitersubstrates 1 in einer Tiefe von einigen µm gebildet.
Dann wird das Substrat 1 wärmebehandelt, um die vergrabene
Verunreinigungsschicht 3 zu aktivieren und primäre Kristall
defekte infolge der Ionenimplantation zu beseitigen.
Während der Wärmebehandlung schreitet das Verschwinden der
primären Kristalldefekte in der vergrabenen Verunreinigungs
schicht 3 infolge der Ionenimplantation von der Ober- und der
Unterseite der Verunreinigungsschicht 3 nach innen fort. Je
doch neigen sekundäre Defekte wie Dislokationen und Stapel
fehler dazu, an inneren Stellen der Verunreinigungsschicht 3
zu verbleiben. In Gebieten von der vergrabenen Verunreini
gungsschicht 3 nach oben, die von den Ionen passiert wurden,
neigen primäre Defekte wie Fehlstellen zum Verbleiben, was
die Wiedereinstellung der Kristallinität verzögert. Solche
verbleibenden Defekte können eine Ursache des Anwachsens von
Leckströmen des Substrates sein.
Unter Bezugnahme auf Fig. 9 wird ein Beispiel von Verfahren
zur Messung des Leckstromes eines Halbleitersubstrates 1 mit
einer vergrabenen Verunreinigungsschicht 3 dargestellt. In
Fig. 9 enthält ein p⁻-Substrat 1 eine vergrabene p⁺-Verun
reinigungsschicht 3. Ein n⁺-Verunreinigungsgebiet 7 wird auf
einer oberen Oberfläche des p⁻-Substrates 1 gebildet. Das n⁺-
Verunreinigungsgebiet 7 wird über ein Amperemeter 8 mit einer
einstellbaren positiven Spannungsquelle 9 verbunden. Das Sub
strat 1 hat eine geerdete Bodenfläche. Auf diese Weise kann
der Leckstrom durch Anlegen einer umgekehrten Vorspannung an
das Halbleitersubstrat 1 gemessen werden.
Unter Bezugnahme auf Fig. 10A wird ein Beispiel eines Leck
stromes eines Substrates, der mit der Methode nach Fig. 9
gemessen wurde, gezeigt. In Fig. 10A ist das Substrat mit
Borionen mit einer Beschleunigungsenergie von 1,5 MeV mit
1×1014 Ionen/cm2 implantiert und danach in einer Stickstoffat
mosphäre bei 1000°C für 1 h getempert worden. Die horizon
tale Achse repräsentiert die umgekehrte Vorspannung (V) und
die vertikale Achse den Leckstrom (A). Es ist zu sehen, daß
der Leckstrom des Substrates bei der umgekehrten Vorspannung
von etwa 3,5 V und darüber merklich ansteigt, und daß dieses
Substrat für praktische Zwecke unbrauchbar ist. Es ist anzu
nehmen, daß dieses Ansteigen des Leckstromes durch verblie
bene Kristalldefekte infolge der Ionenimplantation verursacht
ist.
Fig. 10B zeigt zum Zwecke des Vergleiches einen Leckstrom
eines Halbleitersubstrates, das eine vergrabene Verunreini
gungsschicht enthält, die durch Diffundieren von Bor und Auf
legen einer epitaxialen Schicht gebildet wurde. In Fig. 10B
zeigt der Leckstrom bis zu einer umgekehrten Vorspannung von
etwa 17 V ein geringes Ansteigen, da das Halbleitersubstrat
keine Gitterdefekte infolge der Ionenimplantation enthält.
Wie oben festgestellt, kann eine vergrabene Verunreinigungs
schicht in einem Halbleitersubstrat mit geringem Zeitaufwand
und niedrigen Kosten durch Anwendung der Hochenergie-Ionenimplantation
gebildet werden. Ein Substrat, das eine vergrabene
Verunreinigungsschicht enthält, die auf diese Weise gebildet
wurde, ist jedoch infolge des großen Leckstromes für prakti
sche Anwendung nicht geeignet.
Es ist eine Aufgabe der Erfindung, eine Halbleitereinrichtung
mit einer vergrabenen Verunreinigungsschicht darzustellen,
die mit geringem Zeitaufwand und niedrigen Kosten gebildet
werden kann und ein Herstellungsverfahren dafür vorzusehen.
Eine Halbleitereinrichtung nach der Erfindung
ist durch die Merkmale des Patentanspruchs 1 bestimmt.
Bevorzugte Ausgestaltungen der Einrichtung sind in dem zugehörigen
Unteranspruch angegeben.
Ein Verfahren zur Herstellung einer Halbleitereinrichtung nach der Erfindung enthält die
Schritte des Patentanspruches 3.
Bevorzugte Ausgestaltungen des Verfahrens sind in den zugehörigen Unteransprüchen
angegeben.
In der Halbleitereinrichtung wird eine Get
terschicht in einer Position, die in Richtung senkrecht zur Hauptoberfläche des Halbleitersubstrats benachbart zur vergrabenen Verunreinigungsschicht und nicht näher zur Oberfläche
als die vergrabene Verunreinigungsschicht ist, durch Anwenden der
Ionenimplantation gebildet. Infolgedessen werden die Kristallde
fekte infolge der Ionenimplantation in die Getterschicht absor
biert. Auf diese Weise wird eine Halbleitereinrichtung mit
verringertem Leckstrom bereitgestellt, obwohl sie eine durch
Anwendung der Ionenimplantation erzeugte vergrabene Verunreini
gungsschicht enthält.
In dem Verfahren zur Herstellung einer
Halbleitereinrichtung werden sowohl eine vergrabene Verunrei
nigungsschicht als auch eine Getterschicht durch Anwenden der
Ionenimplantation gebildet. Dieses Verfahren ermöglicht daher
die Herstellung einer Halbleitereinrichtung mit einer vergra
benen Verunreinigungsschicht und verringertem Leckstrom mit
geringem Zeitaufwand und niedrigen Kosten.
Es folgt die Beschreibung von Ausführungsbeispielen anhand
der Figuren. Von den Figuren zeigen
Fig. 1A bis 1C Querschnittsdarstellungen, die ein Herstel
lungsverfahren einer Halbleitereinrichtung
einer Ausführungsform darstellen;
Fig. 2A bis 2C graphische Darstellungen des Leckstromes von
Halbleitersubstraten, die vergrabene Verun
reinigungsschichten und Getterschichten
enthalten, die unter verschiedenen Ionenimplantations-
Bedingungen gebildet wurden;
Fig. 3 eine graphische Darstellung, die die Bezie
hung zwischen Energie und Tiefe der Implantation
von Sauerstoffionen in ein Silizium
substrat zeigt;
Fig. 4 eine graphische Darstellung, die den Leck
strom eines Substrates mit einer Getter
schicht und einer vergrabenen Verunreini
gungsschicht zeigt, die durch Anwendung der
Implantation von Kohlenstoff- und Borionen ge
bildet wurden;
Fig. 5 eine graphische Darstellung, die die Bezie
hung zwischen Energie und Tiefe der Implantation
von Kohlenstoffionen in ein Silizium
substrat zeigt;
Fig. 6A und 6B Querschnittsdarstellungen, die andere Aus
führungsformen zeigen;
Fig. 7 eine Querschnittsdarstellung einer Speicher
zelle, die durch Anwendung der Erfindung
gebildet wurde;
Fig. 8A eine Querschnittsdarstellung eines Halblei
tersubstrates mit einer herkömmlichen ver
grabenen Verunreinigungsschicht, die durch
Anwendung der Diffusion von Verunreinigun
gen und epitaxialen Aufwachsens gebildet
wurde;
Fig. 8B eine Querschnittsdarstellung eines Halblei
tersubstrates mit einer herkömmlichen ver
grabenen Verunreinigungsschicht, die durch
Anwendung der Ionenimplantation gebildet
wurde;
Fig. 9 eine Prinzipdarstellung, die ein Verfahren
zur Messung des Leckstromes eines Halblei
tersubstrates zeigt;
Fig. 10A und 10B graphische Darstellungen, die Leckströme von
Halbleitersubstraten nach den Fig. 8A bzw.
8B zeigen;
Fig. 11A und 11B graphische Darstellungen, die Leckströme von
Halbleitersubstraten zeigen, die durch An
wendung der Ionenimplantation gebildete Get
terschichten enthalten.
Es ist bekannt, daß die Gettertechnik effektiv angewendet
werden kann, um eine hohe Ausbeute bei der Herstellung von
LSI-Bauelementen zu erreichen. Die Gettertechnik ist darauf
gerichtet, Kristalldefekte und begleitende Spannungsfelder,
wie Dislokationen und ausgefällte Teilchen, einzuführen und
im Gettergebiet schädliche Schwermetallverunreinigungen,
Punktdefekte und ähnliches zu absorbieren und damit aus Ge
bieten zur Ausbildung von Halbleitereinrichtungen, wie MOS-
Transistoren, zu entfernen.
Jüngst stellten Wong et al. in Applied Physics Letters,
52(12), 21. März 1988, Seiten 1023-1025, fest, daß eine Get
terschicht durch Ionenimplantation von Sauerstoff oder Kohlen
stoff mit hoher Beschleunigungsenergie von einigen hundert
keV bis mehreren MeV in Positionen einige µm tief in einem
Siliziumsubstrat gebildet werden könne. Eine durch Anwendung
der Ionenimplantation wie beschrieben gebildete Getterschicht
liegt nahe einer Substratoberfläche zur Ausbildung von Halb
leitereinrichtungen, wie MOS-Transistoren, und daher ist zu
erwarten, daß sie einen wirksamen Gettereffekt bewirkt.
Jedoch neigen, wie in Fig. 11A und 11B gezeigt, Halbleiter
substrate, die durch Anwendung der Ionenimplantation erzeugte
Getterschichten enthalten sind, dazu, große Leckströme aufzuwei
sen. Nach Fig. 11A wird eine Getterschicht durch Wärmebehand
lung eines Halbleitersubstrates gebildet, in das mit 1×1015
Ionen/cm2 mit einer Beschleunigungsenergie von 2,4 MeV Sauer
stoff ionenimplantiert wurde. Dieses Substrat zeigt einen bei
einer umgekehrten Vorspannung von etwa 5 V und mehr anstei
genden Leckstrom. Gemäß Fig. 12B wird eine Getterschicht
durch Wärmebehandlung eines Halbleitersubstrates gebildet, in
das mit 1×1015 Ionen/cm2 mit einer Beschleunigungsenergie von
2,0 MeV Kohlenstoff ionenimplantiert wurde. Dieses Substrat
zeigt einen bei einer umgekehrten Vorspannung von etwa 2 V
und darüber stark ansteigenden Leckstrom.
Die Ursache für den großen Leckstrom eines Halbleitersub
strates, das eine durch Anwendung der Ionenimplantation gebil
dete Getterschicht enthält, ist wahrscheinlich darin zu se
hen, daß die umgekehrte Vorspannung die Ausdehnung einer Ver
armungsschicht in Richtung der Tiefe des Halbleitersubstrates
bis dahin bewirkt, daß sie in der Getterschicht bei oberflächennahen
Positionen von einigen µm tief vorhandene Kristalldefekte wie
Dislokationen erreicht, wodurch diese Kristalldefekte das An
wachsen des Leckstromes bewirken. Damit ist zu erwarten, daß
unter gewöhnlichen Umständen eine durch Anwendung der
Ionenimplantation gebildete Getterschicht den Leckstrom eines
Halbleitersubstrates mit einer durch Anwendung der Ionenimplantation
gebildeten vergrabenen Verunreinigungsschicht weiter
erhöht. Ungeachtet dessen wurden seitens der Erfinder Versu
che unternommen, nicht nur eine vergrabene Verunreinigungs
schicht, sondern auch eine Getterschicht im Halbleitersub
strat unter Anwendung der Ionenimplantation auszubilden.
Unter Bezugnahme auf die Querschnittsdarstellung in Fig. 1A
bis 1C wird ein Verfahren zur Herstellung einer Halbleiter
einrichtung einer Ausführungsform beschrieben.
Auf der Oberfläche eines Halb
leitersubstrates 1 wird eine Oxidschicht 4 mit einer Dicke von
mehreren 100 Å gebildet. Dann wird, wie durch Pfeile gezeigt,
Sauerstoff mit 1×1014 bis 1×1015 Ionen/cm2 mit einer Be
schleunigungsenergie von mehreren hundert keV bis einigen MeV
in eine Tiefe von einigen µm in das Substrat 1 ionenimplantiert.
Im Ergebnis dessen wird eine sauerstoffimplantierte
Schicht 2 gebildet.
Nach Fig. 1B werden durch selektive thermische Oxidation Iso
lationsoxidschichten 5 gebildet. Zu diesem Zeitpunkt werden
in der sauerstoffimplantierten Schicht 2, insbesondere in deren
Mittelabschnitt sekundäre Kristalldefekte gebildet, die als
Gettersenken wirken.
Nach Fig. 1C wird, wie durch Pfeile gezeigt, ein den Leitfä
higkeitstyp bestimmendes Element wie Bor, Phosphor oder Arsen
mit einer hohen Energie mit 1×1013 bis 1×1016 Ionen/cm2 in
Positionen nicht tiefer als die Getterschicht 2 ionenimplantiert.
Im Ergebnis dessen wird eine vergrabene Verunreini
gungsschicht 3 gebildet. Die vergrabene Verunreinigungs
schicht 3 wird durch eine Wärmebehandlung in einer Stick
stoffatomosphäre bei 1000°C für 1 h aktiviert. Es wird erwar
tet, daß die primären Defekte infolge der Ionenimplantation in
dieser Zeit in die Getterschicht absorbiert werden.
In Fig. 2A wird ein Beispiel eines Leckstromes eines Halblei
tersubstrates mit einem Aufbau nach Fig. 1C gezeigt. Die ho
rizontale Achse repräsentiert die umgekehrte Vorspannung (V)
und die vertikale Achse den Leckstrom (A). In Fig. 2A wurde
das Substrat mit Sauerstoffionen mit einer Energie von 2,0 MeV
mit 1×1015 Ionen/cm2 und mit Borionen mit einer Energie
von 1,5 MeV mit 1×1014 Ionen/cm2 implantiert.
Wie aus Fig. 2A zu sehen, wächst der Leckstrom des Substrates
bei einer umgekehrten Vorspannung bis zu etwa 17 V nur wenig
an. Das in Fig. 2A gezeigte Halbleitersubstrat erzeugt, ob
wohl es eine durch Anwendung der Ionenimplantation gebildete
vergrabene Verunreinigungsschicht enthält, einen viel niedri
geren Leckstrom als das bekannte, in Fig. 10A gezeigte, Halb
leitersubstrat. Verglichen mit dem in Fig. 11A gezeigten
Halbleitersubstrat, das nur eine Getterschicht enthält, hat
das in Fig. 2A gezeigte Halbleitersubstrat einen insbesondere
bei einer umgekehrten Vorspannung von etwa 5 V und darüber
stark verringerten Leckstrom.
Diese unerwartete Verringerung des Leckstromes kann die fol
genden Ursachen (1) und (2) haben:
- 1) Die während der Borionenimplantation eingeführten Primärde fekte werden während der Wärmebehandlung in die Getterschicht absorbiert. Infolgedessen gibt es wenigstens in Positionen oberflächennäher als die Oberseite der vergrabenen Verunreinigungs schicht keine Kristalldefekte.
- 2) Die vergrabene Verunreinigungschicht, die keine Kristall defekte enthält, wird in einer Position oberflächennäher als der Mit telabschnitt der Getterschicht, der eine hohe Konzentration von Sekundärdefekten aufweist, gebildet. Auf diese Weise wird die Verarmungsschicht daran gehindert, die Sekundärdefekte im Mittelabschnitt der Getterschicht zu erreichen.
Die in Fig. 1C gezeigte Getterschicht 2 verschwindet während
der nachfolgenden Wärmebehandlung nicht. Daher erzeugt die
Getterschicht 2 auch im Prozeß der Bildung einer Halbleiter
einrichtung wie eines MOS-Transistors auf der Oberfläche des
Halbleitersubstrates 1 den Gettereffekt zur Entfernung schäd
licher Schwermetallverunreinigungen von nahe der Substrat
oberfläche. Das heißt, der durch das Substrat fließende Leck
strom kann während des Betriebes einer solchen Halbleiterein
richtung effektiv unter Kontrolle gehalten werden.
Weiter zeigt das Halbleitersubstrat nach Fig. 2A einen ähnli
chen Leckstrom wie das Substrat nach Fig. 10B, das eine ohne
Anwendung der Ionenimplantation gebildete vergrabene Verunreini
gungsschicht 3A enthält. Jedoch zeigt ein eine durch Anwen
dung der Verunreinigungsdiffusion und des Aufwachsens einer
epitaxialen Schicht erzeugte vergrabene Verunreinigungs
schicht enthaltendes Halbleitersubstrat an verschiedenen
Punkten einen relativ großen Leckstrom. Es wird angenommen,
daß das auf die Tatsache zurückzuführen ist, daß verschiedene
Punkte des Substrates verschiedene Konzentrationen von Kri
stalldefekten, die während des epitaxialen Wachstums einge
führt wurden und verschiedene unerwünschte Konzentrationen
von Verunreinigungen haben. Das in Fig. 1C gezeigte Halblei
tersubstrat weist jedoch kaum Variationen des Leckstromes an
verschiedenen Punkten auf. Die Ursache wird darin gesehen,
daß die Getterschicht 2 das gesamte Substrat durch Absorbie
ren der Kristalldefekte und unerwünschten Verunreinigungen,
die lokal vorhanden sind, uniform macht.
Fig. 2B und 2C ähneln Fig. 2A, aber in Fig. 2B und 2C wird
Sauerstoff mit Energien von 2,2 MeV bzw. 2,4 MeV Ionen inji
ziert. Die Getterschicht in Fig. 2B wird in größerer Tiefe
als die Getterschicht in Fig. 2A gebildet. Die Getterschicht
in Fig. 2C wird in noch größerer Tiefe als die Getterschicht
in Fig. 2B gebildet. Es ist zu sehen, daß die Getterschicht 2
unabhängig von bestimmten Variationen ihrer Tiefe einen be
friedigenden Gettereffekt zeigt und daß der Leckstrom des
Substrates solange hinreichend unterdrückt wird, wie die Get
terschicht 2 in Positionen gebildet wird, die nicht oberflächennäher
als die vergrabene Verunreinigungsschicht 3 sind.
Die Beziehung zwischen der Implantationsenergie und der Implantationstiefe
der Ionen kann leicht experimentell bestimmt werden.
Fig. 3 zeigt beispielsweise eine Beziehung zwischen der Be
schleunigungsenergie und der Implantationstiefe bei der Implantierung
von Sauerstoffionen in ein Siliziumsubstrat. Die hori
zontale Achse repräsentiert die Beschleunigungsenergie der
Ionen und die vertikale Achse die Tiefe der Sauerstoffionen,
die in das Siliziumsubstrat implantiert wurden.
Die graphische Darstellung nach Fig. 4 zeigt ein anderes Bei
spiel des Leckstromes eines Halbleitersubstrates, wie es in
Fig. 1C gezeigt ist. Während Fig. 4 Fig. 2A ähnelt, ist in
Fig. 4 Kohlenstoff anstelle von Sauerstoff mit einer Energie
von 1,6 MeV mit 10×1015 Ionen/cm2 implantiert. Es ist zu sehen,
daß der Leckstrom des Substrates auch durch die durch Anwen
dung der Kohlenstoffionenimplantation gebildete Getterschicht 2
unterdrückt wird. Wie im Vergleich von Fig. 5 mit Fig. 3 zu
sehen, wird Kohlenstoff mit einer niedrigeren Beschleuni
gungsenergie als Sauerstoff implantiert, da Kohlenstoff mit der
gleichen Beschleunigungsenergie tiefer ionenimplantiert werden
kann als Sauerstoff.
Die Getterschicht 2 kann des weiteren durch Verwendung der
Ionenimplantation von Fluor, Chlor oder Stickstoff gebildet wer
den. Jedoch ist die Implantation eines Elementes, das den Leit
fähigkeitstyp bestimmt, nicht zur Ausbildung der Getter
schicht 2 geeignet. Die Ursachen sind, daß die sekundären
Kristalldefekte, die sich aus der Ionenimplantation eines den
Leitfähigkeitstyp bestimmenden Elementes ergeben, eine ge
ringe Getterwirkung haben, und daß ein den Leitfähigkeitstyp
bestimmendes Element aus dem Blickwinkel seiner elektrischen
Wirkung nicht in einer sehr hohen Konzentration ionenimplantiert
werden darf.
In der Ausführungsform der Fig. 1A bis 1C wird die vergrabene
Verunreinigungsschicht 3 gebildet, nachdem die Isolations
oxidschichten 5 gebildet sind. Jedoch kann nicht nur die
Ionenimplantation zur Ausbildung der Getterschicht 2, sondern, wie in
Fig. 6A gezeigt, auch die Ionenimplantation zur Ausbildung der vergrabenen Verun
reinigungsschicht 3 durchgeführt werden, bevor die Isolati
onsoxidschichten 5 gebildet sind. Weiter können, wie in Fig. 6B
gezeigt, sowohl die Getterschicht 2 als auch die vergrabene
Verunreinigungsschicht 3 durch Anwendung der Ionenimplantation
nach der Bildung der Isolationsoxidschichten 5 gebildet wer
den.
Es ist klar, daß in Abhängigkeit vom Typ der Halbleiterein
richtung, die auf dem Halbleitersubstrat gebildet wird, die
vergrabene Verunreinigungsschicht 3 und die Getterschicht 2
durch Einstellung der Ionenimplantationsenergie in gewünschter
Tiefe gebildet werden können und daß auch die Mengen
(Konzentrationen) der Ionenimplantation eingestellt werden kön
nen.
Es ist weiterhin klar, daß, während in der dargestellten Aus
führungsform Isolationsoxidschichten benutzt wurden, die
Trenchisolation, planare Isolation und andere Isolationswei
sen verfügbar sind.
Im folgenden wird ein Beispiel beschrieben, worin ein eine
vergrabene Verunreinigungsschicht und eine Getterschicht, die
gebildet wurden, enthaltendes Substrat für
Speicherzellen in einer DRAM-Einrichtung (Speicher mit wahl
freiem Zugriff) verwendet wird.
Unter Bezugnahme auf die Querschnittsdarstellung der Fig. 7
wird eine Stapelzelle gezeigt, die in der Speicherzellenan
ordnung eines herkömmlichen DRAM enthalten ist. In der Speicherzelle
der Fig. 7 wird ein Halbleitersubstrat 1, das eine vergrabene
Verunreinigungsschicht 3 und eine Getterschicht 2 entspre
chend der Erfindung enthält, verwendet. Die Speicherzelle,
die auf dem Substrat 1 gebildet ist, enthält ein Source/
Drain-Gebiet 7a, eine Wortleitung 17, einen Speicherpunkt
10, eine Kondensatorisolierschicht 11, eine Zellenplatte 12,
einen Zwischenschichtisolierfilm 16 und eine Bitleitung 14.
In dieser Speicherzelle absorbiert die vergrabene Verunreini
gungsschicht 3 Ladungsträger, die durch Alpha-Teilchen er
zeugt wurden, wodurch effektiv Funktionsausfälle der DRAM-
Einrichtung verhindert werden.
Claims (8)
1. Halbleitereinrichtung mit
einer vergrabenen Verunreinigungsschicht (3), die in vorgege
bener Tiefe von der Hauptoberfläche eines Halbleitersub
strates (1) unter Anwendung der Ionenimplantation eines den
Leitfähigkeitstyp bestimmenden Elementes gebildet ist, und
einer Getterschicht (2), die in Richtung senkrecht zur Hauptoberfläche des Halbleitersubstrates in einer Position benachbart zur vergrabenen Verunreinigungsschicht
und nicht näher zur Hauptoberfläche als die vergrabene Verunreinigungsschicht
(3) durch Anwendung der Ionenimplantation eines nicht den
Leitfähigkeitstyp bestimmenden Elementes gebildet ist.
2. Halbleitereinrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß die Getterschicht (2) ein aus der Gruppe Sauer
stoff, Kohlenstoff, Fluor, Chlor und Stickstoff ausgewähltes
Element enthält.
3. Verfahren zur Herstellung einer Halbleitereinrichtung mit
den Schritten
Bildung einer Getterschicht durch Ionenimplantation eines nicht den Leitfähigkeitstyp bestimmenden Elementes mit hoher Ener gie in eine vorgegebene Tiefe von der Hauptoberfläche des Halbleitersubstrates und Wärmebehandlung des Halbleitersub strates und
Bildung einer vergrabenen Verunreinigungsschicht durch Ionenimplantation eines den Leitfähigkeitstyp bestimmenden Elemen tes mit hoher Energie in eine Position nicht tiefer als die Getterschicht und Wärmebehandlung des Halbleitersubstrates.
Bildung einer Getterschicht durch Ionenimplantation eines nicht den Leitfähigkeitstyp bestimmenden Elementes mit hoher Ener gie in eine vorgegebene Tiefe von der Hauptoberfläche des Halbleitersubstrates und Wärmebehandlung des Halbleitersub strates und
Bildung einer vergrabenen Verunreinigungsschicht durch Ionenimplantation eines den Leitfähigkeitstyp bestimmenden Elemen tes mit hoher Energie in eine Position nicht tiefer als die Getterschicht und Wärmebehandlung des Halbleitersubstrates.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die
Getterschicht durch Anwendung der Ionenimplantation eines Ele
mentes gebildet wird, das aus der Gruppe Sauerstoff, Kohlen
stoff, Fluor, Chlor und Stickstoff ausgewählt ist.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet,
daß die Ionenimplantation zur Bildung der Getterschicht mit hoher Beschleunigungsenergie von
einigen hundert keV bis mehreren MeV durchgeführt wird.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch ge
kennzeichnet, daß zumindest die Getterschicht gleichzeitig
mit der Bildung thermischer Oxidationsschichten die zur Isolie
rung dienen, getempert wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die
vergrabene Verunreinigungsschicht während der Bildung thermi
scher Oxidationsschichten, die zur Isolation dienen, gebildet wird.
8. Verfahren nach einem der Ansprüche 3 bis 5, dadurch ge
kennzeichnet, daß die Getterschicht und die vergrabene Verun
reinigungsschicht gleichzeitig getempert werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2113057A JPH0411736A (ja) | 1990-04-28 | 1990-04-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4110331A1 DE4110331A1 (de) | 1991-10-31 |
| DE4110331C2 true DE4110331C2 (de) | 1994-01-27 |
Family
ID=14602412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4110331A Expired - Fee Related DE4110331C2 (de) | 1990-04-28 | 1991-03-28 | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH0411736A (de) |
| KR (1) | KR940010511B1 (de) |
| DE (1) | DE4110331C2 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4329837B4 (de) * | 1993-09-03 | 2005-12-29 | Magnachip Semiconductor, Ltd. | Verfahren zum Herstellen eines Silizium-Halbleiterbauelements |
| US5360752A (en) * | 1993-10-28 | 1994-11-01 | Loral Federal Systems Company | Method to radiation harden the buried oxide in silicon-on-insulator structures |
| EP0717437B1 (de) * | 1994-12-12 | 2002-04-24 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung vergrabener Oxidschichten |
| WO1999013502A1 (fr) * | 1997-09-08 | 1999-03-18 | Hitachi, Ltd. | Procede de fabrication de substrat de semi-conducteur forme par epitaxie |
| JP2002368001A (ja) * | 2001-06-07 | 2002-12-20 | Denso Corp | 半導体装置及びその製造方法 |
| JP4684574B2 (ja) * | 2004-04-30 | 2011-05-18 | 独立行政法人科学技術振興機構 | シリコン結晶中のCu不純物のゲッタリング方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5824018B2 (ja) * | 1979-12-21 | 1983-05-18 | 富士通株式会社 | バイポ−ラicの製造方法 |
| JPS6084813A (ja) * | 1983-10-17 | 1985-05-14 | Toshiba Corp | 半導体装置の製造方法 |
| DD232138A1 (de) * | 1984-11-23 | 1986-01-15 | Univ Berlin Humboldt | Verfahren zur getterung von verunreinigungen und kristallstoerungen in halbleiterbauelementestrukturen |
| JPS6392030A (ja) * | 1986-10-06 | 1988-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63261833A (ja) * | 1987-04-20 | 1988-10-28 | Nippon Telegr & Teleph Corp <Ntt> | 半導体基板の製造方法 |
| DE3743734C2 (de) * | 1987-12-23 | 1996-09-26 | Licentia Gmbh | Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper |
| DE3833161B4 (de) * | 1988-09-29 | 2005-10-13 | Infineon Technologies Ag | Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente |
| JPH02205018A (ja) * | 1989-02-03 | 1990-08-14 | Hitachi Ltd | 半導体装置の製造方法 |
-
1990
- 1990-04-28 JP JP2113057A patent/JPH0411736A/ja active Pending
-
1991
- 1991-02-12 KR KR1019910002302A patent/KR940010511B1/ko not_active Expired - Fee Related
- 1991-03-28 DE DE4110331A patent/DE4110331C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4110331A1 (de) | 1991-10-31 |
| JPH0411736A (ja) | 1992-01-16 |
| KR940010511B1 (ko) | 1994-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE112019001741B4 (de) | Halbleitervorrichtung und herstellungsverfahren | |
| DE4213244C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
| DE3427977C2 (de) | ||
| DE69621385T2 (de) | Verfahren zur herstellung einer halbleiteranordnung mit kristalldefekten | |
| DE4215708C2 (de) | SRAM und Verfahren zu dessen Herstellung | |
| DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE2707652A1 (de) | Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats | |
| DE2823967C2 (de) | ||
| EP0939430A2 (de) | Herstellverfahren für eine polykristalline Siliziumstruktur | |
| DE2507366C3 (de) | Verfahren zur Unterdrückung parasitärer Schaltungselemente | |
| CH615781A5 (de) | ||
| DE2933849A1 (de) | Verfahren zur herstellung von halbleiteranordnungen | |
| DE2429705A1 (de) | Halbleiteranordnung | |
| DE2752439A1 (de) | Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung | |
| DE19620032C2 (de) | Halbleiterbauelement mit Kompensationsimplantation und Herstellverfahren | |
| DE2639465A1 (de) | Integrierte halbleiterstruktur und verfahren zur herstellung | |
| DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
| DE4110331C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
| DE2611559C3 (de) | Verfahren zur Herstellung von Halbleiterstrukturen | |
| DE102008039058A1 (de) | Halbleiterwafer für Halbleiterbauelemente und Verfahren zur Herstellung derselben | |
| DE2942236C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE19608504A1 (de) | Isolierschicht-Feldeffekttransistor und Herstellungsverfahren dafür | |
| DE3915594A1 (de) | Halbleitervorrichtung | |
| DE2846872C3 (de) | Massengefertigter N-Kanal MOS-Speicher |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8328 | Change in the person/name/address of the agent |
Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN |
|
| 8339 | Ceased/non-payment of the annual fee |