DE4130889C2

DE4130889C2 - Isolierschicht-Thyristor

Info

Publication number: DE4130889C2
Application number: DE4130889A
Authority: DE
Inventors: Takashi Shinohe; Kazuya Nakayama; Minami Takeuchi; Masakazu Yamaguchi; Mitsuhiko Kitagawa; Ichiro Omura; Akio Nakagawa
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-09-17
Filing date: 1991-09-17
Publication date: 1999-06-10
Anticipated expiration: 2011-09-18
Also published as: US5793065A; US6236069B1; DE4130889A1; US5381026A; US5464994A

Description

Die Erfindung betrifft einen Isolierschicht- Thyristor nach dem Oberbegriff des Patentanspruchs 1.

Es sind bereits verschiedene Arten von Isolier schicht-Thyristoren entwickelt worden, die zur Verrin gerung des Stromverbrauchs an ihren Gateelektroden aus gelegt sind.

B. Jayant Valiga, The MOS-Gated Emitter Switched Thyristor, IEEE Electron Device Letters, Vol. 11, Nr. 2, Februar 1990, Seiten 75 bis 77, beschreibt einen Isolierschicht-Thyristor dieser Art. Dieser Thyristor weist eine pnpn-Struktur, das heißt einen vierlagigen Aufbau, mit einer p-Anodenschicht, einer n-Basis schicht, einer p-Basisschicht und einer n-Emitter schicht auf. Er umfaßt ferner eine n-Sourceschicht, eine hochdotierte p-Schicht, eine Gateelektrode, eine Kathode und eine Anode.

Die n-Sourceschicht ist in der p-Basisschicht neben der n-Emitterschicht ausgebildet; sie wirkt als Emitter eines parasitären Thyristors. Zur Verhinderung des Latch-Up-Effekts, also eines unerwünschten Sper rens, des parasitären Thyristors ist die die n-Source schicht kontaktierende hochdotierte p-Schicht ausgebil det. Die Gateelektrode ist auf einer Isolierschicht ausgebildet, die wiederum auf der p-Basisschicht, zwi schen die n-Emitter- und die n-Sourceschicht eingefügt, geformt ist. Die Kathode ist so angeordnet, daß sie sowohl die n-Sourceschicht als auch die hochdotierte p-Schicht, nicht aber die n-Emitterschicht kontaktiert. Die Anode ist auf der p-Emitterschicht erzeugt.

Das Ein- und Abschalten dieses Isolierschicht-Thyristors erfolgt durch Änderung der an die Gateelektrode angeleg ten Spannung, um damit den sich zwischen der n-Source schicht und der n-Emitterschicht erstreckenden Kanal an- und abzuschalten bzw. durchzuschalten und zu sperren.

Da die p-Basisschicht über die hochdotierte Schicht elektrisch mit der Kathode verbunden ist, tritt eine allgemein als "Kathodenkurzschluß" bekannte Erscheinung auf. Aufgrund des Kathodenkurzschlusses besitzt der Thyristor eine geringe Elektroneninjektionsleistung. Infolgedessen ist die Durchlaßspannung des Thyri stors hoch.

Die aus der p-Emitterschicht, der n-Basisschicht, der p-Basisschicht und der n-Sourceschicht gebildete pnpn- Struktur bildet einen parasitären Thyristor, während die aus der n-Emitterschicht, der p-Basisschicht und der n-Sourceschicht bestehende npn-Struktur einen parasitären Bipolartransistor darstellt. Sobald eines dieser para sitären Elemente zu arbeiten beginnt, ist es nicht mehr möglich, die Gateelektrode korrekt zu steuern. Die Abschaltleistung des Isolierschicht-Thyristors ist daher unvermeidlich sehr niedrig.

Ein Isolierschicht-Thyristor eines anderen Typs ist in H. R. Chang u. a., MOS Trench Gate Field-Controlled Thyristor, IEDM 89, S. 293-295, 1989, beschrieben. Dieser Isolierschicht-Thyristor weist ein eingegrabenes isolier tes Gate auf und ist eine Art eines sog. "statischen Induktions-(SI-)Thyristors".

Dieser Thyristor umfaßt eine n-Basisschicht und eine auf deren einer Hauptfläche geformte p-Anoden (drain)schicht. In der anderen Hauptfläche der n-Basisschicht sind zwei in einem vorbestimmten Abstand voneinander angeordnete Rillen ausgebildet. In diesen Rillen ist ein isoliertes Gate geformt. Der zwischen den Rillen verlaufende Teil der n-Basisschicht ist der Kanalbereich des Thyristors. Auf dem Kanalbereich ist eine n-Kathoden(source)schicht erzeugt. In dem an der Außenseite einer der Rillen liegenden Teil der n-Basis schicht ist eine hochdotierte p-Wannenschicht zum Frei setzen von Löchern bzw. Elektronenmangelstellen ausgebildet. Eine Kathode kontaktiert sowohl eine n-Emitterschicht als auch die hochdotierte p-Wannenschicht. Auf der p-Anoden schicht ist eine Anode vorgesehen.

Dieser Thyristor ist vom Selbstleit-Typ; er bleibt durchgeschaltet bzw. leitend, bis eine Vorspannung an seine Gateelektrode angelegt wird. Zum Abschalten dieses Thyristors wird eine in bezug auf die Kathode negative Spannung an die Gateelektrode angelegt. Damit wird eine sich längs der Gateelektrode erstreckende Löcher-Aufspeicherschicht gebildet. Somit werden über diese Löcher-Aufspeicherschicht und die p-Wannenschicht Löcher von der n-Basisschicht zur Kathode freigesetzt. Der Löcher freisetzende Teil bildet einen pnp-Transistor. Dabei wird der sich zwischen den Rillen erstreckende Teil der n-Basisschicht verarmt, und die Elektronenbewegung von der n-Kathodenschicht in diesen Teil der n-Basis schicht wird gestoppt.

Ferner ist in H. R. Chang u. a., MOS Trench Gate Field- Controlled Thyristor, IEDM 89, S. 293-295, 1989, ein Isolierschicht-SI-Thyristor noch einer anderen Art beschrieben. Dieser Thyristor ist dreidimensional entwic kelt. Mit anderen Worten: Diodenbereiche, die gemeinsam als Stromstrecke wirken, wenn sie durchgeschaltet (EIN) sind, umfassen jeweils einen streifenförmigen Anodenbe reich und einen streifenförmigen Gatebereich. Am einen Ende der Diodenbereiche befindet sich ein Träger freiset zender Transistorbereich.

Der SI-Thyristor enthält ferner einen Bipolartransistor bereich zum Freisetzen von Trägern, wenn der Thyristor abgeschaltet ist bzw. sperrt. Der als parasitärer Transistor wirkende Bipolartransistorbereich ist parallel zu den Diodenbereichen angeordnet, und der Bipolartransistor bleibt durchgeschaltet, wenn der SI-Thyristor eingeschal tet ist, wobei seine Basis Ladungsträger aufspeichert. Bei sperrendem bzw. abgeschaltetem SI-Transistor (-Thyristor) ist daher für das Freisetzen oder Entlassen der Ladungsträger eine lange Zeitspanne erforderlich. Das isolierte Gate steuert nur entweder Elektronen oder Löcher, wenn der Thyristor abgeschaltet ist. Dies ist ein weiterer Grund dafür, weshalb das Freisetzen der Ladungsträger beim Abschalten des Thyristors viel Zeit in Anspruch nimmt. Infolgedessen ist die Abschalt leistung dieses Isolierschicht-SI-Thyristors niedrig.

Da zudem dieser SI-Thyristor ebenfalls vom Selbstleit-Typ ist, bleibt er eingeschaltet, wenn aus dem einen oder anderen Grund keine Gatevorspannung angelegt werden kann. Dies ist vom Standpunkt der Ausfallsicherheit nachteilig.

Wie erwähnt, besitzen die bisherigen Isolierschicht-Thy ristoren nur eine geringe Abschaltleistung. Mit anderen Worten: es ist dabei schwierig, sie mit einer ausreichend hohen Geschwindigkeit abzuschalten, speziell bei Erhaltung ihrer guten Durchlaßzustands-Charakteristik.

Victor A. K. Temple, MOS-Controlled Thyristor - A New Class of Power Device, IEEE Transaction on Electron Devices, Vol. ED-33, Nr. 10, Oktober 1989, S. 1609-1618, beschreibt einen sog. MCT (MOS-gesteuerten Thyristor). Dieser MCT weist als Abschaltthyristor einen n-Emitter auf, in welchem eine hochdotierte p-Schicht ausgebildet ist, die längs des Rands einer n-Emitterschicht verläuft. Der außerhalb der p-Schicht liegende Oberflächenbereich der n-Emitterschicht wird als Abschaltkanalbereich benutzt. Der außerhalb dieses Abschaltkanalbereichs liegende Oberflächenbereich der p-Basisschicht dient als Einschaltkanalbereich. Eine beiden Kanalbereichen gemein same Gateelektrode ist auf einem Isolierfilm ausgebildet, der auf den Einschalt- und Abschaltkanalbereichen erzeugt ist. In der Praxis sind zahlreiche derartige MCTs in praktisch gleichmäßiger Verteilung auf einem Halbleiter- Pellet angeordnet.

Dieser Abschaltthyristor ist insofern vorteilhaft, als eine einzige Gateelektrode sowohl die Einschalt- als auch die Abschaltoperation bewirkt. Die Schwellenspannung des Abschaltkanalbereichs ist aber höher als die des Ein schaltkanalbereichs. Dies ist deshalb der Fall, weil der Einschaltkanalbereich in der p-Basisschicht gebildet ist, während der Abschaltkanalbereich in der n-Emitterschicht ausgebildet ist, die im p-Basisbereich durch Fremdatom diffusion in diesen erzeugt ist. Dieser Thyristor kann daher kaum eine hohe Abschaltleistung besitzen.

Beim MCT hängt der beim Abschalten des Thyristors durch den Abschaltkanal fließende Strom von der an die Gateelek trode angelegten Spannung und vom Widerstand des Thyri stors ab. Die dig/dt-Steuerspanne ist dabei schmäler als diejenige von stromgesteuerten Elementen; sie wird durch die Konstruktions- oder Entwurfsparameter des MCTs bestimmt. Aufgrund der schmalen dig/dt-Steuerspanne kann der maximale Abschaltstrom nicht ausreichend groß sein, wodurch sich unvermeidlich die Abschalt-Verlustleistung erhöht.

Wie erwähnt, weist der herkömmliche Isolier schicht-Abschaltthyristor einen Abschaltkanalbereich auf, dessen Schwellenspannung hoch ist, und er hat unweigerlich einen ungenügenden maximalen Abschalt strom, was zu einer großen Abschalt-Verlustleistung führt.

Ein Isolierschicht-Thyristor der eingangs genann ten Art ist aus IEEE Tr. o. El. Dev. Vol. ED-33, No. 10, 1986, Seiten 1609-1618, bekannt. Bei diesem bekannten Isolierschicht-Thyristor ist die Hochkonzen trationsschicht in einer Oberfläche der zweiten Emit terschicht ausgebildet und ihrerseits nicht mit einer weiteren Schicht, etwa einer "Sourceschicht" versehen. Weiterhin befindet sich bei dem bekannten Isolier schicht-Thyristor die isolierte Gateelektrode oberhalb der Hochkonzentrationsschicht, der zweiten Emitter schicht, der zweiten Basisschicht und der ersten Basis schicht. Schließlich kontaktiert bei dem bekannten Thyristor die Hauptelektrode die Hochkonzentrations schicht zusammen mit der zweiten Emitterschicht.

Weiterhin ist aus IEDM-89-293-296 ein Thyristor bekannt, bei dem ein Diodenabschnitt und ein Thyristor abschnitt hintereinander liegen, wobei sich ein "Graben-MOS-Gate" durch den Diodenabschnitt bis hinein in den Transistorabschnitt erstreckt.

Es ist Aufgabe der vorliegenden Erfindung, einen Isolierschicht-Thyristor zu schaffen, der mit hoher Geschwindigkeit abschaltbar ist und der aufgrund der Unterdrückung des Betriebs eines parasitären Bipolar transistors und eines parasitären Thyristors, die beide im Isolierschicht-Thyristor geformt sind, eine hohe Abschaltleistung aufweist. Diese Aufgabe wird bei einem Isolierschicht-Thyristor nach dem Oberbegriff des Patentanspruchs 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung ermöglicht auch einen Isolierschicht- Thyristor des selbstsperrenden Typs, der im Abschalt- oder Sperrzustand bleibt, wenn die Gatevorspannung gleich Null ist. Dieser Isolierschicht-Thyristor besitzt bei Aufrechterhaltung einer großen effektiven Leitungsfläche eine hohe Abschaltleistung und weist bei einem ausreichenden Emissionswirkungsgrad auch einen hohen maximalen Abschaltstrom auf. Der Isolierschicht- Thyristor hat zudem einen hohen maximalen Abschaltstrom deshalb, weil seine Einheits- oder Einzel-Zellengröße aufgrund genauer Maskenausrichttechnik klein ausgelegt ist.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:

Fig. 1 eine perspektivische Darstellung eines erfin dungsgemäßen Isolierschicht-Thyristors mit einer flachen Gatelektrode,

Fig. 2A und 2B Schnittansichten von zwei Abwandlungen des Thyristors nach Fig. 1,

Fig. 3A und 3B Schnittansichten von zwei anderen Abwandlungen des Thyristors nach Fig. 1,

Fig. 4 eine Schnittansicht noch einer anderen Abwandlung des Thyristors nach Fig. 1,

Fig. 5 ein Zeitsteuerdiagramm zur Verdeutlichung der Ansteuerung der Gateelektrode des Thyristors gemäß Fig. 4.

Fig. 6 eine perspektivische Darstellung einer Abwandlung des Thyristors nach Fig. 1,

Fig. 7 eine perspektivische Darstellung einer Abwandlung des Thyristors nach Fig. 6,

Fig. 8 eine Schnittansicht einer Abwandlung des Thyristors gemäß Fig. 6 oder 7,

Fig. 9 eine Schnittansicht einer Abwandlung des Thyristors gemäß Fig. 6 oder 7,

Fig. 10 eine Schnittansicht einer Abwandlung des Thyristors gemäß Fig. 6 oder 7,

Fig. 11 eine Schnittansicht einer weiteren Abwandlung des Thyristors gemäß Fig. 6 oder 7,

Fig. 12 eine Schnittansicht einer Abwandlung des Thyristors nach Fig. 11,

Fig. 13 eine perspektivische Darstellung einer Abwandlung des Isolierschicht-Thyristors nach Fig. 1,

Fig. 14 und 15 perspektivische Darstellungen von zwei Abwandlungen des Isolierschicht-Thyristors gemäß Fig. 13, und

Fig. 16 bis 19 Schnittansichten von vier Abwandlungen der Thyristoren gemäß den Fig. 13 bis 15.

Gate-isolierte Thyristoren gemäß der Erfindung, die im all gemeinen "Emitter-geschaltete-Thyristoren (ESTen)" genannt werden, werden nachstehend beschrieben.

Fig. 1 zeigt die Grundstruktur eines EST gemäß der Erfin dung. Wie diese Figur veranschaulicht, weist der EST eine n- Typ-Basisschicht 1, eine auf der unteren Oberfläche der n- Typ-Basisschicht 1 gebildete n-Typ-Pufferschicht 2, eine auf der Pufferschicht 2 gebildete p-Typ-Emitterschicht 3, eine auf der oberen Oberfläche der n-Typ-Basisschicht 1 gebildete p-Typ-Basisschicht 45, und eine auf der oberen Oberfläche der p-Typ-Basisschicht 45 gebildete streifenförmige n-Typ- Emitterschicht 7 auf. Der EST weist weiterhin eine streifen förmige hochdotierte p⁺-Typ-Wannenschicht 71, eine Anzahl von n- Typ-Sourceschichten 72, einen Gate-isolierenden Film 73 und eine erste Gate-Elektrode 74 auf. Die p⁺-Typ-Schicht 71 ist auf der oberen Oberfläche der p-Typ-Basisschicht gebildet und erstreckt sich längs der streifenförmigen n-Typ-Emitter schicht 7. Die Schicht 71 ist vorhanden, um Löcher freizuge ben. Die n-Typ-Sourceschichten 72 sind teilweise in der Oberfläche der p-Typ-Basisschicht 75 und teilweise in der Oberfläche der p⁺-Typ-Schicht 71 gebildet. Der Gate-isolie rende Film 73 ist auf der Basisschicht 45, der Emitter schicht 7, teilweise auf der p⁺-Typ-Schicht 71 und einem Teil jeder Sourceschicht 72 gebildet. Die erste Gate-Elek trode 74 ist auf dem Film 73 gebildet. Der EST hat eine auf der unteren Oberfläche der p-Typ-Emitterschicht 3 gebildete Anode 11, und eine Kathode 12, die auf der p⁺-Typ-Schicht 71 und einem Teil jeder n-Typ-Sourceschicht 72 gebildet ist.

Wie in der Fig. 1 gezeigt ist, sind die n-Typ-Sourceschich ten 72, die überwiegend in einem Randbereich der p⁺-Typ- Schicht 71 gebildet sind, voreinander beabstandet und in der Längsrichtung der streifenförmigen p⁺-Typ-Schicht 71 ange ordnet. In dieser Hinsicht weicht der in Fig. 1 gezeigte EST von einem herkömmlichen EST ab.

Der EST der Fig. 1 hat eine zweite (nicht gezeigte) Gate- Elektrode, an die eine Vorspannung angelegt werden muß, um den EST anzuschalten. Die zweite Gate-Elektrode ist auf dem (ebenfalls nicht gezeigten) Gate-isolierenden Film gebildet, der auf dem Bereich der p-Typ-Basisschicht 45 gebildet ist, die zwischen der n-Typ-Basisschicht 1 und der n-Typ-Emitter schicht 7 angeordnet ist. Die anderen ESTen der Erfindung, die weiter unten beschrieben sind, haben ebenfalls eine ähnliche zweite Gate-Elektrode.

Um den in der Fig. 1 gezeigten EST anzuschalten, wird eine Vorspannung an die zweite (nicht gezeigte) Gate-Elektrode angelegt, und eine, bezogen auf die Kathode 12 positive Spannung wird an die Gate-Elektrode 74 angelegt, wodurch Elektronen von der n-Typ-Emitterschicht 7 in die n-Typ-Ba sisschicht 1 injiziert werden. Als Resultat davon wird ein n-Typ-Inversionskanal zwischen der Schicht 7 und und der n- Typ-Sourceschicht 72 gebildet. Dadurch wird die n-Typ-Emit terschicht 7 durch den n-Typ-Inversionskanal und die n-Typ- Sourceschichten 72 elektrisch mit der Kathode 12 verbunden.

Um den EST gemäß der Fig. 1 auszuschalten, wird keine Span nung oder eine negative Spannung an die Gate-Elektrode 74 angelegt, wodurch kein n-Typ-Kanal mehr zwischen der Schicht 7 und der Schicht 72 ausgebildet wird. Damit wird die elek trische Verbindung zwischen der n-Typ-Emitterschicht 7 und den n-Typ-Sourceschichten 72 unterbrochen. Damit hören die Elektronen auf, von der Kathode 12 in die n-Typ-Basisschicht zu wandern, wodurch der EST mit hoher Geschwindigkeit ausge schaltet wird.

Die n-Typ-Sourceschicht 72, die p-Typ-Basisschicht 45, die n-Typ-Basisschicht 1 und die p-Typ-Emitterschicht bilden ei nen parasitären Thyristor. Der parasitäre Thyristor wirkt dem Freilassen von Löchern von der n-Typ-Basisschicht zu der Kathode 12 entgegen, während der EST ausgeschaltet wird. Wä ren die n-Typ-Sourceschichten 12 miteinander verbunden und bildeten eine einzige streifenförmige Sourceschicht entlang der n-Typ-Schicht 71, würden ständig Elektronen von der n- Typ-Sourceschicht 72 auswandern, auch nachdem die n-Typ- Emitterschicht 7 von der n-Typ-Sourceschicht 72 elektrisch getrennt ist. In diesem Fall hätte der EST eine geringe Aus schaltwirksamkeit. In dem EST sind die Schichten 72 vonein ander beabstandet und tragen dazu bei, die Injektion von Elektronen von den Schichten 72 zu unterdrücken, wodurch der parasitäre Thyristor unwirksam gemacht wird. Daher hat der EST eine hohe Ausschaltwirksamkeit.

Die Fig. 2A, 2B, 3A, 3B und 4 zeigen fünf ESTen, die im wesentlichen identisch mit dem EST der Fig. 1 sind und bei denen der parasitäre Thyristor eine geringere Wirksamkeit als bei dem EST der Fig. 1 hat.

Bei dem EST der Fig. 2A ist eine hochdotierte p⁺-Typ- Schicht 75 am Boden der p-Typ-Schicht 71 ausgebildet. Diese Schicht 75 verringert den Widerstand, den die p-Typ-Basis schicht 45 bezogen auf die horizontale Richtung hat, wodurch der parasitäre Thyristor-Effekt unterdrückt wird.

Bei dem EST der Fig. 2B ist eine Ladungsträger-Lebenszeit- verringernde Schicht 76 in der Nähe des pn-Übergangs zwi schen der n-Typ-Basisschicht 1 und der p-Typ-Basisschicht 45 ausgebildet. Daher hat der in der Fig. 2B gezeigte EST eine hohe Ausschaltwirksamkeit.

Bei dem EST der Fig. 3A hat die n-Typ-Basisschicht 1 einen Bereich 77, der sich durch die p-Typ-Emitterschicht 3 er streckt und bis zu der Anode 11 reicht. Der Bereich 77 un terdrückt die Injektion von Löchern von der Anode 11 in die Basisschicht 1, während der EST ausgeschaltet wird. Damit hat auch der EST gemäß der Fig. 3A eine hohe Ausschaltwirk samkeit.

Der EST gemäß der Fig. 3B ist in dreierlei Hinsicht charak terisiert. Zum einen ist wahlweise eine p-Typ-Emitterschicht 3 ausgebildet. Zum zweiten ist eine n-Typ-Sourceschicht 78 in der unteren Oberfläche der p-Typ-Emitterschicht 3 ausge bildet. Zum dritten ist ein Gate-isolierender Film 79 auf dem Bereich der Schicht 3 gebildet, der zwischen der Schicht 3 und der Sourceschicht 78 angeordnet ist, und eine Gate- Elektrode 80 ist auf diesem Gate-isolierenden Film 79 ausge bildet. Um diesen EST auszuschalten, wird eine, bezogen auf die Anode 11 positive Spannung an die Gate-Elektrode 80 an gelegt, um so die Emitterschicht 3 kurzzuschließen. Damit kann der EST mit hoher Geschwindigkeit ausgeschaltet werden. Solange der EST eingeschaltet bleibt, wird keine Vorspannung oder eine negative Vorspannung an die Gate-Elektrode 80 an gelegt, und die Emitterschicht 3 wird nicht kurzgeschlossen. Damit wird die Einschaltcharakteristik in keiner Weise ver schlechtert.

Der in der Fig. 4 gezeigte EST ist im wesentlichen der gleiche wie der in der Fig. 3B. Dieser EST ist dadurch cha rakterisiert, daß eine Ladungsträger-Lebenszeit-verringernde Schicht 76 in der oberen Oberfläche der n-Typ-Basisschicht 1 gebildet ist.

Obwohl nicht veranschaulicht, kann bei dem EST der Fig. 3A eine hochdotierte p⁺-Typ-Schicht 75 der in der Fig. 2A ge zeigten Art gebildet sein. Weiterhin kann eine Ladungsträ ger-Lebenszeit-verringernde Schicht 76 der in der Fig. 2B gezeigten Art in dem EST der Fig. 3A gebildet sein. Weiter hin kann eine p⁺-Typ-Schicht 75 der in der Fig. 2A gezeig ten Art und eine Ladungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 2B gezeigten Art in dem EST der Fig. 2A gebildet sein.

Fig. 5 zeigt den Verlauf der Signale zum Ansteuern der ka thodenseitigen Gate-Elektrode 74 (G1) und der anodenseitigen Gate-Elektrode 80 (G2) des in der Fig. 4 gezeigten EST. Um den EST einzuschalten, wird eine positive Spannung VG1 an die kathodenseitige Gate-Elektrode 74 angelegt, wodurch die n-Typ-Emitterschicht 7 durch den unter Gate-Elektrode 74 und den n-Typ-Sourceschichten 72 gebildeten Kanal mit der Katho de 12 verbunden wird. Zwischenzeitlich wird keine Vorspan nung an die anodenseitige Gate-Elektrode 80 angelegt, wo durch viele Löcher von der p-Typ-Emitterschicht 3 in die n- Typ-Basisschicht 1 wandern können.

Um den EST gemäß der Fig. 4 auszuschalten, wird eine posi tive Spannung VG2 an die anodenseitige Gate-Elektrode 80 an gelegt, so daß die p-Typ-Emitterschicht 3 kurzgeschlossen wird und die Injektion der Löcher von der Schicht 3 in die Schicht 1 unterdrückt wird. Dann wird die an die kathoden seitige Gate-Elektrode 74 angelegte Vorspannung auf 0 V redu ziert. Als Resultat hiervon wird die elektrische Verbindung von der n-Typ-Emitterschicht 7 zu der Kathode 12 unterbro chen, wodurch Löcher von der n-Typ-Basisschicht 1 zu der Ka thode 12 freigelassen werden.

Durch Ansteuern der beiden Gate-Elektroden 74 und 80, wie dies in der Fig. 5 veranschaulicht ist, wird der EST mit ho her Geschwindigkeit ausgeschaltet. Mit anderen Worten hat der in der Fig. 4 gezeigte EST eine hohe Ausschaltwirksam keit.

Fig. 6 zeigt einen Gate-isolierten Thyristor einer anderen Art gemäß der Erfindung. Wie in dieser Figur gezeigt, weist dieser Thyristor eine n-Typ-Basisschicht 1, eine p-Typ-Ba sisschicht 45, die in der oberen Oberfläche der n-Typ-Basis schicht 1 gebildet ist, und eine p⁺-Typ-Schicht 71, die ebenfalls in der oberen Oberfläche der n-Typ-Basisschicht gebildet ist, auf. Die Schichten 45 und 71 sind voneinander beabstandet, und die n-Typ-Basisschicht 1 hat einen freilie genden Bereich, der zwischen den Schichten 45 und 71 ange ordnet ist.

Die gegenüberliegenden Seiten der Schichten 45 und 71 sind p-Typ-Wannenschichten 81 und 82, die beide niedrigdotiert sind. Der Thyristor weist weiterhin eine n-Typ-Pufferschicht 2, eine p-Typ-Emitterschicht 3, eine n-Typ-Emitterschicht 7, eine Anode 11, eine Kathode 12, eine n-Typ-Sourceschicht 72, einen Gate-isolierenden Film 73, eine Gate-Elektrode 74, und eine hochdotierte n⁺-Typ-Schicht 83 auf. Die n⁺-Typ-Schicht 83 ist der Bereich der Emitterschicht 7, der die p-Typ-Wan nenschicht 81 kontaktiert. Der Gate-isolierende Film 73 ist auf der Oberfläche der Basisschicht 1 und den p-Typ-Wannen schichten 81 und 82 gebildet. Die Gate-Elektrode 74 ist auf dem Bereich des isolierenden Films 23 gebildet, der auf den p-Typ-Wannenschichten 81 und 82 und dem Bereich der n-Typ- Basisschicht 1 gebildet ist, der zwischen den p-Typ-Wannen schichten 81 und 82 angeordnet ist. Die n-Typ-Sourceschicht 72 ist nicht geteilt, wie dies bei dem Thyristor der Fig. 1 der Fall ist, und ist streifenförmig gestaltet.

Um den in der Fig. 6 gezeigten Thyristor einzuschalten, wird eine, bezogen auf die Kathode 12 positive Spannung an die Gate-Elektrode 74 angelegt. Zwei n-Typ-Inversionskanäle bilden sich dadurch in den Oberflächen der jeweiligen Ober flächen der p-Typ-Wannenschichten 81 und 82. Damit werden die n-Typ-Emitterschicht 7 und die n-Typ-Sourceschicht 72 durch den n-Typ-Inversionskanal und die n-Typ-Basisschicht 1 kurzgeschlossen. Um den Thyristor auszuschalten, wird eine negative Spannung an die Gate-Elektrode 24 angelegt, wodurch die n-Typ-Emitterschicht 7 und die n-Typ-Sourceschicht 72 voneinander elektrisch getrennt werden.

Als Ergebnis hiervon sind die p-Typ-Basisschicht 45 und die p⁺-Typ-Schicht 71 durch den p-Typ-Inversionskanal, der in der Oberfläche der n-Typ-Basisschicht 1 gebildet ist und zwischen den p-Typ-Wannenschichten 81 und 81 angeordnet ist, wodurch ein Löcher abgebender Pfad gebildet ist, kurzge schlossen.

Die p-Typ-Wannenschichten 81 und 81, in denen der n-Kanal im Einschaltzustand gebildet ist, sind jeweils in der p-Typ-Ba sisschicht 45 und der p⁺-Typ-Schicht 71 gebildet. Sie können unterschiedliche Schwellenwerte haben. In dieser Ausfüh rungsform hat der Bereich der p⁺-Typ-Schicht 71, der unter der n-Typ-Sourceschicht 72 angeordnet ist, eine derart hohe Fremdstoffkonzentration, daß die p⁺-Typ-Schicht 72 bezogen auf die horizontale Richtung einen niedrigen Widerstand hat. Die Schicht 72 unterdrückt daher parasitäre Thyristoreffek te, wodurch Löcher von der n-Typ-Basisschicht 1 zu der Ka thode 12 mit hoher Geschwindigkeit freigegeben werden, wäh rend der Thyristor ausgeschaltet wird.

Fig. 7 zeigt eine Abwandlung des in Fig. 6 gezeigten Thy ristors. Dieser abgewandelte Thyristor hat eine Anzahl von n-Typ-Sourceschichten 72, die an Stelle der einzigen n-Typ- Sourceschicht treten, die bei dem Thyristor in der Fig. 6 verwendet wird. Dieser Thyristor hat eine höhere Ausschalt wirksamkeit als der Thyristor der Fig. 6.

Fig. 8 und 9 zeigen zwei Abwandlungen der in den Fig. 6 und 7 gezeigten Thyristoren, die beide Mittel zur Verbesse rung der Ausschaltwirksamkeit aufweisen. Wie der Thyristor der Fig. 2A, hat auch der Thyristor in der Fig. 8 eine p⁺- Typ-Schicht 75, die am Boden der p-Typ-Schicht 71 gebildet ist. Wie der Thyristor in Fig. 2B, hat auch der Thyristor in Fig. 9 eine Ladungsträger-Lebenszeit-verringernde Schicht 76, die in der Nähe des pn-Übergangs zwischen der n- Typ-Basisschicht 1 und der p-Typ-Basisschicht 45 gebildet ist.

Fig. 10 und 11 zeigen zwei Abwandlungen der in den Fig. 6 bzw. 7 gezeigten Thyristoren. Der abgewandelte Thyristor der Fig. 10 hat einen Bereich 77 zum Kurzschließen des Emit ters der gleichen Art wie der in Fig. 3A gezeigte Thyri stor. Der abgewandelte Thyristor der Fig. 11 hat einen Bereich zum Kurzschließen des Emitters der gleichen Art wie der in Fig. 3B gezeigte Thyristor.

Gemäß der Erfindung kann der Thyristor der Fig. 10 eine La dungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 9 gezeigten Art aufweisen; der Thyristor der Fig. 10 kann eine p⁺-Typ-Schicht 75 der in der Fig. 8 gezeigten Art haben; und der Thyristor der Fig. 11 kann eine p⁺-Typ- Schicht 75 der in der Fig. 8 gezeigten Art und eine La dungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 9 gezeigten Art aufweisen.

Fig. 12 zeigt eine Abwandlung des in der Fig. 11 gezeigten Thyristors, der durch eine Ladungsträger-Lebenszeit-verrin gernde Schicht 76 charakterisiert ist, die zwischen der n- Typ-Basisschicht 1 und der p-Typ-Basisschicht 45 angeordnet ist. Auch dieser abgewandelte Thyristor hat eine hohe Aus schaltwirksamkeit.

Fig. 13 zeigt einen anderen Thyristor. Wie aus der Fig. 13 zu entnehmen ist, weist der Thyristor eine n-Typ-Basisschicht 1, eine n-Typ-Pufferschicht 2, eine p-Typ-Emitterschicht 3, eine n-Typ-Emitterschicht 7, eine Anode 11, eine Kathode 12, eine p-Typ-Basisschicht 45, eine p⁺-Typ-Schicht 71, eine n-Typ-Sourceschichte 72, und eine Gate-Elektrode 74 auf. Eine p-Kanal-Schicht 84 ist auf der p-Typ-Basisschicht und der p⁺-Typ-Schicht 71 gebildet. Die Schicht 84 hat eine Fremdstoffkonzentration, die niedriger ist als die der Schichten 45 und 71. Die n-Typ-Emitter schicht 7 ist in der Oberfläche der p-Typ-Basisschicht 45 gebildet. Der Bereich der n-Typ-Emitterschicht 7, der die Ka nalschicht 84 kontaktiert ist eine n⁺-Typ-Schicht 83. Die n- Typ-Sourceschicht 72 ist in der Oberfläche der p⁺-Typ- Schicht 71 gebildet. Die Sourceschicht 72 kontaktiert die Kanalschicht 84 und ist wie ein Streifen geformt und nicht in Stücke unterteilt.

Da die p-Kanal-Schicht 84 eine Fremdstoffkonzentration auf weist, die von der der p-Typ-Basisschicht 45 und der der p⁺- Typ-Schicht 71 abweicht, kann der MOS Transistor 15 zum Kurzschließen der n-Typ-Emitterschicht 7 den bestmöglichen Schwellenwert aufweisen. Weiterhin können sowohl die p-Typ- Basisschicht 45 als auch die p⁺-Typ-Schicht 71 eine ausrei chend hohe Fremdstoffkonzentration haben. Daher kann der Thyristor gemäß der Fig. 13 eine hohe Ausschaltwirksamkeit haben.

Die Fig. 14 und 15 zeigen jeweils eine Abwandlung des in der Fig. 13 gezeigten Thyristors. Der abgewandelte Thyristor der Fig. 14 ist dadurch charakterisiert, daß eine Anzahl von n- Typ-Sourceschichten 72 an Stelle einer einzigen n-Typ- Sourceschicht 72 verwendet werden. Der abgewandelte Thyri stor gemäß der Fig. 15 ist dadurch charakterisiert, daß die n-Typ-Basisschicht 1 Bereiche aufweist, die durch die p-Ka nal-Schicht 84 hindurchreichen und daher freiliegen. Die in den Fig. 14 und 15 gezeigten abgewandelten ESTen erzielen die selben Vorteile wie der in Fig. 13 gezeigte Thyristor.

Die Fig. 16, 17, 18 und 19 zeigen jeweils eine Abwandlung des in der Fig. 13 gezeigten Thyristors. Der abgewandelte Thyristor der Fig. 16 hat eine p⁺-Typ-Schicht 75 der in der Fig. 2A gezeigten Art. Der abgewandelte Thyristor der Fig. 17 hat eine Ladungsträger-Lebenszeit-verringernde Schicht 76 der in der Fig. 2B gezeigten Art. Der abgewandelte Thyri stor der Fig. 18 hat einen Bereich 77 zum Kurzschließen des Emitters der selben Art wie in Fig. 3A gezeigt. Der abge wandelte Thyristor der Fig. 19 hat eine anodenseitige Gate- Elektrode 80 der in der Fig. 4 gezeigten Art.

Der Thyristor der Fig. 18 kann eine p⁺- Typ-Schicht 75 der in der Fig. 2A gezeigten Art haben und der Thyristor der Fig. 19 kann eine Ladungsträger-Lebens zeit-verringernde Schicht 76 der in der Fig. 2B gezeigten Art haben.

Die in den Fig. 16 bis 19 gezeigten ESTen haben eine höhere Ausschaltwirksamkeit als der Thyristor, der in der Fig. 13 veranschaulicht ist.

Claims

1. Isolierschicht-Thyristor, umfassend

1. eine erste Basisschicht (1) eines ersten Leitfähig keitstyps mit ersten und zweiten Hauptflächen;
2. eine zweite Basisschicht (45) eines zweiten Leit fähigkeitstyps, die in einem ausgewählten Teil der ersten Hauptfläche der ersten Basisschicht (1) ge bildet ist;
3. eine erste Emitterschicht (3) des zweiten Leitfä higkeitstyps, die in der zweiten Hauptfläche der ersten Basisschicht (1) gebildet ist;
4. eine zweite Emitterschicht (7) des ersten Leitfähigkeitstyps, die in einem gewählten Teil der zweiten Basisschicht (45) gebildet ist;
5. eine Hochkonzentrationsschicht (71) des zweiten Leitfähigkeitstyps;
6. eine isolierte Gateelektrode (74) mit einem Gate- Isolierfilm (73),
7. eine erste Hauptelektrode (12), und
8. eine zweite Hauptelektrode (11), die auf der er sten Emitterschicht (3) ausgebildet ist,

dadurch gekennzeichnet, daß

1. die Hochkonzentrationsschicht (71) in der ersten Hauptfläche der ersten Basisschicht (1) gebildet und von der zweiten Basisschicht (45) getrennt vor gesehen ist;
2. eine Sourceschicht (72) des ersten Leitfähigkeits typs in der Oberfläche der Hochkonzentrations schicht (71) ausgebildet ist;
3. die isolierte Gateelektrode (74) über den Gate- Isolierfilm (73) auf einem zwischen der zweiten Emitterschicht (7) und der Sourceschicht (72) lie genden Bereich ausgebildet ist; und
4. die erste Hauptelektrode (12) die Sourceschicht (72) und die Hochkonzentrationsschicht (71) beide kontaktiert (Fig. 6).

2. Isolierschicht-Thyristor nach Anspruch 1, gekenn zeichnet durch eine Hochwiderstandswannenschicht (84) des zweiten Leitfähigkeitstyps, die in der er sten Basisschicht (1) zwischen der zweiten Basis schicht (45) und der Hochkonzentrationsschicht (71) gebildet ist, um die zweite Basisschicht (45) mit der Hochkonzentrationsschicht (71) zu verbinden (Fig. 13).

3. Isolierschicht-Thyristor nach Anspruch 2, dadurch ge kennzeichnet, daß die erste Basisschicht (1) sich durch die durch Hochwiderstandswannenschicht (84) erstreckt und deren Oberfläche erreicht (Fig. 15).

4. Isolierschicht-Thyristor nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Sourceschicht (72) aus einzelnen diskreten Schichten besteht (Fig. 7, 14).