DE68920964T2

DE68920964T2 - Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung.

Info

Publication number: DE68920964T2
Application number: DE68920964T
Authority: DE
Inventors: Kiyoshi Kase
Original assignee: Motorola Japan Ltd
Current assignee: Motorola Solutions Japan Ltd
Priority date: 1988-11-24
Filing date: 1989-11-23
Publication date: 1995-09-28
Anticipated expiration: 2009-11-24
Also published as: EP0370814B1; US5017805A; JPH02142214A; EP0370814A2; EP0370814A3; DE68920964D1

Description

Gebiet der Erfindung

Die vorliegende Erfindung betrifft im allgemeinen einen Verriegelungskomparator. Insbesondere betrifft die Erfindung einen Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung, der eine Nullpunktabweichung unterdrücken kann, die durch eine Transistorfehlanpassung in dem Komparator hervorgerufen wird.

Hintergrund der Erfindung

Aus dem Stand der Technik ist es gut bekannt, daß Verriegelungskomparatoren, die zwei Eingangsspannungen vergleichen, viele Anwendungen haben, wie als Analog/Digitalumwandler, die in Videokassettenaufzeichnungsvorrichtungen (VCR) und Speichervorverstärkern verwendet werden, wie es in der Patentanmeldung des Vereinigten Königreiches Nr. GB-A-2018076 beschrieben ist.
Ein solcher Komparator enthält ein Paar von Differenz eingängen zum Empfangen zweier Eingangsspannungen, die verglichen werden sollen, ein von den Differenzeingangsspannungen differenzmäßig angesteuertes Paar von Transistoren und ein Paar Differenzausgänge. Bei solchen differenzmäßig arbeitenden Verriegelungskomparatoren wird selbst, wenn der Eingangsspannungsunterschied null ist, die Differenzausgangsspannung unerwünschterweise nicht null, das heißt es gibt eine von null verschiedene Eingangsnullpunktabweichungs-Spannung, die angelegt werden muß, um den Ausgangsunterschied auf null zu bringen. Diese Nullpunktabweichungspannung ist unerwünscht, weil sie zu einem Fehlbetrieb oder falschen Ausgängen führt, wie es später mehr im einzelnen beschrieben wird. Insbesondere ist der Nullpunktabweichungsfehler kritisch bei Verriegelungskomparatoren, die bei Analog/Digitalumwandlern angewendet werden, weil die Komparatoren mit hoher Geschwindigkeit auf kleine Signaleingänge reagieren müssen. Deshalb ist bei vielen Anwendungen das Verringern der Nullpunktabweichungsspannung erwünscht.
Die hauptsächliche Quelle des Nullpunktabweichungsfehlers ist die Fehlanpassung des Transistorpaars hauptsächlich aufgrund einer Ungenauigkeit bei der Waferverarbeitung, wie einer Schwankung der Gatelänge, einer Schwankung der Gateweite, einer Schwankung der Oxiddicke, usw. Demgemäß ist es möglich, die Nullpunktabweichungsspannung zu verringern, indem große geometrische Abmessungen verwendet werden, die es einfacher machen, das Transistorpaar anzupassen. Jedoch bewirkt die große Geometrie eine langsame Reaktion und verlangt sehr große Bereiche auf dem Silizium, was eine Festkörperkostenerhöhung ergibt.
Die Patentanmeldung des Vereinigten Königreichs Nr. GB-A- 2190808 beschreibt einen Speichervorverstärker mit zwei über Kreuz verbundenen Zweigen. Jeder Zweig umfaßt einen Eingangs-Feldeffekttransistor, zwei Schalterelemente und einen Last-Feldeffekttransistor. Die Eingangs-Feldeffekttransistoren sind über Kreuz gekoppelt. Das Gate von jedem Last-Feldeffekttransistor ist über einen Kondensator mit dem Ausgangsknoten des anderen Zweiges gekoppelt. Die Kondensatoren und die Schalterelemente sind Teil einer Ausgleichsschaltung für die Nullpunktabweichungsspannung.

Zusammenfassung der Erfindung

Demgemäß ist es eine Zielsetzung der vorliegenden Erfindung, einen verbesserten Verriegelungskomparator zu schaffen.
Es ist ferner eine Zielsetzung der vorliegenden Erfindung, einen verbesserten Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung zu schaffen, der eine Nullpunktabweichungsspannung unterdrückt, um einen Nullpunktabweichungsfehler auszuschließen.
Es ist eine noch weitere Zielsetzung der vorliegenden Erfindung, einen solchen Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung zu schaffen, der eine Nullpunktabweichungsspannung unterdrücken kann, indem eine Nullpunktabweichungsinformation in zwei Kondensatoren gespeichert wird.
Bei der Ausführung der obigen und anderer Zielsetzungen der Erfindung wird geschaffen ein Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung geschaffen, der umf aßt eine erste und zweite Eingangsklemme (IN, VX); eine erste und zweite Ausgangsklemme (DN, DP); einen ersten und zweiten Transistor (Q2, Q3) eines ersten Leitfähigkeitstyps, die ein erstes Differenzpaar bilden, wobei die Steuerelektroden des ersten und zweiten Transistors mit der ersten bzw. zweiten Eingangsklemme verbunden sind, erste Elektroden des ersten und zweiten Transistors beide mit einer Stromquelle (Q1) verbunden sind, und eine zweite Elektrode des zweiten Transistors mit der ersten Ausgangsklemine verbunden ist und eine zweite Elektrode des ersten Transistors mit der zweiten Ausgangsklemme verbunden ist; einen dritten und vierten Transistor (Q6, Q7) eines zweiten Leitfähigkeitstyps, die ein zweites Differenzpaar bilden, wobei die erste Elektrode des dritten und vierten Transistors beide mit einer Spannungsversorgung (VDD) verbunden sind, eine zweite Elektrode des dritten Transistors mit der zweiten Elektrode des ersten Transistors verbunden ist und eine zweite Elektrode des vierten Transistors mit der zweiten Elektrode des zweiten Transistors verbunden ist; eine Steuerelektrode des dritten Transistors mit der zweiten Elektrode des ersten Transistors über einen ersten Schalter (Q4) verbunden ist und mit der zweiten Elektrode des zweiten Transistors über einen ersten Kondensator (C1) verbunden ist; und eine Steuerelektrode des vierten Transistors mit der zweiten Elektrode des zweiten Transistors über einen zweiten Schalter (Q5) verbunden ist und mit der zweiten Elektrode des ersten Transistors über einen zweiten Kondensator (C2) verbunden ist.
In einer bevorzugten Ausführungsform der Erfindung umfaßt ein Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung einen ersten und zweiten Feldeffekttransistor (Q2, Q3), die ein erstes Differenzpaar bilden, wobei die Sourceelektrode des ersten und des zweiten Transistors beide mit einer Stromquelle (Q1) verbunden sind; eine erste Eingangsklemme (IN), die mit einer Gateelektrode des ersten Transistors verbunden ist; eine zweite Eingangsklemme (VX), die mit einer Gateelektrode des zweiten Transistors verbunden ist; eine erste Ausgangsklemme (DN), die mit einer Drainelektrode des zweiten Transistors verbunden ist; eine zweite Ausgangsklemme (DP), die mit einer Drainelektrode des ersten Transistors verbunden ist; ein dritter und ein vierter Transistor (Q6, Q7), die ein zweites Dif ferenzpaar bilden, wobei die Sourceelektrode des dritten und des vierten Transistors beide mit einer Spannungsversorgung (VDD) verbunden sind, eine Drainelektrode des dritten Transistors mit der Drainelektrode des ersten Transistors verbunden ist und eine Drainelektrode des vierten Transistors mit der Drainelektrode des zweiten Transistors verbunden ist; eine Gateelektrode des dritten Transistors mit der Drainelektrode des ersten Transistors über einen ersten Schalter (Q4) verbunden ist und mit der Drainelektrode des zweiten Transistors über einen ersten Kondensator (C1) verbunden ist; und eine Gateelektrode des vierten Transistors mit der Drainelektrode des zweiten Transistors über einen zweiten Schalter (Q5) verbunden ist und mit der Drainelektrode des ersten Transistors über einen zweiten Kondensator (C2) verbunden ist.
Diese und andere Zielsetzungen und Vorteile werden für den Durchschnittsfachmann auf dem Gebiet aus der unten in das einzelne gehenden Beschreibung offensichtlich, die zusammen mit den Zeichnungen genommen wird.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Schaltungsdiagramm einer Ausführungsform der vorliegenden Erfindung;
Fig. 2 ist ein Schaltungsdiagramm eines herkömmlichen Verriegelungskomparators; und
Fig. 3 ist ein Wellenform-Zeitdiagramm, das die Arbeitsweise der in den Fig. 1 und 2 gezeigten Schaltung erklärt, wobei Fig. 3C die Differenzausgänge einer ideal angepaßten Schaltung darstellt, Fig. 3D die Ausgänge der früheren, fehlangepaßten Schaltungen in Fig. 2 darstellt und Fig. 3E die Ausgänge der Schaltung der Erfindung darstellt, die in Fig. 1 gezeigt ist.

Beschreibung der Erfindung im einzelnen

Um das Verstehen der vorliegenden Erfindung zu erleichtern, wird auf einen herkömmlichen Verriegelungskomparator Bezug genommen. Bezug nehmend auf Fig. 2 ist ein Paar von n-Kanal Feldeffekttransistoren 2 und 3 gezeigt. Eine nichtumkehrende Eingangsklemme IP ist mit dem Gate des Transistors 2 verbunden, und eine umkehrende Eingangsklemme IN ist mit dem Gate des Transistors 3 verbunden. Differenz-Eingangsspannungen werden an die Klemmen IP und IN als unterschiedliche Eingänge an den Verriegelungskomparator gelegt. Die Source der Transistoren 2 und 3 sind beide mit der Drain eines n- Kanal Feldeffekttransistors 11 verbunden, der als eine Konstantstromquelle wirkt. Ein umkehrender Ausgangsknoten DN und ein nichtumkehrender Ausgangsknoten DP sind mit der Drain des Transistors 2 bzw. 3 verbunden und weiter mit den Gates des p-Kanal Feldeffekttransistor 61 bzw. 71 verbunden. Eine nichtumkehrende Ausgangsklemme QP und eine umkehrende Ausgangsklemme QN sind mit der Drain des Transistors 61 bzw. 71 verbunden. Die Source der Transistoren 61 und 71 ist jeweils mit einer Spannungsversorgung VDD verbunden. Eine Klemme BI ist eine Eingangsklemme für eine Vorspannung für die n-Kanal Feldeffekttransistoren 11, 12 und 13. Eine Klemme EN ist mit dem Gate der n-Kanal Feldeffekttransistoren 91 und 92 verbunden. Eine Klemme EP ist mit dem Gate eines p- Kanal Feldeffekttransistors 4 verbunden, der zwischen die Drain der Transistoren 2 und 3 eingefügt ist. Die Eingangssignale an den Klemmen EN und EP arbeiten als Takteingaben, um einen Vergleich zu ermöglichen und zum Verriegeln. Ein Paar von p-Kana1 Feldeffekttransistoren 6, 7 ist zwischen die Spannungsversorgung VDD und den Ausgangsknoten DN bzw. DP eingefügt. Das Gate von jedem Transistor 6 und 7 ist mit der Drain des entgegengesetzten Transistors verbunden, um eine positive Rückkopplung zu schaffen.
Beim Betrieb erzeugt die Differenz-Eingangsspannung, die über die Anschlüsse IP und IN dem Verriegelungskomparator zugeführt wird, unterschiedliche Drainströme durch die Transistoren 2 und 3. Während einer Anfangsperiode, wo die Klemme EP niedrig und die Klemme EN hoch ist (bei "a" in Fig. 3A gezeigt), liegen die Knoten DP und DN bei nahezu dem gleichen Spannungspegel wegen des Kurzschlusses durch den Transistor 4. Während einer Vergleichsperiode bewegen sich als nächstes, wo die Klemme EP hoch und die Klemme EN niedrig ist (bei "b" und "c" in Fig. 3A gezeigt) die Ausgangsspannungen an den Klemmen DP und DN idealerweise in die richtigen Richtungen (wie es in Fig. 3C bei "b" und "c" gezeigt ist), die in Abhängigkeit von den Differenz-Eingangsspannungen an den Klemmen IP und IN bestimmt werden (in Fig. 3B gezeigt). Wenn genauer gesagt die umkehrende Eingangsspannung bei IN höher als die nichtumkehrende Eingangsspannung bei IP ist (in der Mitte der Fig. 3B gezeigt), hat der Transistor 3 einen verringerten Widerstand geringer als der des Transistors 2 und deshalb ist die nichtumkehrende Ausgangsspannung bei DP niederer als die umkehrende Ausgangsspannung bei DN (bei "b" in Fig. 3C gezeigt). Wenn die nichtumkehrende Eingangsspannung bei IP höher als die umkehrende Eingangsspannung IN ist (auf der rechten Seite in Fig. 3B gezeigt), hat der Transistor 2 einen verringerten Widerstand geringer als der des Transistors 3 und deshalb wird von der nichtumkehrenden Ausgangsspannung bei DP erwartet, daß sie höher als die umkehrende Ausgangsspannung bei DN ist (bei "c" in Fig. 3C) gezeigt.
Bei dem tatsächlichen Komparator wird jedoch, weil es eine Nullpunktabweichungsspannung wegen der Fehlanpassung des Transistorpaares 2 und 3 gibt, wie es oben erwähnt worden ist, das Vergleichsergebnis ziemlich oft falsch. Es sei angenommen, daß die frühere Schaltung, wie es in Fig. 2 gezeigt ist, eine Nullpunktabweichung hat, die dazu neigt, die umkehrende Ausgangsspannung bei DN hoch zu steuern, wobei es keine Schwierigkeit gibt, wenn die umkehrende Eingangsspannung bei IN hoch ist (bei "b" in Fig. 3D gezeigt), aber das falsche Ergebnis erhalten wird, wenn die umkehrende Eingangsspannung bei IN niedrig ist (bei "c" in Fig. 3D gezeigt).
Genauer gesagt wird bei einer solchen früheren Schaltung, obgleich es eine Ausgangsnullpunktabweichungsspannung gibt, Delta V (in Fig. 3D nicht gezeigt), wird sie auf "null" während der Anfangsperiode geklemmt, indem die Knoten DN und DP durch den Klemmtransistor 4 kurzgeschlossen werden. Während der Vergleichsperiode wird, wenn der Klemmtransistor 4 gesperrt wird, indem an EP ein hoher Pegel gelegt wird, die Nullpunktabweichungsspannung am Ausgang sofort an die Knoten DN und DP gelegt und die positive Rückkopplung unterstützt die Neigung, DN hochzusteuern. Dann werden die Differenz- Eingangsspannung (hoch IP und niedrig IN) an die Transistoren 2 und 3 gelegt, und die Drainströme des Differenzausgangs werden an die Schaltung gelegt. Jedoch können diese Differenzströme die Ausgangsnullpunktabweichung und die unterstützende positive Rückkopplung nicht überwinden und können sich nicht in die richtige Richtung (DP ist hoch) bewegen, weil die Ausgangsströme nach einer beträchtlichen Verzögerungszeit "t" erzeugt werden. Als ein Ergebnis werden die übermäßig falschen Ausgangsspannungen geliefert, wie es durch die durchgezogenen Linien "c" in Fig. 3D angegeben ist.
Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß der vorliegenden Erfindung wird nun im einzelnen unter Bezugnahme auf eine bevorzugte Ausführungsform davon beschrieben, die in Fig. 1 dargestellt ist. Wie es in einem Schaltungsdiagramm in Fig. 1 dargestellt ist, enthält diese bevorzugte Ausführungsform des Verriegelungskomparators ein erstes Paar von n-Kanal Feldeffekttransistoren Q2 und Q3. Eine Bezugseingangsklemme oder eine umkehrende Eingangsklemme IN ist mit dem Gate des Transistors Q2 verbunden, und eine umkehrende Eingangsspannung wird von der Klemme IN dem Transistor Q2 zugeführt. Eine nichtumkehrende Eingangsklemme VX ist mit dem Gate des Transistors Q3 über einen n-Kanal Feldeffekttransistor Q8 und einen umkehrenden Eingangsknoten IP verbunden, und eine nichtumkehrende Spannung wird von der Klemme VX dem Transistor Q3 zugeführt. Der Transistor Q8 wird durch einen Takteingang an einer Klemme EP gesteuert. Somit werden Differenz-Eingangsspannungen dem Verriegelungskomparator zugeführt.
Zum Zweck des Abtastens der Nullpunktverschiebung ist die umkehrende Eingangsklemme IN ferner mit dem Gate des Transistors Q3 über einen n-Kanal Feldeffekttransistor Q9 gekoppelt, der durch einen anderen Takteingang an einer Klemme EN gesteuert wird. Wenn ein Signal mit hohem Pegel an die Klemme EN gelegt wird, schaltet der Transistor Q9 durch und die Spannung an dem Knoten IP wird die gleiche wie die umkehrende Eingangsspannung an der Klemme IN, um das Abtasten der Nullpunktabweichung zu ermöglichen. Wenn im Gegensatz dazu ein Signal mit niederem Pegel an die Klemme EN gegeben wird und ein Signal mit hohem Pegel an die Klemme EP gelegt wird, sperrt der Transistor Q9 und der Transistor Q8 schaltet durch, um in die Vergleichsperiode einzutreten.
Die Source der Transistoren Q2 und Q3 ist jeweils mit der Drain eines n-Kanal Feldeffekttransistors Q1 verbunden, der als eine Konstantstromquelle unter der Steuerung einer Vorspannung an der Klemme BI arbeitet. Eine nichtumkehrende Ausgangsklemme DP und eine umkehrende Ausgangsklemme DN sind mit der Drain des Transistors Q2 bzw. Q3 verbunden.
Der Verriegelungskomparator umfaßt auch ein zweites Paar von p-Kanal Feldeffekttransistoren Q6 und Q7. Die Source des Transistors Q6 und Q7 ist jeweils mit einer Spannungsversorgung VDD verbunden. Die Drain des Transistors Q6 ist mit der Drain des Transistors Q2 verbunden, und die Drain des Transistors Q7 ist mit der Drain des Transistors Q3 verbunden. Das Gate des Transistors Q6 ist mit der Drain des Transistors Q2 über einen p-Kanal Feldeffekttransistor Q4 verbunden und mit der Drain des Transistors Q3 über einen Kondensator C1 verbunden. Das Gate des Transistors Q7 ist mit der Drain des Transistors Q3 über einen p-Kanal Feldeffekttransistor Q5 verbunden und mit der Drain des Transistors Q2 über einen Kondensator C2 verbunden. Die Transistoren Q4 und Q5 werden durch den Takteingang an der Klemme EP gesteuert.
Beim Betrieb sind während der Abtastdauer der Nullpunktabweichung, wo die Klemme EP niedrig ist und die Klemme EN hoch ist (bei "a" in Fig. 3A gezeigt) die Klemmen IN und IP auf dem gleichen Spannungspegel, wodurch die Eingangsspannungsdifferenz zu null gemacht wird. Die Ausgänge von DP und DN sind nicht miteinander verbunden. Die Klemmen DP und DN sind auf einer Seite von jedem der Kondensatoren C1 und C2 über den Transistor Q4 bzw. Q5 kurzgeschlossen. Deshalb sind beide Ausgänge auf gewisse Spannungen geklemmt, die in Abhängigkeit von den Drainströmen der Transistoren Q2, Q3 und der p-Kanallasttransistoren Q6, Q7 bestimmt werden. Wenn angenommen wird, daß es in der Schaltung keine Nullpunktabweichungsspannung gibt, dann werden die Spannungen an den Klemmen DP und DN aneinander gleich. Und die zwei Kondensatoren C1 und C2 werden nicht aufgeladen. Jedoch hat der tatsächliche Komparator notwendigerweise eine Fehlanpassung in der Schaltung, und die Spannungen an den Klemmen DP und DN werden unterschiedlich. Diese Ausgangsspannungsdifferenz Delta V wird in den Kondensatoren C1 und C2 gespeichert (Fig. 3E). Wenn beispielsweise eine Neigung der Nullpunkt abweichung vorliegt, daß DN höher als DP bei einem Nulldifferenzeingang wird, speichert die Q3 Seite des Kondensators C1 eine positive Ladung.
Während einer Vergleichsperiode (bei "b" in Fig. 3A gezeigt) sind die Transistoren Q4, Q5 und Q9 gesperrt, und der Transistor Q8 ist leitend, und die umkehrende Eingangsspannung bei IN und die nichtumkehrende Eingangsspannung bei IP werden dem Transistor Q2 bzw. Q3 zum Vergleichen zugeführt. An dem Anfangspunkt der Vergleichsperiode bleibt die Ausgangsspannungsdifferenz (Delta V), die während der Abtastperiode der Nullpunktabweichung erzeugt worden ist, in der Schaltung. Zum nächsten Zeitpunkt beginnen die Spannungen an den Klemmen DN und DP sich zu ändern, weil die Drainströme durch die Transistoren Q2 und Q3 anfangen, sich voneinander wegen der Eingangsspannungsdifferenz zwischen IN und IP (VX) zu unterscheiden. Die p-Kanaltransistoren Q6 und Q7 haben eine höhere Verstärkung, nachdem die Klemmtransistoren Q4 und Q5 gesperrt worden sind. Die Drainstromdifferenz zwischen den Lasttransistoren Q6 und Q7 bewirkt die Spannungsdifferenz an ihren Gates über die Kondensatoren C1 und C2. Diese positive Rückkopplungsschleife verstärkt die Ausgangsspannungsdifferenz ähnlich dem früheren Komparator. Der Komparator gemäß der vorliegenden Erfindung hat ein Merkmal, daß sich die Ausgangsspannungen bei DN und DP stets von dem Nullpunktabweichungszustand in die richtige Richtung während der Vergleichsperiode bewegen.
Die genauere Arbeitsweise wird beschrieben. An dem Anfangspunkt bei der Vergleichsperiode bleibt die Ausgangsspannungsdifferenz (Delta V) in der Schaltung, wie es oben erwähnt worden ist. Wenn ein niederer Pegel an IP gelegt wird und ein hoher Pegel an IN gelegt wird (bei "b" in Fig. 3E gezeigt), bewegt sich der n-Kanaltransistor Q3 in Richtung der Nichtleitung und sein Widerstand nimmt zu, was zu einer Verringerung des Drainstromes führt, was die Spannung DN erhöht, die ursprünglich etwas hoch war. Dieser Anstieg der Spannung bei DN treibet die Gatespannung des Transistors Q6 durch Laden des Kondensators C1 nach oben. Deshalb leitet der Transistor Q6 weniger, sein Drainstrom nimmt ab und sein Widerstand nimmt zu, um weiter die Spannung DP zu verringern, die ursprünglich niedrig war. Diese Verringerung der Spannung bei DP zieht die Gatespannung des Transistors Q7 durch Laden des Kondensators C2 nach unten. Als ein Ergebnis leitet der Transistor Q7 mehr, sein Drainstrom nimmt zu und die Spannung bei DN nimmt weiter zu. Diese arbeitende positive Rückkopplungsschleife liefert schließlich den richtigen Ausgang des Verriegelungskomparators.
Im Gegensatz zu dem obigen leitet, wenn ein hoher Pegel an IP gelegt wird und ein niederer Pegel an IN gelegt wird (bei "c" in Fig. 3E gezeigt) der n-Kanal Transistor Q3 stärker und sein Widerstand nimmt ab, was zu einem Erhöhen des Drainstromes führt, der teilweise an dem voraufgeladenen Kondensator C1 zugeführt wird. Dies verringert die Spannung bei DN, die ursprünglich etwas hoch war. Diese Verringerung der Spannung bei DN zieht die Gatespannung des Transistors Q6 durch Entladen und anschließend umgekehrtes Aufladen des Kondensators C1 nach unten. Deshalb leitet der Transistor Q6 stärker, sein Drainstrom nimmt zu und sein Widerstand nimmt ab, so daß die Spannung bei DP etwas ansteigt, die ursprünglich niedrig war. Dieser Anstieg der Spannung bei DP treibt die Gatespannung des Transistors Q7 durch Entladen und nachfolgendes, umgekehrtes Aufladen des Kondensators C2 nach oben. Dann leitet der Transistor Q7 weniger, sein Drainstrom nimmt ab und die Spannung bei DN nimmt weiter ab. Diese weitere Abnahme der Spannung bei DN zieht weiter die Gatespannung des Transistors Q6 durch umgekehrtes Auf laden des Kondensators C1 nach unten. Diese Arbeiten der positiven Rückkopplungsschleife überwindet schließlich die Neigung zur Nullpunktabweichung und liefert den richtigen Ausgang des Verriegelungskomparators.
Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß der vorliegenden Erfindung kann ohne weiteres die Nullpunktabweichungsspannung unterdrücken und die richtigen Vergleichsausgänge liefern, ohne die Halbleiterkosten zu erhöhen, indem Nullpunktabweichungsinformation in zwei Kondensatoren während der Abtastdauer der Nullpunktabweichung gespeichert wird.

Claims

1. Ein Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung umfassend:

eine erste und zweite Eingangsklemme (IN, VX);

eine erste und zweite Ausgangsklemme (DN, DP);

einen ersten und zweiten Transistor (Q2, Q3) aus einem ersten Leitfähigkeitstyp, die ein erstes Differenzpaar bilden, wobei die Steuerelektroden des genannten ersten und zweiten Transistors (Q2, Q3) mit der genannten ersten bzw. zweiten Eingangsklemme verbunden sind, erste Elektroden des ersten und zweiten Transistors beide mit einer Stromquelle (Q1) verbunden sind, und eine zweite Elektrode des genannten des genannten zweiten Transistors (Q3) mit der genannten ersten Ausgangsklemme (DN) verbunden ist, und eine zweite Elektrode des genannten ersten Transistors (Q2) mit der genannten zweiten Ausgangsklemme (DP) verbunden ist; einen dritten und vierten Transistor (Q6, Q7) aus einem zweiten Leitfähigkeitstyp, die ein zweites Differenzpaar bilden, wobei erste Elektroden des genannten dritten und vierten Transistors (Q6, Q7) beide init einer Spannungsversorgung (VDD) verbunden sind, eine zweite Elektrode des genannten dritten Transistors (Q6) mit der zweiten Elektrode des genannten ersten Transistors (Q2) verbunden ist, und eine zweite Elektrode des genannten vierten Transistors (Q7) mit der zweiten Elektrode des genannten zweiten Transistors (Q3) verbunden ist;

eine erste Schaltereinrichtung (Q4), die eine Steuerelektrode des genannten dritten Transistors (Q6) mit der zweiten Elektrode des genannten ersten Transistors (Q2) verbindet;

einen ersten Kondensator (C1), der die Steuerelektrode des genannten dritten Transistors (Q6) mit der zweiten Elektrode des genannten zweiten Transistors (Q3) verbindet;

eine zweite Schaltereinrichtung (5), die eine Steuerelektrode des genannten vierten Transistors (Q7) mit der zweiten Elektrode des genannten zweiten Transistors (Q3) verbindet; und

einen zweiten Kondensator (C2), der die Steuerelektrode des genannten vierten Transistors mit der zweiten Elektrode des genannten ersten Transistors (Q2) verbindet.

2. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 1, der zusätzlich eine dritte Schaltereinrichtung (Q9) einschließt, die die genannte erste Eingangsklemme (IN) mit der Steuerelektrode des genannten zweiten Transistors (Q3) verbindet.

3. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 1 oder 2, ferner umfassend eine vierte Schaltereinrichtung (Q8), die zwischen die genannte zweite Eingangsklemme (VX) und die Steuerelektrode des genannten zweiten Transistors (Q3) eingefügt ist.

4. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 1, 2 oder 3, in dem alle Transistoren Feldeffekttransistoren sind.

5. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 4, in dem der genannte dritte (Q6) und vierte (Q4) Transistor p-Kanal Feldeffekttransistoren sind und die anderen genannten Transistoren n-Kanal Feldeffekttransistoren sind.

6. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 4 oder 5, in dem die genannten Steuerelektroden aller genannter Transistoren Gateelektroden sind.

7. Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 4, 5 oder 6, in dem die genannten ersten Elektroden aller genannter Transistoren Sourceelektroden sind.

8. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 4, 5, 6 oder 7, in dem die genannten zweiten Elektroden aller genannter Transistoren Drainelektroden sind.

9. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß irgendeinem der vorhergehenden Ansprüche, in dem alle genannten Schalter extern, synchronisiert gesteuert werden.

10. Der Verriegelungskomparator mit Unterdrückung der Nullpunktabweichung gemäß Anspruch 9, in dem alle genannten Schalter Feldeffekttransistoren sind.