JPS58218222A - 電圧比較器 - Google Patents
電圧比較器Info
- Publication number
- JPS58218222A JPS58218222A JP10112682A JP10112682A JPS58218222A JP S58218222 A JPS58218222 A JP S58218222A JP 10112682 A JP10112682 A JP 10112682A JP 10112682 A JP10112682 A JP 10112682A JP S58218222 A JPS58218222 A JP S58218222A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- capacitors
- trnt2
- trnt1
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、感度と動作速度の向上を図った７リツブ・フ
ロップ形の電圧比較器に関するものである。
ロップ形の電圧比較器に関するものである。
技術の背景
従来、電圧比較器として、２個のトラｙジスタ反転増幅
器を正帰還接続したクリップ・フロップ形のものが汎用
されている。この種電圧比較器は、第１図示のように、
ｐチャネル・トラてジスタｐＴ１とｎチャネル・トラン
ジスタｎＴ１から成る第１の反転増幅器ＡＭＰ１ と、
ｐチャネル・トランジスタｐＴ２ トｎチャネル・トラ
ンジスタｎＴ２から成る第２の反転増幅器ＡＭＰ２とが
正帰還接続されており、入力端子１１に印加された入力
電圧ｖｌと入力端子Ｉ２に印加された基準電圧ＶＲとの
比較結果が出力端子０１と０２に出力される。その動作
を第２図を参照して説明すれば、時刻ｔ１以前ではスイ
ンｆ５１と５２が共にオン状態であり、一方スイッチＳ
６はオフ状態となっている。従って入力端子１１に供給
された信号電圧Ｖ、がコンデンサＣ１に充電され、これ
が出力電圧ＦＯＲとして出力端子０２に現われる。一方
入力端子Ｉ２に供給された基準電圧ＦＲはコンデン−？
Ｃ２に充電され１、これが出力電圧ＶＯ１として出力
端子０１に現われる。
器を正帰還接続したクリップ・フロップ形のものが汎用
されている。この種電圧比較器は、第１図示のように、
ｐチャネル・トラてジスタｐＴ１とｎチャネル・トラン
ジスタｎＴ１から成る第１の反転増幅器ＡＭＰ１ と、
ｐチャネル・トランジスタｐＴ２ トｎチャネル・トラ
ンジスタｎＴ２から成る第２の反転増幅器ＡＭＰ２とが
正帰還接続されており、入力端子１１に印加された入力
電圧ｖｌと入力端子Ｉ２に印加された基準電圧ＶＲとの
比較結果が出力端子０１と０２に出力される。その動作
を第２図を参照して説明すれば、時刻ｔ１以前ではスイ
ンｆ５１と５２が共にオン状態であり、一方スイッチＳ
６はオフ状態となっている。従って入力端子１１に供給
された信号電圧Ｖ、がコンデンサＣ１に充電され、これ
が出力電圧ＦＯＲとして出力端子０２に現われる。一方
入力端子Ｉ２に供給された基準電圧ＦＲはコンデン−？
Ｃ２に充電され１、これが出力電圧ＶＯ１として出力
端子０１に現われる。
その後時刻１．において、スイッチＳ１とＳ２がオフ状
態となシ、入力電圧Ｖｘと基準電圧ＶＲがコンデンサＣ
１とＣ２に保持される。時刻ｔ３においてスイッチＳ６
がオン状態になるとノードＮ１の電圧ＶＮ１が直線的に
上昇し、この電圧と’Ｏｆ ＊ ＶＯ２との電圧がｐチ
ャ炉ネル・トランジスタのゲート・ソース間閾値電圧Ｆ
ＴＰを超えると、ｐテヤシネル・トランジスタｐＴ１と
ｐＴ２が導通する。この結果コンデンサＣ１とＣ２がそ
れぞれｐチャンネル・トランジスタｐｒ１とｐＴ２を介
して充電される。コンデンサＣ１とＣ２の充電電圧とバ
イアス端子Ｂ２との電圧差がｎチャンネル・トランジス
タのゲート・ソース間閾値電圧ＦＴＮを超えると、ｎチ
ャンネル・トランジスタｎＴ’ｌとｎＴ１が導通する。
態となシ、入力電圧Ｖｘと基準電圧ＶＲがコンデンサＣ
１とＣ２に保持される。時刻ｔ３においてスイッチＳ６
がオン状態になるとノードＮ１の電圧ＶＮ１が直線的に
上昇し、この電圧と’Ｏｆ ＊ ＶＯ２との電圧がｐチ
ャ炉ネル・トランジスタのゲート・ソース間閾値電圧Ｆ
ＴＰを超えると、ｐテヤシネル・トランジスタｐＴ１と
ｐＴ２が導通する。この結果コンデンサＣ１とＣ２がそ
れぞれｐチャンネル・トランジスタｐｒ１とｐＴ２を介
して充電される。コンデンサＣ１とＣ２の充電電圧とバ
イアス端子Ｂ２との電圧差がｎチャンネル・トランジス
タのゲート・ソース間閾値電圧ＦＴＮを超えると、ｎチ
ャンネル・トランジスタｎＴ’ｌとｎＴ１が導通する。
この結果、コンデンサＣ１は、ｐチャンネル・トランジ
スタｐＴ２を介して充電され右と同時にｎチャンネル・
トランジスタｎＴ２を介して放電される。同様に、コン
デンサＣ２は、トランジスタｐＴ１を介して充電される
と同時にトラざジスタｎＴ１を介して放電される。しか
しながらこれらＭＯＳ ）ランジスタの電流はゲート・
ソース間電圧の２乗にほぼ比例するので、ｎチャンネル
・トランジスタｎＴ１とｎＴ’ｌの導通直後においては
、コンデンサの放電電流に比べて充電電流が大きく、こ
のためコンデンサＣ１と０２の電圧はいずれも上昇し続
けるが、その上昇速度は漸次鈍化する。時刻１ｓにおい
てｐ、チャンネル・トランジスタによる充電電流とれチ
ャンネル・トランジスタによる放電電流がほぼ等しくな
ると、コンデンサＣ１と０２の電圧はほぼｎＴ２から成
るＡＭＰ’ｌの入出力特性の動作点は、第３図示のよう
に、一点鎖線との交点近傍に存在し、極めて大きな利得
を有する。従って多少の時間遅れを伴なう時刻ｔ・６に
おいて正帰還接続の効果が顕著になυ、コンデンサＣ１
の充電電圧すなわち出力電圧ｒｏ！はバイアス電圧ＦＢ
Ｉに急激に近づき、−ヵ３．ア７ｔｄ□２゜、□うわあ
、ヵ□ＶＯＩはバイアス電圧ＦＢ２に急激に近づく。こ
のようにしてディジタぶ回路への入力信号が出力される
。
スタｐＴ２を介して充電され右と同時にｎチャンネル・
トランジスタｎＴ２を介して放電される。同様に、コン
デンサＣ２は、トランジスタｐＴ１を介して充電される
と同時にトラざジスタｎＴ１を介して放電される。しか
しながらこれらＭＯＳ ）ランジスタの電流はゲート・
ソース間電圧の２乗にほぼ比例するので、ｎチャンネル
・トランジスタｎＴ１とｎＴ’ｌの導通直後においては
、コンデンサの放電電流に比べて充電電流が大きく、こ
のためコンデンサＣ１と０２の電圧はいずれも上昇し続
けるが、その上昇速度は漸次鈍化する。時刻１ｓにおい
てｐ、チャンネル・トランジスタによる充電電流とれチ
ャンネル・トランジスタによる放電電流がほぼ等しくな
ると、コンデンサＣ１と０２の電圧はほぼｎＴ２から成
るＡＭＰ’ｌの入出力特性の動作点は、第３図示のよう
に、一点鎖線との交点近傍に存在し、極めて大きな利得
を有する。従って多少の時間遅れを伴なう時刻ｔ・６に
おいて正帰還接続の効果が顕著になυ、コンデンサＣ１
の充電電圧すなわち出力電圧ｒｏ！はバイアス電圧ＦＢ
Ｉに急激に近づき、−ヵ３．ア７ｔｄ□２゜、□うわあ
、ヵ□ＶＯＩはバイアス電圧ＦＢ２に急激に近づく。こ
のようにしてディジタぶ回路への入力信号が出力される
。
上述の従来例においては、第６図示のように、２つの反
転増幅器ＡＭＰ １とＡＭＰ ２の特性が不揃いで両者
間にオフセット電圧Ｖ Ｏｆｆが存在する場合には、こ
のＶＯｆｆを増幅することにエリ出力が決定されてしま
う。通常このＶＯｆｆ は数十ｔｎＶ程度であり、これ
以下の入力電圧感度を得ることができないという問題が
ある。
転増幅器ＡＭＰ １とＡＭＰ ２の特性が不揃いで両者
間にオフセット電圧Ｖ Ｏｆｆが存在する場合には、こ
のＶＯｆｆを増幅することにエリ出力が決定されてしま
う。通常このＶＯｆｆ は数十ｔｎＶ程度であり、これ
以下の入力電圧感度を得ることができないという問題が
ある。
第２に、時刻ｔｓ以後のコンデンサ充電期間に、両コン
デンサに容量値にばらつきがあると入力電圧の大小関係
が正しく保持されず誤出力の原因となシ、これを防止す
る必要上感度が低下するという問題もある。
デンサに容量値にばらつきがあると入力電圧の大小関係
が正しく保持されず誤出力の原因となシ、これを防止す
る必要上感度が低下するという問題もある。
第６に、時刻ｔ３から時刻ｔ６に至る応答時間が長く、
高速動作が困難であるという問題もある。
高速動作が困難であるという問題もある。
発明の目的
本発明は上述した従来の問題点に鑑みてなされたもので
あり−１その目的は、素子特性のばらつきにより入力感
度が低下せず、・しかも高速動作が可能なフリップ・フ
ロップ形の電圧比較器を提供することにある。
あり−１その目的は、素子特性のばらつきにより入力感
度が低下せず、・しかも高速動作が可能なフリップ・フ
ロップ形の電圧比較器を提供することにある。
発明の実施例
第４図は本発明の一実施例の回路図であシ、第５図はそ
の動作を説明するための波形図である。
の動作を説明するための波形図である。
第４図において、第１図と同一の参照符号を付した要素
は、第１図に関し既に説明した要素と同一の要素である
。゛まずスイッチＳ４と５５を閉じ、かつスイッチＳ６
を入力端子Ｉ２側に倒しておき、時刻ｔ１ でスイッ
チＳ６を閉□じる。時刻ｔ１において、上記４個のスイ
ッチをすべて同時に切替えても結果は同じである。ノー
ドＮ１の電圧ＦＨ１が直線的に増大して、時刻ｔ！にお
いてこれと出力Ｊυ コンデンサＣ３と０４への充電が開始される。一方ｎチ
ャ≠ネル・トランジスタｎＴ１とｎＴ２には同一の値の
ゲート・ソース間電圧が印加されており、それぞれコン
デンサＣ６と０４の放電路を形成する。
は、第１図に関し既に説明した要素と同一の要素である
。゛まずスイッチＳ４と５５を閉じ、かつスイッチＳ６
を入力端子Ｉ２側に倒しておき、時刻ｔ１ でスイッ
チＳ６を閉□じる。時刻ｔ１において、上記４個のスイ
ッチをすべて同時に切替えても結果は同じである。ノー
ドＮ１の電圧ＦＨ１が直線的に増大して、時刻ｔ！にお
いてこれと出力Ｊυ コンデンサＣ３と０４への充電が開始される。一方ｎチ
ャ≠ネル・トランジスタｎＴ１とｎＴ２には同一の値の
ゲート・ソース間電圧が印加されており、それぞれコン
デンサＣ６と０４の放電路を形成する。
この放電電流よりも充電電流が１廻るようにｎチャかネ
ル・トランジスタのゲート・ソース間電圧を設定してお
くことによシ、コンデンサＣ３とＣ４の電圧すなわち出
力電圧Ｖｏｔと−２が上昇し始める。両者の電圧上昇速
度には、第５図示のように、両コンデンサの容量値のば
らつき、あるいはトランジスタの特性のばらつきに基づ
く差異が許容される。
ル・トランジスタのゲート・ソース間電圧を設定してお
くことによシ、コンデンサＣ３とＣ４の電圧すなわち出
力電圧Ｖｏｔと−２が上昇し始める。両者の電圧上昇速
度には、第５図示のように、両コンデンサの容量値のば
らつき、あるいはトランジスタの特性のばらつきに基づ
く差異が許容される。
時刻ｔ３において、コンデンサの充放電電流がほぼ均衡
し、出力電圧ＦＯＩとＦＯＲは一定値となる。
し、出力電圧ＦＯＩとＦＯＲは一定値となる。
このとき、トランジスタｐＴ１とｎＴ１から成る反転増
幅器ＡＭＰ１ と、トランジスタｐＴ２とｎＴ２から
成る反転増幅器ＡＭＰ２の動作点電圧は、それぞれ第３
図示の一点鎖線との交点に存在し、Ｊ’ｏｉ とＶＯ２
の間には両増幅器のオフセット電圧ＶＯｆｆに相当する
電圧差が存在する。この電圧差はコンデンサ（？３とＣ
４に保持される。このときの出力電圧ＶＯ１とＦＯＩの
大小関係は、従来例の場合と異なり、入１：′。
幅器ＡＭＰ１ と、トランジスタｐＴ２とｎＴ２から
成る反転増幅器ＡＭＰ２の動作点電圧は、それぞれ第３
図示の一点鎖線との交点に存在し、Ｊ’ｏｉ とＶＯ２
の間には両増幅器のオフセット電圧ＶＯｆｆに相当する
電圧差が存在する。この電圧差はコンデンサ（？３とＣ
４に保持される。このときの出力電圧ＶＯ１とＦＯＩの
大小関係は、従来例の場合と異なり、入１：′。
力電圧の大小関係とは全く独立に両増幅器の特性のばら
つきのみに応じてｍ””’ｌｑされる。
つきのみに応じてｍ””’ｌｑされる。
上述のように動作点電圧が設定された後、時刻ｔ４にお
いてスイッチＳ４と５５を開放し、スイッチＳ６を入力
端子１１側に切替える。この結果反転増幅器ＡＭＰ １
とＡＭＰ ２はコンデンサＣ３とＣ４を介して正帰
還接続され、同時にｎチャネル・トランジスタｎＴ１を
流れる電流が変化する。入力端子１１上の信号電圧ＶＸ
が入力端子Ｉ２上の基準電圧ＶＲよシも高いものとすれ
ば、ｎチャネル・トランジスタｎＴ１を流れる放電電流
値が増加し、出力端子０１上の出力電圧ＦＯＩが瞬間的
に低下する。
いてスイッチＳ４と５５を開放し、スイッチＳ６を入力
端子１１側に切替える。この結果反転増幅器ＡＭＰ １
とＡＭＰ ２はコンデンサＣ３とＣ４を介して正帰
還接続され、同時にｎチャネル・トランジスタｎＴ１を
流れる電流が変化する。入力端子１１上の信号電圧ＶＸ
が入力端子Ｉ２上の基準電圧ＶＲよシも高いものとすれ
ば、ｎチャネル・トランジスタｎＴ１を流れる放電電流
値が増加し、出力端子０１上の出力電圧ＦＯＩが瞬間的
に低下する。
この１つの安定状態からの変化は正帰還状態のもとで生
ずるので、他の安定状態に向かって加速的 −に変化
し、ｒｏｌは急激にＦＢ２に近づくと共にＦＯＩは急激
にＦＢ２に近づく。この結果出力端子０１と０２間にデ
ィジタル出力が発生する。
ずるので、他の安定状態に向かって加速的 −に変化
し、ｒｏｌは急激にＦＢ２に近づくと共にＦＯＩは急激
にＦＢ２に近づく。この結果出力端子０１と０２間にデ
ィジタル出力が発生する。
このように、動作点電圧からの変化の方向すなわち出力
パルスの極性が信号電圧と基準電圧の差のみに基いて宏
まシ、オフセット電圧ＶＯｆｆ は回路の動作に何科影
響を及ぼさないので、従来例に比べて入力感肇徴；大幅
に向上する。また回路の動”ｊ 作速度は時刻ｔ４から１ｓまでの時間で定まるから、従
来例に比べて動作速度が大幅に向上する。特に、周期的
なサンプリングを行なう場合には、時刻ｔ！からｔａ
ｔでのプレチャージの時間を予め確保できるという点で
本発明の応用に適している。またコンデンサＣ３とＣ４
の容量値が多少不揃いであっても、プレチャージに要す
る時間が多少ばらつくだけであり、基本的な動作特性は
何ら損なわれない。
パルスの極性が信号電圧と基準電圧の差のみに基いて宏
まシ、オフセット電圧ＶＯｆｆ は回路の動作に何科影
響を及ぼさないので、従来例に比べて入力感肇徴；大幅
に向上する。また回路の動”ｊ 作速度は時刻ｔ４から１ｓまでの時間で定まるから、従
来例に比べて動作速度が大幅に向上する。特に、周期的
なサンプリングを行なう場合には、時刻ｔ！からｔａ
ｔでのプレチャージの時間を予め確保できるという点で
本発明の応用に適している。またコンデンサＣ３とＣ４
の容量値が多少不揃いであっても、プレチャージに要す
る時間が多少ばらつくだけであり、基本的な動作特性は
何ら損なわれない。
第６図は第４図示の回路を一般的なブロック図の形式で
示したものである。
示したものである。
第７図は本発明の他の実施例のブロック図であり、動作
電圧の設定後スイッチＳ７を切替えて、予めコンデンサ
Ｃ５に充電しておいた信号電圧と基準電圧の差電圧を反
転増幅器ＡＭＰ １の非反転入力端子に印加するもので
ある。
電圧の設定後スイッチＳ７を切替えて、予めコンデンサ
Ｃ５に充電しておいた信号電圧と基準電圧の差電圧を反
転増幅器ＡＭＰ １の非反転入力端子に印加するもので
ある。
第８図は本発明の更に他の実施例のブロック図であり、
動作電圧の設定後スイッチＳ８と５９を切替えて、予め
コンデンサＣ６に充電しておいた信号電圧と基準電圧の
差電圧を正帰還ループ中の適宜の箇所に挿入するもので
ある。この実施例では各増幅器の非反転入力端子は不要
であシ、各増幅器は差動、増幅器ではなくインバータに
よって構成される。
動作電圧の設定後スイッチＳ８と５９を切替えて、予め
コンデンサＣ６に充電しておいた信号電圧と基準電圧の
差電圧を正帰還ループ中の適宜の箇所に挿入するもので
ある。この実施例では各増幅器の非反転入力端子は不要
であシ、各増幅器は差動、増幅器ではなくインバータに
よって構成される。
発明の効果
以上詳細に説明したように、本発明は２個の電端子間又
は正帰還ループ内に比較電圧を印加する構成であるから
、従来に比べて入力感度と動作速度が大幅に向上し、ま
たコンデンサの容量等回路定数がばらついても動作特性
に影響を及ぼさないという利点がある。
は正帰還ループ内に比較電圧を印加する構成であるから
、従来に比べて入力感度と動作速度が大幅に向上し、ま
たコンデンサの容量等回路定数がばらついても動作特性
に影響を及ぼさないという利点がある。
第１図は従来例の構成を例示する回路図、第２図、第３
図は第１図の動作を説明するための概念図、第４図は本
発明の一実施例の構成を示す回路図、第５図は第４図の
動作を説明するだめの概念図、第６図は第４図の回路を
一般的に図示する構成ブロック図、第７図は本発明の他
の実施例の構成ブロック図、第８図は本発明め更に他の
実施例の構成ブロック図である。 ＡＭＰｌ、 ＡＭＰ２・・・第１１年２の反転増幅器、
ｐＴｌ。 ｐＴ２・・・ｐチャネル・トランジスタ、ｎＴ１．ｎＴ
２・・・ｎチャネル・トランジスタ、Ｃ１乃至Ｃ４・・
・コンデンサ、Ｓｌ乃至Ｂ９・・・スイッチ、１１．Ｉ
２・・・入力電圧端子、０１，０２・・・出力電圧端子
、Ｂ１．Ｂ２・・・バイアス電圧端子 特許出願人日本電信電話公社 代理人弁理士 玉 蟲 久 五 部（外６名）第１図 第・２ 図 第３図 ＩＮ 第４図 第５図 Ｍ６図 第７図
図は第１図の動作を説明するための概念図、第４図は本
発明の一実施例の構成を示す回路図、第５図は第４図の
動作を説明するだめの概念図、第６図は第４図の回路を
一般的に図示する構成ブロック図、第７図は本発明の他
の実施例の構成ブロック図、第８図は本発明め更に他の
実施例の構成ブロック図である。 ＡＭＰｌ、 ＡＭＰ２・・・第１１年２の反転増幅器、
ｐＴｌ。 ｐＴ２・・・ｐチャネル・トランジスタ、ｎＴ１．ｎＴ
２・・・ｎチャネル・トランジスタ、Ｃ１乃至Ｃ４・・
・コンデンサ、Ｓｌ乃至Ｂ９・・・スイッチ、１１．Ｉ
２・・・入力電圧端子、０１，０２・・・出力電圧端子
、Ｂ１．Ｂ２・・・バイアス電圧端子 特許出願人日本電信電話公社 代理人弁理士 玉 蟲 久 五 部（外６名）第１図 第・２ 図 第３図 ＩＮ 第４図 第５図 Ｍ６図 第７図
Claims (1)
- はぼ等しい容量値のコンデンサを介して相互に正帰還接
続された第１．第２の反転増幅器、該第１、第２の反転
増幅器の出力端子と各々の反転入力端子とをほぼ短絡し
た状態で動作点電圧を設定−するスイッチ回路、及び該
動作点電圧の設定後前を供給するスイッチ回路を備えた
ことを特徴とする電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112682A JPS58218222A (ja) | 1982-06-12 | 1982-06-12 | 電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10112682A JPS58218222A (ja) | 1982-06-12 | 1982-06-12 | 電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58218222A true JPS58218222A (ja) | 1983-12-19 |
Family
ID=14292378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10112682A Pending JPS58218222A (ja) | 1982-06-12 | 1982-06-12 | 電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58218222A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117513A (ja) * | 1986-11-05 | 1988-05-21 | Seiko Epson Corp | レベル変換回路 |
| JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
| JP2010200302A (ja) * | 2009-02-26 | 2010-09-09 | Advantest Corp | ラッチ機能付きコンパレータおよびそれを用いた試験装置 |
-
1982
- 1982-06-12 JP JP10112682A patent/JPS58218222A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63117513A (ja) * | 1986-11-05 | 1988-05-21 | Seiko Epson Corp | レベル変換回路 |
| JPH02142214A (ja) * | 1988-11-24 | 1990-05-31 | Nippon Motoroola Kk | オフセット電圧を補償したラッチングコンパレータ |
| JP2010200302A (ja) * | 2009-02-26 | 2010-09-09 | Advantest Corp | ラッチ機能付きコンパレータおよびそれを用いた試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984703A (en) | CMOS Schmitt trigger | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| US5332931A (en) | High speed differential comparator | |
| US4581545A (en) | Schmitt trigger circuit | |
| EP0108927A1 (en) | High speed charge balancing comparator | |
| JP3037972B2 (ja) | 高速自動ゼロ比較器 | |
| US6046612A (en) | Self-resetting comparator circuit and method | |
| US4320347A (en) | Switched capacitor comparator | |
| US5017805A (en) | Offset cancel latching comparator | |
| US5287070A (en) | Balanced voltage comparator | |
| JP2857949B2 (ja) | 差動増幅器のオフセット電圧補償回路 | |
| JPS5946131B2 (ja) | 符号化回路 | |
| JPH07135452A (ja) | 電流比較器 | |
| US11611341B2 (en) | Sampling circuit and sampling method | |
| JPS58218222A (ja) | 電圧比較器 | |
| US4594560A (en) | Precision setting of the bias point of an amplifying means | |
| US4195266A (en) | Commutating signal level translator | |
| US6281717B1 (en) | Dynamic error compensation in track-and-hold circuits | |
| KR0161321B1 (ko) | 전류 클램핑 회로 | |
| JPS59138121A (ja) | 電界効果トランジスタ・スイッチを整合させるための装置 | |
| JPS6251008B2 (ja) | ||
| JPS6152012A (ja) | 差動増幅回路 | |
| JPS61192116A (ja) | ヒステリシス回路 | |
| JPH0441531B2 (ja) | ||
| US4123721A (en) | Bias current compensated operational amplifier circuit |