DE69132995T2

DE69132995T2 - Kontakt für Halbleiteranordnung und Verfahren zur Herstellung

Info

Publication number: DE69132995T2
Application number: DE69132995T
Authority: DE
Inventors: Tomoyuki Furuhata
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-11-28
Filing date: 1991-11-26
Publication date: 2002-10-31
Anticipated expiration: 2011-11-27
Also published as: DE69132995D1; EP0488154A2; TW438049U; KR100232910B1; US5315150A; HK1013890A1; JPH0541486A; EP0488154B1; JP3144000B2; EP0488154A3

Description

Hintergrund der Erfindung

1. Feld der Erfindung:

Diese Erfindung betrifft eine Halbleitervorrichtung und insbesondere eine Halbleitervorrichtung mit einem MOS-Element wie etwa eine Halbleitervorrichtung (im Folgenden als "Bi-MOS-Element" bezeichnet), bei der sowohl ein Bipolarelement als auch ein MOS-Element auf einzigen Halbleitersubstrat gebildet sind, oder einen MOS-Feldeffekttransistor (im Folgenden als "MOSFET" bezeichnet) und ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung.

2. Beschreibung des Standes der Technik:

Mit den jüngsten Fortschritten bei der Integration von Elementen in großem Maßstab in MOS- Halbleiter-IC-Vorrichtungen sind zunehmend Anwendungen mit einer vergrabenen Kontaktstruktur aufgekommen.
In einer typischen vergrabenen Kontaktstruktur in herkömmlichen MOSFETs sind eine Gateelektrode und eine Sourceelektrode und/oder eine Drainelektrode (im Folgenden als "Source/Drainelektrode" bezeichnet) durch Wachstum und Bearbeitung ein und desselben polykristallinen Siliziums gebildet, und ein Kontakt mit einer Sourcediffusionsregion oder einer Draindiffusionsregion (im Folgenden als "Source-/Draindiffusionsregion" bezeichnet) ist über eine Kontaktdiffusionsregion durch Verunreinigungsdiffusion von der Source-/Drainelektrode her ausgebildet.
Als Antwort auf die winzigen Elemente wurde als Maßnahme gegen das heiße-Elektronen- Problem eine LDD-(Lightly Doped Drain)-Struktur in MOSFETs verwendet.
Die Struktur dieses Typs von Halbleitervorrichtung ist schematisch in Fig. 2 der beigefügten Zeichnungen gezeigt.
In Fig. 2 ist der MOSFET 100 ein n-Kanal-MOS-Transistor mit einer LDD-Struktur. Dieser MOSFET 100 hat eine vergrabene Kontaktstruktur auf einem Siliziumsubstrat 10 vom p-Typ. Eine Kontaktdiffusionsregion 28, die diese vergrabene Kontaktstruktur bildet, ist aufgebaut aus einer n&spplus;-Diffusionsschicht, die durch Verunreinigungsdiffusion von einer Source-/Drainelektrode 40 ausgebildet ist, die aus einer polykristallinen Siliziumschicht vom n&spplus;-Typ gebildet ist. Die Source- /Drainelektrode 40 wird zusammen mit einem Verdrahtungsabschnitt 44 gebildet, wenn die Schicht einer Gateelektrode 30 erzeugt wird. Die Kontaktdiffusionsregion 28 vom n&spplus;-Typ ist mit einer Source-/Draindiffusionsregion 42a vom n&spplus;-Typ über eine Zwischenregion oder Offsetregion vom n&supmin;-Typ verbunden, die unmittelbar unter einer Seitenwand 50 liegt, die an die Source- /Drainelektrode 40 angrenzt.
In Fig. 2 bezeichnet Bezugszeichen 12 einen Feld-Oxidfilm, 14 einen Gate-Oxidfilm und 18 eine Aussparung der Siliziumschicht, die während des Ätzens der polykristallinen Siliziumschicht gebildet ist.
Die Halbleitervorrichtung aus Fig. 2 hat jedoch die folgenden, aus der vergrabenen Kontaktstruktur resultierenden Nachteile:
(1) Wenn eine Verunreinigung mit einer kleinen Diffusionskonstante als Verunreinigung in der Source-/Drainelektrode 40 aus polykristallinem Silizium vom n&spplus;-Typ verwendet würde, wäre die Tiefe der Kontaktdiffusionsregion 28 vom n&spplus;-Typ gering. Die Tiefe der mit der Kontaktdiffusionsregion 28 vom n&spplus;-Typ zu verbindenden Offsetregion 52 vom n&supmin;-Typ ist ursprünglich gering, und die Region 52 hat einen hohen Widerstand. Deshalb würde der Widerstand der gesamten vergrabenen Kontaktstruktur zunehmen und der Source-/Draindiffusionsregion 42a des MOSFETs einen hohen parasitären Widerstand verleihen und so die gegenseitige Leitfähigkeit des MOSFET und die Kennlinie des Einschaltstroms beeinträchtigen, der im Einschaltzustand des Transistors fließen kann.
(2) Während der Erzeugung der Gateelektrode 30 vom n&spplus;-Typ und der Source-/Drainelektrode 40 vom n&spplus;-Typ durch Ätzen wird auch der freiliegende Abschnitt des Siliziumsubstrats 10 vom p- Typ geätzt und so die Vertiefung 18 in der Siliziumschicht gebildet. Wenn die Offsetregion 52 vom n&supmin;-Typ durch Ionenimplantation gebildet wird, würde die Verunreinigung kaum in den Umfangsbereich der Vertiefung 18 der Siliziumschicht eindotiert, so daß die Verunreinigungskonzentration der Offsetregion 52 vom n&supmin;-Typ dazu neigt, geringer als ein vorgegebener Wert zu werden, während der Widerstand derselben Offsetregion 52 vom n&supmin;-Typ dazu neigt, zuzunehmen. Infolgedessen würde die LDD-Struktur nur unangemessen arbeiten und das obige Problem (1) hervorrufen. Dies führt auch zu einer starken Unregelmäßigkeit der oben erwähnten Kennlinie aufgrund der ungleichförmigen Verarbeitung, wie etwa beim Ätzschritt.
Die oben erwähnten Probleme sind bemerkenswert, wenn Arsen, das eine kleine Diffusionskonstante hat, als Verunreinigung in der polykristallinen Siliziumschicht vom n&spplus;-Typ (Source- /Drainelektrode 40), der n&supmin;-Typ-Offsetregion 52 und den Source-/Draindiffusionsregionen 42a, 42b vom n&spplus;-Typ verwendet wird.
Ferner wird aus dem gleichen Grund das obige Problem (1) auch im Fall eines MOSFET mit einer vergrabenen Kontaktstruktur verursacht, zu der keine LDD-Struktur hinzugefügt ist.
Auch im Fall eines Bi-MOS-Elementes würde bei der Erzeugung einer Emitterdiffusionsregion vom n&spplus;-Typ des Bipolartransistors das gleiche Problem wie beim MOSFET durch die Verunreinigungsdiffusion des Arsen von der polykristallinen Siliziumschicht vom n&spplus;-Typ aus verursacht.
Um einen Hochgeschwindigkeits-Bipolartransistor zu realisieren, sollte die Tiefe der Emitterdiffusionsregion vom n&spplus;-Typ gering sein. Wenn eine Kontaktdiffusionsregion eines MOSFET gleichzeitig mit der Emitterdiffusionsregion gebildet wird, führt die geringe Tiefe der Kontaktdiffusionsregion zu den obigen Problemen (1) und (2). Wenn also in einem Bi-MOS-Element ein parasitärer Widerstand, der aus der vergrabenen Kontaktstruktur resultiert, verringert werden soll, sollte die Tiefe der Diffusionsregion groß sein. Dies ist ein Hindernis für ein Hochgeschwindigkeits-Bi-MOS- Element.
Eine Halbleitervorrichtung nach dem Oberbegriff des Anspruches 1 ist offenbart in dem Dokument JP-A-60-2197771. In diesem Dokument ist eine Diffusionsstruktur mit vergrabenem Kontakt durch allein die erste Diffusionsregion gebildet, die so geformt ist, daß sie eine Drain/Source-Region überlappt und eine größere Diffusionstiefe als die der Source- /Draindiffusionsregion hat. Die Schicht zwischen dieser ersten Diffusionsregion mit vergrabenem Kontakt und der polykristallinen Siliziumschicht ist ein auf der Substratoberfläche gebildeter Metallsilizidfilm mit hohem Schmelzpunkt anstelle einer in dem Substrat gebildeten Diffusionsschicht. Der Zweck dieser Schicht ist, das Auftreten einer Vertiefung in der Siliziumschicht als Folge eines anschließenden Ätzens des benötigten Elektrodenmusters in die polykristalline Siliziumschicht zu verhindern.
Eine in dem Dokument GB-A-2 075 255 offenbarte Halbleitervorrichtung umfaßt eine Diffusionsstruktur mit vergrabenem Kontakt, die durch eine einzige Diffusionsregion gebildet ist, die so geformt ist, daß sie eine Drain/Source-Region überlappt und eine kleinere Diffusionstiefe als die der Source-/Draindiffusionsregion hat.
Das Dokument LP-A-61-13668 offenbart eine Halbleitervorrichtung mit einer MOS-Struktur, bei der Oberflächenschichten von Source- und Drain-Regionen, die in Kontakt mit einer Source- und Drain-Siliziumelektrode sind, stärker dotiert sind als der Rest der Source- und Drain-Regionen.
Das Dokument EP-A-0 200 603 offenbart eine Halbleitervorrichtung mit auf dem gleichen Substrat integrierten MOS- und Bipolar-Elementen.
Eine Aufgabe der vorliegenden Erfindung ist, eine Halbleitervorrichtung zu schaffen, die kaum durch ungleichförmige Verarbeitung wie etwa in einem Ätzschritt beeinflußt ist, in ihren Eigenschaften stabil ist und eine vergrabene Kontaktstruktur mit geringem Widerstand hat.
Ein anderes Ziel der vorliegenden Erfindung ist, ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung anzugeben.
Diese Ziele werden erreicht mit einer Halbleitervorrichtung nach Anspruch 1 und einem Verfahren nach Anspruch 9 bzw. 10.
Bevorzugte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
Da bei dieser Halbleitervorrichtung die Diffusionsregion, die die vergrabene Kontaktstruktur des MOS-Elementes bildet, die durch Verunreinigungsdiffusion von der polykristallinen Siliziumschicht aus gebildete erste Kontaktdiffusionsregion und die durch tiefere Diffusion als die erste Kontaktdiffusionsregion gebildete zweite Kontaktdiffusionsregion umfaßt, ist es möglich, eine Halbleitervorrichtung zu schaffen, die kaum durch ungleichförmige Bearbeitung, etwa im Ätzschritt, beeinflußt ist, stabil in ihren Eigenschaften ist, eine vergrabene Kontaktstruktur mit geringem Widerstand und einen geringen parasitären Widerstand hat.
Da außerdem das erfindungsgemäße MOS-Element eine tiefe Diffusionsschicht hat, um die Verbindungsfläche zu Source/Drain zu vergrößern, ist es geeignet für die Verwendung beispielsweise in einem statischem Speicher mit wahlfreiem Zugriff (SRAM). Da in letzter Zeit Fortschritte bei der Integration von Elementen gemacht worden sind, steigen die Anforderungen an eine geringe Tiefe von Source/Drain eines Transistors, für die die Fläche einer solchen Verbindung verringert werden muß. Das Ausmaß der Verbindung zur Source/Drain würde so verringert, daß das Ausmaß der Verbindung eines Speicherknotens in einem SRAM, der dieses MOS-Element verwendet, unangemessen würde. Dies beeinflußt in einem SRAM Eigenschaften wie Störungsfestigkeit, Leckstrom und Bestrahlungsfehler. Dieses Problem wäre insbesondere auf Seiten des Drain bemerkenswert. Wenn aber ein n-Kanal-Transistor verwendet wird, in dem das MOS- Element gemäß der Erfindung eingebaut ist, ist es möglich, die Fläche der Verbindung zu Source/Drain zu vergrößern und so das Ausmaß der Verbindung zu vergrößern, obwohl die Tiefe von Source/Drain in der Nähe des Kanals des Transistors gering gehalten wird, und so die obigen Probleme zu beseitigen.
Da außerdem die Diffusionstiefe und die Verunreinigungskonzentration der zweiten Kontaktdiffusionsregion der vergrabenen Kontaktstruktur unabhängig von der Verunreinigungskonzentration in der polykristallinen Siliziumschicht eingestellt werden kann, ist es möglich, den Freiheitsgrad bei der Konstruktion der Vorrichtung zu vergrößern.
Wenn dieses MOS-Element mit einem Bipolar-Element kombiniert wird, kann nicht nur Hochgeschwindigkeitsbetrieb des Bipolar-Elementes erreicht, sondern auch ein Bi-MOS-Element mit geringem parasitärem Widerstand geschaffen werden.
Die oben erwähnten Halbleitervorrichtungen können mit der gleichen Zahl von Produktionsschritten wie herkömmlich erzeugt werden.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Querschnitt, der schematisch eine Halbleitervorrichtung vom MOS-Typ gemäß einer ersten Ausgestaltung dieser Erfindung zeigt;
Fig. 2 ist ein Querschnitt, der schematisch eine herkömmliche Halbleitervorrichtung vom MOS-Typ zeigt;
Fig. 3 ist ein Querschnitt ähnlich der Fig. 1, der eine Abwandlung der ersten Ausgestaltung zeigt;
Fig. 4A bis 4G sind Querschnitte, die den Herstellungsprozeß der Halbleitervorrichtung aus Fig. 1 zeigen;
Fig. 5 ist ein Querschnitt, der schematisch eine Bi-MOS-Halbleitervorrichtung gemäß einer zweiten Ausgestaltung zeigt;
Fig. 6A bis 6G sind Querschnitte, die schematisch den Herstellungsprozeß der Halbleitervorrichtung aus Fig. 5 zeigen;
Fig. 7 ist ein Querschnitt, der schematisch eine Halbleitervorrichtung vom MOS-Typ gemäß einer dritten Ausgestaltung zeigt; und
Fig. 8 ist ein Querschnitt, der schematisch eine Halbleitervorrichtung vom Bi-MOS-Typ gemäß der dritten Ausgestaltung zeigt.

Detaillierte Beschreibung

Typische Ausgestaltungen dieser Erfindung werden nun mit Bezug auf die beigefügten Zeichnungen beschrieben.

Ausgestaltung 1:

Fig. 1 zeigt schematisch eine Halbleitervorrichtung gemäß der ersten Ausgestaltung dieser Erfindung.
Gleiche Bezugszeichen bezeichnen in Fig. 1 und 2 sich entsprechende Teile oder Elemente.
Diese Halbleitervorrichtung umfaßt einen n-Kanal-MOSFET 100 mit einer LDD-Struktur. In dem MOSFET 100 sind ein Feld-Oxidfilm 12 und ein Gate-Oxidfilm 14 auf einem p-Typ-Siliziumsubstrat 10 gebildet. Auf dem Gate-Oxidfilm 14 ist eine Gateelektrode 30 gebildet, und eine Source- /Drainelektrode 40 ist in einer von der Gateelektrode 30 beabstandeten Position gebildet, und ein Verdrahtungsabschnitt 44 ist angrenzend an die Source-/Drainelektrode 40 gebildet. Auf gegenüberliegenden Seiten der Gateelektrode 30 und am Ende der Source-/Drainelektrode 40 sind Seitenwände 50 jeweils in Form eines Siliziumoxidfilms gebildet. Unter jeder der Seitenwände 50 ist eine n&supmin;-Typ-Offsetregion 52 gebildet, die eine LDD-Struktur bildet.
In dem Siliziumsubstrat 10 sind Source-/Draindiffusionsregionen 42a, 42b vom n&spplus;-Typ an gegenüberliegenden Seiten der Gateelektrode 30 gebildet. Bei dieser Ausgestaltung ist eine Source-/Draindiffusionsregion vom n&spplus;-Typ 42a mit der Source-/Drainelektrode durch eine vergrabene Kontaktstruktur 20 verbunden.
Die vergrabene Kontaktstruktur 20 umfaßt eine erste Kontaktdiffusionsregion 22 vom n&spplus;-Typ, die mit geringer Tiefe auf der Oberfläche des Siliziumsubstrats 10 gebildet ist, und eine zweite Kontaktdiffusionsregion 24 vom n&spplus;-Typ, die an der Oberfläche des Siliziumsubstrats 10 tiefer als die erste Kontaktdiffusionsregion vom n&spplus;-Typ 22 ausgebildet ist.
Die zweite Kontaktdiffusionsregion vom n&spplus;-Typ 24 ist gebildet durch vorherige Diffusion von Phosphor mit einer großen Diffusionskonstante als Verunreinigung in das Siliziumsubstrat 10, wobei ein Teil der zweiten Kontaktdiffusionsregion 24 vom n&spplus;-Typ mit der Source- /Draindiffusionsregion 42a verbunden wird. Die erste Kontaktdiffusionsregion 22 vom n&spplus;-Typ ist gebildet durch Verunreinigungsdiffusion von Arsen mit einer kleinen Diffusionskonstante von der Source-/Drainelektrode 40 aus. Die Tiefe der zweiten Kontaktdiffusionsregion 24 vom n&spplus;-Typ sollte groß genug sein, so daß der Kontaktwiderstand der vergrabenen Kontaktstruktur 20 unter einen vorgegebenen Wert reduziert werden kann. Zum Beispiel kann die erste Kontaktdiffusionsregion 22 vom n&spplus;-Typ eine Diffusionstiefe von 0,1 bis 0,3 um und die zweite Kontaktdiffusionsregion vom n&spplus;-Typ 24 eine Diffusionstiefe von 0,5 bis 0,8 um haben.
In der Anordnung umfassen die Diffusionsregionen, die die vergrabene Kontaktstruktur 20 bilden, die durch Verunreinigungsdiffusion von Arsen gebildete erste Kontaktdiffusionsregion vom n&spplus;- Typ 22 und die durch Verunreinigungsdiffusion von Phosphor mit größerer Tiefe als die erste Kontaktdiffusionsregion 22 gebildete zweite Kontaktdiffusionsregion 24 vom n&spplus;-Typ. Wegen dieser Doppelschichtstruktur ist es möglich, den Widerstand des vergrabenen Kontaktes, der eine Ursache für die herkömmlichen Probleme wäre, auf einen ausreichend kleinen Wert zu reduzieren und so einen MOSFET mit einem kleinen parasitären Widerstand zu schaffen.
Da die zweite Kontaktdiffusionsregion vom n&spplus;-Typ 24 tief ist, kann die Verbindungsfläche des MOSFET 100 zur Source-/Draindiffusionsregion 42a vom n&spplus;-Typ vergrößert werden, so daß durch Geringhalten der Tiefe der Source-/Draindiffusionsregion 42a, 42b in der Nähe des Kanals eine angemessene Verbindungskapazität gewährleistet werden kann. Deshalb ist der MOSFET 100 geeignet zur Verwendung als statischer Speicher mit wahlfreiem Zugriff (SRAM).
Da die Tiefe der zweiten Kontaktdiffusionsregion 24 vom n&spplus;-Typ kleiner eingestellt ist als die Tiefe der ersten Kontaktdiffusionsregion vom n&spplus;-Typ 22, ist es möglich, eine vergrabene Kontaktstruktur mit geringem Widerstand stabil und unbeeinflußt durch ungleichförmige Verarbeitung wie etwa unregelmäßige Tiefe der Ätzung des Siliziumsubstrats 10 zu erhalten.
Da außerdem die Diffusionstiefe und die Verunreinigungskonzentration der zweiten Kontaktdiffusionsregion vom n&spplus;-Typ 24 unabhängig von der Verunreinigungskonzentration in der polykristallinen Siliziumschicht eingestellt werden können, ist es möglich, den Grad der Freiheit bei der Konstruktion der Vorrichtung zu vergrößern.
Bei dieser Ausgestaltung ist die vergrabene Kontaktstruktur nur für eine Source-/Drainelektrode gebildet. Alternativ kann die vergrabene Kontaktstruktur sowohl für Source- als auch für Drainelektrode gebildet sein.
Fig. 4A bis 4G zeigen den Herstellungsprozeß der Halbleitervorrichtung aus Fig. 1. Gleiche Bezugszeichen bezeichnen sich entsprechende Teile oder Elemente in den Fig. 1 und 4.
(A) In dem in Fig. 4A gezeigten Schritt werden ein Feld-Oxidfilm 12 und ein Gate-Oxidfilm 14 auf einem p-Typ-Siliziumsubstrat 10 durch ein übliches Verfahren erzeugt. Dann erfolgt unter Verwendung eines Resistfilms R1 als Maske (dargestellt durch Pfeile in Fig. 4A) Ionenimplantation von Phosphor in der Region, die eine vergrabene Kontaktstruktur 20 definiert, unten den Bedingungen einer Implantationsenergie von 80 bis 120 keV und einer Implantationsmenge von ca. 5 · 10¹³ bis 5 · 10¹&sup4; cm&supmin;². Nach Entfernen des Resistfilms R1 wird in Stickstoffatmosphäre bei 900 bis 1000ºC 40 bis 80 Minuten lang getempert. In diesem Schritt wird eine zweite Kontaktdiffusionsregion 24 vom n&spplus;-Typ gebildet.
(B) In dem in Fig. 4B gezeigten Schritt wird eine Öffnung H1 in dem Gate-Oxidfilm 14 der Region, die eine vergrabene Kontaktstruktur 20 definiert, gebildet, und dann wird eine polykristalline Siliziumschicht 16 mit einer Dicke von ca. 2000 bis 5000 · 10&supmin;¹&sup0; Meter auf das Siliziumsubstrat 10 aufgeschichtet. Unter den Bedingungen einer Implantationsenergie von 60 bis 100 keV und einer Implantationsmenge von 5 · 10¹&sup5; bis 1 · 10¹&sup6; cm&supmin;² wird Ionenimplantation (dargestellt durch Pfeile in der Zeichnung) von Arsen durchgeführt, und ein Tempern wird in Stickstoffatmosphäre bei 900 bis 1000ºC 20 bis 30 Minuten lang durchgeführt. In diesem Schritt wird eine Kontaktdiffusionsregion 22 vom n&spplus;-Typ durch Verunreinigungsdiffusion von Arsen von der polykristallinen Siliziumschicht 16 her gebildet.
(C) In dem in Fig. 4C gezeigten Schritt wird die polykristalline Siliziumschicht 16 mit der herkömmlichen Photolithographie- und Ätztechnologie geätzt, um eine n&spplus;-Typ-Gateelektrode 30, ein n&spplus;-Typ-Source-/Drainelektrode 40 und einen daran anschließenden Verdrahtungsabschnitt 44 zu bilden. Dabei wird auch der freiliegende Abschnitt des p-Typ-Siliziumsubstrats 10 geätzt, um eine Vertiefung 18 auf dem Substrat 10 zu bilden.
(D) In dem in Fig. 4D gezeigten Schritt wird unter den Bedingungen einer Implantationsenergie von 50 bis 100 keV und einer Implantationsmenge von 1 · 10¹³ bis 3 · 10¹³ cm&supmin;² Ionenimplantation (dargestellt durch Pfeile in der Zeichnung) von Phosphor oder Arsen durchgeführt, um eine n&supmin; -Typ-Offsetregion einer LDD-Struktur zu bilden. In diesem Schritt wird auf der Oberfläche des Siliziumsubstrats 10 eine Diffusionsregion 52a gebildet.
(E) In dem in Fig. 4E gezeigten Schritt wird ein Siliziumoxidfilm 50a mit einer Dicke von ca. 3000 bis 7000 · 10&supmin;¹&sup0; m durch chemische Abscheidung aus der Gasphase (CVD) gebildet.
(F) In dem in Fig. 4F gezeigten Schritt wird der Siliziumoxidfilm 50a durch anisotropes Ätzen geätzt. In diesem Schritt wird eine Seitenwand 50 in Form eines Siliziumoxidfilms an dem Ende jeder Gateelektrode 30 und der Source-/Drainelektrode 40 gebildet.
(G) In dem in Fig. 4G gezeigten Schritt wird unter den Bedingungen einer Implantationsenergie von 50 bis 100 keV und einer Implantationsmenge von 1 · 10¹&sup5; bis 5 · 10¹&sup5; cm&supmin;² (durch Pfeile in der Zeichnung dargestellte) Ionenimplantation von Phosphor oder Arsen durchgeführt, und ein Tempern wird in der Stickstoffatmosphäre bei 900 bis 1000ºC 20 bis 60 Minuten lang durchgeführt. In diesem Schritt werden die Sourcediffusionsregion vom n&spplus;-Typ 42a und die Draindiffusionsregion 42 vom n&spplus;-Typ 42b gebildet. Unter der Seitenwand 50 wird eine Offsetregion vom n&supmin; -Typ 52 durch einen Teil der Diffusionsregion 52a gebildet, um eine LDD-Struktur zu schaffen.
Durch die oben beschriebene Schrittfolge kann der in Fig. 1 gezeigte MOSFET erhalten werden.
Ein anderer MOSFET 300 gemäß der ersten Ausgestaltung, wie in Fig. 3 gezeigt, kann eine vergrabene Kontaktstruktur ohne hinzugefügte LDD-Struktur haben.
Dieser MOSFET 300 ist in der Struktur im wesentlichen identisch mit dem MOSFET 100 vom LDD-Typ aus Fig. 1, mit der Ausnahme, daß es keine Region gibt, die der n&supmin;-Typ-Offsetregion 52 des MOSFET 100 entspricht.

Ausgestaltung 2

Fig. 5 zeigt eine Halbleitervorrichtung gemäß der zweiten Ausgestaltung dieser Erfindung.
In Fig. 5 umfaßt ein Bi-MOS-Element einen vertikalen bipolaren npn-Transistor 200 mit Vollemitterstruktur, der in einem n-Typ-Trog 10a auf einem p-Typ-Siliziumsubstrat 10 gebildet ist, und einen n-Kanal-MOSFET 100 mit LDD-Struktur, der in einem p-Typ-Trog 10b gebildet ist.
Der MOSFET 100 dieser Ausgestaltung ist im Aufbau identisch mit dem MOSFET 100 der ersten Ausgestaltung. Deshalb bezeichnen gleiche Bezugszeichen entsprechende Teile oder Elemente in Fig. 1 und 5, und deren detaillierte Beschreibung ist hier der Übersichtlichkeit halber fortgelassen.
Der Bipolartransistor 200 umfaßt eine in dem n-Typ-Trog 10a gebildete Emitterdiffusionsregion 62 vom n&spplus;-Typ, eine unter der Emitterdiffusionsregion vom n&spplus;-Typ 62 gebildete p-Typ-Basisdiffusionsregion 64 vom p-Typ und eine Kollektordiffusionsregion vom n&spplus;-Typ 66, die von der Basisdiffusionsregion 64 vom p-Typ über einen Feld-Oxidfilm 12 getrennt ist. Eine Emitterelektrode 60 ist auf der Emitterdiffusionsregion 62 vom n&spplus;-Typ gebildet.
Die n&spplus;-Typ-Emitterelektrode 60 des Bipolartransistors 200, die n&spplus;-Typ-Gateelektrode 30 des MOSFET 100, eine Source-/Drainelektrode 40 und ein mit einer vergrabenen Kontaktregion 20 verbundener Verdrahtungsabschnitt 44 sind auf der polykristallinen Siliziumschicht vom n&spplus;-Typ mit Arsen durch den gleichen Schichtbildungsprozeß gebildet.
Eine erste Kontaktdiffusionsregion 22 vom n&spplus;-Typ einer vergrabenen Kontaktstruktur 20 des MOSFET 100 und die Emitterdiffusionsregion vom n&spplus;-Typ 62 des Bipolartransistors 200 sind gleichzeitig durch Verunreinigungsdiffusion von Arsen von den polykristallinen n&spplus;-Typ-Siliziumschichten (40, 60) her gebildet und haben im wesentlichen die gleiche Diffusionstiefe und Verunreinigungskonzentration. Eine zweite Kontaktdiffusionsregion vom n&spplus;-Typ 24 der vergrabenen Kontaktstruktur 20 des MOSFET 100 und die Kollektordiffusionsregion vom n&spplus;-Typ 66 zum Verbinden der Kollektorelektrode des Bipolartransistors 200 sind gleichzeitig durch Verunreinigungsdiffusion von Phosphor gebildet und haben im wesentlichen die gleiche Diffusionstiefe und Verunreinigungskonzentration.
Bei dieser Ausgestaltung hat die erste Kontaktdiffusionsregion 22 vom n&spplus;-Typ 22 des MOSFET 100 eine Diffusionstiefe von 0,1 bis 0,3 um, und die zweite Kontaktdiffusionsregion 24 vom n&spplus;- Typ hat eine Diffusionstiefe von 0,5 bis 0,8 um.
Da gemäß dieser Ausgestaltung die vergrabene Kontaktstruktur 20 des MOSFET 100 die durch Verunreinigungsdiffusion gebildete erste Kontaktdiffusionsregion vom n&spplus;-Typ 22 und die durch Verunreinigungsdiffusion tiefer als die erste Kontaktdiffusionsregion 22 ausgebildete zweite Kontaktdiffusionsregion vom n&spplus;-Typ umfaßt, ist es möglich, den Widerstand der vergrabenen Kontaktstruktur zu verringern. Deshalb ist es möglich, auf einem Substrat sowohl den MOSFET 100 mit kleinem parasitärem Widerstand als auch den Hochgeschwindigkeits-Bipolartransistor 200 mit geringer Diffusionstiefe auszubilden.
Da die zweite Kontaktdiffusionsregion vom n&spplus;-Typ 24 der vergrabenen Kontaktstruktur 20 tief gemacht ist, kann eine vergrabene Kontaktstruktur mit geringem Widerstand unbeeinflußt durch ungleichförmige Bearbeitung wie etwa unregelmäßige Ätztiefe auf der polykristallinen Siliziumschicht gebildet werden, wie in Verbindung mit der ersten Ausgestaltung beschrieben.
Die Diffusionstiefe und Verunreinigungskonzentration können für die Emitterdiffusionsregion vom n&spplus;-Typ 62 des Bipolartransistors 200 und die zweite Kontaktdiffusionsregion vom n&spplus;-Typ 24 des MOSFET 100 unabhängig eingestellt werden. Deshalb können die Eigenschaften der vergrabenen Kontaktstruktur 20 des MOSFET 100 unabhängig vom Bipolartransistor 200 eingestellt werden, was den Freiheitsgrad bei der Konstruktion der Vorrichtung vergrößert.
Fig. 6A bis 6G zeigen den Herstellungsprozeß der Halbleitervorrichtung aus Fig. 5.
(A) In dem in Fig. 6A gezeigten Schritt werden unter Verwendung des üblichen Verfahrens ein n-Typ-Trog 10a und ein p-Typ-Trog 10b in dem p-Typ-Siliziumsubstrat 10 gebildet, und ein Feld- Oxidfilm 12 und ein Oxid-Silizium-Film 14a werden auf dem Siliziumsubstrat 10 gebildet. Dann wird unter den Bedingungen einer Implantationsenergie von 80 bis 120 keV und einer Implantationsmenge von 5 · 10¹³ bis 5 · 10¹&sup4; cm&supmin;² Ionenimplantation (dargestellt durch Pfeile in der Zeichnung) von Phosphor auf dem Siliziumsubstrat 10 über einen Resistfilm R2 als Maske mit Öffnungen durchgeführt, und ein Tempern wird in Stickstoffatmosphäre bei 900 bis 1000ºC 40 bis 80 Minuten lang durchgeführt. In diesem Schritt werden eine Kollektordiffusionsregion 66 von n&spplus;-Typ zum Anschließen der Kollektorelektrode und eine zweite Kontaktdiffusionsregion 24 vom n&spplus;-Typ gebildet.
(B) In dem Schritt der Fig. 6B wird Ionenimplantation einer p-Typ-Verunreinigung wie etwa Bor durchgeführt, um eine Basisdiffusionsregion 64 zu bilden, woraufhin ein Resistfilm R2 entfernt wird. Dann wird der in Fig. 6A gezeigte Oxid-Silizium-Film 14a mit Öffnungen H2, H3 zum Bilden einer vergrabenen Kontaktstruktur bzw. einer Emitterdiffusionsregion gebildet. Eine polykristalline Siliziumschicht wird auf dem Substrat 10 mit einer Dicke von ca. 2000 bis 5000 · 10&supmin;¹&sup0; m durch CVD abgeschieden. Unter den Bedingungen einer Implantationsenergie von 60 bis 100 keV und einer Implantationsmenge von 5 · 10¹&sup5; 1 · 10¹&sup6; cm&supmin;² wird Ionenimplantation (dargestellt durch Pfeile in der Zeichnung) von Arsen durchgeführt, und ein Tempern wird in Stickstoffatmosphäre bei 900 bis 1000ºC 20 bis 30 Minuten lang durchgeführt. In diesem Schritt werden eine Emitterdiffusionsregion 62 vom n&spplus;-Typ und eine erste Kontaktdiffusionsregion vom n&spplus;-Typ 22 durch Arsendiffusion aus einer polykristallinen Siliziumschicht 16 gebildet.
(C) In dem in Fig. 6C gezeigten Schritt wird die polykristalline Siliziumschicht 16 photogeätzt, um eine Emitterelektrode vom n&spplus;-Typ 60, eine Gateelektrode vom n&spplus;-Typ 30, eine Source- /Drainelektrode vom n&spplus;-Typ 40 zur Verbindung mit der vergrabenen Kontaktstruktur und einen Verdrahtungsabschnitt 44 zu bilden. Gleichzeitig wird ein freiliegender Abschnitt des p-Typ- Siliziumsubstrats 10 geätzt, um eine Vertiefung 18 auf dem Substrat 10 zu bilden.
(D) In dem in Fig. 6D gezeigten Schritt wird ein Resistfilm R3 auf einer Bipolartransistor- Erzeugungsregion gebildet. Unter Bedingungen einer Implantationsenergie von 50 bis 100 keV und einer Implantationsmenge von 1 · 10¹³ bis 3 · 10¹³ cm&supmin;² wird Ionenimplantation (dargestellt durch Pfeile in der Zeichnung) von Arsen oder Phosphor durchgeführt, um eine Offsetregion für die LDD-Struktur auf einer MOSFET-Erzeugungsregion zu bilden. In diesem Schritt wird eine Diffusionsregion vom n&supmin;-Typ 52a in der MOSFET-Erzeugungsregion auf der Oberfläche des Substrats 10 gebildet.
(E) In dem in Fig. 6E gezeigten Schritt wird nach Entfernen des Resistfilm R3 ein Siliziumoxidfilm 50a mit einer Dicke von 3000 · 10&supmin;¹&sup0; m durch CVD aufgeschichtet.
(F) In dem in Fig. 6F gezeigten Schritt durchläuft der Oxid-Silizium-Film 50a anisotropes Ätzen, um Siliziumoxid-Seitenwände 50 jeweils an den Enden der Gateelektrode 30 und der n&spplus;-Typ- Source-/Drainelektrode 40 und den gegenüberliegenden Enden der n&spplus;-Typ-Emitterelektrode 60 zu bilden.
(G) In dem in Fig. 6G gezeigten Schritt wird ein Resistfilm R4 auf einer Bipolartransistor- Erzeugungsregion gebildet. Unter Bedingungen einer Implantationsenergie von 50 bis 100 keV und einer Implantationsmenge von 1 · 10¹&sup5; bis 5 · 10¹&sup5; cm&supmin;² wird Ionenimplantation (dargestellt durch Pfeile in der Zeichnung) von Arsen oder Phosphor durchgeführt, und ein Tempern wird in Stickstoffatmosphäre bei 900 bis 1000ºC 20 bis 60 Minuten lang durchgeführt. In diesem Schritt werden eine Sourcediffusionsregion vom n&spplus;-Typ 42a und eine Draindiffusionsregion vom n&spplus;-Typ 42b für den MOSFET 100 gebildet. Die Offsetregion 52, die zum Teil durch die Diffusionsregion vom n&supmin;-Typ 52a gebildet ist, wird unter der Seitenwand 50 erzeugt, um eine LDD- Struktur zu schaffen.
Wie bei der ersten Ausgestaltung ist es auch bei der zweiten Ausgestaltung beim MOSFET möglich, eine vergrabene Kontaktstruktur zu erhalten, zu der keine LDD-Struktur hinzugefügt ist.
Sowohl die Emitterdiffusionsregion vom n&spplus;-Typ 62 als auch die erste Kontaktdiffusionsregion 22 vom n&spplus;-Typ 22 können durch den gleichen ersten Schritt gebildet werden, und die Kollektordiffusionsregion vom n&spplus;-Typ 66 und die zweite Kontaktdiffusionsregion 24 werden durch den gleichen zweiten Schritt gebildet, wodurch der Herstellungsprozeß der Halbleitervorrichtung vereinfacht wird.

Ausgestaltung 3

Fig. 7 zeigt eine Abwandlung des MOSFETs der ersten Ausgestaltung.
Der MOSFET 400 dieser Ausgestaltung ist im Aufbau im wesentlichen identisch mit dem MOSFET 100 aus Fig. 1, mit der Ausnahme, daß ein Abdeckabschnitt 46 existiert. Der Abdeckabschnitt 46 ist gebildet durch Strecken des Endes der Source-/Drainelektrode 40 der polykristallinen Siliziumschicht und Überdecken des Gate-Oxidfilms 14.
Der Abdeckabschnitt 46 verhindert die Entstehung einer Vertiefung 18 in der Siliziumschicht der ersten Ausgestaltung, da das Siliziumsubstrat 10 während des Ätzens nicht frei liegt. Deshalb wird kein Leckstrom an der Diffusionsschicht durch die Vertiefung 18 verursacht.
Zu diesem Zweck wird ein Maskenfilm auf der Siliziumschicht 16 in einer Abdeckabschnitt- Erzeugungsregion während des Ätzens gebildet (Fig. 4C).
Fig. 8 zeigt ein Bi-MOS-Element ähnlich dem Bi-MOS-Element der zweiten Ausgestaltung, bei dem die Struktur des MOSFET 400 verwendet wird. Das Bi-MOS-Element dieser Ausgestaltung ist identisch mit dem der Fig. 4 mit der Ausnahme, daß der Abdeckabschnitt 46 erzeugt ist.
Zusätzlich zu den durch die erste bzw. zweite Ausgestaltung erreichten, oben dargelegten Vorteilen bieten MOSFET und Bi-MOS-Elemente nach dieser Ausgestaltung den Vorteil, daß der Abdeckabschnitt 46 das Verhindern eines Leckstroms in der Diffusionsschicht unterstützt, der durch das Ätzen verursacht werden könnte. Dadurch kann nicht nur der Leckstrom in der vergrabenen Kontaktstruktur verhindert werden, sondern auch eine Beeinträchtigung von Unterschwelleneigenschaften des MOSFET.
Obwohl bestimmte bevorzugte Ausgestaltungen gezeigt und beschrieben worden sind, versteht sich, daß viele Änderungen und Abwandlungen daran vorgenommen werden können, ohne den Rahmen der nachfolgenden Ansprüche zu verlassen. Zum Beispiel ist diese Erfindung auch anwendbar auf pnp-Bipolarelemente und/oder p-Kanal-MOS-Elemente, genauso wie auf den n- Kanal-MOSFET als MOS-Element und den npn-Bipolartransistor als Bipolarelement.

Claims

1. Halbleitervorrichtung mit einem MOS-Element (100; 300; 400), gebildet auf einer Hauptoberfläche eines Halbleitersubstrats (10), welche Vorrichtung umfaßt:

in dem Substrat (10) gebildete Source- und Draindiffusionsregionen (42a, 42b),

eine auf dem Substrat (10) über einem Gate-Oxidfilm (14) gebildete Gateelektrode (30),

eine auf dem Substrat (10) gebildete polykristalline Siliziumschicht (40),

eine erste vergrabene Kontaktdiffusionsregion (24), und

eine zwischen der ersten vergrabenen Kontaktdiffusionsregion (24) und der polykristallinen Siliziumschicht (40) vorgesehene Schicht (22),

wobei von Source- und Draindiffusionsregionen (42a, 42b) eine mit der polykristallinen Siliziumschicht (40) über die erste vergrabene Kontaktdiffusionsregion (24) und die Schicht (22) verbunden ist und die erste vergrabene Kontaktdiffusionsregion (24) tiefer als besagte eine der Source- und Draindiffusionsregionen (42a, 42b) ausgebildet ist,

dadurch gekennzeichnet, daß die Schicht (22) zwischen der ersten vergrabenen Kontaktdiffusionsregion (24) und der polykristallinen Siliziumschicht (40) aus einer zweiten Kontaktdiffusionsregion (22) besteht, wobei diejenige Kante der zweiten Kontaktdiffusionsregion (22), die der Gateelektrode (30) zugewandt ist, mit der entsprechenden Kante der polykristallinen Siliziumschicht (40) bündig ist.

2. Vorrichtung nach Anspruch 1, ferner mit einem Bipolar-Element (200), das auf der Hauptoberfläche des Substrats gebildet ist, wobei eine Emitterelektrode (60) des Bipolar- Elementes (200) und eine Source-/Drainelektrode (40) des MOS-Elementes (100; 400) aus der polykristallinen Siliziumschicht gebildet sind und eine Emitterdiffusionsregion (62) des Bipolar- Elementes durch Diffusion von der Emitterelektrode (60) her gebildet ist.

3. Vorrichtung nach Anspruch 2, bei der das Halbleitersubstrat (10) ein Siliziumsubstrat ist, das MOS-Element (100; 400) ein in einem Trog (10b) gebildeter MOS-Transistor ist, und das Bipolar-Element (2) ein in einem Trog (10a) gebildeter Bipolar-Transistor ist.

4. Vorrichtung nach Anspruch 1 oder 2, bei der die zweite Kontaktdiffusionsregion (22) eine Diffusionstiefe von 0,1 bis 0,3 um und die erste Kontaktdiffusionsregion (24) eine Diffusionstiefe von 0,5 bis 0,8 um hat.

5. Vorrichtung nach Anspruch 1 oder 2, bei der die zweite Kontaktdiffusionsregion (22) durch Dotieren mit Arsen, das eine kleine Diffusionskonstante hat, und die erste Kontaktdiffusionsregion (24) durch Dotieren mit Phosphor, der eine große Diffusionskonstante hat, gebildet ist.

6. Vorrichtung nach Anspruch 1 oder 2, bei der die polykristalline Siliziumschicht (40), die mit der zweiten vergrabenen Kontaktdiffusionsregion (22) verbunden ist, einen Abdeckabschnitt (46) hat, der gebildet ist, um sich so über den Gate-Oxidfilm (14) zu erstrecken, so daß er einen Spalt zwischen dem Gate-Oxidfilm (14) und der polykristallinen Siliziumschicht (40) überdeckt.

7. Vorrichtung nach Anspruch 1 oder 2, bei der Offset-Regionen (52) sowohl in einer Region zwischen besagter einer der Source- und Draindiffusionsregionen (42a, 42b) und dem Vorsprung einer Kante der Gateelektrode (30), die besagter einer der Source- und Draindiffusionsregionen zugewandt ist, als auch einem Verbindungsabschnitt zwischen den ersten und zweiten Kontaktdiffusionsregionen (24, 22) gebildet sind, um eine LDD-Struktur zu schaffen.

8. Vorrichtung nach Anspruch 1 oder 2, bei der die zweite Kontaktdiffusionsregion (22) eine höhere Verunreinigungskonzentration als die Source- und Draindiffusionsregionen (42a, 42b) hat.

9. Verfahren zum Herstellen einer Halbleitervorrichtung nach Anspruch 1, mit den Schritten:

(a) Bilden der ersten Kontaktdiffusionsregion (24) durch Bilden eines Feld-Oxidfilms (12) und des Gate-Oxidfilms (14) auf dem Substrat (10) und dann Eindotieren einer Verunreinigung mit einer hohen Diffusionskonstante in eine einen vergrabenen Kontakt mit Diffusionsstruktur bildende Region,

(b) Bilden der zweiten Kontaktdiffusionsregion (22) durch Bilden einer Öffnung in dem Gate-Oxidfilm (14), Bilden der polykristallinen Siliziumschicht (40) auf dem Substrat (10), Eindotieren einer Verunreinigung mit einer kleinen Diffusionskonstante in die polykristalline Siliziumschicht (40) und dann Diffundieren der ersten Kontaktdiffusionsregion (24) von der polykristallinen Siliziumschicht (40) her über die Öffnung,

(c) Ätzen der polykristallinen Siliziumschicht, um die Gateelektrode (30) und eine Source-/Drainelektrode (40) zu bilden, wobei das Ätzen so durchgeführt wird, daß die Kante der Source-/Drainelektrode (40), die der Gateelektrode (30) zugewandt ist, mit der entsprechenden Kante der zweiten Kontaktdiffusionsregion (22) bündig ist,

(d) Eindotieren einer Verunreinigung, um eine Source-/Draindiffusionsregion zu bilden, so daß eine der Source- und Draindiffusionsregionen (42a, 42b) mit der polykristallinen Siliziumschicht (40) über die erste vergrabene Kontaktdiffusionsregion (24) und die zweite Kontaktdiffusionsregion (22) verbunden wird, wobei diese Schritte in dieser Reihenfolge durchgeführt werden.

10. Verfahren zum Herstellen der Halbleitervorrichtung nach Anspruch 2, mit den Schritten:

(a) Bilden der ersten Kontaktdiffusionsregion (24) und einer Kollektordiffusionsregion (66) durch Bilden eines Troges (10b, 10a) und dann eines Feld-Oxidfilms (12) und des Gate- Oxidfilms (14a, 14) auf dem Substrat (10) und dann Eindotieren einer Verunreinigung mit hoher Diffusionskonstante in eine Region zur Bildung einer vergrabenen Kontaktdiffusionsstruktur und eine Region zum Bilden einer Kollektordiffusionsregion;

(b) Bilden einer Basisdiffusionsregion (64) in einer Region zum Bilden eines Bipolar- Elementes, während eine Region zum Bilden eines MOS-Elementes maskiert gehalten wird, dann Bilden von Öffnungen in dem Gate-Oxidfilm, die der Region zum Bilden einer vergrabenen Kontaktdiffusionsstruktur und einer Region zum Bilden einer Emitterdiffusionsregion entsprechen, Bilden einer polykristallinen Siliziumschicht (16) auf dem Substrat mit unmaskierter Region zum Bilden des MOS-Elementes und dann Eindotieren einer Verunreinigung mit kleiner Diffusionskonstante aus der polykristallinen Siliziumschicht über die Öffnungen, um die zweite Kontaktdiffusionsregion (22) und eine Emitterdiffusionsregion (62) zu bilden;

(c) Ätzen der polykristallinen Siliziumschicht, um die Gateelektrode (30) und eine Source-/Drainelektrode (40) des MOS-Elementes sowie die Emitterelektrode (60) des Bipolar- Elementes zu bilden, wobei das Ätzen so durchgeführt wird, daß die Kante der Source- /Drainelektrode (40), die der Gateelektrode (30) zugewandt ist, mit der entsprechenden Kante der zweiten Kontaktdiffusionsregion (22) bündig ist, und

(d) Eindotieren einer Verunreinigung mit maskierter Region zum Bilden des Bipolar- Elementes, um eine Source-/Draindiffusionsregion (42a, 42b) zu bilden, so daß eine der Source- und Draindiffusionsregionen (42a, 42b) mit der polykristallinen Siliziumschicht (40) über die erste vergrabene Kontaktdiffusionsregion (24) und die zweite Kontaktdiffusionsregion (22) verbunden wird,

wobei diese Schritte in dieser Reihenfolge durchgeführt werden.