DE92176T1 - Basiszelle fuer integrierte schaltungsgattermatrizes. - Google Patents

Basiszelle fuer integrierte schaltungsgattermatrizes.

Info

Publication number
DE92176T1
DE92176T1 DE198383103612T DE83103612T DE92176T1 DE 92176 T1 DE92176 T1 DE 92176T1 DE 198383103612 T DE198383103612 T DE 198383103612T DE 83103612 T DE83103612 T DE 83103612T DE 92176 T1 DE92176 T1 DE 92176T1
Authority
DE
Germany
Prior art keywords
transistors
contact pieces
zone
cell
cell according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE198383103612T
Other languages
English (en)
Inventor
Marco Gandini
Dante Torino Trevisan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telecom Italia SpA
Original Assignee
CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSELT Centro Studi e Laboratori Telecomunicazioni SpA filed Critical CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Publication of DE92176T1 publication Critical patent/DE92176T1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Claims (6)

"..'" ."'.""": ."*.;·** Dipl.-lng. Anton Freiherr PATENTANWÄLTE ? ' O'".: Biederer von Paar D-8300 Landshut Postfach 2664, Freyung 615 &Landshut(0871)22170 Fax (CCITT 2) manuell Telex 58441 glala d Π Π Q 9 1 "7 ί-\ Frhr. Riederer ν. Paar, Postfach 2664. D-8300 Landshut U U 3 Z. I , ö Partner in München: Europäische Patentanmeldung No. 83 103 612.4 Dr. H. O. DIEHL flP München (089) 177061 Publikation No. 0 092 176 Fax (089) 177461 (autom.) CSELT Centro Studi e Laboratori Telex 5215145 Zeus d Telecomunicazioni S.p.A. ihre „ * Your Ref: Turin, Italien unsere Ref. Our net. Übersetzung der Patentansprüche, nach Artikel 67 EPÜ
1. Grundzelle für integrierte Verknüpfungsschaltungsreihen, mit zwei Feldeffekttransistoren des p-typs (Tl, T2) und zwei Feldeffekttransistoren des η-Typs (T3, T4), die so gebildet sind, daß die Transistoren des gleichen Typs eine der an einem Ende des Kanals sitzenden Elektroden gemeinsam haben, dadurch gekennzeichnet, daß die Gatterelektroden (C, C) von einem der p-Transistoren (T2) und von einem der η-Transistoren (T3), die in Bezug zu einem zentralen Punkt der Zelle symmetrisch angeordnet sind, durch einen ersten Polysiliciumpaß (1) (polykristallines Silicium) miteinander verbunden sind, der zwei parallele metallene Stromleiter (V00, VnrJ überkreuzt, welche
üb UU
außerdem von einem zweiten Polysiliciumpaß (2) überkreuzt werden, der die an den gegenüberliegenden Seiten einer Zone, die von diesen metallenen Stromleitern (V00, V ~) begrenzt wird,
Db UU
angeordneten Bereiche miteinander verbindet.
2. Zelle nach Anspruch 1, dadurch gekennzeichnet, daß die Gatterelektroden der beiden Transistoren gleichen Typs (Tl, T2, T3, T4) mit Kontaktstücken (C, D) verbunden sind, die mit Kontaktstücken (F, G) fluchten, welche den Elektroden zugeordnet sind, die am anderen Kanalende dieser selben Transistoren liegen, und parallel zu den metallenen Stromleitern (V00, Vnn) außerhalb der
bb ULl
von diesen Leitern begrenzten Zone unter Bildung von Gruppen von Eingangs-VAusgangs-Kontaktstücken der Zelle angeordnet sind.
3. Zelle nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß der Abstand zwischen jeder Gruppe von Eingangs-/ Ausgangs-Kontaktstücken zum jeweils näherliegenden metallenen Stromleiter so ist, daß ein freier Zwischenraum für eine einzelne spezialisierende Metallisierung freibleibt.
4. Zelle nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Eingangs-/Ausgangs-Kontaktstücke (F, D, G, H, E, I) mit Ausnahme des Kontaktstücks, das den miteinander verbundenen Gatterelektroden zugeordnet ist, mit entsprechenden Kontaktstücken (F', D', G1, H', E', V) verbunden sind, die innerhalb der durch die metallenen Stromleiter (Voo> ^nrJ begrenzten Zone liegen.
5. Zelle nach Anspruch 4, dadurch gekennzeichnet, daß die jeweils den Transistoren gleichen Typs (Tl, T2, T3, T4) gemeinsame Elektrode mit einem Kontaktstück (A, B) verbunden ist, das nahe beim den Transistoren näherliegenden metallenen Stromleiter innerhalb der von den metallenen Stromleitern begrenzten Zone angeordnet ist.
6. Zelle nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die innerhalb der von den metallenen Stromleitern (Vqe» ^DD^ begrenzten Zone angeordneten Kontaktstücke (F', D', G', H', E', I') im mittleren Teil dieser Zone in einem Abstand von einem jeweiligen Kontaktstück (A, B), das zur beiden Transistoren (Tl, T2, T3, T4) gleichen Typs gemeinsamen Elektrode gehört, so gruppiert sind, daß eine einzelne spezialisierende Metallisierung hindurchgelegt werden kann.
DE198383103612T 1982-04-15 1983-04-14 Basiszelle fuer integrierte schaltungsgattermatrizes. Pending DE92176T1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT67501/82A IT1191188B (it) 1982-04-15 1982-04-15 Cella elementare per reti di porte logiche a circuito integrato

Publications (1)

Publication Number Publication Date
DE92176T1 true DE92176T1 (de) 1985-10-24

Family

ID=11302946

Family Applications (2)

Application Number Title Priority Date Filing Date
DE198383103612T Pending DE92176T1 (de) 1982-04-15 1983-04-14 Basiszelle fuer integrierte schaltungsgattermatrizes.
DE8383103612T Expired DE3377603D1 (en) 1982-04-15 1983-04-14 Basic cell for integrated-circuit gate arrays

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE8383103612T Expired DE3377603D1 (en) 1982-04-15 1983-04-14 Basic cell for integrated-circuit gate arrays

Country Status (10)

Country Link
US (1) US4595940A (de)
EP (1) EP0092176B1 (de)
JP (1) JPS59938A (de)
AT (1) ATE36207T1 (de)
CA (1) CA1187624A (de)
DE (2) DE92176T1 (de)
DK (1) DK162867C (de)
ES (1) ES521503A0 (de)
IT (1) IT1191188B (de)
NO (1) NO164947C (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783749A (en) * 1985-05-21 1988-11-08 Siemens Aktiengesellschaft Basic cell realized in the CMOS technique and a method for the automatic generation of such a basic cell
DE4002780C2 (de) * 1990-01-31 1995-01-19 Fraunhofer Ges Forschung Basiszelle für eine kanallose Gate-Array-Anordnung
US5291043A (en) * 1990-02-07 1994-03-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor integrated circuit device having gate array
US6399972B1 (en) * 2000-03-13 2002-06-04 Oki Electric Industry Co., Ltd. Cell based integrated circuit and unit cell architecture therefor
JP2011242541A (ja) * 2010-05-17 2011-12-01 Panasonic Corp 半導体集積回路装置、および標準セルの端子構造
JP5730407B2 (ja) 2010-12-20 2015-06-10 ザ ニールセン カンパニー （ユーエス） エルエルシー 分散人口統計情報を使用してメディアインプレッション（ｍｅｄｉａｉｍｐｒｅｓｓｉｏｎｓ）を決定するための方法及び装置
AU2013204865B2 (en) 2012-06-11 2015-07-09 The Nielsen Company (Us), Llc Methods and apparatus to share online media impressions data

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1440512A (en) * 1973-04-30 1976-06-23 Rca Corp Universal array using complementary transistors
JPS5925381B2 (ja) * 1977-12-30 1984-06-16 富士通株式会社 半導体集積回路装置
US4356504A (en) * 1980-03-28 1982-10-26 International Microcircuits, Inc. MOS Integrated circuit structure for discretionary interconnection
JPS5749253A (en) * 1980-09-09 1982-03-23 Toshiba Corp Semiconductor integrated circuit

Also Published As

Publication number Publication date
NO164947B (no) 1990-08-20
NO831320L (no) 1983-10-17
US4595940A (en) 1986-06-17
ES8404111A1 (es) 1984-04-01
JPS59938A (ja) 1984-01-06
DK158383A (da) 1983-10-16
EP0092176A3 (en) 1985-08-21
DE3377603D1 (en) 1988-09-08
EP0092176A2 (de) 1983-10-26
CA1187624A (en) 1985-05-21
DK158383D0 (da) 1983-04-11
IT8267501A1 (it) 1983-10-15
NO164947C (no) 1990-11-28
ATE36207T1 (de) 1988-08-15
DK162867B (da) 1991-12-16
IT8267501A0 (it) 1982-04-15
JPH0254670B2 (de) 1990-11-22
ES521503A0 (es) 1984-04-01
IT1191188B (it) 1988-02-24
EP0092176B1 (de) 1988-08-03
DK162867C (da) 1992-05-04

Similar Documents

Publication Publication Date Title
DE68905269T2 (de) MOS-Transistor und Anwendung bei einer Freilaufdiode.
DE2009102C3 (de) Integrierte Halbleiteranordnung mit komplementären Feldeffekttransistoren
DE3850473T2 (de) Halbleiterschalter mit parallelen lateralen DMOS und IGT.
DE2509530C2 (de) Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
DE2137211A1 (de) Hybrider Leistungsbaustein
DE1918222A1 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE3544324C2 (de) Integrierte MOS-Leistungsbrückenschaltung sowie Verfahren zu deren Herstellung
DE10105086B4 (de) Leistungsmodul
DE69320033T2 (de) Monolitisch integrierte Struktur eines vertikalen Bipolar- und eines vertikalen MOSFET-Transistors
DE3734067A1 (de) Halbleitervorrichtung
DE2822403A1 (de) Integrierte injektions-logik-vorrichtung
DE68911809T2 (de) Integrierbare, aktive Diode.
DE2231977A1 (de) Anordnung zur messung mechanischer spannungen
DE92176T1 (de) Basiszelle fuer integrierte schaltungsgattermatrizes.
DE2024824A1 (de) Feldeffekttransistor
DE2142721A1 (de) Integrierte bistabile Speicherzelle
EP0584668B1 (de) Leistungshalbleiter-Modul
DE1690068A1 (de) Magnetischer Widerstand
DE2221865A1 (de) Halbleitervorrichtung mit isoliertem Tor
DE2734509A1 (de) Integrierte halbleiterschaltung
DE112015000846T5 (de) Halbleitermodul
DE2852402A1 (de) Lateral-halbleiterbauelement
DE3709124A1 (de) Npn-aequivalente struktur mit erhoehter durchschlagspannung
DE3021565C2 (de)
DE3343030A1 (de) Doppelgate-hochleistungsfeldeffekttransistor