EP1428120A2 - Procede et systeme a microprocesseurs destines a des regulations critiques pour la securite et utilisation de ce dernier - Google Patents

Procede et systeme a microprocesseurs destines a des regulations critiques pour la securite et utilisation de ce dernier

Info

Publication number
EP1428120A2
EP1428120A2 EP02742948A EP02742948A EP1428120A2 EP 1428120 A2 EP1428120 A2 EP 1428120A2 EP 02742948 A EP02742948 A EP 02742948A EP 02742948 A EP02742948 A EP 02742948A EP 1428120 A2 EP1428120 A2 EP 1428120A2
Authority
EP
European Patent Office
Prior art keywords
data
read
microprocessor system
bus
areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP02742948A
Other languages
German (de)
English (en)
Inventor
Bernhard Giers
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Teves AG and Co OHG
Original Assignee
Continental Teves AG and Co OHG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Teves AG and Co OHG filed Critical Continental Teves AG and Co OHG
Publication of EP1428120A2 publication Critical patent/EP1428120A2/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1629—Error detection by comparing the output of redundant processing systems
    • G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit

Definitions

  • a microprocessor system for safety-critical control systems which contains two synchronously operated central units or CPU cores, which can access peripheral elements, such as memory and input / output modules, integrated on the same chip via two separate bus systems.
  • the microprocessor system described is used in particular for safety-critical control and regulating systems in vehicles, for example for the active or activated braking pressure control of the brake pressure on the wheels, such as in yaw rate control systems (ESP, TCS), anti-lock control systems or anti-lock braking systems ( ABS) and traction control systems (ASR, TCS, etc.).
  • ESP yaw rate control systems
  • ABS anti-lock control systems
  • ABS anti-lock braking systems
  • ASR traction control systems
  • the comparators can preferably be constructed using logical components, such as realize in a known manner with the help of exclusive OR gates.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Hardware Redundancy (AREA)
  • Storage Device Security (AREA)
  • Bus Control (AREA)

Abstract

L'invention concerne un procédé pour faire fonctionner un système à microprocesseurs équipé de fonctions de sécurité, présentant, sur un support de puce commun, au moins deux unités centrales (1,2) et des périphériques (5,7), auxquels les unités centrales peuvent avoir accès pour des opérations d'écriture ou de lecture. Selon l'invention, une différence est établie entre des algorithmes destinés à des fonctions critiques pour la sécurité et des algorithmes destinés à des fonctions de confort. L'invention concerne en outre un système à microprocesseurs approprié pour la mise en oeuvre dudit procédé, ainsi que l'utilisation dudit système dans lequel les unités centrales sont reliées aux périphériques (5,6,7,8,9,10) par l'intermédiaire de systèmes de bus (3, 4). Ce système à microprocesseurs comprend des circuits de commande (19), qui peuvent transmettre des informations de bus d'un bus à l'autre, ainsi qu'un comparateur d'adresses (18).
EP02742948A 2001-05-16 2002-05-06 Procede et systeme a microprocesseurs destines a des regulations critiques pour la securite et utilisation de ce dernier Withdrawn EP1428120A2 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10124027A DE10124027A1 (de) 2001-05-16 2001-05-16 Verfahren,Mikroprozessorsystem für sicherheitskritische Regelungen und dessen Verwendung
DE10124027 2001-05-16
PCT/EP2002/004946 WO2002093287A2 (fr) 2001-05-16 2002-05-06 Procede et systeme a microprocesseurs destines a des regulations critiques pour la securite et utilisation de ce dernier

Publications (1)

Publication Number Publication Date
EP1428120A2 true EP1428120A2 (fr) 2004-06-16

Family

ID=7685129

Family Applications (1)

Application Number Title Priority Date Filing Date
EP02742948A Withdrawn EP1428120A2 (fr) 2001-05-16 2002-05-06 Procede et systeme a microprocesseurs destines a des regulations critiques pour la securite et utilisation de ce dernier

Country Status (5)

Country Link
US (1) US7389390B2 (fr)
EP (1) EP1428120A2 (fr)
JP (1) JP2004533686A (fr)
DE (1) DE10124027A1 (fr)
WO (1) WO2002093287A2 (fr)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004001836D2 (de) * 2003-10-08 2006-08-24 Continental Teves Ag & Co Ohg Integriertes Mikroprozessorsystem für sicherheitskritische Regelungen
DE102004030508A1 (de) * 2004-06-24 2006-01-12 Daimlerchrysler Ag Bedien- und Anzeigesystem für ein Fahrzeug
DE102005028685B4 (de) * 2005-06-21 2007-06-06 Wago Verwaltungsgesellschaft Mbh Buskopplungsvorrichtung für sicherheitszertifizierbare Anwendungen
JP2009505188A (ja) * 2005-08-11 2009-02-05 コンティネンタル・テーベス・アクチエンゲゼルシヤフト・ウント・コンパニー・オッフェネ・ハンデルスゲゼルシヤフト 少なくとも部分的に安全上重大なプロセスの制御または調節用マイクロプロセッサシステム
ATE520079T1 (de) 2007-05-25 2011-08-15 Freescale Semiconductor Inc Datenverarbeitungssystem, datenverarbeitungsverfahren und vorrichtung
DE102007045398A1 (de) 2007-09-21 2009-04-02 Continental Teves Ag & Co. Ohg Integriertes Mikroprozessorsystem für sicherheitskritische Regelungen
WO2009090502A1 (fr) * 2008-01-16 2009-07-23 Freescale Semiconductor, Inc. Système basé sur un processeur et équipé d'un moyen d'informations de vérification par ecc et de validation d'accès
JP2011128821A (ja) * 2009-12-17 2011-06-30 Yokogawa Electric Corp 二重化フィールド機器
CN102822807B (zh) * 2010-03-23 2015-09-02 大陆-特韦斯贸易合伙股份公司及两合公司 控制计算机系统及其控制方法和使用
US8527737B2 (en) * 2010-06-23 2013-09-03 Apple Inc. Using addresses to detect overlapping memory regions
FR2989800B1 (fr) 2012-04-18 2014-11-21 Schneider Electric Ind Sas Systeme de gestion d'applications securisees et non securisees sur un meme microcontroleur
US9524113B2 (en) * 2013-05-24 2016-12-20 Seagate Technology Llc Variable redundancy in a solid state drive
DE102014111996A1 (de) * 2014-08-21 2016-02-25 Wieland Electric Gmbh Verfahren zur Ermittlung des Zustands eines kurzschlussbildenden Meldeelements
DE102014217321A1 (de) * 2014-08-29 2016-03-03 Continental Teves Ag & Co. Ohg Mikrocontrollersystem und Verfahren für sicherheitskritische Kraftfahrzeugsysteme sowie deren Verwendung
DE102014220520A1 (de) * 2014-10-09 2016-04-14 Continental Automotive Gmbh Vorrichtung und Verfahren zum Steuern einer Audioausgabe für ein Kraftfahrzeug
US12248560B2 (en) * 2016-03-07 2025-03-11 Crowdstrike, Inc. Hypervisor-based redirection of system calls and interrupt-based task offloading
US12339979B2 (en) 2016-03-07 2025-06-24 Crowdstrike, Inc. Hypervisor-based interception of memory and register accesses
DE102016215345A1 (de) * 2016-08-17 2018-02-22 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur redundanten Datenverarbeitung
US10520928B2 (en) * 2017-05-15 2019-12-31 Rockwell Automation Technologies, Inc. Safety industrial controller providing diversity in single multicore processor
GB2594530B (en) * 2020-06-09 2022-06-22 Ineos Automotive Ltd An automobile control system
DE102020208370A1 (de) 2020-07-03 2022-01-05 Vitesco Technologies GmbH Elektronische Steuereinheit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3938501A1 (de) * 1989-11-20 1991-05-23 Siemens Ag Verfahren zum betrieb eines mehrkanaligen failsafe-rechnersystems und einrichtung zur durchfuehrung des verfahrens
GB2267984A (en) * 1992-06-16 1993-12-22 Thorn Emi Electronics Ltd Multiplexing bus interface.
DE19529434B4 (de) * 1995-08-10 2009-09-17 Continental Teves Ag & Co. Ohg Microprozessorsystem für sicherheitskritische Regelungen
DE19716197A1 (de) * 1997-04-18 1998-10-22 Itt Mfg Enterprises Inc Mikroprozessorsystem für sicherheitskritische Regelungen
US6148348A (en) * 1998-06-15 2000-11-14 Sun Microsystems, Inc. Bridge interfacing two processing sets operating in a lockstep mode and having a posted write buffer storing write operations upon detection of a lockstep error
US6629033B2 (en) * 2001-04-24 2003-09-30 Medius, Inc. Open communication system for real-time multiprocessor applications

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02093287A2 *

Also Published As

Publication number Publication date
US7389390B2 (en) 2008-06-17
WO2002093287A3 (fr) 2004-04-08
WO2002093287A2 (fr) 2002-11-21
US20060161918A1 (en) 2006-07-20
JP2004533686A (ja) 2004-11-04
DE10124027A1 (de) 2002-11-21

Similar Documents

Publication Publication Date Title
EP1428120A2 (fr) Procede et systeme a microprocesseurs destines a des regulations critiques pour la securite et utilisation de ce dernier
EP0981783B1 (fr) Systeme de microprocesseur pour systemes de regulation de vehicules automobiles
EP0843853B1 (fr) Systeme a microprocesseurs pour dispositifs de regulation critiques sur le plan securite
EP0976012B1 (fr) Systeme de microprocesseur pour systemes de regulation a securite critique
EP0731937B1 (fr) Circuit pour systeme de reglage a securite critique
EP1046088B1 (fr) Dispositif numerique electronique
EP1673667B1 (fr) Systeme de microprocesseur integre pour regulations critiques en termes de securite
EP2193408B1 (fr) Système microprocesseur intégré pour des régulations critiques pour la sécurité
EP0915789B1 (fr) Systeme de microprocesseurs pour systeme de regulation de vehicule
DE102010031282B4 (de) Verfahren zum Überwachen eines Datenspeichers
WO1998049038A1 (fr) Dispositif de commutation pour systeme de regulation pour vehicule a moteur
EP2099667B1 (fr) Procede pour garantir ou maintenir la fonction d'un systeme global complexe critique pour la securite
EP1588380B1 (fr) Procede de reconnaissance et/ou de correction d'erreurs d'acces a la memoire et circuit electronique destine a effectuer le procede
EP1913478B1 (fr) Systeme de microprocesseur pour commander ou regler des processus relevant au moins en partie de la securite
DE69911255T2 (de) Mikroprozessormodul mit abstimmungseinrichtung zur rückstellung und verfahren dazu
WO2008128710A1 (fr) Dispositif de commande pour véhicules
EP1913477A1 (fr) Systeme de microprocesseur pour commander ou regler des processus relevant au moins en partie de la securite
EP1248965B1 (fr) Procede pour eviter des dysfonctionnements dans un systeme de traitement de signaux et systeme de processeur
DE10340236A1 (de) Anordnung mit einer Datenverarbeitungseinrichtung und einem Speicher
EP1428218A2 (fr) Procede de reconnaissance d'erreurs de memoire dans des systemes de freinage electroniques, ensemble ordinateur et son utilisation
WO2003029979A2 (fr) Unite commandee par programme
DE102013202865A1 (de) Verfahren zum Überwachen eines Datenspeichers
DE112014003506T5 (de) Diagnosestrategie für Stromversorgung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17P Request for examination filed

Effective date: 20041008

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN WITHDRAWN

18W Application withdrawn

Effective date: 20131030