ES2280078T3 - Aparato de registro por chorro de tinta, dispositivo semiconductor y aparato de cabeza de registro. - Google Patents
Aparato de registro por chorro de tinta, dispositivo semiconductor y aparato de cabeza de registro. Download PDFInfo
- Publication number
- ES2280078T3 ES2280078T3 ES06075199T ES06075199T ES2280078T3 ES 2280078 T3 ES2280078 T3 ES 2280078T3 ES 06075199 T ES06075199 T ES 06075199T ES 06075199 T ES06075199 T ES 06075199T ES 2280078 T3 ES2280078 T3 ES 2280078T3
- Authority
- ES
- Spain
- Prior art keywords
- data
- memory
- control
- volatile memory
- registration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title description 7
- 230000015654 memory Effects 0.000 claims abstract description 383
- 230000007246 mechanism Effects 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000004891 communication Methods 0.000 claims description 33
- 230000001052 transient effect Effects 0.000 claims description 14
- 230000004913 activation Effects 0.000 description 30
- 238000012546 transfer Methods 0.000 description 26
- 230000014759 maintenance of location Effects 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000012549 training Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000013479 data entry Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 210000005036 nerve Anatomy 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 238000004064 recycling Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000000975 dye Substances 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 241000974482 Aricia saepiolus Species 0.000 description 1
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 1
- 101100339482 Colletotrichum orbiculare (strain 104-T / ATCC 96160 / CBS 514.97 / LARS 414 / MAFF 240422) HOG1 gene Proteins 0.000 description 1
- 208000033748 Device issues Diseases 0.000 description 1
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 206010000210 abortion Diseases 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000003039 volatile agent Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/17543—Cartridge presence detection or type identification
- B41J2/17546—Cartridge presence detection or type identification electronically
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
- B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
- B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
Landscapes
- Ink Jet (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
Un conjunto de carro para un aparato de registro de chorro de tinta que tiene una porción (2) de control de cuerpo principal, cuyo conjunto de carro comprende: un soporte (104) de cartucho de tinta que tiene una pluralidad de porciones (104a, 104b) de almacenamiento, teniendo cada porción de almacenamiento al menos una abertura definida con bordes acanalados; al menos un cartucho (140, 150) de tinta que tiene una placa (131) de circuito de memoria no volátil, estando montado dicho cartucho de tinta dentro de dicha porción de almacenamiento; al menos un mecanismo (124, 125) de contacto que tiene un primer extremo y un segundo extremo, fijado firmemente dentro de dichos bordes acanalados de dicha abertura de porción de almacenamiento, cuyo mecanismo de contacto está acoplado eléctricamente a dicho primer extremo de dicha placa (131) de circuito de memoria no volátil; un substrato (130) de circuito acoplado eléctricamente a dicho segundo extremo de dicho mecanismo de contacto; y una porción (3) de control de acceso a memoria que tiene un circuito integrado de conjunto de puertas montado sobre dicho substrato de circuito, siendo capaz dicha porción de control de acceso a memoria de recibir datos y órdenes de dicha porción de control de cuerpo principal a través de una conexión de datos en serie; en el que dicha porción de control de acceso a memoria está dispuesta adicionalmente para acceder a datos solicitados de dicha placa de circuito de memoria no volátil a través de dicho mecanismo de contacto.
Description
Aparato de registro por chorro de tinta,
dispositivo semiconductor y aparato de cabeza de registro.
El presente invento se refiere a un aparato de
registro que tiene una memoria no volátil en un cartucho que aloja
un material de registro, de modo que pueden almacenarse diversos
datos (datos de cantidad restante, datos de fecha de iniciación de
uso, datos de tipo de material de registro, datos de gestión de
fabricación, etc) en la memoria no volátil para gestionar el uso de
cada cartucho, y en particular a un aparato de registro que tiene
un circuito de interfaz (circuito de control de acceso a memoria)
entre una porción de control de un cuerpo principal de aparato de
registro y la memoria no volátil para reducir la carga de
procesamiento a ejecutar por la porción de control para acceder a
la memoria no volátil, así como a un dispositivo semiconductor
previsto para ser utilizado como interfaz, y a un aparato de cabeza
de registro que comprende el circuito de interfaz (circuito de
control de acceso a memoria).
La patente japonesa abierta a inspección pública
con el número 62-184856 (patente japonesa número
2594912) describe un cartucho de tinta y un aparato de registro en
el cual el cartucho de tinta tiene una memoria no volátil en la que
se almacenan datos correspondientes a la cantidad de tinta restante
con el fin de gestionar la cantidad de tinta restante para cada
cartucho.
La patente japonesa expuesta a inspección
pública con el número 8-197748 describe una
impresora de chorro de tinta que incluye un cartucho de tinta que
tiene una memoria no volátil en la cual se almacena información de
identificación en un cuerpo principal de impresora que correlaciona
la información de identificación para el cartucho de tinta, leída
de la memoria no volátil, con la cantidad de tinta restante para
eliminar la necesidad de volver a detectar la cantidad de tinta
restante cuando se reinstala un cartucho de tinta con la misma
información de identificación.
El documento JP 06320732A describe una cabeza de
registro de chorro de tinta que tiene una porción de control y un
carro que incluye una porción de alojamiento para un cartucho.
El aparatos de registro convencional descrito
anteriormente y otros dispositivos están estructurados de tal modo
que cuando se instala un cartucho de tinta en una posición
predeterminada, se conecta una pluralidad de electrodos dispuestos
en el cartucho de tinta a una pluralidad de electrodos dispuestos en
una porción de instalación de cartucho de tinta para permitir la
conexión de alimentación a la memoria no volátil dispuesta en el
cartucho de tinta y la transmisión y recepción de diversas señales a
y desde la memoria no volátil.
El aparato convencional, sin embargo, está
estructurado de tal modo que una fuente de alimentación y diversos
terminales de señal de la memoria no volátil están todos
eléctricamente separados y conectados a una porción de control de
un cuerpo principal de aparato de impresora, de modo que están
presentes un gran número de líneas de conexión entre la porción de
cartucho de tinta instalada y la porción de control del cuerpo
principal de aparato de impresora. Esto puede hacer difícil el
cableado de las líneas de conexión. En particular, en una
estructura en la cual el cartucho de tinta está instalado en un
carro que incluye una cabeza de registro, debe utilizarse un cable
flexible para conectar eléctricamente el carro con el cuerpo
principal de aparato de impresora para permitir el desplazamiento
del carro. Como resultado, un aumento en el número de núcleos del
cable flexible puede aumentar indeseablemente la fuerza requerida
para mover el carro. Adicionalmente, si están instalados varios
cartuchos de tinta en el carro, el número de líneas de conexión
aumenta proporcionalmente al número de cartuchos de tinta. Por
ejemplo, en una estructura que utiliza dos tipos de cartuchos de
tinta que incluyen un cartucho de tinta negra y un cartucho de
color, los terminales de la memoria no volátil que están dispuestos
para los cartuchos correspondientes deben ser prolongados cada uno,
duplicándose así el número de líneas de señal requeridas.
El presente invento se propone para resolver
estos problemas, y uno de sus objetos es crear un aparato de
registro de chorro de tinta en el que un carro en el cual está
instalado un cartucho de tinta tiene un circuito de interfaz
(circuito de control de acceso a memoria) que comprende una función
de acceso a una memoria no volátil y una función de comunicación de
datos a y desde un cuerpo principal de aparato de impresora,
haciendo así posible reducir el número de líneas de conexión entre
una porción de cartucho de tinta instalado y el cuerpo principal de
aparato de impresora, comprendiendo también dicho circuito un
dispositivo semiconductor y un dispositivo de cabeza de registro
que sirven ambos para conseguir este fin.
Un aparato de registro de chorro de tinta de
acuerdo con el presente invento está caracterizado porque tiene una
porción de control de acceso a memoria en un carro que incluye una
porción de alojamiento para un cartucho de tinta que incorpora una
memoria no volátil, controlando la porción de control de acceso a
memoria las transmisiones y recepciones de datos entre una porción
de control de un cuerpo principal de aparato de registro y la
memoria no volátil, en base a órdenes procedentes de la porción de
control del cuerpo principal de aparato de registro.
El carro tiene la porción de control de acceso a
memoria a través de la cual se establece acceso a la memoria no
volátil, haciendo así posible reducir el número de líneas de
conexión entre el carro y la porción de control del cuerpo
principal de aparato de registro.
La porción de control de acceso a memoria
comprende preferiblemente medios de comunicación de datos en serie
para ejecutar la comunicación de datos en serie con la porción de
control del cuerpo principal de aparato de registro, con una
porción de ejecución de órdenes para ejecutar una orden suministrada
por la porción de control del cuerpo principal de aparato de
registro, y con una porción de control de inscripción y lectura en
la memoria no volátil para ejecutar operaciones de inscripción y de
lectura de la memoria no volátil.
La utilización de la comunicación de datos en
serie reduce el número de líneas de conexión entre el carro y la
porción de control del cuerpo principal de aparato de registro.
Adicionalmente, la porción de control de acceso
a memoria comprende preferiblemente medios de comunicación de datos
en serie para ejecutar operaciones de comunicación de datos en serie
con la porción de control del cuerpo principal de aparato de
registro, con una porción de ejecución de órdenes para ejecutar una
orden suministrada por la porción de control del cuerpo principal
de aparato de registro, con una porción de control de inscripción y
lectura en la memoria no volátil, para ejecutar operaciones de
inscripción y lectura de la memoria no volátil, y medios de
almacenamiento transitorio para almacenar transitoriamente datos
leídos de la memoria no volátil.
La porción de control de acceso a memoria tiene
los medios de almacenamiento transitorio, tales como una memoria de
acceso aleatorio en la cual se almacenan todos los datos leídos de
la memoria no volátil, de modo que los datos almacenados pueden ser
leídos en respuesta a una solicitud de lectura de datos procedente
de la porción de control del cuerpo principal del aparato, haciendo
así posible responder a solicitudes de lectura de datos a alta
velocidad. Además, después de generar una solicitud de lectura de
datos para renovar los datos en los medios de almacenamiento
transitorio, la porción de control de cuerpo principal de aparato
puede generar una solicitud de inscripción de datos para la memoria
no volátil para hacer que los datos renovados se inscriban en la
misma. Consiguientemente, incluso cuando existe una pluralidad de
bloques de datos a renovar, la pluralidad de datos puede
inscribirse en la memoria no volátil con una sola operación de
inscripción.
Adicionalmente, la porción de control de acceso
a memoria comprende deseablemente una porción de control de fuente
de alimentación para controlar la alimentación a la memoria no
volátil.
Los medios de control de alimentación habilitan
la alimentación a la memoria no volátil solamente cuando se
establece acceso a ella. Esto hace posible reducir el consumo de
potencia no deseado. Adicionalmente, la alimentación se interrumpe
mientras no se establezca acceso a la memoria no volátil, evitando
así que se reinscriban los datos almacenados en la memoria no
volátil debido a ruido o efectos similares.
Los medios de control de inscripción y lectura
en la memoria no volátil están configurados deseablemente para
habilitar la salida de varios tipos de señales de reloj para
ejecutar al menos indistintamente una operación de inscripción o de
lectura de la memoria no volátil y para seleccionar señales
concretas de estas señales de reloj dependiendo de las
características eléctricas de la memoria no volátil. Cuando los
diversos tipos de señales de reloj de diferentes anchos de impulso
son proporcionados y seleccionados dependiendo de las
características eléctricas de la memoria no volátil, los instantes
de ejecución de una operación de lectura o inscripción de la
memoria no volátil pueden establecerse adecuadamente.
Adicionalmente, la porción de control de acceso
a memoria está configurada deseablemente para permitir el acceso a
una pluralidad de memorias no volátiles.
Esta configuración evita que aumente el número
de líneas de conexión entre el carro y la porción de control del
aparato de registro a pesar de producirse un aumento en el número de
memorias no volátiles.
La utilización de un dispositivo semiconductor
(dispositivo de circuito integrado) para la porción de control de
acceso a memoria facilita la disposición de la porción de control de
acceso a memoria en el carro que incluye la porción de alojamiento
del cartucho de tinta y sirve para reducir el tamaño del carro.
La figura 1 es un diagrama de bloques que
muestra la configuración completa de un aparato de registro de
chorro de tinta de acuerdo con el presente invento;
La figura 2 es un diagrama de bloques que
muestra un ejemplo específico de una memoria no volátil;
La figura 3 es una vista útil para explicar la
información almacenada en la memoria no volátil;
La figura 4 es una vista útil para explicar un
ejemplo de información almacenada en una memoria no volátil
dispuesta en un cartucho de tinta negra;
La figura 5 es una vista útil para explicar un
ejemplo de información almacenada en una memoria no volátil
dispuesta en un cartucho de tinta de color;
La figura 6 es un diagrama de bloques que
representa un ejemplo específico de una porción de control de acceso
a memoria;
La figura 7 es una vista útil para explicar los
nombres de los terminales (nombres de señales) de un circuito
integrado para una porción de control de acceso a memoria y sus
funciones;
La figura 8(A) es una vista que muestra
una orden de una longitud fija de ocho bits suministrada por una
porción de control de cuerpo principal de aparato cuando una señal
de designación de modo de orden está en un nivel L (nivel bajo);
La figura 8(B) es una vista que muestra
una orden de longitud variable suministrada por una porción de
control de cuerpo principal de aparato cuando la señal SEL de
designación de modo de orden está en un nivel H (nivel alto);
La figura 9 es un diagrama de bloques de una
porción de control de recepción;
La figura 10 es una vista útil para explicar
relaciones de temporización para la conmutación de una señal de
designación de modo de orden;
La figura 11 es una vista útil para explicar las
especificaciones de una orden de longitud variable y de una
respuesta a dicha orden;
La figura 12 es una vista útil para explicar el
contenido de un grupo de registros de control y sus funciones;
La figura 13 es una vista útil para explicar la
estructura de la información almacenada en una memoria de acceso
aleatorio;
La figura 14 es un diagrama de bloques de una
porción de control de transmisión;
La figura 15(A) es una vista útil para
explicar el formato de datos comunicados en serie con menos de ocho
bits;
La figura 15(B) es una vista útil para
explicar el formato de datos comunicados en serie con más de ocho
bits;
La figura 16 es una vista en perspectiva que
representa la estructura de una porción de mecanismo de impresión de
una impresora de chorro de tinta en su aplicación a un aparato de
registro de acuerdo con el presente invento;
La figura 17 es una vista en perspectiva que
muestra que un carro está desmontado en una porción de soporte y una
porción de cabeza;
La figura 18(A) es una vista en
perspectiva de un cartucho de tinta negra;
La figura 18(B) es una vista en
perspectiva de un cartucho de tinta de color;
La figura 18 es una vista en perspectiva de un
cartucho de tinta;
La figura 19(A) es una vista en
perspectiva que muestra la estructura de una cara de superficie
frontal de un substrato de circuito de memoria no volátil;
La figura 19(B) es una vista en
perspectiva que muestra la estructura de una cara de superficie
posterior de un substrato de circuito de memoria no volátil;
La figura 19(C) es una vista útil para
explicar el tamaño de los electrodos de un substrato de circuito de
memoria no volátil;
La figura 19(D) es una vista desde arriba
que muestra como los electrodos de un circuito de memoria no volátil
establecen contacto con contactos fijos;
La figura 19(E) es una vista lateral que
muestra como los electrodos del substrato de circuito de memoria no
volátil establecen contacto con los contactos;
La figura 20 es una vista útil para explicar
como se instala un cartucho de tinta;
La figura 21 es una vista útil para explicar
como se instala el cartucho de tinta;
La figura 22(A) es una vista que muestra
como el substrato de memoria no volátil está en contacto con un
miembro de establecimiento de contacto de un mecanismo de contacto
antes de que una boca de suministro de tinta del cartucho de tinta
entre en contacto con una aguja de suministro de tinta de un
soporte;
La figura 22(B) es una vista que muestra
como el substrato de memoria no volátil está en contacto con un
miembro de establecimiento de contacto de un mecanismo de contacto
cuando una boca de suministro de tinta en el cartucho de tinta entra
en contacto con una aguja de suministro de tinta de un soporte;
y
La figura 22(C) es una vista que muestra
como el substrato de memoria no volátil está en contacto con un
miembro de establecimiento de contacto de un mecanismo de contacto
cuando la aguja de suministro de tinta ha entrado totalmente en la
boca de suministro de tinta.
A continuación, se describirá con referencia a
los dibujos una realización del presente invento. En cada una de
las figuras referenciadas en la siguiente descripción, las partes
equivalentes a las de las demás figuras están indicadas por los
mismos números de referencia.
La figura 1 es un diagrama de bloques que
representa la configuración completa de un aparato de registro de
chorro de tinta de acuerdo con el presente invento. Un aparato 1 de
registro de chorro de tinta está compuesto por una porción 2 de
control de cuerpo principal de aparato dispuesta en un cuerpo
principal del aparato de registro, una porción 3 de control de
acceso a memoria dispuesta en un carro que comprende una porción de
instalación de cartucho de tinta, una memoria 4 no volátil dispuesta
en un cartucho de tinta negra, una memoria 5 no volátil dispuesta
en un cartucho de tinta de color, y un mecanismo de control de
registro (no representado; se trata de un mecanismo para controlar
la alimentación de hojas, el movimiento del carro, la expulsión de
tinta, etc). Las memorias 4 y 5 no volátiles son, por ejemplo,
memorias EEPROM que permiten operaciones de inscripción y lectura
por medios eléctricos. Aunque la figura 1 muestra una configuración
que comprende las dos memorias 4 y 5 no volátiles, puede utilizarse
cualquier número de memorias no volátiles.
La porción 2 de control de cuerpo principal de
aparato controla todo el funcionamiento del aparato 1 de registro
de chorro de tinta y comprende un sistema de microcomputador. Son
transmitidas y recibidas diversas órdenes y datos entre la porción
2 de control de cuerpo principal de aparato y la porción 3 de
control de acceso a memoria por medio de comunicación de datos en
serie. Las memorias 4 y 5 no volátiles son del tipo que se denomina
de acceso secuencial de bits que permite la inscripción y lectura de
datos mediante cadenas de bits en serie.
La porción 3 de control de acceso a memoria
comprende medios 3a de comunicación de datos en serie para ejecutar
la comunicación de datos en serie con la porción 2 de control de
cuerpo principal de aparato, medios 3b de ejecución de órdenes para
ejecutar una orden suministrada por la porción 2 de control de
cuerpo principal de aparato, medios 3c de control de inscripción y
lectura en memoria no volátil para ejecutar operaciones de lectura
e inscripción con las memorias 4 y 5 no volátiles, medios 3d de
almacenamiento transitorio (memoria RAM) para almacenar
transitoriamente datos leídos de la memoria no volátil, y medios 3e
de control de fuente de alimentación para controlar la alimentación
de la memoria no volátil.
La porción 2 de control de cuerpo principal de
aparato emite una orden para leer datos de las memorias 4 y 5 no
volátiles para hacer que los medios 3c de control de inscripción y
lectura en memoria no volátil lean diversos datos de las memorias 4
o 5 no volátiles. Los diversos datos leídos de las memorias 4 o 5 no
volátiles se almacenan en los medios 3d de almacenamiento
transitorio. La porción 2 de control de cuerpo principal de aparato
emite una orden de lectura dirigida a los medios 3d de
almacenamiento transitorio para leer diversos datos de dichos
medios. La porción 2 de control de cuerpo principal de aparato emite
una orden de inscripción destinada a los medios 3d de
almacenamiento transitorio para inscribir diversos datos en dichos
medios. La porción 2 de control de cuerpo principal de aparato
emite una orden de inscripción para las memorias 4 o 5 no volátiles
destinada a la porción 3 de control de acceso a memoria, de modo que
los datos almacenados en los medios 3d de almacenamiento
transitorio pueden almacenarse en las memorias 4 y 5 no
volátiles.
De este modo, el aparato 1 de registro de chorro
de tinta de acuerdo con el presente invento tiene dispuesta la
porción 3 de control de acceso a memoria entre la porción 2 de
control de cuerpo principal de aparato y las memorias 4 y 5 no
volátiles, de modo que la porción 3 de control de acceso a memoria
puede ejecutar operaciones de inscripción y lectura de las memorias
4 y 5 no volátiles. Consiguientemente, no se requiere que la porción
2 de control de cuerpo principal de aparato acceda directamente a
las memorias 4 y 5 no volátiles y solamente ha de disponerse una
línea de señal para establecer comunicación de datos entre la
porción 2 de control de cuerpo principal de aparato y la porción 3
de control de acceso a memoria. En consecuencia, el número de líneas
de conexión entre la porción 2 de control de cuerpo principal de
aparato y la porción 3 de control de acceso a memoria puede
reducirse sustancialmente.
Adicionalmente, puesto que no se requiere que la
porción 2 de control de cuerpo principal de aparato acceda
directamente a las memorias 4 y 5 no volátiles, la carga de
procesamiento a ser ejecutada por la porción 2 de control de cuerpo
principal de aparato puede reducirse. Además, la porción 3 de
control de acceso a memoria lee datos almacenados en las memorias 4
y 5 no volátiles y los almacena en los medios 3d de almacenamiento
transitorio. En respuesta a la solicitud de lectura emitida por la
porción 2 de control de cuerpo principal de aparato, los datos
almacenados en la memoria de acceso aleatorio (medios 3d de
almacenamiento transitorio) son leídos para obtener una respuesta,
permitiendo así una respuesta rápida a la solicitud de lectura.
Adicionalmente, puesto que los medios 3e de
control de fuente de alimentación están dispuestos en la porción 3
de control de acceso a memoria, puede suministrarse potencia a las
memorias 4 y 5 no volátiles solamente cuando se accede a dichas
memorias. Esto elimina el consumo de potencia no deseado y evita que
los datos almacenados en las memorias 4 y 5 no volátiles sean
reinscritos debido a la presencia de ruido, etc, mientras no se está
estableciendo acceso a las memorias 4 y 5 no volátiles.
Se describirá posteriormente con detalle con
referencia a las figuras 2 a 22 la configuración del aparato 1 de
registro de chorro de tinta de acuerdo con el presente invento.
La figura 2 es un diagrama de bloques que
representa un ejemplo específico de una memoria no volátil. Las
memorias 4 y 5 no volátiles comprenden cada una celda 41 de memoria,
una porción 42 de control de lectura-inscripción y
un contador 43 de direcciones. Si una señal CS de selección de chip
está a un nivel bajo, el contador 43 de direcciones es repuesto a
un valor de cómputo de 0. Si la señal CS de selección de chip está a
un nivel alto, el contador 43 de direcciones realiza una operación
de cómputo ascendente en base a una señal CK de reloj.
Consiguientemente, cuando la señal CS de selección de chip cambia a
nivel alto, se establece la dirección 0, y siempre que se
suministre la señal CK de reloj puede incrementarse la
dirección.
En este caso, se dispone de dos tipos de anchos
de impulso (anchos de impulso de nivel bajo) de la señal CK de
reloj, de modo que puede seleccionarse una de las señales de reloj
de estos dos anchos de impulso. Esta selección se realiza
utilizando un terminal ES para seleccionar un tiempo de inscripción
, como se describe posteriormente. Por ejemplo, se dispone de un
ancho de impulso de 3,0 milisegundos de la señal de reloj y un
ancho de impulso de la señal de reloj de 3,5 milisegundos. A
continuación, se selecciona adecuadamente una de las señales de
reloj dependiendo de las especificaciones (características
eléctricas) de la memorias EEPROM utilizadas como memorias 4 y 5 no
volátiles, y se aplica entonces a las memorias 4 y 5 no volátiles.
Sin embargo, cuando las memorias 4 y 5 no volátiles están en
funcionamiento, una de las señales de reloj se utiliza en forma
fija y no es conmutada. Pueden conseguirse lecturas utilizando
solamente un tipo de señal de reloj, pero como en el caso de
operaciones de inscripción, puede estar dispuesto un terminal de
entrada para seleccionar un tiempo de lectura así como, por
ejemplo, dos tipos de señales de reloj, de modo que el terminal
puede utilizarse para seleccionar una de las señales de reloj. Como
se ha descrito anteriormente, la selección de la señal de reloj
hace posible ajustar adecuadamente los tiempos de lectura e
inscripción para las memorias 4 y 5 no volátiles.
Si una señal WR de lectura/inscripción está en
el nivel bajo, la porción 42 de control de
lectura-inscripción lee datos (de un bit)
almacenados en una célula 41 de memoria en una dirección designada
por el contador 43 de direcciones y transfiere los datos de lectura
a un terminal IO de entrada/salida. Si la señal WR de
lectura/inscripción está en el nivel alto, la porción 42 de control
de lectura-inscripción inscribe datos (un bit),
suministrados al terminal IO de entrada/salida, en la celda 41 de
memoria en la dirección designada por el contador 43 de
direcciones.
La figura 3 es una vista útil para explicar la
información almacenada en la memoria no volátil. Las memorias 4 y 5
no volátiles tienen una capacidad de almacenamiento de 256 bits. Las
memorias 4 y 5 no volátiles almacenan cada una 35 bloques de
información.
Cada bloque de información tiene una longitud en
bits variable. Las memorias 4 y 5 no volátiles almacenan cada una
datos de longitud variable como serie de bits. Esto hace posible
almacenar una gran cantidad de información en una memoria de
capacidad de almacenamiento limitada.
Se almacenan datos relativos a la cantidad de
tinta restante, datos sobre los años y meses de uso de los cartuchos
de tinta, es decir datos que deben ser renovados dependiendo del
uso que haga el usuario de los cartuchos de tinta, dentro de un
margen numérico de 1 a 9 (números 0 a 8 y 35 a 43 de información)
como se muestra en la figura 3. De este modo, cuando los cartuchos
de tinta están realmente usados, deben inscribirse datos (renovarse)
solamente en las direcciones inferiores en las memorias 4 y 5 no
volátiles. Consiguientemente, cuando finaliza el uso del aparato 1
de registro de chorro de tinta y se desconecta la alimentación a
dicho aparato, solamente es necesario inscribir en las memorias 4 y
5 no volátiles datos en el margen numérico de 1 a 9 (números 0 a 8
y 35 a 43 de información) que aparecen en la figura 3.
La memoria 4 no volátil dispuesta en el cartucho
de tinta negra almacena datos sobre la cantidad de tinta negra
restante, año y mes de iniciación de uso, etc. La memoria 5 no
volátil dispuesta en el cartucho de tinta de color almacena datos
sobre la cantidad de tinta restante, año y mes de iniciación de uso,
etc, para cada tinta de color.
Se almacenan diversos datos, cuya renovación por
el usuario no se requiere, dentro del margen numérico de 10 a 35
(números 9 a 34 y 44 a 69 de información) que se muestran en la
figura 3.
Específicamente, estos datos incluyen datos
sobre las versiones de los cartuchos de tinta, tipos de tinta,
fecha de fabricación de los cartuchos de tinta (año, mes y día), sus
números de serie, lugares de fabricación, instrucciones de
reciclado de los cartuchos, etc.
La figura 4 es una vista útil para explicar un
ejemplo de información almacenada en la memoria no volátil
dispuesta en el cartucho de tinta negra. En la figura 4, el número
410 de referencia indica una primera zona de almacenamiento en la
cual se almacenan datos para reinscripción, y el número 420 de
referencia indica una segunda zona de almacenamiento en la cual se
almacenan solamente datos de lectura. La primera 410 zona de
almacenamiento está dispuesta en direcciones a las que se ha
establecido acceso antes que a la segunda 420 zona de
almacenamiento cuando se accede a la memoria 4 no volátil.
Los datos para reinscripción almacenados en la
primera 410 zona de almacenamiento son primeros y segundos datos de
cantidad restante de tinta negra asignados a las zonas 411 y 412 de
almacenamiento, respectivamente, de acuerdo con un orden de acceso.
Los datos de cantidad restante de tinta negra están asignados a las
dos zonas 411 y 412 de almacenamiento porque los datos contenidos
en estas zonas son reinscritos alternativamente. De este modo, si
los datos almacenados en la zona 411 de almacenamiento son los
últimos datos reinscritos, los datos de cantidad restante de tinta
negra almacenados en la zona 412 de almacenamiento preceden a los
últimos datos reinscritos, y los datos contenidos en la zona 412 de
almacenamiento han de reinscribirse a continuación.
Los datos de solo lectura almacenados en la
segunda 420 zona de almacenamiento son los que corresponden a los
tiempos de apertura (año y mes) de los cartuchos de tinta, a las
versiones de los cartuchos de tinta, a los tipos de tinta (tales
como pigmentos y tintes), a la fecha de fabricación de los mismos
(año, mes y día), a las líneas de fabricación, a sus números de
serie, y a la presencia de indicaciones de reciclado relativas a si
el cartucho de tinta es nuevo o reciclado, cuyos datos son asignados
a las zonas 412 a 430 de memoria de acuerdo con un orden de
acceso.
La figura 5 es una vista útil para explicar un
ejemplo de la información almacenada en la memoria no volátil
dispuesta en el cartucho de tinta de color. En la figura 5, el
número 510 de referencia indica una primera zona de almacenamiento
en la cual se almacenan datos para reinscripción, y el número 550 de
referencia indica una segunda zona de almacenamiento en la cual se
almacenan datos de solo lectura. La primera zona 510 de
almacenamiento está dispuesta en las direcciones a las que se
establece acceso antes que a la segunda zona 550 de almacenamiento
cuando se accede a la memoria 5 no volátil.
Los datos para reinscripción almacenados en la
primera zona 510 de almacenamiento son primeros y segundos datos de
cantidad de tinta azul-verdosa restante, primeros y
segundos datos de cantidad restante de tinta púrpura, primeros y
segundos datos de cantidad restante de tinta amarilla, primeros y
segundos datos de cantidad restante de tinta
azul-verdosa clara, y primeros y segundos datos de
cantidad restante de tinta púrpura clara, que están asignados a
zonas 511 a 520 de almacenamiento, respectivamente, de acuerdo con
un orden de acceso. Los datos de cantidad de tinta restante para
cada color están asignados a las dos zonas de almacenamiento porque
los datos de estas zonas son reinscritos alternativamente como en el
cartucho de tinta negra.
Los datos de solo lectura almacenados en la
segunda zona 550 de almacenamiento son los relativos a los tiempos
de apertura (año y mes) de los cartuchos de tinta, versiones de los
cartuchos de tinta, tipos de tinta tales como pigmentos y tintes,
fecha de fabricación de los mismos (año, mes y día), líneas de
producción correspondientes, sus números de serie, y presencia de
características de reciclado que indican si el cartucho de tinta es
nuevo o reciclado, cuyos datos se asignan a las zonas 551 a 560 de
almacenamiento de acuerdo con un orden de acceso. Puesto que estos
datos son los mismos independientemente de los colores, solamente
están almacenados los datos para un color como datos comunes a
todos los colores.
La figura 6 es un diagrama de bloques que
muestra un ejemplo específico de la porción de control de acceso a
memoria. La porción 3 de control de acceso a memoria se compone de
una porción 11 de comunicación de datos en serie, una porción 12 de
control de recepción, una porción 13 de control de transmisión, una
porción 14 de control de ejecución, un registro 15 de modos, un
grupo 16 de registros de control, una primera memoria 17 de acceso
aleatorio, una segunda memoria 18 de acceso aleatorio, una porción
19 de control de inscripción y lectura en memoria no volátil, una
porción 20 de control de salida, una tabla 21 de datos de longitud
efectiva de bits, una porción 22 de generación de señal de reloj,
una porción 23 de circuito de oscilación, una porción 24 de
circuito de reposición, una porción 25 de control de prueba, y una
tabla 26 de correlación de información y direcciones.
La porción 11 de comunicación de datos en serie,
la porción 12 de control de recepción y la porción 13 de control de
transmisión constituyen los medios 3a de comunicación de datos en
serie representados en la figura 1. La porción 14 de control de
ejecución, la registro 15 de modos, el grupo 16 de registros de
control, y la tabla 21 de datos de longitud efectiva de bits,
constituyen los medios 3b de ejecución de órdenes representados en
la figura 1. La porción 19 de control de inscripción y lectura en
memoria no volátil, la tabla 21 de datos de longitud efectiva en
bits y la tabla 26 de correlación de información y direcciones,
constituyen la porción 3c de control de inscripción y lectura en
memoria no volátil representada en la figura 1. La primera memoria
17 de acceso aleatorio y la segunda memoria 18 de acceso aleatorio
constituyen los medios 3d den almacenamiento transitorio (RAM)
representados en la figura 1. La porción 20 de control de salida
constituye los medios 3e de control de fuente de alimentación
representados en la figura 1.
La porción 22 de generación de señal de reloj
divide la frecuencia de una señal de salida de oscilación de la
porción 23 de circuito de oscilador para obtener como salida una
señal TCLK de reloj. Como se ha descrito anteriormente, pueden
generarse señales TCLK de reloj de dos tipos de ancho de impulso
seleccionando una relación de división de frecuencia basada en la
señal suministrada al terminal ES de entrada de la porción 22 de
generación de señal de reloj. Como resultado, pueden ajustarse
adecuadamente los instantes de ejecución de operaciones de lectura
e inscripción en las memorias 4 y 5 dependiendo de las prestaciones
del dispositivo.
En esta realización, la porción 3 de control de
acceso a memoria está implementada como un circuito integrado
(dispositivo semiconductor) de un chip que utiliza un conjunto de
puertas CMOS. La porción 3 de control de acceso a memoria puede
comprender medios de control por programa que utilizan un
microcomputador en un chip que tiene una función de comunicación en
serie incorporada.
La figura 7 es una vista útil para explicar los
nombres de los terminales (nombres de las señales correspondientes)
del circuito integrado para la porción 3 de control de acceso a
memoria y sus funciones. La referencia RXD indica un terminal de
entrada para una señal de datos en serie suministrada por la porción
2 de control de cuerpo principal de aparato. La referencia SEL
indica un terminal de entrada para una señal de designación de modo
de orden (señal de selección de orden) suministrada por la porción 2
de control de cuerpo principal de aparato. La referencia TXD indica
un terminal de salida para una señal de datos en serie suministrada
a la porción 2 de control de cuerpo principal de aparato. La
referencia CS1 indica un terminal de salida para una señal de
selección (señal de habilitación de chip) para la primera memoria no
volátil, y la referencia CS2 indica un terminal de salida para una
señal de selección (señal de habilitación de chip) para la segunda
memoria no volátil. La referencia IO1 indica un terminal de
entrada/salida de datos de la primera memoria no volátil, y la
referencia IO2 indica un terminal de entrada/salida de datos de la
segunda memoria no volátil.
La referencia RW1 indica un terminal de salida
para una señal de lectura/inscripción para la primera memoria no
volátil, y la referencia RW2 indica un terminal de salida para una
señal de lectura/inscripción para la segunda memoria no volátil. La
referencia CK1 corresponde a un terminal de salida para una señal de
reloj para la primera memoria no volátil, y la referencia CK2
corresponde a un terminal de salida para una señal de reloj para la
segunda memoria no volátil. La referencia PW1 indica un terminal de
alimentación para la primera memoria no volátil, y la referencia
PW2 indica un terminal de alimentación para la segunda memoria no
volátil. Las referencias OSC1 y OSC2 indican terminales de conexión
para un oscilador cerámico, un circuito de vibración de cristal,
etc. La referencia RST indica un terminal de entrada para una señal
de reposición inicial. La referencia ES indica un terminal de
entrada para seleccionar un instante de inscripción para la memoria
no volátil. Las referencias M1 a M4 indican terminales de entrada
para una señal de prueba para seleccionar una salida de monitor. La
referencia VCC1 indica un terminal de alimentación de +5 voltios, la
referencia VCC2 indica un terminal de alimentación de +3,3 voltios,
y la referencia VSS indica un terminal de masa.
Los símbolos que aparecen en la columna de
entrada/salida en la figura 7 tienen los siguientes significados:
la referencia IN indica una entrada, la referencia OUT indica una
salida, y la referencia Tri indica una salida triestado. La columna
de valor inicial indica los niveles lógicos obtenidos cuando se
repone inicialmente un circuito integrado de porción de control de
acceso a memoria. Adicionalmente, los datos entre paréntesis en la
columna de valores iniciales indican el nivel de cada terminal de
salida que se alcanza inmediatamente después que las salidas de la
memoria no volátil hayan sido activadas a continuación de la
activación de un permiso de acceso en un registro de activación de
permiso de acceso a memoria no volátil, que se describe
posteriormente. La referencia H indica un nivel alto, la referencia
L indica un nivel bajo, y la referencia HiZ indica un estado de
alta impedancia.
Tres líneas de señal conectan la porción 3 de
control de acceso a memoria a la porción 2 de control de cuerpo
principal de aparato (véase la figura 1) como se muestra en la
figura 6. La referencia RXD indica datos recibidos (datos
transmitidos por la porción 2 de control de cuerpo principal de
aparato), la referencia TXD indica datos transmitidos (datos
recibidos por la porción 2 de control de cuerpo principal de
aparato), y la referencia SEL indica una señal de designación de
modo de orden que indica si una orden transmitida por la porción 2
de control de cuerpo principal de aparato tiene una longitud fija o
variable. El nivel L de la señal SEL de designación de modo de
orden indica una orden de una longitud fija de ocho bits, mientras
que su nivel alto indica una orden de longitud variable.
Se aplica un método basado en UART (Universal
Asynchronous Received Transmitter: Transmisor Receptor Asíncrono
Universal) al método de comunicación de datos en serie. La longitud
de datos es de ocho bits, la longitud del bit de arranque es de un
bit, la longitud del bit de parada es de un bit, y no se utiliza bit
de paridad. Los datos se transfieren desde un bit menos
significativo hasta un bit más significativo. La frecuencia de
transmisión en baudios es de 125 kbps.
Una porción 11a de recepción en la porción 11 de
comunicación de datos en serie monitoriza el nivel lógico de los
datos recibidos RXD con un ciclo de 0,5 microsegundos en base a la
señal TCLK de reloj de una frecuencia de 2 MHz suministrada por la
porción 22 de generación de señal de sincronismo. De este modo, los
datos de un bit son sometidos a 16 detecciones de nivel. Al
reconocer el bit de arranque en base al hecho de que el nivel
lógico de los datos recibidos RXD cambia del nivel alto al nivel
bajo, la porción 11a de recepción repite el muestreo del nivel
lógico de los datos recibidos RXD con un ciclo de 16 impulsos de
sincronismo partiendo de la octava señal TCLK de reloj desde el
punto en el cual se ha reconocido el bit de arranque. Esto permite
muestrear el nivel lógico de los datos recibidos RXD sustancialmente
en el centro de cada bit.
Después que se ha reconocido el bit de arranque,
si el nivel lógico de los datos recibidos RXD retorna al estado
alto en el siguiente impulso de reloj, la porción 11a de recepción
considera el nivel bajo detectado anteriormente como ruido para
iniciar otra vez una operación de detección del bit de arranque.
Adicionalmente, si el nivel lógico del bit de arranque muestreado
en el octavo impulso de la señal TCLK de reloj desde el punto en el
cual el bit de arranque ha sido reconocido no corresponde al estado
bajo, la porción 11a de recepción aborta el muestreo de datos
subsiguiente y reanuda la operación de detección del bit de
arranque. Adicionalmente, si el nivel de muestreo del bit de parada
no es alto, la porción 11a de recepción invalida todos los datos
muestreados. Esto evita la recepción de datos anormales que resultan
de las diferentes frecuencias de transmisión entre el extremo de
transmisión y el extremo de recepción, o de otros factores. Al
recibirse normalmente la totalidad del bit de arranque (datos de
ocho bits) y del bit de parada, la porción 11a de recepción
convierte los datos de ocho bits en serie recibidos en datos en
paralelo y los transfiere a la porción 12 de control de recepción
como datos recibidos RD en paralelo.
Una porción 11b de transmisión en la porción 11
de comunicación de datos en serie convierte los datos transmitidos
TD en paralelo, suministrados por la porción 13 de control de
transmisión, en datos en serie, añade el bit de arranque y el bit
de parada a los datos en serie para generar los datos transmitidos
TXD, y transmite los datos transmitidos TXD generados a una
frecuencia predeterminada.
La figura 1 es una vista útil para explicar las
diversas órdenes suministradas por la porción de control de cuerpo
principal de aparato. La figura 8(A) muestra una orden de
longitud fija de ocho bits suministrada por la porción de control
de cuerpo principal de aparato cuando la señal SEL de designación de
modo de orden tiene nivel bajo. Existen tres tipos de órdenes de
longitud fija de ocho bits: una orden de proceso de desconexión,
una orden de inicialización, y una orden de activación de modo.
Cuando se desconecta la alimentación del aparato de registro de
chorro de tinta, la orden de proceso de desconexión solicita la
inscripción de diversos datos almacenados en las memorias 17 o 18
de acceso aleatorio en la memorias 4 y 5 no volátiles, y que después
de haberse completado la inscripción, se inicialicen todas las
salidas a las memorias 4 y 5 no volátiles a sus estados de
reposición establecidos inmediatamente después de conectar la
alimentación. La orden de inicialización solicita que todos los
circuitos de la porción 3 de control de acceso a memoria sean
inicializados a su estado de reposición establecido inmediatamente
después de la conexión de la alimentación.
La orden de activación de modo establece un modo
de funcionamiento utilizado cuando la señal SEL de designación de
modo de orden ha tomado nivel alto. La orden de activación de modo
designa el modo de funcionamiento con los cuatro bits menos
significativos. Por ejemplo, si los cuatro bits menos significativos
son 0010, se ha activado un modo 2 de funcionamiento.
La porción 2 de control de cuerpo principal de
aparato está destinada a utilizar información de modo de cuatro
bits para gestionar una pluralidad de modos de funcionamiento que
cubre los modos 0 a 15. Por ejemplo, las operaciones del aparato de
registro se controlan usualmente en el modo 0, y los datos de
impresión se controlan en el modo 1. En el modo 2, puede accederse
a cada una de las memorias no volátiles a través de la porción de
control de acceso a memoria. En el modo 3, se controla un sistema de
sensor de cabeza. Incluso si los datos transmitidos desde la
porción 2 de control de cuerpo principal de aparato se suministran a
una pluralidad de porciones de control (por ejemplo, una porción de
control de expulsión de tinta, una porción de control de
desplazamiento de carro, y una porción de control de alimentación de
hoja), la designación de un modo de funcionamiento permite
solamente que la porción de control compatible con este modo de
funcionamiento funcione en base a los datos transmitidos por la
porción 2 de control de cuerpo principal de aparato.
En esta realización, la porción 3 de control de
acceso a memoria está preparada para acceder a las memorias 4 y 5
no volátiles. De este modo, si está dispuesta una pluralidad de
porciones 3 de control de acceso a memoria y tienen asignados
diferentes modos de funcionamiento, puede accederse a un gran número
de memorias no volátiles. Incluso si, por ejemplo, están dispuestos
cartuchos independientes para tintas tales como tinta azul verdoso,
azul verdoso claro, púrpura, púrpura claro, amarillo y negro, y cada
uno comprende una memoria no volátil, entonces, por ejemplo, puede
accederse a seis memorias no volátiles utilizando, por ejemplo, tres
porciones 3 de control de acceso a memoria. De este modo, el modo
de funcionamiento facilita la ampliación de la configuración del
aparato de registro.
La figura 8(B) muestra una orden de
longitud variable suministrada por la porción de control de cuerpo
principal de aparato cuando la señal SEL de designación de modo de
orden tiene nivel alto. La orden de longitud variable comprende una
pluralidad de octetos. En el primer octeto, los cuatro bits más
significativos indican el modo de funcionamiento y los cuatro bits
menos significativos indican la longitud en octetos de esta orden.
El modo 2 de funcionamiento (0010) se activa esencialmente para
órdenes destinadas a la porción 3 de control de acceso a memoria.
La longitud de octeto en los cuatro bits menos significativos
contiene datos representativos de las longitudes del segundo octeto
y octetos subsiguientes (datos representativos de las longitudes de
octeto de los octetos subsiguientes con la exclusión del primer
octeto).
En el segundo octeto, los cuatro bits más
significativos indican una orden, y los cuatro bits menos
significativos indican una longitud de datos. Si los cuatro bits
más significativos del segundo octeto son 0000, esta combinación
representa una orden para una lectura de datos; si son 1000, este
código representa una orden para una inscripción de datos. Los
cuatro bits menos significativos del segundo octeto contienen datos
que indican la longitud en octetos de los datos de inscripción
suministrados después de los datos de dirección si la orden requiere
una inscripción de datos, o contienen datos que indican la longitud
en octetos de los datos de lectura si la orden requiere una lectura
de datos. En esta realización, pueden proporcionarse cuatro octetos
de datos con una sola orden de solicitud de inscripción.
El tercer y cuarto octetos contienen datos que
indican direcciones a y desde las cuales se inscriben o leen datos.
La figura muestra que el tercer octeto indica los ocho bits menos
significativos para estas direcciones, mientras que el cuarto
octeto indica los ocho bits más significativos para las direcciones.
Esto hace posible designar un rango de direcciones amplio con hasta
16 bits. Con respecto a esto, en esta realización el margen de
direcciones a y desde las cuales han de realizarse operaciones de
inscripción o lectura pueden designarse con direcciones de ocho
bits, de modo que solamente se utilizan los ocho bits menos
significativos de los datos de dirección. Las direcciones
designadas son las de las memorias de acceso aleatorio y registros
de control (no existe dirección en las memorias no volátiles).
El quinto octeto y octetos subsiguientes
contienen datos de inscripción. Los datos contenidos en el quinto
octeto se inscriben en la dirección indicada por los datos de
dirección, y los datos contenidos en el sexto octeto y octetos
subsiguientes se inscriben en direcciones correspondientes
incrementadas partiendo de una dirección mayor que la dirección
indicada por los datos de dirección, siendo el incremento de una
unidad.
Las órdenes procedentes de la porción 3 de
control de acceso a memoria se dividen en general en dos tipos:
órdenes de nivel 0 y órdenes de nivel 1. Este nivel de orden se
selecciona por medio de la señal SEL de designación de modo de
orden transmitida junto con los datos recibidos RXD. Por ejemplo, si
la señal SEL de designación de modo de orden tiene nivel bajo, el
nivel de orden es 0; si la señal SEL de designación de modo de orden
tiene nivel alto, el nivel de orden es 1. La orden de nivel 0
comprende un octeto. Cuando se recibe esta orden, es ejecutada
inmediatamente. La orden de nivel 0 incluye una orden de
inicialización, una orden de desconexión de alimentación
(interrupción no enmascarable) y una orden de activación de
modo.
Por otra parte, la orden de nivel 1 comprende de
cuatro a ocho octetos. Cuando se recibe un número requerido de
octetos de esta orden, se ejecuta solamente si el estado de un
registro de modos activado por la orcen de activación de modo de
nivel 0 es "2". En otro caso, esta orden se ignora. El
contenido de la orden de nivel 1 incluye lecturas de los registros
que controlan las memorias 4 y 5 no volátiles (o inscripciones en
dichos registros) y lecturas de la memoria interna o inscripciones
en la misma.
La señal de designación de modo de orden deberá
mantenerse a un nivel constante cuando se está transfiriendo una
orden.
La figura 9 es un diagrama de bloques de la
porción de control de recepción. La porción 12 de control de
recepción comprende ocho circuitos 12a a 12h de retención de datos
para retener los ocho datos recibidos RD en paralelo de ocho bits
suministrados por la porción 11 de comunicación de datos en serie, y
una porción 12i de control de transferencia para controlar la
inscripción de los datos recibidos RD en paralelo en el circuito de
retención de datos y su transferencia a la porción de ejecución de
órdenes en base a la señal SEL de designación de modo de orden y a
los datos recibidos RD en paralelo.
Si la señal SEL de designación de modo de orden
tiene nivel bajo (es decir, se refiere a una orden de longitud fija
de ocho bits), la porción 12i de control de transferencia suministra
a la porción 14 de ejecución de órdenes los datos recibidos RD en
paralelo proporcionados por la porción 11 de comunicación de datos
en serie.
Si la señal SEL de designación de modo de orden
está a nivel alto (es decir, corresponde a una orden de longitud
variable), la porción 12i de control de transferencia almacena los
datos recibidos RD en paralelo, transferidos por la porción 11 de
comunicación de datos en serie, en el primer circuito 12a de
retención de datos. La porción 12i de control de transferencia
reconoce entonces la longitud de la orden de longitud variable en
base a los cuatro bits menos significativos de los datos
almacenados en el primer circuito 12a de retención de datos. La
porción 12i de control de transferencia almacena secuencialmente los
datos recibidos suministrados secuencialmente por la porción 11 de
comunicación de datos en serie, en los circuitos 12a a 12h de
retención de orden segundo a octavo. Al detectarse que se ha
almacenado en los circuitos de retención de datos una cantidad de
datos recibidos correspondiente a los octetos indicados por la
longitud de la orden, el porción 12i de control de transferencia
transfiere la serie de datos almacenados en los circuitos de
retención de datos a la porción 14 de ejecución de órdenes e
inicializa a continuación cada uno de los circuitos de retención de
datos para permitir el almacenamiento de la siguiente orden de
longitud variable.
La porción 12i de control de transferencia
espera el suministro de los siguientes datos recibidos hasta que se
reciba un número de octetos de datos indicados por la longitud de
orden. Si la señal SEL de designación de modo de orden toma nivel
bajo antes de que se reciba un número de octetos de datos indicado
por la longitud de orden, la porción 12i de control de
transferencia inicializa todos los datos almacenados en los
circuitos de retención de datos para permitir la recepción de la
orden siguiente. De este modo, incluso mientras transmite la orden
de longitud variable, la porción 2 de control de cuerpo principal de
aparato puede anular esta orden cambiando la señal SEL de
designación de modo de orden al nivel bajo.
La figura 10 es una vista útil para explicar las
relaciones de temporización para la conmutación de la señal de
designación de modo de orden. La figura 10(A) muestra los
datos recibidos RXD, y la figura 10(B) muestra la señal SEL
de designación de modo de orden. La porción 2 de control de cuerpo
principal de aparato conmuta el nivel lógico de la señal SEL de
designación de modo de orden entre el bit de parada y la siguiente
señal de arranque.
La porción 12i de control de transferencia
representada en la figura 9 asigna la prioridad máxima a la
designación asociada a la longitud de la orden si el número de
octetos indicado por la longitud de orden no es igual al indicado
por la longitud de datos. Si, por ejemplo, la longitud de orden
indica una serie de datos de cinco octetos, mientras la longitud de
datos indica cuatro octetos como número de octetos de datos, la
porción 12i de control de transferencia determina que toda la serie
de órdenes de longitud variable ha sido recibida cuando se han
almacenado dos octetos de datos en cada uno del quinto y sexto
circuitos de retención de datos (12e y 12f). La porción 12i de
control de transferencia transfiere entonces los datos almacenados
en los circuitos de retención de datos a la porción 14 de ejecución
de órdenes para permitir el almacenamiento de la orden
siguiente.
Si un registro de modos, que se describe
posteriormente, está activado al modo 2 de funcionamiento, la
porción 12i de control de transferencia asigna la prioridad máxima
a la designación para el modo 2 de funcionamiento activado en el
registro de modos y acepta cualquier orden como correspondiente al
modo 2 de funcionamiento (en otras palabras, como orden dirigida a
la porción de control de acceso a memoria) incluso si los datos de
modo de funcionamiento (la designación asociada a los cuatro bits
más significativos de los datos recibidos almacenados en el primer
circuito 12a de retención de datos) suministrados por la porción 11
de comunicación de datos en serie indican un modo de funcionamiento
diferente del modo 2.
En esta realización, pueden establecerse tres
tipos de longitudes de datos, que incluyen longitudes de un octeto,
dos octetos y cuatro octetos, y la longitud de datos puede
establecerse con datos de cuatro bits. De este modo, si se reciben
datos que indican una longitud de datos diferente de las de los tres
tipos, la longitud de datos se determina por designación con cuatro
octetos. Específicamente, si se suministran datos que indican una
longitud de datos de tres octetos o una longitud comprendida entre
cinco y quince octetos, la porción 12i de control de transferencia
determina que la longitud de datos es de cuatro octetos.
Adicionalmente, en esta realización, cada una de
las direcciones contenidas en las memorias 17 y 18 de acceso
aleatorio y en el registro 16 de control pueden designarse con ocho
bits. De este modo, la dirección puede designarse solamente con las
direcciones inferiores almacenadas en el tercer circuito 12c de
retención de datos. De este modo, no se requiere la transferencia a
la porción 14 de ejecución de órdenes de los datos correspondientes
a las direcciones más altas almacenadas en el cuarto circuito 12d de
retención de datos. Además, no se requiere la disposición del
cuarto circuito 12d de retención de datos. En este caso, la porción
12i de control de transferencia descarta los datos recibidos en las
direcciones de orden superior suministrados por la porción 11 de
comunicación de datos en serie y almacena los datos suministrados a
continuación de las direcciones de orden superior en el quinto
circuito 12e de retención de datos.
Cuando recibe una orden procedente de la porción
12 de control de recepción, la porción 14 de ejecución de órdenes
representada en la figura 6 interpreta y ejecuta esa orden. Cuando
recibe la orden de activación de modo, la porción 14 de ejecución
de órdenes inscribe datos correspondientes al modo de funcionamiento
indicado por la orden de activación de modo, en el registro 15 de
modos. En este caso, los datos 0010 de cuatro bits indicativos de
un modo de funcionamiento de control de acceso a memoria se
inscriben en el registro 15 de modos. El modo MD de funcionamiento
activado en el registro 15 de modos es suministrado a la porción 12
de control de recepción.
Cuando ha recibido la orden de inicialización,
la porción 14 de ejecución de órdenes suministra una solicitud de
generación de señal de reposición a la porción 23 de circuito de
reposición para generar una señal RS de reposición. Esta orden
inicializa (repone) cada una de las porciones de circuito de la
porción 3 de control de acceso a memoria.
Si la orden de longitud variable es transferida
desde la porción 12 de control de recepción, la porción 14 de
ejecución de órdenes interpreta el contenido de la orden de longitud
variable y ejecuta un proceso tal como la inscripción o lectura del
grupo de registros 16 de control, de la primera memoria 17 de acceso
aleatorio, o de la segunda memoria 18 de acceso aleatorio.
La figura 11 es una vista útil para explicar las
especificaciones de la orden de longitud variable y de una
respuesta a ella. Esta figura muestra especificaciones de la orden
de longitud variable (solicitud) en una sección (a). La orden de
longitud variable incluye una orden de lectura y una orden de
inscripción. El modo está establecido en el valor de cuatro bits
(0010) que indica el modo 2 de funcionamiento. La longitud de orden
indica la longitud en octetos de la orden de cuatro bits. El valor
0000 de orden de cuatro bits indica la orden de lectura, mientras
que el valor de orden de cuatro bits de 1000 indica la orden de
inscripción. La longitud de datos puede establecerse en un octeto,
dos octetos o cuatro octetos. Los valores de cero octetos, tres
octetos y cinco a quince octetos tienen prohibida su activación. La
dirección comprende 16 bits y se compone de ocho bits menos
significativos y ocho bits más significativos, como se muestra en la
figura 8. Esta realización utiliza solamente los ocho bits menos
significativos. Para la orden de inscripción, los datos a inscribir
están organizados para comprender conjuntos de ocho bits
(octetos).
La porción (b) de la figura 11 indica las
especificaciones relativas a una respuesta a la orden de lectura.
El modo está ajustado al valor 0010 de cuatro bits que indica el
modo 2 de funcionamiento. La longitud de datos designa el número de
octetos de los datos que configuran la respuesta a la orden de
lectura. La longitud de datos puede ajustarse a un octeto, dos
octetos o cuatro octetos. Está prohibida la activación de longitudes
de cero octetos, tres octetos y cinco a quince octetos. Los datos a
suministrar como respuesta están organizados para comprender
conjuntos de ocho bits (octetos).
La figura 12 es una vista útil para explicar el
contenido del grupo de registros de control y sus funciones. El
grupo 16 de registros de control comprende una pluralidad de
registros. El grupo 16 de registros de control tiene asignadas las
direcciones 80 a 92 en notación hexadecimal.
La dirección 80 (notación hexadecimal)
corresponde a un registro de activación de permiso de acceso a
memoria no volátil en el cual se almacenan datos de dos bits. Cada
bit está asignado a la memoria no volátil correspondiente (a cada
cartucho). El bit menos significativo se activa para indicar si se
permite un acceso a la primera memoria no volátil, y el bits más
significativo se activa para indicar si se permite un acceso a la
segunda memoria no volátil. El valor 0 de bit prohíbe el acceso a
la memoria no volátil. En este caso, los terminales son activados
por la porción 20 de control de salida del modo siguiente: los
terminales PW1 y PW2 de alimentación están en un estado de
desactivación cuando se suministra potencia a las memorias no
volátiles, y los terminales CS1 y CS2 de salida de señal de
selección de chip, los terminales CK1 y CK2 de señal de reloj, los
terminales RW1 y RW2 de salida de señal de lectura/inscripción, y
los terminales IO1 e IO2 de entrada/salida de datos, están todos en
un estado de alta impedancia. El valor 1 de bit hace que la porción
20 de control de salida ponga los terminales PW1 y PW2 de
alimentación en un estado en el que se suministra potencia a las
memorias no volátiles. Los terminales CS1 y CS2 de salida de señal
de selección de chip, los terminales CK1 y CK2 de aplicación de
señal de reloj, los terminales RW1 y RW2 de salida de señal de
lectura/inscripción, y los terminales IO1 e IO2 de entrada/salida
de datos son puestos todos en un estado controlable (activo) por la
porción 19 de control de inscripción y lectura en memoria no
volátil.
La dirección 84 (notación hexadecimal)
corresponde a un registro de activación de permiso de lectura en
memoria no volátil en el cual están almacenados datos de dos bits.
Cada bit está asignado a la correspondiente memoria no volátil (a
cada cartucho). El bit menos significativo se activa para indicar si
se permite una operación de lectura de la primera memoria no
volátil, y el bit más significativo se activa para indicar si se
permite una operación de lectura de la segunda memoria no volátil.
El valor de bit de 0 prohíbe la lectura, mientras que el valor de
bit de 1 permite la lectura.
La dirección 85 (notación hexadecimal)
corresponde a un registro de activación de lectura en toda el área
de la memoria no volátil. Cuando se inscriben datos arbitrarios en
la porción de control de inscripción y lectura en la memoria no
volátil (la porción 2 de control de cuerpo principal de aparato
emite una orden de lectura que indica una dirección en el porción
de control de inscripción y lectura en la memoria no volátil),
todos los datos almacenados en las memorias no volátiles pueden
leerse a través de la porción 19 de control de inscripción y
lectura en memoria no volátil. Sin embargo, el acceso a las memorias
no volátiles debe ser permitido anticipadamente y debe activarse
anticipadamente el permiso para la lectura.
La dirección 86 (notación hexadecimal)
corresponde a un área que almacena una marca indicadora de ocupación
de lectura en todas las áreas que indica que los datos están siendo
leídos de todas las áreas. La porción 19 de control de inscripción
y lectura en memoria no volátil activa la marca indicadora de
ocupación de lectura en todas las áreas al estado 1 antes de que se
inicie una operación de lectura en todas las áreas, y pone esta
marca indicadora a 0 cuando se ha completado la operación de lectura
en todas las áreas.
La dirección 88 (notación hexadecimal)
corresponde a un registro de activación de permiso de inscripción en
todas las áreas de la memoria no volátil en el cual se almacenan
datos de dos bits. Cada bit está asignado a la correspondiente
memoria no volátil (cartucho). El bit menos significativo se activa
para indicar si se permite una inscripción en todas las áreas de la
primera memoria no volátil, y el bit más significativo se activa
para indicar si se permite una inscripción en todas las áreas de la
segunda memoria no volátil. El valor 0 de bit prohíbe la
inscripción, mientras que el valor 1 de bit permite esta
operación.
La dirección 89 (notación hexadecimal)
corresponde a un registro de activación de inscripción en todas las
áreas de la memoria no volátil. Cuando se inscriben datos
arbitrarios en el registro de activación de inscripción en todas
las áreas de la memoria no volátil (se realiza una operación de
inscripción en el registro de activación de inscripción en todas
las áreas de la memoria no volátil), pueden inscribirse datos en
todas las áreas de las memorias no volátiles a través de la porción
19 de control de inscripción y lectura en memoria no volátil. Sin
embargo, el acceso a las memorias no volátiles debe estar permitido
anticipadamente y debe activarse anticipadamente el permiso para la
inscripción en todas las áreas.
La dirección 8A (notación hexadecimal)
corresponde a un área de memoria que almacena una marca indicadora
de ocupación de inscripción en todas las áreas, que indica que se
están inscribiendo datos en todas las áreas. La porción 19 de
control de inscripción y lectura en memoria no volátil activa a 1 la
marca indicadora de ocupación de inscripción en todas las áreas
antes de que se inicie una operación de inscripción en todas las
áreas, y pone esta marca indicadora a 0 cuando se ha completado la
operación de inscripción en todas las áreas.
La dirección 8C (notación hexadecimal)
corresponde a un registro de activación de permiso de inscripción
limitada en la memoria no volátil en el cual se almacenan datos de
dos bits. Cada bit está asignado a la correspondiente memoria no
volátil (cartucho). El bit menos significativo se activa para
indicar si se permite una inscripción limitada en la primera
memoria no volátil, y el bit más significativo se activa para
indicar si se permite una inscripción limitada en la segunda
memoria no volátil. El valor 0 de bit prohíbe la inscripción
limitada, mientras que el valor 1 de bit permite la inscripción
limitada.
La dirección 8D (notación hexadecimal)
corresponde a un registro de activación de inscripción limitada en
memoria no volátil. Cuando se inscriben datos arbitrarios en el
registro de activación de inscripción limitada en memoria no
volátil (se realiza una operación de inscripción en el registro de
activación de inscripción limitada en memoria no volátil), pueden
inscribirse datos en áreas limitadas de las memorias no volátiles a
través de la porción 19 de control de inscripción y lectura en
memoria no volátil. Sin embargo, el acceso a las memorias no
volátiles debe permitirse anticipadamente y debe activarse
anticipadamente el permiso para la inscripción limitada.
La dirección 8E (notación hexadecimal)
corresponde a un área de memoria que almacena una marca indicadora
de ocupación de inscripción limitada que indica que se está
ejecutando una inscripción limitada. La porción 19 de control de
inscripción y lectura en memoria no volátil activa a 1 la marca
indicadora de ocupación de inscripción limitada antes de que se
inicie una operación de inscripción limitada, y activa esta marca
indicadora a 0 cuando se completa la operación de inscripción
limitada.
La dirección 90 (notación hexadecimal)
corresponde a un registro de activación de permiso de inscripción de
desconexión en el cual se almacenan datos de dos bits. Cada bit
está asignado a la memoria no volátil correspondiente (cartucho).
El bit menos significativo se activa para indicar si se permite una
inscripción de desconexión en la primera memoria no volátil, y el
bit más significativo se activa para indicar si se permite una
inscripción de desconexión en la segunda memoria no volátil. El
valor 0 de bit prohíbe la inscripción de desconexión, mientras que
el valor 1 de bit permite la inscripción de desconexión.
La dirección 92 (notación hexadecimal)
corresponde a un área de memoria que almacena una marca indicadora
de ocupación de inscripción de desconexión que indica que se está
ejecutando una inscripción de desconexión. La porción 19 de control
de inscripción y lectura en memoria no volátil activa la marca
indicadora de ocupación de inscripción de desconexión a 1 antes de
que se inicie una operación de inscripción de desconexión, y activa
esta marca indicadora a 0 cuando se ha completado la operación de
inscripción de desconexión. Adicionalmente, la porción 19 de
control de inscripción y lectura en memoria no volátil ajusta el
contenido del registro de activación de permiso de acceso a memoria
no volátil a valores iniciales (todos los bits a cero) cuando se ha
completado la operación de inscripción de desconexión.
La inscripción de desconexión se ejecuta en base
a la orden de proceso de desconexión que se muestra en la figura
8(A). En la inscripción de desconexión se inscriben datos en
un margen de direcciones limitado desde la dirección inicial en la
memoria no volátil hasta una dirección predeterminada
preajustada.
Como se ha descrito anteriormente, se almacenan
datos tales como la cantidad de tinta restante, por ejemplo, que
deben renovarse dependiendo del uso del aparato de registro, dentro
del rango de direcciones desde la dirección inicial en la memoria
no volátil hasta la dirección predeterminada preajustada.
Adicionalmente, se almacenan después de la dirección predeterminada
datos tales como las condiciones de fabricación para los cartuchos
de tinta que no es necesario renovar por el usuario.
Consiguientemente, si es utilizado por el usuario el aparato de
registro, se renuevan los datos comprendidos en el margen de
direcciones limitado de la memoria no volátil.
La figura 13 es una vista útil para explicar la
información almacenada en la memoria de acceso aleatorio. Las
memorias 17 y 18 de acceso aleatorio están configuradas para
contener 40 palabras de ocho bits. En esta realización, la primera
memoria 17 de acceso aleatorio tiene asignadas las direcciones 00 a
27 en notación hexadecimal, mientras que la segunda 18 memoria de
acceso aleatorio tiene asignadas las direcciones 40 a 67 en
notación hexadecimal.
La primera memoria 17 de acceso aleatorio está
dispuesta para corresponder con la primera memoria 4 no volátil
ubicada en el cartucho de tinta negra. Se lee información diversa
(información 0 a 34) almacenada en la primera memoria 4 no volátil
a través de la porción 19 de control de inscripción y lectura en
memoria no volátil y se almacena en la primera memoria 17 de acceso
aleatorio.
La segunda memoria 18 de acceso aleatorio está
dispuesta para corresponder a la memoria 5 no volátil ubicada en el
cartucho de tinta de color. Se lee información diversa (información
35 a 69) almacenada en la memoria 5 no volátil a través de la
porción 19 de control de inscripción y lectura en memoria no volátil
y se almacena en la segunda memoria 18 de acceso aleatorio.
Está registrada anticipadamente en la tabla 21
de datos de longitud efectiva en bits ilustrada en la figura 6 la
relación entre los números de información de la información
almacenada en las memorias no volátiles y el número de bits de
datos comprendidos en la información. La tabla 21 de datos de
longitud efectiva en bits contiene también datos de correlación
entre direcciones en cada uno de los registros del grupo 16 de
registros de control y están registradas en los mismos
anticipadamente las correspondientes longitudes efectivas en bits.
Están también registrados anticipadamente en la tabla 21 de datos de
longitud efectiva en bits datos de correlación entre direcciones de
las memorias 17 y 18 de acceso aleatorio y longitudes efectivas en
bits para datos almacenados en estas direcciones.
Está registrada en la tabla 26 de correlación
entre información y direcciones, la correlación entre números de
información y direcciones en la memoria de acceso aleatorio en la
que se almacena la información.
La porción 19 de control de inscripción y
lectura en memoria no volátil identifica, para cada número de
información, los datos de longitud variable y en bits que han sido
leídos de las memorias 4 y 5 no volátiles, con referencia a la
tabla 21 de datos de longitud efectiva en bits. A continuación, si
los datos correspondientes a cada número de información tienen
menos de ocho bits, la porción 19 de control de inscripción y
lectura en memoria no volátil añade ceros a los bits más
significativos para obtener datos de ocho bits. Adicionalmente, si
los datos correspondientes a cada número de información contienen
nueve o más bits, la porción 19 de control de inscripción y lectura
en memoria no volátil separa los datos en las posiciones de los ocho
bits menos significativos y los datos restantes, y si los datos
restantes contienen menos de ocho bits, la porción 19 de control de
inscripción y lectura en memoria no volátil añade ceros a las
posiciones de los bits más significativos para obtener datos de
ocho bits. La porción 19 de control de inscripción y lectura en
memoria no volátil hace referencia a la información y a la tabla de
correlación de direcciones para inscribir en las memorias 17 y 18 de
acceso aleatorio las informaciones, compuestas cada una por ocho
bits, en direcciones predeterminadas de dichas memorias.
Para inscribir la información almacenada en las
memorias 17 y 18 de acceso aleatorio otra vez en las memorias 4 y 5
no volátiles, la porción 19 de control de inscripción y lectura en
memoria no volátil realiza la operación de lectura en orden inverso
para generar datos secuenciales en bits y de longitud variable.
La porción 20 de control de salida comprende
circuitos de memoria intermedia triestado para controlar los
terminales PW, CS, RW y CK de salida, un circuito de memoria
intermedia bidireccional conectado al terminal IO, circuitos para
controlar el estado de salida de las memorias intermedias triestado,
circuitos de conmutación de señal de salida para conmutar una señal
de entrada a cada circuito de memoria intermedia entre un estado
de acceso, en el que puede accederse a las memorias 4 y 5 no
volátiles, y un estado de modo de prueba, que se describe
posteriormente, y otros circuitos.
El circuito de memoria intermedia triestado para
controlar los terminales PW1 y PW2 de alimentación tienen una alta
capacidad de conducción de corriente. Cuando el registro de
activación de permiso de acceso del grupo 16 de registros de
control está puesto en el estado en el que se permite el acceso a
las memorias no volátiles, el circuito de memoria intermedia
triestado de alta capacidad de conducción de corriente tiene su
salida excitada al nivel alto para hacer que los terminales PW1 y
PW2 de alimentación suministren potencia a las memorias 4 y 5 no
volátiles. De este modo, de acuerdo con esta realización, los medios
3e de control de fuente de alimentación representados en la figura
1 se configuran mediante la utilización del circuito de memoria
intermedia triestado que tiene alta capacidad de conducción de
corriente dispuesto en la porción 20 de control de salida.
La porción 19 de control de inscripción y
lectura en memoria no volátil controla los terminales CS, RW, CK e
IO a través de la porción 20 de control de salida para acceder a las
memorias 4 y 5 no volátiles. Para leer información de las memorias
4 y 5 no volátiles, la porción 19 de control de inscripción y
lectura en memoria no volátil conmuta el terminal CS de selección
de chip de nivel bajo a nivel alto para hacer operativas las
memorias 4 y 5 no volátiles, y activa el terminal RW de salida de
señal de lectura-inscripción al nivel bajo para
poner las memorias 4 y 5 no volátiles en el modo de lectura. Después
de transcurrir el período de tiempo requerido para establecer una
salida de datos de las memorias 4 y 5 no volátiles, la porción 19 de
control de inscripción y lectura en memoria no volátil lee datos de
las direcciones iniciales en las memorias 4 y 5 no volátiles
tomando el nivel lógico del terminal IO de entrada/salida,
suministra una señal de reloj para incrementar la dirección de la
memoria no volátil, al terminal CK de aplicación de señal de reloj
para incrementar la dirección en la memoria no volátil, y lee a
continuación datos de la siguiente dirección. Esta operación se
repite hasta la dirección final de la memoria no volátil, para leer
todos los datos almacenados en dicha memoria.
Para inscribir información en la memoria no
volátil, la porción 19 de control de inscripción y lectura en
memoria no volátil conmuta el terminal CS de selección de chip de
nivel bajo a nivel alto para hacer operativas las memorias 4 y 5 no
volátiles, y activa el terminal RW de salida de señal de
lectura-inscripción al nivel alto para poner en el
modo de inscripción la memoria 4 o 5 de acceso aleatorio. Entonces,
al tiempo que se permite que los datos de inscripción (nivel alto o
bajo) se apliquen al terminal IO de entrada/salida, la porción 19
de control de inscripción y lectura en memoria no volátil conmuta el
terminal CK de reloj de nivel bajo a nivel alto. Cuando la señal de
reloj cambia de nivel bajo a nivel alto, la memoria 4 o 5 no volátil
carga y almacena los datos en la dirección inicial en una celda de
memoria. A continuación, la porción 19 de control de inscripción y
lectura en memoria no volátil conmuta el terminal CK de aplicación
de señal de reloj de nivel alto a nivel bajo para incrementar la
dirección en la memoria 4 o 5 no volátil. La porción 19 de control
de inscripción y lectura en memoria no volátil permite entonces la
salida de datos para ser almacenados en la siguiente dirección y
conmuta el terminal CK de aplicación de señal de reloj de nivel bajo
a nivel alto para inscribir los datos en la dirección siguiente.
Esta operación se repite hasta una dirección predeterminada.
La porción 19 de control de inscripción y
lectura en memoria no volátil comprende una porción de circuito
para ejecutar operaciones de inscripción y lectura de la primera
memoria no volátil y una porción de circuito para ejecutar
operaciones de inscripción y lectura de la segunda memoria no
volátil, con el fin de leer o inscribir simultáneamente información
de reserva en o desde las dos memorias no volátiles.
Consiguientemente, pueden completarse en un tiempo corto las
operaciones de lectura e inscripción en las memorias 4, 5 no
volátiles.
Cuando recibe la orden de longitud variable
generada por la porción 12 de control de recepción, la porción 14
de ejecución de órdenes determina si la orden corresponde a una
operación de inscripción o a una operación de lectura en base a la
orden (4 bits más significativos del segundo octeto) ilustrada en la
figura 8(B). En este caso, si la orden compuesta por cuatro
bits tiene los datos 0000, corresponde a una lectura; si la orden
compuesta por cuatro bits tiene los datos 1000, corresponde a una
inscripción. Si la orden tiene datos diferentes de 0000 o 1000, la
porción 14 de ejecución de órdenes descarta la serie de órdenes de
longitud variable y espera la transferencia de la orden
siguiente.
Cuando recibe la orden de solicitud de
inscripción, la porción 14 de ejecución de órdenes inscribe los
primeros datos (datos indicados por el quinto octeto de la orden de
longitud variable) en la dirección indicada por la dirección más
baja. Cuando recibe los segundos datos, la porción 14 de ejecución
de órdenes los inscribe (datos indicados por el sexto octeto de la
orden de longitud variable) en la dirección superior en una unidad
a la indicada por la dirección más baja. Cuando recibe los terceros
y cuartos datos, la porción 14 de ejecución de órdenes inscribe los
terceros y cuartos datos (datos indicados por el séptimo y octavo
octetos de la orden de longitud variable) en las direcciones que
superan a la indicada por la dirección más baja en dos y tres
unidades, respectivamente.
En la inscripción de los datos en las
direcciones indicadas, la porción 14 de ejecución de órdenes hace
referencia a la tabla 21 de datos de longitud efectiva en bits para
averiguar la longitud efectiva en bits para los datos a almacenar
en esa dirección. Si tiene un valor de 1 cualquier bit situado más
allá de la longitud efectiva en bits para los datos suministrados
por la porción 2 de control de cuerpo principal de aparato, la
porción 14 de ejecución de órdenes cambia el valor de este bit a 0
antes de inscribir los datos modificados en el registro
correspondiente. Cuando recibe una orden para inscribir los datos
11111111 de ocho bits en el registro de activación de permiso de
acceso correspondiente a la dirección 80 (notación hexadecimal), la
porción 14 de ejecución de órdenes averigua que la longitud
efectiva en bits para el registro de activación de permiso de
acceso es de dos bits, en base a la tabla 21 de datos de longitud
efectiva en bits, cambia a 0 el valor de bits más allá de la
longitud efectiva en bits e inscribe los datos generados 00000011 en
el registro de activación de permiso de acceso correspondiente a la
dirección 80 (notación hexadecimal).
Cuando recibe la orden de solicitud de lectura,
la porción 14 de ejecución de órdenes reconoce el número de octetos
en la solicitud de lectura en base a la longitud de datos (4 bits
menos significativos del segundo octeto) como se ilustra en la
figura 8(B). Si la solicitud de lectura es de un octeto,
entonces tomando como base la dirección indicada por la dirección
más baja, la porción 14 de ejecución de órdenes lee los datos
almacenados en esta dirección. Si la solicitud de lectura es para
dos octetos, entonces la porción 14 de ejecución de órdenes lee
datos de la dirección indicada por la dirección más baja y de la
siguiente dirección (la dirección indicada +1). Si la solicitud de
lectura corresponde a cuatro octetos, entonces la porción 14 de
ejecución de órdenes lee datos de la dirección indicada por la
dirección más baja y de las direcciones que corresponden a la
dirección indicada + 1, a la dirección indicada + 2, y a la
dirección indicada + 3.
La porción 14 de ejecución de órdenes suministra
datos relativos a la longitud en octetos de los datos leídos a la
porción 13 de control de transmisión y suministra a continuación a
la misma los datos realmente leídos.
La figura 14 es un diagrama de bloques de la
porción de control de transmisión. La porción 13 de control de
transmisión comprende cinco circuitos 13a a 13e de retención de
datos y una porción 13f de control de transferencia. La porción 13f
de control de transferencia hace que el primer circuito 13a de
retención de datos almacene el modo de funcionamiento (0010) en los
cuatro bits más significativos y la longitud de datos (longitud en
octetos de los datos de lectura) en los cuatro bits menos
significativos. La porción 13f de control de transferencia hace que
los circuitos 13a a 13e de retención de datos almacenen los datos de
lectura (primeros a cuartos) suministrados por la porción 14 de
ejecución de órdenes. Al averiguar, en base a los datos contenidos
en la longitud de datos, que se ha obtenido un número
predeterminado de datos, la porción 13f de control de transferencia
transfiere secuencialmente los datos almacenados en los circuitos
13a a 13e de retención de datos a la porción 11 de comunicación de
datos en serie.
La porción 11b de transmisión de la porción 11
de comunicación de datos en serie representada en la figura 6
convierte los datos transmitidos en paralelo, transferidos
secuencialmente desde la porción 13 de control de transmisión, en
datos en serie y envía secuencialmente los datos resultantes a la
porción 11 de comunicación de datos en serie, como se ha descrito
anteriormente.
La figura 15 es una vista útil para explicar el
formato de los datos de comunicación en serie. La figura
15(A) muestra un formato utilizado para transmitir datos de
longitud inferior a ocho bits. Si se almacena información de cinco
bits en la memoria no volátil como se muestra en la figura
15(A) sección 1, los datos a transmitir en serie tienen
ceros insertados en las posiciones de los tres bits más
significativos como se muestra en la figura 15(A) sección 2
y se transmiten como datos de un octeto (ocho bits).
De este modo, los datos de longitud inferior a
un octeto se disponen en las posiciones de los bits menos
significativos con ceros situados en las posiciones de los bits más
significativos.
La figura 15(B) muestra un formato
utilizado para transmitir datos de longitud superior a ocho bits. Si
se almacena información de diez bits en la memoria no volátil como
se muestra en la figura 15(B) sección 3, los datos de diez
bits se dividen en conjuntos de datos de dos octetos para
transmisión como se muestra en la figura 15(B)sección
4. Específicamente, los ocho bits menos significativos de los datos
de diez bits son transmitidos en primer lugar como primer octeto. A
continuación, los dos bits más significativos de los datos de diez
bits se disponen en las posiciones de los bits menos significativos
y se insertan ceros en las posiciones de los bits más
significativos para convertir así los datos de diez bits en datos de
ocho bits (un octeto) que se transmiten a continuación como segundo
octeto.
La porción 24 de circuito de reposición
representada en la figura 6 genera una señal RS de reposición, si
el nivel lógico de la señal RST de reposición en la conexión es
bajo. Las porciones de circuito en la porción 3 de control de
acceso a memoria son inicializadas (repuestas) en base a la señal RS
de reposición. Adicionalmente, cuando recibe una señal de
generación de señal de reposición generada por la porción 14 de
ejecución de órdenes, la porción 24 de circuito de reposición
genera la señal RS de reposición. De este modo, la porción 2 de
control de cuerpo principal de aparato transmite la orden de
inicialización representada en la figura 8(A) para
inicializar cada una de las porciones de circuito de la porción 3
de control de acceso a memoria.
La porción 23 de circuito de oscilación
comprende un vibrador de cristal, un oscilador cerámico X, etc, para
generar una señal de reloj no modificada de una frecuencia de, por
ejemplo, 16 MHz. La porción 22 de generación de señal de
sincronismo divide la señal de reloj original para obtener una señal
TCLK de reloj de una frecuencia, por ejemplo, de 2 MHz. Además, la
porción 22 de generación de señal de sincronismo genera las señales
CK1 y CK2 de reloj para las memorias 4 y 5 no volátiles. Las
señales CK1 y CK2 de reloj para las memorias 4 y 5 no volátiles
pueden tener sus frecuencias conmutadas entre dos niveles
dependiendo del nivel lógico de la señal ES selectora de ciclo de
reloj. Esto prepara las memorias no volátiles con diferentes tipos
de inscripción.
La porción 20 de control de salida controla los
estados de los terminales de entrada/salida de señal de las
memorias 4 y 5 no volátiles. La porción 25 de control de prueba
comprueba el funcionamiento de la porción 3 de control de acceso a
memoria. Se establecen condiciones de funcionamiento normales cuando
las señales M1 a M4 de prueba de cuatro bits están en el nivel
bajo. Si están activadas otras condiciones, se entra en un modo de
prueba, haciendo así posible presentar las condiciones de
funcionamiento del circuito interno, que incluyen los datos de los
registros y memorias de acceso aleatorio, a los terminales PW, CS,
RW, IO, y CK y otros terminales a través de la porción 20 de
control de salida. Esto facilita la comprobación de las condiciones
de funcionamiento de los circuitos internos.
Se explicará a continuación el funcionamiento de
la configuración anterior. La porción 2 de control de cuerpo
principal de aparato pone la señal SEL de designación de modo de
orden a nivel bajo y transmite a continuación la orden de
inicialización. Al recibir la orden de inicialización, la porción 3
de control de acceso a memoria inicializa todo el circuito al mismo
estado establecido al producirse la conexión. A continuación, la
porción 2 de control de cuerpo principal de aparato transmite la
orden de activación de modo para hacer que el registro 15 de modos
de la porción 3 de control de acceso a memoria active el modo 2 de
funcionamiento. Posteriormente, la porción 2 de control de cuerpo
principal de aparato activa a nivel alto la señal SEL de designación
de modo de orden.
Después de establecerse el modo 2 de
funcionamiento en el registro 15 de modos para poner a nivel alto la
señal SEL de designación de modo de orden, incluso si el modo de
funcionamiento determinado en una orden suministrada por la porción
2 de control de cuerpo principal de aparato no es el modo 2, la
porción 3 de control de acceso a memoria puede aceptar esa orden
como una orden correspondiente al modo 2 de funcionamiento.
La porción 2 de control de cuerpo principal de
aparato emite secuencialmente órdenes de inscripción para fijar un
valor para cada uno del grupo 16 de registros de control de modo que
la porción 3 de control de acceso a memoria pueda acceder a las
memorias 4 y 5 no volátiles. A continuación, la porción 2 de control
de cuerpo principal de aparato emite una orden de inscripción que
indica direcciones en el registro de control de lectura en todas
las áreas. De este modo, la porción 19 de control de inscripción y
lectura en memoria no volátil lee la información almacenada en las
memorias 4 y 5 no volátiles y almacena la información leída en las
memorias 17 y 18 de acceso aleatorio.
La información almacenada en las memorias 4 y 5
no volátiles tiene longitudes en bits diferentes para segmentos de
información diferentes. La porción 19 de control de inscripción y
lectura en memoria no volátil divide la información haciendo
referencia a la tabla 21 de datos de longitud efectiva en bits en la
cual están registrados los contenidos que se ilustran en la figura
3.
La porción 19 de control de inscripción y
lectura en memoria no volátil modifica los datos que tienen menos
de ocho bits para obtener datos de ocho bits añadiendo ceros a las
posiciones que faltan, y modifica los datos de más de ocho bits
para obtener datos de dos octetos. La porción 19 de control de
inscripción y lectura en memoria no volátil almacena entonces los
datos compuestos por conjuntos de ocho bits en direcciones
predeterminadas de las memorias 17 y 18 de acceso aleatorio
consultando la tabla 26 de correlación entre información y
direcciones representada en la figura 13. De este modo, toda la
información almacenada en la primera memoria 4 no volátil se
almacena en la primera memoria 17 de acceso aleatorio, mientras que
toda la información almacenada en la primera memoria 4 no volátil
se almacena en la segunda memoria 18 de acceso aleatorio.
La porción 2 de control de cuerpo principal de
aparato puede obtener información diversa, tal como datos relativos
a la cantidad de tinta restante, año y mes de inicio de uso de los
cartuchos, y tipos de tinta, por ejemplo, designando direcciones en
las memorias 17 y 18 de acceso aleatorio y emitiendo una solicitud
de lectura. La porción 2 de control de cuerpo principal de aparato
puede averiguar también las condiciones de activación en curso
leyendo los contenidos del grupo 16 de registros de control.
La porción 2 de control de cuerpo principal de
aparato gestiona la cantidad de tinta que ha sido utilizada en
relación con las operaciones de ejecución de impresión. La porción 2
de control de cuerpo principal de aparato emite una solicitud para
una inscripción de datos relativos a la cantidad de tinta renovada
para renovar los datos en las memorias 17 y 18 de acceso aleatorio
relativos a la cantidad de tinta restante.
Antes de desconectar la fuente de alimentación
del aparato de registro, la porción 2 de control de cuerpo
principal de aparato pone a nivel bajo la señal SEL de designación
de modo de orden y transmite a continuación la orden de
desconexión. Cuando ha recibido la orden de desconexión, la porción
3 de control de acceso a memoria inscribe los datos almacenados en
las memorias 17 y 18 de acceso aleatorio otra vez en las memorias 4
y 5 no volátiles. Esto hace que los datos renovados sobre la
cantidad de tinta restante se almacenen en las memorias 4 y 5 no
volátiles. Esta inscripción de retorno en las memorias 4 y 5 no
volátiles en base a la orden de desconexión se refiere solamente a
información (números 1 a 9 representados en la figura 3,
específicamente datos tales como la cantidad de tinta restante que
debe ser renovada por el usuario), cuya información está almacenada
en las direcciones inferiores de las memorias 4 y 5 no volátiles.
Consiguientemente, la inscripción de retorno a las memorias 4 y 5
no volátiles puede completarse en un tiempo corto y no se
reinscriben otros datos.
La inscripción de retorno en las memorias 4 y 5
no volátiles puede ejecutarse también emitiendo una orden para una
operación de inscripción de una orden para permitir una inscripción
limitada en un registro que permite inscripción limitada,
representado en la figura 12, cuya orden procede de la porción 2 de
control de cuerpo principal de aparato.
La figura 16 es una vista en perspectiva que
muestra la estructura de una porción del mecanismo de impresión de
una impresora de chorro de tinta con un aparato de registro de
acuerdo con el presente invento. La porción 100 de mecanismo de
impresión del aparato de impresora de chorro de tinta representado
en la figura 16 comprende un carro 103 conectado mecánicamente a un
motor 102 de accionamiento a través de una correa dentada 101 para
desplazamiento alternativo en la dirección del ancho de hoja de un
papel P de registro. El carro 103 tiene formado un soporte 104 y
comprende una porción 104a de alojamiento de cartucho de tinta negra
y una porción 104b de alojamiento de cartucho de tinta de color, y
tiene una cabeza 105 de registro en la cara inferior del carro
103.
La figura 17 es una vista en perspectiva que
muestra que el carro está desmontado para presentar una porción de
soporte y una porción de cabeza. Están instaladas agujas 106 y 107
de suministro de tinta en comunicación con la cabeza 105 de
registro en la superficie inferior del carro 103 de modo que quedan
dispuestas en la cara posterior del aparato (al lado de una correa
dentada 101). De las paredes que forman el soporte 104, una pared
vertical 108, que está próxima y en posición opuesta a las agujas
106 y 107 de suministro de tinta, tiene palancas 111 y 112 que
están fijadas a un extremo superior del conjunto y pueden ser
desplazadas giratoriamente por ejes 109 y 110. Una pared 113
situada en el lado de extremo libre de las palancas 111 y 112 tiene
una porción vertical 113a en una parte del lado inferior y una
porción 113b de superficie inclinada en una zona más alta,
extendiéndose la porción 113b de superficie inclinada de un modo
divergente.
Las palancas 111 y 112 tienen resaltes 114 y 115
formados para extenderse desde las proximidades de los ejes 109 y
110 sustancialmente en dirección perpendicular al cuerpo de las
palancas 111 y 112, acoplándose los resaltes con porciones elevadas
146 y 156 situadas en los extremos superiores de cartuchos 140 y 150
de tinta, respectivamente. Las palancas 111 y 112 tienen también
porciones 118 y 119 de gancho que se acoplan elásticamente con
porciones 116 y 117 en voladizo formadas respectivamente sobre la
porción 113b de superficie inclinada del soporte 104.
Las palancas 111 y 112 tienen miembros elásticos
120 y 121, respectivamente, dispuestos en su superficie trasera
(opuestos a una tapa 143 del cartucho 140 de tinta) como se muestra
en las figuras 20 y 21. Los miembros elásticos 120 y 121 presionan
elásticamente sobre al menos zonas de los cartuchos 140 y 150 de
tinta, respectivamente, opuestas a las bocas 144 y 154 de
suministro de tinta cuando los cartuchos 140 y 150 de tinta están
ajustados en posiciones normales.
Adicionalmente, una pared vertical 108 situada
más próxima a las agujas 106 y 107 de suministro de tinta, tiene
ventanas 122 y 123 con una porción superior abierta. Las paredes
verticales 122a y 123a y las superficies inferiores 122b y 123b que
forman las ventanas 122 y 123, respectivamente, tienen formados
surcos continuos 122c y 123c, respectivamente. Están insertados y
fijados en los surcos 122c y 123c mecanismos 124 y 125 de contacto,
respectivamente.
La cabeza 105 de registro está fijada a la
superficie inferior del soporte 104 a través de una porción
horizontal 133 de una base 132 en general en forma de L. Una pared
vertical 134 de la base 132 tiene ventanas 135 y 136 en zonas de la
misma que son opuestas a los mecanismos 124 y 125 de contacto,
respectivamente, con un substrato 130 de circuito soportado frente
a la pared vertical 134.
El substrato 130 de circuito está conectado a la
porción 2 de control de cuerpo principal de aparato a través de un
cable flexible 137 como se muestra en la figura 16. El substrato 130
de circuito tiene montado un circuito integrado de conjunto de
puertas y constituye la porción 3 de control de acceso a
memoria.
La figura 18 es una vista en perspectiva del
cartucho de tinta. La figura 18(A) representa el cartucho 140
de tinta negra, y la figura 18(B) representa el cartucho 150
de tinta de color. Los cartuchos 140 y 150 de tinta comprenden
alojamientos 141 y 151 de forma en general paralelepipédica
rectangular que alojan un cuerpo poroso (no representado)
impregnado de tinta, y las tapas 143 y 153 sellan las superficies
superiores de los cartuchos.
Los alojamientos 141 y 151 tienen bocas 144 y
145 de suministro de tinta formadas en sus superficies inferiores y
en posiciones opuestas a las agujas 106 y 107 de suministro de tinta
cuando los alojamientos están instalados en las porciones 140a y
140b de alojamiento de cartucho de tinta del soporte 104
representado en la figura 16. Adicionalmente, las paredes
verticales 145 y 155 situadas al lado de las bocas 144 y 145 de
suministro de tinta tienen formadas integralmente porciones 146 y
145 en sus extremos superiores que se acoplan con los resaltes 114
y 115 de las palancas 111 y 112.
La porción elevada 146 del cartucho 140 de tinta
negra está formada para extenderse continuamente de uno a otro
extremo. Está formado un nervio triangular 147 entre una superficie
inferior de la porción elevada 146 y la pared vertical 145. La
porción elevada del cartucho 150 de tinta de color está formada
individualmente sobre caras opuestas de la pared vertical. Está
formado un nervio triangular 157 entre una superficie inferior de
la porción elevada 156 y la pared vertical 155. Un número 159 de
referencia indica una porción de rebaje para evitar la inserción
incorrecta.
Las paredes verticales 145 y 155 tienen
porciones 148 y 158 de rebaje, respectivamente, situadas en el
centro de los cartuchos 140 y 150 de tinta en la dirección del
ancho, respectivamente. Están instaladas en las porciones 148 y 158
de rebaje placas 131 y 131 de circuito de memoria no volátil.
La figura 19 es una vista útil para explicar la
estructura de la placa de circuito de memoria no volátil. La figura
19(A) es una vista en perspectiva que muestra la estructura
de la cara frontal de la placa 131 de circuito de memoria no
volátil. La figura 19(B) es una vista en perspectiva que
muestra la estructura de la cara trasera de la placa 131 de
circuito de memoria no volátil. La figura 19(C) es una vista
útil para explicar el tamaño de los electrodos. La figura
19(D) es una vista desde arriba que muestra como hacen
contacto mutuo los electrodos y contactos correspondientes. La
figura 19(E) es una vista lateral que muestra como hacen
contacto entre sí los electrodos y los contactos.
Como se muestra en la figura 19(A), la
placa 131 de circuito de memoria no volátil tiene una pluralidad de
electrodos 160 (160-1 y 160-2)
dispuesta sobre su superficie en dos filas en una dirección de
inserción de cartucho de tinta (dirección vertical de la figura) y
opuesta a miembros 129A y 129B de formación de contacto del
mecanismo 24 de contacto.
Como se muestra en la figura 19(B), la
placa 131 de circuito de memoria no volátil tiene un chip 161 de
circuito integrado de las memorias 4 y 5 no volátiles montado sobre
su superficie posterior. Terminales (no representados) del chip 161
de circuito integrado están conectados eléctricamente a los
contactos 160 a través de un trazado de conexiones, a través de
orificios, etc (no representados). El chip 161 de circuito integrado
de las memorias 4 y 5 no volátiles montado en la placa 131 de
circuito de memoria no volátil puede protegerse mediante un
recubrimiento de un material resistente a la tinta.
Como se muestra en la figura 19(C), el
electrodo 160-1 más pequeño tiene una altura H1 de
1,8 mm y un ancho W1 de 1 mm. El electrodo mayor
160-2 tiene una altura H1 de 1,8 mm y un ancho W1 de
3 mm. Las alturas de los electrodos 160 están fijadas para
establecer contacto fiable con los miembros 129A y 129B de formación
de contacto incluso si los cartuchos 140 o 150 de tinta instalados
en el soporte 104 están flotantes.
Cuando los cartuchos 140 y 150 de tinta están
instalados en el soporte 104, el miembro 129a de formación de
contacto superior del mecanismo 24 de contacto hace contacto con el
electrodo superior 160-1, mientras que el miembro
129b de formación de contacto inferior del mecanismo 24 de contacto
establece contacto con los electrodos inferiores
160-1 y 160-2, como se muestra en
las figuras 19(D) y 19(E).
Como se muestra en la figura 19(D) el
electrodo 160-2 inferior de mayor tamaño establece
contacto con los dos miembros 129a y 129b de formación de contacto.
Si el cartucho de tinta está o no instalado se determina detectando
si estos dos miembros 129a y 129b de formación de contacto están
conectados eléctricamente entre sí.
El número 160T de referencia en la figura 19
indica un electrodo utilizado para comprobación durante un proceso
de fabricación, etc.
La placa 131 de circuito de memoria no volátil
tiene al menos un agujero pasante 131a o una porción 131b de rebaje
(muesca) formada en la misma.
Como se muestra en la figura 18, las paredes
verticales 145 y 155 de los cartuchos 140 y 150 de tinta tienen
formados resaltes 145a, 145b, 155a y 155b que cooperan con el
agujero pasante 131a o con la porción 131b de rebaje (muesca) en la
placa 131 de circuito de memoria no volátil para posicionamiento.
Adicionalmente, las paredes verticales 145 y 155 tienen porciones
elevadas 145c, 145d, 155c y 155d, tales como nervios o garras, que
hacen contacto elásticamente con una cara de la placa 131 de
circuito de memoria no volátil.
De este modo, cuando la placa 131 de circuito de
memoria no volátil se presiona contra las paredes verticales 145 y
155 de los cartuchos 140 y 150 de tinta, los resaltes 145a, 145b,
155a y 155b de posicionamiento pueden posicionar la placa 131 de
circuito de memoria no volátil y pueden acoplarse con las porciones
elevadas 145c, 145d, 155c y 155d para instalación.
Las figuras 20 y 21 son vistas útiles para
explicar como se instala el cartucho de tinta. Las figuras 20 y 21
muestran un proceso para instalar el cartucho 140 de tinta negra.
Como se muestra en la figura 20, cuando se inserta el cartucho 140
de tinta negra en el soporte 104 con la palanca 111 hasta una
posición sustancialmente vertical, la porción elevada 146 dispuesta
en un extremo del cartucho 140 de tinta negra es recibida por el
resalte 114 de la palanca 111, y el otro extremo del cartucho 140 de
tinta negra es soportado y retenido por la porción 113b de
superficie inclinada del soporte 104.
En estas condiciones, cuando se cierra la
palanca 111, el resalte 114 se desplaza giratoriamente hacia abajo
para hacer que el cartucho 140 de tinta negra descienda mientras
mantiene sustancialmente su posición establecida durante un período
de inserción inicial, de tal modo que la boca 144 de suministro de
tinta entra en contacto con una punta de la aguja 106 de suministro
de tinta como se muestra en la figura 21.
Cuando la palanca 111 se desplaza giratoriamente
adicionalmente, el cartucho 140 de tinta negra es presionado a
través del miembro elástico 120. La boca 144 de suministro de tinta
es empujada así sobre la aguja 106 de suministro de tinta. A
continuación, cuando la palanca 111 es empujada totalmente, se fija
a la porción 116 en voladizo representada en la figura 17, de tal
modo que el cartucho 140 de tinta negra es presionado siempre
elásticamente hacia la aguja 106 de suministro de tinta a través del
miembro elástico 120.
El cartucho 140 de tinta negra es así presionado
elásticamente a presión constante con la boca 144 de suministro de
tinta acoplada con la aguja 106 de suministro de tinta. De este
modo, la boca 144 de suministro de tinta puede permanecer acoplada
establemente y con cierre hermético al aire con la aguja 106 de
suministro de tinta a pesar del impacto o vibración asociada
durante la impresión o el desplazamiento del aparato de
registro.
La figura 22 es una vista útil para explicar
como están en contacto mutuo el substrato de memoria no volátil y
el mecanismo de contacto. La figura 22(A) representa un
estado antes de que la boca 144 de suministro de tinta en el
cartucho 140 de tinta negra entre en contacto con la aguja 106 de
suministro de tinta del soporte 104. La figura 22(B) muestra
que la boca 144 de suministro de tinta entra en contacto con la
aguja 106 de suministro de tinta. La figura 22(C) muestra
que la aguja 106 de suministro de tinta está totalmente insertada
en la boca 144 de suministro de tinta (el cartucho 140 de tinta
negra está completamente instalado).
Como se muestra en la figura 22(C),
cuando el cartucho 140 de tinta negra está totalmente instalado, los
terminales (no representados) dispuestos en la placa 131 de
circuito de memoria no volátil entran en contacto con los miembros
129a y 129b de formación de contacto dispuestos en el mecanismo 124
de contacto. Las porciones 128a y 128b de contacto dispuestas en el
otro extremo de los miembros 129a y 129b de formación de contacto,
respectivamente, están en contacto con los terminales (no
representados) dispuestos en la placa 130 de circuito con la porción
3 de control de acceso a memoria montada sobre ella. Los terminales
dispuestos en la placa 131 de circuito de memoria no volátil están
así conectados eléctricamente a través de los miembros 129a y 129b
de formación de contacto a los terminales correspondientes de la
placa 130 de circuito, con la porción 3 de control de acceso a
memoria (no representada) montada sobre ella.
En esta realización, el aparato de impresora de
chorro de tinta se ilustra como aparato de registro, pero el
aparato de registro de acuerdo con el presente invento es aplicable
a un aparato de impresora láser que utiliza cartuchos de pigmento
orgánico. Adicionalmente, el aparato de registro de acuerdo con el
presente invento es aplicable no solamente a diversos aparatos de
impresora, sino también a equipos de terminal de facsímil o
diversos aparatos de terminal que comprenden un mecanismo de
registro de cartuchos sustituibles. Adicionalmente, en esta
realización se muestra la configuración que utiliza las dos memorias
no volátiles, pero puede utilizarse solamente una memoria no
volátil. Además, la porción de control de acceso a memoria puede
controlar operaciones de inscripción y lectura de tres o más
memorias no volátiles.
La descripción anterior se refiere a la
realización particular del presente invento, y los expertos en la
técnica pueden concebir diversas variantes que quedan comprendidas
en su ámbito técnico.
Como se ha descrito anteriormente, en el aparato
de registro de chorro de tinta de acuerdo con el presente invento,
el carro con cartuchos de tinta instalados tiene una porción de
control de acceso a memoria, a través de la cual se establece
acceso a la memoria no volátil, haciendo así posible reducir el
número de líneas de conexión entre el carro y la porción de control
del cuerpo principal de aparato de registro.
La porción de control de acceso a memoria y la
porción de control de cuerpo principal de aparato de registro
transmiten y reciben diversas órdenes y datos entre ellas por medio
de comunicación de datos en serie, haciendo así posible reducir el
número de líneas de conexión entre el carro y la porción de control
del cuerpo principal de aparato de registro.
La porción de control de acceso a memoria tiene
medios de almacenamiento transitorio, tales como una memoria de
acceso aleatorio, en la cual se almacenan todos los datos leídos de
la memoria no volátil, de modo que los datos almacenados pueden ser
leídos en respuesta a una solicitud de lectura de datos procedente
de la porción de control de acceso a memoria, haciendo así posible
responder a solicitudes de lectura de datos a alta velocidad.
Adicionalmente, después de generar una solicitud de inscripción de
datos para renovar los datos en los medios de almacenamiento
transitorio, la porción de control de cuerpo principal de aparato
puede generar una solicitud de inscripción de datos para la memoria
no volátil, para hacer que se inscriban los datos renovados en la
memoria no volátil. Consiguientemente, incluso con una pluralidad de
bloques de datos a renovar, la pluralidad de datos puede
inscribirse en la memoria no volátil con una sola operación de
inscripción.
Adicionalmente, la porción de control de acceso
a memoria comprende deseablemente los medios de control de fuente
de alimentación para controlar la alimentación a la memoria no
volátil; los medios de control de alimentación habilitan una fuente
de alimentación para la memoria no volátil solamente cuando se
establece acceso a esta última. Esto hace posible reducir el
consumo de potencia no deseado. Adicionalmente, la fuente de
alimentación se inactiva mientras no se accede a la memoria no
volátil, evitando así que los datos almacenados en la memoria no
volátil sean reinscritos debido a ruido u otras causas.
Los medios de control de inscripción y lectura
en la memoria no volátil están configurados para poder acceder a
una pluralidad de memorias no volátiles , evitando así que aumente
el número de líneas de control entre el carro y la porción de
control del aparato de registro, a pesar de aumentar el número de
memorias no volátiles.
La utilización de un dispositivo semiconductor
(dispositivo de circuito integrado) para la porción de control de
acceso a memoria, facilita la disposición de la porción de control
de acceso a memoria en el carro que incluye la porción de
alojamiento del cartucho de tinta, y sirve para reducir el tamaño
del carro.
Claims (6)
1. Un conjunto de carro para un aparato de
registro de chorro de tinta que tiene una porción (2) de control de
cuerpo principal, cuyo conjunto de carro comprende: un soporte (104)
de cartucho de tinta que tiene una pluralidad de porciones (104a,
104b) de almacenamiento, teniendo cada porción de almacenamiento al
menos una abertura definida con bordes acanalados; al menos un
cartucho (140, 150) de tinta que tiene una placa (131) de circuito
de memoria no volátil, estando montado dicho cartucho de tinta
dentro de dicha porción de almacenamiento; al menos un mecanismo
(124, 125) de contacto que tiene un primer extremo y un segundo
extremo, fijado firmemente dentro de dichos bordes acanalados de
dicha abertura de porción de almacenamiento, cuyo mecanismo de
contacto está acoplado eléctricamente a dicho primer extremo de
dicha placa (131) de circuito de memoria no volátil; un substrato
(130) de circuito acoplado eléctricamente a dicho segundo extremo de
dicho mecanismo de contacto; y una porción (3) de control de acceso
a memoria que tiene un circuito integrado de conjunto de puertas
montado sobre dicho substrato de circuito, siendo capaz dicha
porción de control de acceso a memoria de recibir datos y órdenes de
dicha porción de control de cuerpo principal a través de una
conexión de datos en serie; en el que dicha porción de control de
acceso a memoria está dispuesta adicionalmente para acceder a datos
solicitados de dicha placa de circuito de memoria no volátil a
través de dicho mecanismo de contacto.
2. Un conjunto de carro de acuerdo con la
reivindicación 1ª, caracterizado porque dicha porción (3) de
control de acceso a memoria comprende medios (3a) de comunicación de
datos en serie para ejecutar dicha comunicación de datos en serie
con dicha porción (2) de control de cuerpo principal de un cuerpo
principal de dicho aparato de registro, medios (3b) de ejecución de
órdenes para ejecutar una orden suministrada por dicha porción (2)
de control de cuerpo principal de dicho cuerpo principal de aparato
de registro, y medios (3c) de control de inscripción y lectura de
memoria no volátil para ejecutar operaciones de inscripción y
lectura de dicha placa (4) de circuito de memoria no volátil.
3. Un conjunto de carro de acuerdo con la
reivindicación 1ª, caracterizado porque dicha porción (3) de
control de acceso a memoria comprende medios (3a) de comunicación de
datos en serie para ejecutar operaciones de comunicación de datos en
serie con dicha porción (2) de control de cuerpo principal de un
cuerpo principal de dicho aparato de registro, medios (3b) de
ejecución de órdenes para ejecutar una orden suministrada por dicha
porción (2) de control de cuerpo principal de dicho cuerpo principal
de aparato de registro, medios (3c) de control de inscripción y
lectura de memoria no volátil para ejecutar operaciones de
inscripción y lectura de dicha placa (4) de circuito de memoria no
volátil, y medios (3d) de almacenamiento transitorio para almacenar
transitoriamente datos leídos de dicha placa (4) de circuito de
memoria no volátil.
4. Un conjunto de carro de acuerdo con la
reivindicación 1ª, caracterizado porque dicha porción (3) de
control de acceso a memoria comprende medios (3e) de control de
fuente de alimentación para controlar una fuente (PW1) de
alimentación para dicha placa (4) de circuito de memoria no
volátil.
5. Un conjunto de carro de acuerdo con
cualquiera de las reivindicaciones 2ª o 3ª, caracterizado
porque dichos medios (3c) de control de inscripción y lectura de
memoria no volátil pueden generar varios tipos de señales (CK1, CK2)
de reloj para ejecutar indistintamente al menos una operación de
inscripción o una operación de lectura de dicha placa (4) de
circuito de memoria no volátil, y seleccionar de entre estas señales
(CK1, CK2) de reloj dependiendo de las características eléctricas de
dicha memoria (4) no volátil.
6. Un conjunto de carro de acuerdo con la
reivindicación 1ª, caracterizado porque dicha porción (3) de
control de acceso a memoria está configurada para poder acceder a
una pluralidad de placas (4, 5) de circuito de memoria no
volátil.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28324299 | 1999-10-04 | ||
| JP11-283242 | 1999-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2280078T3 true ES2280078T3 (es) | 2007-09-01 |
Family
ID=17662939
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00964648T Expired - Lifetime ES2257323T3 (es) | 1999-10-04 | 2000-10-04 | Aparato de registro de chorro de tinta, dispositivo semiconductor y dispositivo de cabeza de registro. |
| ES06075199T Expired - Lifetime ES2280078T3 (es) | 1999-10-04 | 2000-10-04 | Aparato de registro por chorro de tinta, dispositivo semiconductor y aparato de cabeza de registro. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00964648T Expired - Lifetime ES2257323T3 (es) | 1999-10-04 | 2000-10-04 | Aparato de registro de chorro de tinta, dispositivo semiconductor y dispositivo de cabeza de registro. |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6494559B1 (es) |
| EP (3) | EP1658976B1 (es) |
| KR (2) | KR100656111B1 (es) |
| CN (3) | CN1895899A (es) |
| DE (2) | DE60027265T2 (es) |
| ES (2) | ES2257323T3 (es) |
| WO (1) | WO2001025017A1 (es) |
Families Citing this family (55)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| MY125897A (en) * | 1998-11-02 | 2006-08-30 | Seiko Epson Corp | Ink cartridge and printer using the same |
| JP2001187457A (ja) | 1998-11-26 | 2001-07-10 | Seiko Epson Corp | 印刷装置およびカートリッジ |
| JP4395943B2 (ja) | 1998-11-26 | 2010-01-13 | セイコーエプソン株式会社 | 印刷装置およびその情報の管理方法 |
| JP4314702B2 (ja) * | 1998-11-26 | 2009-08-19 | セイコーエプソン株式会社 | 印刷装置、書込方法およびプリンタ |
| JP2000301738A (ja) | 1998-11-26 | 2000-10-31 | Seiko Epson Corp | インク容器の適正判断方法およびインク容器の適正を判断する印刷装置 |
| JP2000218818A (ja) * | 1998-11-26 | 2000-08-08 | Seiko Epson Corp | インク容器およびそれを用いる印刷装置 |
| JP2001096869A (ja) * | 1999-10-04 | 2001-04-10 | Seiko Epson Corp | 記録装置、半導体装置および記録ヘッド装置 |
| US6494559B1 (en) * | 1999-10-04 | 2002-12-17 | Seiko Epson Corporation | Ink-jet recorder, semiconductor device, and recording head device |
| CA2379725C (en) * | 2001-04-03 | 2007-06-12 | Seiko Epson Corporation | Ink cartridge |
| US6616260B2 (en) | 2001-05-25 | 2003-09-09 | Hewlett-Packard Development Company, L.P. | Robust bit scheme for a memory of a replaceable printer component |
| JP4123739B2 (ja) | 2001-06-19 | 2008-07-23 | セイコーエプソン株式会社 | 印刷記録材容器の識別システムおよび識別方法 |
| US6612677B2 (en) * | 2001-07-25 | 2003-09-02 | Hewlett-Packard Company | Ink drop sensor |
| US7344214B2 (en) | 2002-02-22 | 2008-03-18 | Print-Rite Unicorn Image Products Co., Ltd. Of Zhuhai | Intelligent ink cartridge and method for manufacturing the same |
| US20030202062A1 (en) * | 2002-04-25 | 2003-10-30 | Steinmetz Charles R. | Configurable ink supply system |
| JP4216001B2 (ja) | 2002-05-21 | 2009-01-28 | 大日本スクリーン製造株式会社 | 印刷機のインキ供給方法および印刷機のインキ供給装置 |
| US6776470B2 (en) * | 2002-07-31 | 2004-08-17 | Hewlett-Packard Development Company, L.P. | Memory device on a printer consumable programmed with target intervention rate data and methods |
| JP2004066467A (ja) * | 2002-08-01 | 2004-03-04 | Canon Inc | 記録装置とその制御方法及び記録ヘッド、記録ヘッド用素子基体、液体吐出装置、液体吐出ヘッド並びに液体吐出ヘッド用素子基体 |
| US7296864B2 (en) * | 2002-08-01 | 2007-11-20 | Canon Kabushiki Kaisha | Control method for printing apparatus |
| JP4374834B2 (ja) * | 2002-08-12 | 2009-12-02 | セイコーエプソン株式会社 | カートリッジおよび記録装置 |
| US7725209B2 (en) | 2002-11-12 | 2010-05-25 | Objet Geometries Ltd | Three-dimensional object printing |
| US20040233470A1 (en) * | 2003-05-23 | 2004-11-25 | Wachter Roman T. | Recording a date using a memory of a printing device component |
| US7448734B2 (en) * | 2004-01-21 | 2008-11-11 | Silverbrook Research Pty Ltd | Inkjet printer cartridge with pagewidth printhead |
| US7322683B2 (en) * | 2004-02-09 | 2008-01-29 | Hewlett-Packard Development Company, L.P. | System and a method for on-axis separate ink and silicon ink delivery |
| JP2005343037A (ja) * | 2004-06-03 | 2005-12-15 | Canon Inc | インクジェット記録用のインク残量検出モジュール、該インク残量検出モジュールを備えたインクタンク、およびインクジェット記録装置 |
| MX2007006388A (es) | 2004-11-30 | 2007-06-20 | Panduit Corp | Sistema y metodo de etiquetado basado en el mercado. |
| JP4047328B2 (ja) * | 2004-12-24 | 2008-02-13 | キヤノン株式会社 | 液体収納容器、該容器を用いる液体供給システムおよび記録装置、並びに前記容器用回路基板 |
| BRPI0609896A2 (pt) * | 2005-05-30 | 2010-05-11 | Seiko Epson Corp | dispositivo de memória de semicondutor |
| JP4839714B2 (ja) | 2005-07-25 | 2011-12-21 | セイコーエプソン株式会社 | シーケンシャルアクセスメモリ |
| JP4761980B2 (ja) * | 2005-09-13 | 2011-08-31 | 株式会社東芝 | 半導体集積回路装置 |
| US20100225953A1 (en) * | 2006-03-20 | 2010-09-09 | Ernst Engst | Method and assembly for releasing and configuring specific system operations of a printer or photocopier |
| US7992952B2 (en) * | 2007-06-11 | 2011-08-09 | Lexmark International, Inc. | Enhanced communications protocol for improved modularity in a micro-fluid ejection device |
| US7758138B2 (en) * | 2007-10-01 | 2010-07-20 | Seiko Epson Corporation | Liquid jetting apparatus and control method configured to reduce effects of electrical fluctuations |
| JP5151372B2 (ja) * | 2007-10-01 | 2013-02-27 | セイコーエプソン株式会社 | 液体噴射装置、および、液体噴射装置の制御方法 |
| JP5206506B2 (ja) * | 2008-03-13 | 2013-06-12 | セイコーエプソン株式会社 | 装着装置、基板、液体情報を変更する方法 |
| JP5083250B2 (ja) * | 2008-03-13 | 2012-11-28 | セイコーエプソン株式会社 | 液体容器、基板、液体情報を変更する方法 |
| US20110157647A1 (en) * | 2008-05-29 | 2011-06-30 | Panshin Stephen D | Replaceable Printer Component Including Memory Storing Data Defined by Tags and Sub-Tags |
| EP2294504B1 (en) * | 2008-05-29 | 2016-03-30 | Hewlett-Packard Development Company, L.P. | Replaceable printer component including a memory updated atomically |
| JP5577615B2 (ja) * | 2009-04-01 | 2014-08-27 | セイコーエプソン株式会社 | 液体消費システム、液体消費装置、液体供給ユニット、および、液体供給ユニットに収容された液体の残量を管理する方法 |
| JP5233801B2 (ja) * | 2009-04-01 | 2013-07-10 | セイコーエプソン株式会社 | 記憶装置、ホスト回路、基板、液体容器、不揮発性のデータ記憶部に格納されたデータをホスト回路に送信する方法、ホスト回路と、前記ホスト回路と着脱可能な記憶装置を含むシステム |
| JP5663843B2 (ja) * | 2009-04-01 | 2015-02-04 | セイコーエプソン株式会社 | 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム |
| CN101596810B (zh) * | 2009-06-26 | 2012-09-05 | 珠海纳思达电子科技有限公司 | 一种使存储芯片具有数据保存期限的方法、存储芯片和带有存储芯片的墨盒 |
| CN101692347A (zh) * | 2009-07-17 | 2010-04-07 | 珠海艾派克微电子有限公司 | 成像装置用成像盒上的存储芯片 |
| JP5359912B2 (ja) * | 2010-02-09 | 2013-12-04 | セイコーエプソン株式会社 | 設定情報管理システム、プリンターおよび電子機器の制御方法 |
| JP5678516B2 (ja) * | 2010-08-23 | 2015-03-04 | セイコーエプソン株式会社 | 記憶装置、回路基板、液体容器及びシステム |
| JP5609436B2 (ja) * | 2010-08-30 | 2014-10-22 | セイコーエプソン株式会社 | 印刷装置におけるデータ記憶処理装置、印刷装置及びデータ記憶処理方法 |
| CN102096366B (zh) * | 2011-01-20 | 2013-01-09 | 珠海艾派克微电子有限公司 | 一种成像盒芯片和成像盒 |
| US8897629B1 (en) | 2012-01-27 | 2014-11-25 | Scent Sciences Corporation | Scent delivery apparatus |
| JP6079063B2 (ja) * | 2012-08-31 | 2017-02-15 | セイコーエプソン株式会社 | 印刷装置 |
| JP6063759B2 (ja) * | 2013-01-28 | 2017-01-18 | ローム株式会社 | 半導体記憶装置 |
| DE202013007283U1 (de) * | 2013-08-14 | 2013-09-25 | Artech Gmbh Design + Production In Plastic | Integrierter elektronischer Schaltkreis für ein Steuermodul zur Anbringung auf einer Verbrauchsmaterialkartusche, Steuermodul und Verbrauchsmaterialkartusche für einen Drucker |
| CN103501398B (zh) * | 2013-09-24 | 2016-08-31 | 珠海艾派克微电子有限公司 | 芯片、成像盒及芯片与成像设备的通讯方法 |
| JP6331533B2 (ja) * | 2014-03-17 | 2018-05-30 | 株式会社リコー | 画像形成装置、画像形成方法、及びプログラム |
| CN104943397B (zh) * | 2015-06-25 | 2016-08-17 | 珠海艾派克微电子有限公司 | 成像盒芯片、成像盒以及更换成像盒芯片序列号的方法 |
| US20170017584A1 (en) * | 2015-07-15 | 2017-01-19 | Microchip Technology Incorporated | SPI Interface With Less-Than-8-Bit Bytes And Variable Packet Size |
| CN115958889B (zh) * | 2019-02-06 | 2025-12-09 | 惠普发展公司，有限责任合伙企业 | 包括存储器单元的集成电路 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US600773A (en) * | 1898-03-15 | Scaffold-bracket | ||
| JP2594912B2 (ja) | 1986-02-12 | 1997-03-26 | キヤノン株式会社 | インクカートリッジおよび記録装置 |
| KR900019027A (ko) * | 1988-05-23 | 1990-12-22 | 미다 가쓰시게 | 불휘발성 반도체 기억장치 |
| US5049898A (en) * | 1989-03-20 | 1991-09-17 | Hewlett-Packard Company | Printhead having memory element |
| DE69034212T2 (de) * | 1989-08-05 | 2006-07-13 | Canon K.K. | Tintenstrahlaufzeichnungsgerät und Tintenkassette dafür |
| JP3222454B2 (ja) | 1990-02-02 | 2001-10-29 | キヤノン株式会社 | インクタンクカートリッジ |
| US5363134A (en) | 1992-05-20 | 1994-11-08 | Hewlett-Packard Corporation | Integrated circuit printhead for an ink jet printer including an integrated identification circuit |
| JPH06320372A (ja) | 1993-05-11 | 1994-11-22 | Toshiba Mach Co Ltd | 吸着装置を用いた加工方法 |
| JPH06320732A (ja) * | 1993-05-17 | 1994-11-22 | Canon Inc | インクジェット記録装置 |
| EP0878316A3 (en) * | 1993-08-27 | 1998-12-16 | Hewlett-Packard Company | Inkjet printhead electrical connections |
| JP3345488B2 (ja) * | 1993-12-01 | 2002-11-18 | 株式会社リコー | インクジェット記録ヘッドの製造方法及びインクジェット記録ヘッド |
| US5508611A (en) * | 1994-04-25 | 1996-04-16 | General Motors Corporation | Ultrathin magnetoresistive sensor package |
| WO1996005061A1 (en) | 1994-08-09 | 1996-02-22 | Encad, Inc. | Printer ink cartridge |
| US5699091A (en) | 1994-12-22 | 1997-12-16 | Hewlett-Packard Company | Replaceable part with integral memory for usage, calibration and other data |
| JPH08197748A (ja) | 1995-01-30 | 1996-08-06 | Copyer Co Ltd | インクジェットプリンタ |
| JPH08310007A (ja) * | 1995-05-19 | 1996-11-26 | Oki Data:Kk | シリアルプリンタ |
| WO1998004414A1 (en) * | 1996-07-30 | 1998-02-05 | Philips Electronics N.V. | Printing device |
| JPH10100395A (ja) * | 1996-09-26 | 1998-04-21 | Canon Inc | インクジェットプリンタ |
| JPH10235850A (ja) * | 1997-02-27 | 1998-09-08 | Canon Inc | インクジェット記録装置 |
| US6227643B1 (en) * | 1997-05-20 | 2001-05-08 | Encad, Inc. | Intelligent printer components and printing system |
| US6271928B1 (en) | 1998-03-04 | 2001-08-07 | Hewlett-Packard Company | Electrical storage device for a replaceable printing component |
| JP3178427B2 (ja) * | 1998-08-18 | 2001-06-18 | 日本電気株式会社 | 半導体記憶装置 |
| MY125897A (en) * | 1998-11-02 | 2006-08-30 | Seiko Epson Corp | Ink cartridge and printer using the same |
| JP2001187457A (ja) * | 1998-11-26 | 2001-07-10 | Seiko Epson Corp | 印刷装置およびカートリッジ |
| JP2000218818A (ja) * | 1998-11-26 | 2000-08-08 | Seiko Epson Corp | インク容器およびそれを用いる印刷装置 |
| JP4395943B2 (ja) * | 1998-11-26 | 2010-01-13 | セイコーエプソン株式会社 | 印刷装置およびその情報の管理方法 |
| JP4314702B2 (ja) * | 1998-11-26 | 2009-08-19 | セイコーエプソン株式会社 | 印刷装置、書込方法およびプリンタ |
| JP3755755B2 (ja) * | 1999-07-14 | 2006-03-15 | セイコーエプソン株式会社 | インクカートリッジおよびこれを用いたインクジェット式記録装置並びに同装置へのインクカートリッジの装着可否判定方法。 |
| JP2001096869A (ja) * | 1999-10-04 | 2001-04-10 | Seiko Epson Corp | 記録装置、半導体装置および記録ヘッド装置 |
| US6494559B1 (en) * | 1999-10-04 | 2002-12-17 | Seiko Epson Corporation | Ink-jet recorder, semiconductor device, and recording head device |
-
2000
- 2000-10-04 US US09/857,517 patent/US6494559B1/en not_active Expired - Lifetime
- 2000-10-04 EP EP06075199A patent/EP1658976B1/en not_active Expired - Lifetime
- 2000-10-04 DE DE60027265T patent/DE60027265T2/de not_active Expired - Lifetime
- 2000-10-04 DE DE60034080T patent/DE60034080T2/de not_active Expired - Lifetime
- 2000-10-04 CN CNA2006100999853A patent/CN1895899A/zh active Pending
- 2000-10-04 ES ES00964648T patent/ES2257323T3/es not_active Expired - Lifetime
- 2000-10-04 ES ES06075199T patent/ES2280078T3/es not_active Expired - Lifetime
- 2000-10-04 EP EP00964648A patent/EP1136268B1/en not_active Expired - Lifetime
- 2000-10-04 KR KR1020047011069A patent/KR100656111B1/ko not_active Expired - Fee Related
- 2000-10-04 EP EP07075107A patent/EP1785278A1/en not_active Ceased
- 2000-10-04 WO PCT/JP2000/006907 patent/WO2001025017A1/ja not_active Ceased
- 2000-10-04 CN CNA2006100095079A patent/CN1824510A/zh active Pending
- 2000-10-04 KR KR1020017006495A patent/KR100626997B1/ko not_active Expired - Fee Related
- 2000-10-04 CN CNB008034826A patent/CN1251867C/zh not_active Expired - Fee Related
-
2002
- 2002-08-20 US US10/224,188 patent/US7093927B2/en not_active Expired - Fee Related
-
2005
- 2005-05-23 US US11/134,874 patent/US7396115B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100626997B1 (ko) | 2006-09-22 |
| CN1251867C (zh) | 2006-04-19 |
| DE60027265T2 (de) | 2007-01-11 |
| US20050212847A1 (en) | 2005-09-29 |
| EP1658976A1 (en) | 2006-05-24 |
| KR20010105304A (ko) | 2001-11-28 |
| US6494559B1 (en) | 2002-12-17 |
| EP1136268A1 (en) | 2001-09-26 |
| US7396115B2 (en) | 2008-07-08 |
| EP1785278A1 (en) | 2007-05-16 |
| EP1136268B1 (en) | 2006-04-12 |
| DE60034080D1 (de) | 2007-05-03 |
| KR20040083083A (ko) | 2004-09-30 |
| EP1658976B1 (en) | 2007-03-21 |
| CN1338992A (zh) | 2002-03-06 |
| US20020191038A1 (en) | 2002-12-19 |
| WO2001025017A1 (en) | 2001-04-12 |
| CN1895899A (zh) | 2007-01-17 |
| ES2257323T3 (es) | 2006-08-01 |
| EP1136268A4 (en) | 2002-03-20 |
| US7093927B2 (en) | 2006-08-22 |
| KR100656111B1 (ko) | 2006-12-12 |
| CN1824510A (zh) | 2006-08-30 |
| DE60027265D1 (de) | 2006-05-24 |
| DE60034080T2 (de) | 2007-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2280078T3 (es) | Aparato de registro por chorro de tinta, dispositivo semiconductor y aparato de cabeza de registro. | |
| ES2257322T3 (es) | Grabador, dispositivo semiconductor y dispositivo de cabeza de grabacion. | |
| ES2338266T3 (es) | Cartucho, aparato de impresion y procedimiento de transmision de informacion al y desde el cartucho. | |
| ES2274149T3 (es) | Cartucho y aparato de grabacion. | |
| RU97088U1 (ru) | Контейнер для печатающего материала (варианты) и плата, устанавливаемая на контейнере для печатающего материала (варианты) | |
| US20060284947A1 (en) | Printer and ink cartridge attached thereto | |
| NZ562764A (en) | Liquid container with light emitting portion to emit light towards a receptor on a recording apparatus | |
| JP2002198627A5 (es) | ||
| CN101590737A (zh) | 打印材料容器、非易失存储装置、存储系统及其方法 | |
| ES2207666T3 (es) | Aparato de impresion por chorros de tinta con deteccion de funcionamiento defectuoso de la descarga. | |
| CN1329194C (zh) | 液体喷射装置 | |
| US20050219280A1 (en) | Driving apparatus for driving ink jet recording device, and ink jet printer | |
| CN102950913A (zh) | 印刷装置及其控制方法 | |
| JP4670444B2 (ja) | インクジェット式記録装置、半導体装置および記録ヘッド装置 | |
| WO2013014804A1 (en) | Liquid cartridge and image recording device | |
| EP2551115B1 (en) | Liquid cartridge and image recording device | |
| JP2005103789A (ja) | 電子機器 | |
| CN108319995A (zh) | 一种usb存储卡数据读写装置 | |
| JPH0485068A (ja) | シリアルプリンタ | |
| JP2002301827A (ja) | インクジェット記録装置 | |
| BR112021015570A2 (pt) | Acesso ao registradores de dispositivos de ejeção de fluido | |
| JP2010000803A (ja) | 記録装置、半導体装置および記録ヘッド装置 | |
| JPS6283662U (es) | ||
| JPH04358873A (ja) | 高速ワイヤドットラインプリンタ |