FR2535525A1 - Procede de fabrication de circuits integres comportant des couches isolantes minces - Google Patents

Abstract

L'INVENTION CONCERNE LA TECHNOLOGIE DES SEMI-CONDUCTEURS. CONFORMEMENT AU PROCEDE DE FABRICATION DE L'INVENTION, ON DEPOSE UNE COUCHE PROTECTRICE 60, PAR EXEMPLE UNE COUCHE DE SILICIUM POLYCRISTALLIN, SUR UNE COUCHE MINCE 30, DANS LE BUT DE PROTEGER LA COUCHE MINCE CONTRE TOUTE CONTAMINATION ETOU EROSION SUSCEPTIBLE DE SE PRODUIRE AU COURS D'UN TRAITEMENT LITHOGRAPHIQUE ULTERIEUR, EN PARTICULIER L'ENLEVEMENT PAR ATTAQUE D'UNE COUCHE DE MASQUAGE 70. APPLICATION A LA FABRICATION DE CIRCUITS A TRES HAUT NIVEAU D'INTEGRATION.

Description

La présente invention concerne un procédé de fabrication d'un circuit

intégré comprenant les opérations qui consistent à former une couche isolante mince sur un bloc de semiconducteur, à former une couche de masquage sur la couche isolante, à attaquer sélectivement la couche de masquage, à attaquer sélectivement la couche isolante en utilisant la couche de masquage en tant que masque, et à enlever la couche de masquage par une opération d'attaque supplémentaire. La fabrication de nombreux circuits intégrés fait intervenir la formation d'une couche de matière relativement mince, par exemple une couche d'oxyde mince, sur une seconde

matière telle qu'une matière semiconductrice, et la défini-

tion ultérieure d'un motif dans la couche de matière mince.

On effectue de façon caractéristique cette opération de définition de motif en déposant une matière de réserve sur la couche de matière mince, en définissant un motif dans la matière de réserve, en attaquant la couche de matière mince en employant comme masque d'attaque la matière de réserve dans laquelle on a défini un motif, puis en enlevant la matière de réserve, par exemple avec des solvants ou des

agents d'attaque par plasma.

Parmi les dispositifs de traitement d'information qui subissent une telle procédure de fabrication, figurent

de nombreux circuits intégrés MOS (métal-oxyde-semiconduc-

teur), par exemple des circuits logiques MOS (on utilise ici

le terme "circuit intégré" pour désigner un ensemble de dis-

positifs interconnectés) Ces circuits intégrés (CI) MOS com-

prennent un ensemble de TEC MOS (transistors à effet de champ métal-oxydesemiconducteur), et chacun d'eux comprend une matière semiconductrice de couche de surface active, un oxyde de grille relativement mince formé sur la surface de la

couche active, une grille conductrice, par exemple en sili-

cium polycristallin dopé, formée sur la surface de l'oxyde de grille, et deux parties de la couche active dopées de façon relativement forte, situées de part et d'autre de la grille, qui constituent la source et le drain du TEC MOS Les TEC MOS sont séparés et isolés électriquement les uns des autres par de l'oxyde de champ relativement épais Il existe en outre des conducteurs en silicium polycristallin qui s'étendent des grilles de TEC MOS sélectionnés vers des contacts en silicium polycristallin traversant les couches minces d'oxyde de

grille vers les sources ou les drains d'autres TEC MOS.

A l'heure actuelle, on fabrique les CI MOS décrits ci-dessus en formant les oxydes de grille relativement minces et l'oxyde de champ relativement épais sur la surface de la couche active du CI L'oxyde de champ relativement épais sépare les zones de surface recouvertes d'oxyde de grille, qu'on appelle zones GSD (grille, source et drain), dans lesquelles on doit former les TEC MOS On forme les contacts

en silicium polycristallin en déposant une matière de réser-

ve, par exemple une matière de réserve photographique organi-

que, sur les oxydes de grille et sur l'oxyde de champ, en ouvrant des fenêtres dans la matière de réserve pour mettre à nu des parties des oxydes de grille recouvrant des zones GSD sélectionnées, puis en effectuant une attaque pour former des trous dans les parties à nu des oxydes de grille, jusqu'à la

couche active sous-jacente, en utilisant comme masque d'atta-

que la matière de réserve dans laquelle on a défini un motif.

Après enlèvement de la matière de réserve avec des solvants chimiques ou avec un agent d'attaque par plasma, on dépose une couche de silicium polycristallin sur les oxydes de grille et sur l'oxyde de champ, et du silicium polycristallin est ainsi déposé dans les trous qui traversent les oxydes de grille (recouvrant les zones GSD sélectionnées), jusqu'à la couche active Le silicium polycristallin qui se trouve dans les trous et qui vient en contact avec la couche active cons- titue les contacts en silicium polycristallin On forme ensuite un motif dans la couche de silicium polycristallin

qui a été déposée, pour former des grilles en silicium poly-

cristallin dans les zones GSD, et pour former les conduc-

teurs en silicium polycristallin qui s'étendent des grilles

situées dans certaines zones GSD vers des contacts en sili-

cium polycristallin traversant les oxydes de grille minces vers des régions (par exemple des régions de source et/ou de drain) de la couche active qui sont situées sous d'autres

zones GSD sélectionnées.

Une caractéristique indésirable des procédures de fabrication décrites cidessus consiste dans le fait que les couches minces de matière, par exemple les oxydes de grille minces, sont mises en contact direct avec une matière de réserve Il en résulte que ces couches minces de matière sont potentiellement contaminées par la matière de réserve et ont une épaisseur réduite de façon indésirable, du fait

qu'elles sont soumises à l'action d'attaque des solvants chi-

miques ou des plasmas qu'on utilise pour enlever la matière de réserve L'amincissement indésirable des couches minces de

matière, produit pendant l'enlèvement des matières de réser-

ve, est particulièrement important pour des couches ayant une

-épaisseur inférieure à environ 50 nm.

Conformément à l'invention, ces problèmes sont réso-

lus dans un processus de fabrication de circuits intégrés tel que celui décrit ci-dessus, qui est caractérisé en ce qu'on forme une couche protectrice conductrice sur la couche mince

avant la formation de la couche de masquage, la couche protec-

trice protégeant la couche mince pendant l'opération d'enlève-

ment de la matière de masquage.

L'invention sera mieux comprise à la lecture de la

description qui va suivre d'un mode de réalisation et en se

référant aux dessins annexés sur lesquels: Les figures 1 à 5 sont des coupes, à différents stades de fabrication, d'un composant électronique (compor- tant un oxyde de grille mince) qui est fabriqué conformément

à l'invention.

L'invention porte sur un nouveau procédé pour fabriquer des dispositifs de traitement d'information qui comprennent des couches de matière relativement minces (d'une épaisseur inférieure à environ 40 nm), par exemple des oxydes minces, sur lesquelles on forme des dessins (des parties sélectionnées de la surface d'une couche mince ne sont pas recouvertes tandis que le reste de la surface est

recouvert) pendant la fabrication des dispositifs L'inven-

tion porte également sur les dispositifs qui sont fabriqués avec ce nouveau procédé Conformément à l'invention, des dispositifs qui comprennent une couche mince de matière (sur laquelle des dessins sont formés pendant la fabrication du dispositif) sont fabriqués en déposant une couche de matière

protectrice sur la couche de matière mince Selon une varian-

te, on dépose deux couches protectrices, ou plus, sur la couche de matière mince On forme ensuite un dessin sur la couche de matière mince, par définition d'un motif dans la couche (ou les couches) de matière protectrice On accomplit par exemple cette opération de définition de motif en formant une couche de masquage définissant un motif, par exemple de la matière de réserve définissant un motif, sur la surface de la couche (ou des couches) protectrice, puis en attaquant la couche (ou les couches) protectrice, en utilisant la couche

de masquage en tant que masque d'attaque.

Après avoir formé un dessin sur la couche de matiè-

re mince, on définit par exemple un motif dans cette couche en utilisant en tant que masque d'attaque la couche (ou les couches) protectrice définissant un motif Selon une variante prise à titre d'exemple, on forme des contacts définissant un motif sur la couche de matière mince en déposant une couche

de matière de contact sur la couche (ou les couches) protec-

trice définissant un motif La matière de contact est ainsi également déposée dans les trous formés dans la couche (ou les couches) protectrice, et en contact avec la couche mince, ce qui conduit à la formation des contacts définissant un motif La couche (ou les couches) protectrice définissant un motif est par exemple incorporée dans le dispositif en cours

de fabrication.

Parmi les matières qui sont utiles pour protéger des couches de matière minces, par exemple des couches d'oxyde minces telles que des couches minces d'un oxyde de

silicium, par exemple Si O 2, figure le silicium polycristal-

lin Conformément à l'invention, on dépose la couche protec-

trice de silicium polycristallin sur une couche de matière mince, en employant par exemple des techniques classiques de dépôt chimique en phase vapeur à basse pression Liépaisseur

de la couche protectrice de silicium polycristallin est avan-

tageusement dans la plage d'environ 100 à environ 200 nm Une épaisseur inférieure à environ 100 nm est indésirable du fait que l'incidence de trous d'épingle et de défauts dans la

couche protectrice de silicium polycristallin est alors géné-

ralement défavorablement élevée D'autre part, une épaisseur supérieure à environ 200 nm n'est pas souhaitable du fait qu'une telle couche de silicium polycristallin exige un temps défavorablement long pour effectuer une attaque sur toute son épaisseur pendant la formation d'un motif dans la couche de silicium polycristallin Cependant, si des durées d'attaque plus longues sont acceptables, des couches plus épaisses ne

sont pas interdites.

Parmi d'autres matières qui sont utiles pour proté-

ger des couches de matière minces figurent des métaux réfrac-

taires comme le tungstène ou le molybdène L'épaisseur d'une couche protectrice en métal réfractaire est avantageusement dans la plage d'environ 50 à environ 200 nm Des épaisseurs

hors de cette plage ne sont pas souhaitables, pour des rai-

sons identiques à celles données ci-dessus, et des épaisseurs supérieures à environ 200 nm ne sont pas interdites si des temps d'attaque plus longs sont acceptables. On utilise des techniques classiques, comme l'attaque chimique par voie humide, l'attaque par plasma et l'attaque par pulvérisation cathodique réactive, pour former un motif dans la couche (ou les couches) protectrice ainsi que dans la couche protectrice mince sous-jacente (lorsqu'on en désire une) Si par exemple la couche mince de matière est une couche mince de'Si O 2 (sur laquelle on doit former un dessin), et la couche protectrice est une couche de silicium polycristallin, on attaque aisément la couche de silicium polycristallin (à travers une couche de masquage définissant un motif), sans que la couche de Si O 2 soit affectée de façon

significative, en procèdant par attaque du silicium poly-

cristallin par pulvérisation cathodique réactive dans un plasma de Cl 2 * On produit un plasma de Cl 2 utile en faisant

circuler le gaz C 12 dans une machine d'attaque par pulvéri-

sation cathodique réactive à plaques parallèles, par exemple,

avec un débit d'environ 10 à environ 20 cm 3/mn, tout en main-

tenant la pression dans la chambre de réaction à une valeur d'environ 0, 65 à environ 1,3 Pa, et en maintenant la densité de puissance dans la plage d'environ 0,1 à environ 0,4 W/cm

Le rapport des vitesses d'attaque entre la couche de sili-

cium polycristallin et la couche de Si O 2 dans un tel plasma

de C 12 est de façon caractéristique d'environ 30 à 1.

Bien que le plasma de Cl 2 décrit ci-dessus soit également utile pour la pulvérisation cathodique de la couche de Si O 2 (en utilisant en tant que masque d'attaque la couche

de silicium polycristallin définissant un motif), la pulvéri-

sation cathodique est relativement lente (moins d'environ 1 nm/mn) Lorsqu'on définit un motif dans la couche de Si O 2 (en utilisant en tant que masque d'attaque les couches de

silicium polycristallin définissant un motif), il est préfé-

rable d'attaquer la couche de Si O 2, sans affecter notable-

ment la couche de silicium polycristallin, par attaque par pulvérisation cathodique réactive du Si O 2 dans un plasma de CHF 3 On produit un plasma de CHF 3 utile en introduisant CHF 3 dans la machine d'attaque par pulvérisation cathodique réactive avec un débit d'environ 15 à environ 20 cm /mn, tout en maintenant la pression dans la chambre de réaction à une valeur d'environ 8 à environ 9,3 Pa, et en maintenant la densité de puissance dans la plage de 0,1 à environ 0,2 W/cm La vitesse d'attaque de la couche de Si O 2 dans un tel plasma de CHF 3 est de façon caractéristique d'environ 50 nm/mn,

tandis que la vitesse d'attaque de la couche de Si O 2 vis-à-

vis de celle de la couche de silicium polycristallin est de

façon caractéristique dans un rapport d'environ 50 à 1.

Pendant la formation de motifs dans les couches de silicium polycristallin et de Si O 2, la couche de Si O 2 n'est jamais mise en contact avec la couche de masquage qui se trouve sur la surface de la couche de silicium polycristallin,

et on évite ainsi une contamination et un amincissement indé-

sirables de la couche de Si O 2.

L'invention n'est pas limitée à des dispositifs de

traitement d'information spécifiques, à des couches de pro-

tection spécifiques ou à des couches protégées spécifiques.

Cependant, à titre d'aide pédagogique, on décrit ci-dessous

la fabrication d'un CI MOS en utilisant le processus de l'in-

vention.

En se référant à la figure 1, on note que, confor-

mément à l'invention, un CI MOS qui comprend des contacts en

silicium polycristallin et qui entre dans le cadre de l'in-

vention, par exemple un CI MOS à très haut niveau d'intégra-

tion (VLSI) est fabriqué en formant des oxydes de grille rela-

tivement minces, 30, et un oxyde de champ relativement épais, , sur la surface d'une couche de matière semiconductrice

dopée, 20 La couche 20 constitue la couche active de surfa-

ce d'un substrat 10 en matière semiconductrice L'oxyde de

champ relativement épais, 40, sépare les zones GSD 50, recou-

vertes par de l'oxyde de grille, sur la surface de la couche , aux emplacements auxquels on doit former des TEC MOS Si, par exemple, la couche active 20 est en silicium, les oxydes de grille 30 et l'oxyde de champ 40 seront respectivement de façon caractéristique des couches relativement minces et relativement épaisses de Si O 2 On forme par exemple l'oxyde

de champ 40 par oxydation thermique de la surface de la cou-

che 20 Après avoir ouvert des fenêtres dans l'oxyde de champ (par des techniques classiques), pour mettre à nu les zones GSD 50 sur la surface de la couche 20, on forme les oxydes de grille 30, par exemple par une nouvelle oxydation thermique de la surface de la couche 20 Pour des CI MOS à très haut niveau d'intégration (entrant dans le cadre de l'invention), l'épaisseur des oxydes de grille 30 en Si O 2 est comprise entre environ 5 et environ 40 nm, et elle est de préférence

d'environ 25 nm Une épaisseur des oxydes de grille 30 infé-

rieure à environ 5 nm est indésirable, du fait que ceci con-

duit à des tensions de seuil de grille (les tensions minima-

les appliquées aux grilles des TEC MOS qui produisent un changement détectable dans les courants circulant dans les canaux de courant des TEC MOS) qui deviennent si faibles qu'il est difficile de comn Ender la circulation du courant Au contraire, des épaisseurs supérieures à environ 40 nm sont

indésirables du fait que des tensions défavorablement éle-

vées doivent être appliquées aux grilles des TEC MOS pour com-

mander les courants dans les canaux de courant des TEC MOS.

L'épaisseur de l'oxyde de champ 40 en Si O 2 des CI MOS à très haut niveau d'intégration est comprise entre environ 300 et environ 400 nm, et elle est de préférence d'environ 350 nm Une épaisseur inférieure à environ 300 nm est indésirable du fait que l'oxyde de champ pourrait ne pas être suffisamment épais pour empêcher l'inversion du silicium sous- jacent, et la conduction électrique résultante entre les deux régions GSD qui doivent être isolées électriquement l'une de l'autre D'autre part, une épaisseur supérieure à environ 600 nm est indésirable du fait que l'oxyde de champ forme ainsi des marches défavorablement élevées qu'il est difficile de couvrir avec d'autres matières pendant un trai- tement ultérieur, et il est difficile d'enlever la matière

par attaque au niveau de ces marches élevées.

Conformément à l'invention, après la formation des oxydes de grille 30 et de l'oxyde de champ 40 du CI, on dépose une couches protectrice 60 de silicium polycristallin sur les oxydes de grille et l'oxyde de champ du CI, comme le

montre la figure 2 On dépose par exemple la couche de sili-

cium polycristallin 60 par des techniques classiques de dépôt chimique en phase vapeur à basse pression La couche de silicium polycristallin 60 a pour but de protéger les oxydes de grille 30 sous-jacents contre toute contamination

et toute érosion qui pourraient se produire pendant une opé-

ration lithographique ultérieure L'épaisseur de la couche de silicium polycristallin 60 est comprise entre environ 100 et environ 200 nm, et elle est de préférence d'environ nm Une épaisseur inférieure -à environ 100 nm n'est pas souhaitable, du fait que l'incidence de trous d'épingle et

de défauts dans le silicium polycristallin est alors défavo-

rablement élevée D'autre part, une épaisseur supérieure à environ 200 nm n'est pas souhaitable du fait qu'une telle

couche de silicium polycristallin nécessite un temps défavo-

rablement long pour effectuer une attaque sur toute son

épaisseur pendant l'opération ultérieure d'attaque pour for-

mer des trous traversant à la fois la couche de silicium

polycristallin 60 'et des oxydes de grille 30 sélectionnés.

Cependant, si des temps d'attaque plus longs sont accepta-

bles, des couches plus épaisses ne sont pas interdites.

On dépose sur la couche de silicium polycristallin une couche de masquage 70 dans laquelle on peut définir un motif, par exemple la matière de réserve à trois niveaux qui est décrite par J M Moran et D Maydan dans l'article intitulé "High Resolution, Steep Profile, Resist Patterns," The Bell System Technical Journal, Volume 58, n O 5, mai-juin 1979, pages 1027-1036, et on forme un motif dans la couche de masquage, c'est-à-dire qu'on ouvre des fenêtres dans la cou- che de masquage pour mettre à nu des parties de la couche de silicium polycristallin 60 recouvrant les oxydes de grille de zones GSD sélectionnées Ensuite, on effectue une attaque pour former des trous 80 dans les parties à nu de la couche de silicium polycristallin 60, et à travers les oxydes de

grille 30 sous-jacents, jusqu'à la couche active 20 (en uti-

lisant comme masque d'attaque la couche 70 dans laquelle on a défini un motif), comme le montre la figure 3 On effectue

l'attaque de formation de ces trous 80 en procèdant par exem-

ple par attaque par pulvérisation cathodique réactive de la couche de silicium polycristallin 60 dans un plasma de C 12

(décrit ci-dessus), et par attaque par pulvérisation cathodi-

que réactive des oxydes de grille 30 dans un plasma de CHF 3 (décrit cidessus) La sélectivité d'attaque élevée du plasma de C 12, entre le silicium polycristallin et le Si O 2, empêche pratiquement l'attaque des oxydes de grille en Si O 2, 30, par le plasma de Cl 2, tandis que la sélectivité d'attaque élevée

du plasma de CHF 3 entre le Si O 2 et le silicium empêche prati-

quement l'attaque de la couche de silicium polycristallin 60 et de la couche active (en silicium) 20, par le plasma de

CHF 3 Ensuite, on enlève la couche de masquage 70, par exem-

ple avec des solvants chimiques classiques tels que H 2504, ou

par des procédés classiques d'attaque par plasma.

A l'achèvement de la procédure lithographique

décrite ci-dessus, on dépose une seconde couche 90 de sili-

cium polycristallin sur la première couche 60, et du silicium polycristallin est ainsi déposé également dans les trous 80 et en contact avec la couche active 20 C'est le silicium polycristallin présent dans les trous 80, en contact avec la

couche 20, qui constitue les contacts en silicium polycris-

tallin 100 avec la couche active 20, sous les zones GSD sélectionnées Ceci est représenté sur la figure 4 On dépose la seconde couche 90 en employant par exemple des techniques

classiques de dépôt chimique en phase vapeur à basse pression.

L'épaisseur de la seconde couche 90 est comprise entre environ 150 et environ 250 nm et elle est de préférence

d'environ 200 nm La plage d'épaisseur spécifiée por la cou-

che 90, en combinaison avec la plage d'épaisseur spécifiée

pour la couche 60, conduit à une épaisseur combinée des cou-

ches de silicium polycristallin 60 et 90 comprise entre envi-

ron 250 et environ 450 nm Du fait qu'on forme ultérieurement un motif dans les couches de silicium polycristallin 60 et , pour former les grilles en silicium polycristallin du CI, les grilles auront une épaisseur comprise entre environ 250 et environ 450 nm Une épaisseur des grilles en silicium polycristallin inférieure à environ 250 nm est indésirable, du fait que ceci conduit à des grilles ayant une résistance carrée défavorablement élevée D'autre part, une épaisseur des grilles en silicium polycristallin supérieure à environ 450 nm est indésirable du fait que ceci conduit à des grilles

en silicium polycristallin d'une hauteur telle que la capa-

cité de paroi latérale devient défavorablement élevée.

Les deux couches de silicium polycristallin 60 et , et par conséquent les contacts en silicium polycristallin 100 qui sont formés par le dépôt de la seconde couche de silicium polycristallin 90, sont ensuite dopées (en employant des techniques classiques) avec un dopant N ou p approprié (selon que la couche active 20 est de conductivité de type n

ou de type p) Le dopage des couches de silicium polycristal-

lin 60 et 90 est utile pour produire des grilles à conducti-

vité élevée (on forme des motifs dans les couches de silicium polycristallin pour former des grilles), tandis que le dopage des contacts en silicium polycristallin 100 produit de bons contacts électriques avec la couche active 20 -Le dopant

diffuse également à travers les contacts en silicium poly-

cristallin 100, comme le montre la figure 4, pour former des

régions 110 de la couche active 20 qui sont relativement for-

tement dopées, par exemple des parties des sources ou des drains des TEC MOS dont les oxydes de grille ont été percés par les contacts en silicium polycristallin On forme ensuite des motifs dans les deux couches de silicium polycristallin et 90, par des techniques classiques, pour former des grilles de TEC MOS 120 dans les zones GSD 50, et pour former des conducteurs en silicium polycristallin 130 qui s'étendent à partir des grilles en silicium polycristallin 120 dans des

zones GSD sélectionnées, vers les contacts en silicium poly-

cristallin 100 qui traversent les oxydes de grille jusqu'à la couche active, sous d'autres zones GSD sélectionnées, comme

le montre la figure 5.

Les opérations qui interviennent dans l'achèvement du CI MOS sont classiques Ainsi, on forme des régions de source et de drain autoalignées sur les côtés opposés des grilles (par des techniques classiques) , et on dépose sur le CI une couche isolante, par exemple une couche de Si O 2 On utilise ensuite des techniques lithographiques classiques pour ouvrir des fenêtres dans la couche isolante afin de mettre à nu les grilles et les régions de source et de drain du CI Enfin, on dépose sur le CI une couche de métal, par exemple de l'aluminium dopé au cuivre (et du métal est ainsi déposé dans les trous qui traversent la couche isolante, pour former des contacts métalliques avec les grilles et les régions de source et de drain), et on forme un motif dans la

couche de métal pour définir des conducteurs métalliques.

Dans le cas o on désire des grilles composites de structure siliciure de métal sur silicium polycristallin,,par exemple des grilles de structure siliciure de tantale sur

silicium polycristallin, on modifie la procédure de fabrica-

tion ci-dessus en formant une couche de siliciure de métal sur les deux couches de silicium polycristallin, après que

les couches de silicium polycristallin ont été dopées On for-

me ensuite des motifs dans la couche de siliciure comme dans les couches de silicium polycristallin, pour former des

grilles de structure siliciure de métal sur silicium poly-

cristallin, et des conducteurs de structure siliciure de métal sur silicium polycristallin, allant de grilles sélec-

tionnées vers les contacts en silicium polycristallin.

Il faut noter qu'une couche de Si O 2 extrêmement mince, de façon caractéristique d'environ 1 nm d'épaisseur, tend à se former sur la surface de la première couche de

silicium polycristallin 60 avant le dépôt de la seconde cou-

che de silicium polycristallin 90, au cours de la mise en oeuvre du procédé de fabrication de l'invention Ainsi, les grilles en silicium polycristallin, de même que les contacts en silicium polycristallin, formés conformément au procédé

de fabrication de l'invention, comprennent de façon caracté-

ristique deux couches de silicium polycristallin séparées par une mince couche frontière de Si O 2 Cette mince couche

frontière de Si O est détectable, par exemple sur des micro-

graphies électroniques par transmission (de coupes) de CI

fabriqués conformément à l'invention Cependant, cette cou-

che frontière de Si O 2 est si mince (comparée aux deux cou-

ches de silicium polycristallin), et la quantité de Si O 2 est si faible (comparée à la quantité de silicium polycristallin), que le Si O 2 n'a aucun effet défavorable détectable sur la conductance des grilles en silicium polycristallin et des

contacts en silicium polycristallin qui sont formés conformé-

ment à l'invention.

Exemple

On a utilisé le procédé de fabrication de l'inven-

tion pour fabriquer un circuit logique MOS à très haut niveau d'intégration qui comprenait des oscillateurs en anneau, des

émetteurs de ligne, des registres à décalage, des addition-

neurs à 4 bits et d'autres dispositifs On a fabriqué le cir-

cuit logique MOS à très haut niveau d'intégration, qui com-

prenait également des contacts en silicium polycristallin, en

utilisant des règles de conception de 1 jim, 1,5 pim et 2 pm.

On a commencé à mettre en oeuvre le procédé de fabrication de l'invention en faisant croître un oxyde de champ en Si O 2, d'environ 350 nm d'épaisseur, sur la surface d'une tranche de silicium de 7,6 cm On a fait croître cet

oxyde de champ par oxydation thermique de la tranche de sili-

cium dans un environnement humide (H 20).

Pour former la couche active du circuit logique, et

pour définir la concentration en dopant à l'interface sili-

cium-oxyde de champ (ce qui est l'un des paramètres qui déterminent la tension de seuil pour les grilles des TEC MOS à mode d'enrichissement ducircuit logique), on a implanté la tranche de silicium recouverte d'oxyde de champ avec des 12 -2 atomes de bore, à une dose d'environ 2 x 10 cm L'énergie des atomes de bore, qui était d'environ 170 ke V, était

suffisante pour faire en sorte que les atomes de bore pénè-

trent dans l'oxyde de champ jusqu'à l'interface silicium-

oxyde de champ.

On a ensuite mis à nu les zones GSD sur la surface de la tranche, en ouvrant des fenêtres dans l'oxyde de champ,

par l'utilisation de techniques lithographiques classiques.

Ces fenêtres (et donc les zones GSD) mesuraient environ 7 jum

de longueur et environ 15 Hum de largeur.

On a fait croître sur la surface de chacune des zones GSD un oxyde de grille en Si O 23 d'environ 25 nm

d'épaisseur, en chauffant la tranche pendant environ 15 minu-

tes à environ 10000 C dans une ambiance 02-H Cl ( 3 % de H Cl) On

a ensuite recuit la tranche dans une atmosphère d'argon pen-

dant environ 15 minutes et à environ 10000 C, dans le but de réduire la charge fixe à l'intérieur du Si O 2 Ce traitement thermique active également le bore implanté (les atomes de

bore déplacent les atomes de silicium dans le réseau cris-

tallin du silicium, sous l'effet de l'opération de recuit

dans l'argon).

On a ensuite déposé sur la tranche une première

E

couche de silicium polycristallin, d'environ 150 nm-

d'épaisseur, en utilisant des techniques classiques de dépôt

chimique en phase vapeur à basse pression On a ensuite dépo-

sé sur la tranche, par centrifugation, une matière de réserve organique de 1,8 Mm d'épaisseur, vendue sous l'appellation

commerciale HPR-204 par la firme Philip A Hunt Chemical Cor-

poration, Palisades Park, New Jersey, et on l'a étuvée pen-

dant environ 120 minutes à environ 210 C On a ensuite déposé par plasma sur la matière de réserve organique une couche de Si O 2 d'environ 120 nm d'épaisseur, après quoi on a déposé par centrifugation sur la couche de Si O 2 de 120 pm d'épaisseur une couche de matière de réserve pour rayons X du type DCOPA ( 90 % d'acrylate de dichloropropyle et 10 % de

copolymère), d'environ 350 nm d'épaisseur.

Après avoir aligné sur les zones GSD le masque correspondant au niveau du silicium polycristallin, on a exposé la matière de réserve aux rayons X DCOPA pendant environ 5 minutes à un rayonnement X à 0,437 nm L'intensité du rayonnement était d'environ 75 îW/cm 2 On a développé la

matière de réserve pour rayons X avec un développateur humi-

de qui comprenait de l'alcool isopropylique et de la méthyl-

éthylcétone On a ensuite formé un motif dans la couche de Si O 2 de 120 nm d'épaisseur, en utilisant comme masque d'attaque la matière de réserve pour rayons X formant un

motif, en procédant par attaque de la tranche par pulvérisa-

tion cathodique réactive dans un plasma de CHF 3 On a formé le plasma de CHF 3 en introduisant CHF 3 dans la chambre de

réaction avec un débit d'environ 79 cm 3/mn, tout en mainte-

nant la pression dans la chambre de réaction à environ 1,3 Pa, et en maintenant la densité de puissance à environ 0,1 W/cm Enfin, on a formé un motif dans la matière de réserve HPR-204, en utilisant comme masque d'attaque les

couches de matière de réserve pour rayons X et de Si O 2 for-

mant un motif, en procédant par attaque de la tranche par pulvérisation cathodique réactive dans un plasma 02-CF 4 ( 1 % de CF 4) On a formé ce plasma 02-CF 4 en introduisant dans la chambre de réaction un mélange de O 2 et CF 4 ( 1 % de CF 4) avec un débit d'environ 83 cm 3/mn, tout en maintenant la pression

dans la chambre de réaction à environ 0,53 Pa, et en mainte-

nant la densité de puissance à environ 0,2 W/cm

On a ensuite attaqué la couche de silicium poly-

cristallin pour y former des trous (les trous étaient-situés au-dessus des zones GSD dans lesquelles on désirait former des contacts en silicium polycristallin), en utilisant comme masque d'attaque la matière de réserve formant un motif, et

en procédant par attaque de la couche de silicium poly-

cristallin par pulvérisation cathodique réactive dans un plasma de Cl 2, pendant environ 5 minutes Cette attaque, qui a été effectuée dans une machine d'attaque par pulvérisation cathodique réactive à plaques parallèles, a été réalisée en

introduisant le gaz C 12 dans la chambre de réaction à envi-

ron 20 cm 3/mn, tout en maintenant la pression totale dans la chambre de réaction à environ 0,66 Pa et la densité de puissance à environ 0,3 W/cm On a ensuite formé des trous par attaque dans les oxydes de grille aux emplacements auxquels on désirait des contacts en silicium polycristallin, en utilisant comme masque d'attaque la couche de silicium polycristallin formant un motif, et en procédant par attaque de la tranche par pulvérisation cathodique réactive (dans la machine d'attaque par pulvérisation cathodique réactive à plaques parallèles), dans un plasma de CHF 3 Pendant cette dernière opération d'attaque, on a introduit CHF 3 dans la chambre de réaction avec un débit d'environ 18 cm /mn, tout en maintenant la pression totale dans la chambre de réaction à environ 9 Pa et en maintenant la densité de puissance à environ 0,2 W/cm 2 On a ensuite décapé de la surface de la tranche le HPR-204, le Si O 2 et la matière de réserve pour rayons X

* DCOPA, en appliquant à la tranche une solution d'acide sul-

furique et de peroxyde d'hydrogène, tout en maintenant la température ambiante à environ 80 C On a également nettoyé la surface de la tranche avec des solutions chimiques classiques, qui contenaient du HF, pour éliminer tout dépôt

restant de la matière de réserve.

On a ensuite déposé sur la surface de la tranche une seconde couche de silicium polycristallin, d'environ 250 nm d'épaisseur, en utilisant des techniques classiques de dépôt chimique en phase vapeur à basse pression Ceci a conduit au dépôt de silicium polycristallin dans les trous traversant la première couche de silicium polycristallin et les oxydes de grille jusqu'au silicium sous-jacent, ce qui

a formé les contacts en silicium polycristallin.

On a ensuite dopé avec du phosphore les deux cou-

ches de silicium polycristallin et les contacts en silicium polycristallin, en plaçant la tranche pendant environ minutes dans un four contenant une source de P Br 3, de

type classique On a maintenu la température du four à envi-

ron 9501 C Cette opération de diffusion de phosphore a donné

une conductivité de type ni aux couches de silicium poly-

cristallin et aux contacts en silicium polycristallin (le niveau de dopage était d'environ 1020 cm 3) De plus, le phosphore a également été introduit dans les régions de silicium entourant les contacts en silicium polycristallin, ce qui a entraîné la formation partielle des régions de source et de drain des TEC MOS dont les oxydes de grille

avaient été percés par les contacts en silicium polycristal-

lin. Les opérations restantes dans la fabrication du circuit logique MOS à très haut niveau d'intégration étaient classiques et elles sont décrites par Watts et col dans un article intitulé "Electron Beam Lithography For Small MOSFE Ts," IEEE Transactions Electron Devices, novembre 1981,

Volume ED-28, N O 11, page 1338.

Il va de soi que de nombreuses modifications peu-

vent être apportées au procédé décrit et représenté, safis

sortir du cadre de l'invention.

Claims (6)

REVENDICATIONS

1 Un procédé de fabrication d'un circuit intégré comprenant les opérations suivantes: on forme une couche isolante mince ( 30) sur un bloc de semiconducteur ( 20), on forme une couche de masquage ( 70) sur la couche isolante, on attaque sélectivement la couche de masquage, on attaque sélectivement la couche isolante en utilisant la couche de

masquage en tant que masque, et on enlève la couche de mas-

quage par une opération d'attaque supplémentaire, caractéri-

sé en ce qu'on forme une couche protectrice conductrice ( 60)

sur la couche mince, avant la formation de la couche de mas-

quage, la couche protectrice protégeant la couche mince pen-

dant l'opération d'enlèvement de la couche de masquage.

2 Procédé selon la revendication 1, caractérisé

en ce que la couche isolante mince ( 30) a une épaisseur infé-

rieure à 40 nm.

3 Procédé selon la revendication 2, caractérisé en ce que la couche isolante mince est en Si O 2 et le bloc

semiconducteur est en silicium.

4 Procédé selon la revendication 3, caractérisé en ce que la couche de masquage est une couche de matière de réserve qui est enlevée par attaque chimique ou par attaque

par plasma.

Procédé selon la revendication 4, caractérisé en ce que la couche protectrice est une couche de-silicium polycristallin. 6 Procédé selon la revendication 5, caractérisé

en ce que la couche de silicium polycristallin a une épais-

seur allant d'environ 100 à environ 200 nm.

7 Procédé selon la revendication 6, caractérisé en ce que la couche de matière protectrice est une couche de

métal réfractaire.

8 Procédé selon la revendication 7, caractérisé

en ce qu'on forme par attaque un trou ( 80) traversant la cou-

che protectrice ( 60) et la couche isolante ( 30) et, après enlèvement de la couche de masquage ( 70), on forme sur la couche protectrice une seconde couche conductrice ( 90) qui

traverse le trou pour établir un contact avec le bloc de semi-

conducteur ( 20). 9 Procédé selon la revendication 8, caractérisé en ce que la couche isolante mince ( 30) est un oxyde de grille, et on attaque la couche conductrice ( 60) et la seconde couche conductrice ( 90) pour former une électrode de

grille ( 120) sur une partie de l'oxyde de grille, et un con-

ducteur ( 130) qui interconnecte l'électrode de grille avec

une région de contact ( 100).