FR2633100A1 - Transistor a effet de champ et procede de fabrication - Google Patents

Transistor a effet de champ et procede de fabrication Download PDF

Info

Publication number
FR2633100A1
FR2633100A1 FR8908206A FR8908206A FR2633100A1 FR 2633100 A1 FR2633100 A1 FR 2633100A1 FR 8908206 A FR8908206 A FR 8908206A FR 8908206 A FR8908206 A FR 8908206A FR 2633100 A1 FR2633100 A1 FR 2633100A1
Authority
FR
France
Prior art keywords
cavity
layer
active layer
surface protection
selectively
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8908206A
Other languages
English (en)
Other versions
FR2633100B1 (fr
Inventor
Shinichi Sakamoto
Takuji Sonoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of FR2633100A1 publication Critical patent/FR2633100A1/fr
Application granted granted Critical
Publication of FR2633100B1 publication Critical patent/FR2633100B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/061—Manufacture or treatment of FETs having Schottky gates
    • H10D30/0612—Manufacture or treatment of FETs having Schottky gates of lateral single-gate Schottky FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/877—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
    • H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
    • H10D64/0125—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors characterised by the sectional shape, e.g. T or inverted T

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Weting (AREA)

Abstract

Un transistor à effet de champ comporte dans sa section de grille une structure de cavité 6 présentant une configuration à marches multiples, telle que la cavité devienne progressivement plus profonde et plus étroite lorsqu'on se rapproche de l'intérieur, et une électrode de grille 2 est formée dans la partie la plus interne de la cavité. Cette structure permet d'améliorer la tension de claquage grille-drain, sans entraîner une augmentation élevée de la résistance grille-source.

Description

TRANSISTOR A EFFET DE CHAMP ET PROCEDE DE
FABRICATION
La présente invention concerne un transistor à effet de champ (qu'on appellera ci-après "TEC"), ou un transistor à mobilité des électrons élevée, et elle porte plus particulièrement sur un tel transistor comportant une structure de cavité de grille (qu'on appellera ci-après "structure de cavité"), et sur un procédé de fabrication
d'un TEC et d'un transistor à mobilité des électrons éle-
vée, du type précité.
La figure 5 montre une coupe d'une structure de cavité d'un TEC de l'art antérieur. Sur la figure 5, la référence 5 désigne un substrat en GaAs semi-isolant. Une couche active 4, constituant un chemin de circulation du courant, est formée sur le substrat en GaAs 5. Une cavité 6 est formée sur une surface de la couche active 4. Sur cette figure (W) représente la largeur de la cavité et (t) représente la profondeur de la cavité, tandis que (a) représente l'épaisseur de la couche active au-dessous du sillon formant la cavité. Une électrode de source 1 et une électrode de drain 3 sont formées sur la couche active 4, respectivement de chaque côté du sillon de la cavité, et une électrode de grille 2 est formée à la surface du
sillon de la cavité.
Dans un TEC, on forme un sillon de cavité par une opération de gravure jusqu'à ce que l'épaisseur de la
couche active devienne égale à (a), -pour obtenir un cou-
rant de canal désiré. La tension de claquage grille-drain dépend de la structure de la cavité de grille, en plus de la structure de la couche active, comme la concentration
de porteurs et l'épaisseur de la couche active. Une struc-
ture de cavité de grille plus large (W) et plus mince (t) présente une tension de claquage grille-drain plus élevée, pour une concentration de porteurs donnée de la couche active et pour une épaisseur de couche donnée au-dessous
de l'électrode de grille. Cette structure de cavité provo-
que cependant une augmentation importante de la résistance
grille-source (Rs), qui a un effet nuisible sur les carac-
téristiques en RF. Dans le TEC de l'art antérieur qui est réalisé de cette manière, il est difficile d'améliorer la
tension de claquage grille-drain sans entraîner une aug-
mentation importante de la résistance grille-source (Rs), en optimisant seulement la largeur de la cavité (W) et la
profondeur de la cavité (t).
Un but de l'invention est de procurer un TEC ou un transistor à mobilité élevée des électrons, permettant d'améliorer la tension de claquage grille-drain, tout en évitant l'augmentation de la résistance parasite entre la
grille et la source. Le TEC que procure l'invention pré-
sente un autre avantage qui consiste dans la possibilité d'augmenter la résistance de drain à une interface entre
la couche active et une couche tampon, et dans la possi-
bilité d'augmenter la résistance de drain.
Un autre but de l'invention est de procurer un
procédé de fabrication d'un TEC ou d'un transistor à mo-
bilité élevée des électrons du type précité.
Conformément à l'invention, on forme une région
de cavité en lui donnant une configuration à marches mul-
tiples, de façon qu'elle devienne progressivement plus
profonde et plus étroite lorsqu'on se rapproche de l'in-
térieur, et on forme une électrode de grille dans la par-
tie la plus interne de la cavité. Dans cette structure de cavité, le champ électrique entre la grille et le drain
est dispersé. On peut donc obtenir à la fois une augmenta-
tion de la tension de claquage grille-drain et une augmen-
tation de la résistance de drain. L'augmentation de la ré-
sistance de drain est due à la diminution de l'injection de porteurs dans la couche tampon non dopée. En outre, du fait que dans sa partie la plus interne, qui est la plus profonde à partir de la surface de la couche active, la
largeur de la cavité est faible, on évite toute augmenta-
tion de la résistance parasite entre la source et la gril-
le. Un aspect de l'invention porte sur un procédé de
fabrication d'un transistor à effet de champ ou d'un tran-
sistor à mobilité des électrons élevée comportant une structure de cavité dans la section de grille, caractérisé en ce qu'il comprend les étapes suivantes: on forme une couche active et une couche de protection de surface du semiconducteur sur un substrat semiconducteur; on forme un motif de grille consistant en résine photosensible sur la couche de protection de surface, et on attaque la couche
de protection de surface en utilisant comme masque le mo-
tif de grille; on attaque sélectivement la couche active et on attaque sélectivement la couche de protection de surface; on attaque sélectivement la couche de protection de surface et on attaque sélectivement la çouche active, pour produire une cavité présentant une configuration à
marches; on répète plus de deux fois cette série d'atta-
ques sélectives, pour produire une cavité présentent une
configuration à marches multiples; et on forme une électro-
de de grille dans la partie la plus interne de la cavité, et on forme des électrodes de source/drain sur la couche
active.
L'invention sera mieux comprise à la lecture de
la description qui va suivre de modes de réalisation, don-
nés à titre d'exemples non limitatifs. La suite de la des-
cription se réfère aux dessins annexés sur -lesquels: La figure 1 est un schéma qui montre une coupe d'un TEC conforme à un mode de réalisation de l'invention; e
Les figures 2(a) à 2(i) sont des schémas qui mon-
trent des étapes de processus de fabrication d'un procédé de fabrication du dispositif de la figure 1; Les figures 3(a) à 3(h) sont des schémas qui mon- trent des étapes de processus de fabrication d'un autre procédé de fabrication du dispositif de la figure 1;
Les figures 4(a) à 4(c) sont des schémas qui mon-
trent des étapes de processus de fabrication d'un procédé de fabrication d'électrodes de source/drain du dispositif de la figure 1; et La figure 5 est un schéma qui montre une coupe
d'un TEC conforme à l'art antérieur.
La figure 1 montre une coupe d'un TEC conforme à un mode de réalisation de l'invention. Sur la figure 1, la référence 7 désigne une résine photosensible, la référence 8 désigne une couche de protection de surface, la référence
9 désigne une couche de désertion de surface et la référen-
ce 10 désigne une couche tampon.
2.0 Dans le TEC de l'invention, la structure de cavi-
té 6 est formée avec une configuration à marches multiples, de façon à devenir progressivement plus profonde et plus étroite lorsqu'on se dirige vers l'intérieur, et la largeur de la cavité dans la partie la plus interne, à l'endroit o se trouve l'électrode de grille 2, est plus faible que la largeur de la cavité à une seule marche du dispositif de
l'art antérieur.
Ainsi, en formant une cavité avec une telle con-
figuration à marches multiples, de façon qu'elle devienne progressivement plus profonde et plus étroite lorsqu'on se
rapproche de l'intérieur, la concentration du champ élec-
trique est dispersée vers les bords des marches respecti-
ves, et la tension de claquage grille-drain est augmentée, tandis que la concentration du champ électrique entre la grille et le drain est dispersée. En outre, du fait que le courant de fuite dans la couche tampon 10, c'est-à-dire à l'interface entre la couche active 4 et le substrat 5, est
réduit, la résistance de drain est augmentée, ce qui amé-
liore les caractéristiques en RF. De plus, on peut éviter l'augmentation de la résistance parasite en faisant en sorte que la largeur de la cavité dans la partie la plus
interne, o est formée l'électrode de grille 2, soit infé-
rieure à la largeur dé la cavité à une seule marche du
dispositif de l'art antérieur.
On décrira un exemple de processus de fabrica-
tion pour ce dispositif en se référant aux figures 2(a) à 2(i) et aux figures 4(a) à 4(c). Les figures 2(a) à 2(i) montrent des étapes de processus jusqu'à la formation
d'une électrode de grille, et les figures 4(a) à 4(c) mon-
trent des étapes de processus pour la formation d'électro-
des de source/drain.
En premier lieu, on fait croître sur un substrat en GaAs 5 une couche active 4 consistant en GaAs de type n, avec une épaisseur d'environ 0,5 pm, et on dépose sur la couche active 4 une couche de protection de surface 8 consistant en SiN ou en SiO, avec une épaisseur d'environ
nm (figure 2(a)), et on forme sur la couche de protec-
tion un motif de grille consistant en une résine photosen-
sible 7. On attaque sélectivement la couche de protection
8 à travers l'ouverture du motif de grille (figure 2(b)).
Ensuite, on attaque sélectivement la couche active 4 -
(figure 2(c)), et on attaque à nouveau sélectivement la couche de protection de surface 8 (figure 2(d)). Ensuite,
on attaque sélectivement la couche active 4 (figure 2(e)).
On effectue une série des attaques sélectives décrites ci-
dessus, portant sur la couche active 4 et la couche de protection 8, pour produire ainsi une cavité 6 ayant une configuration à marches multiples, comme le montrent les
figures 2(f) et 2(g). La largeur de la partie la plus in-
terne (W1) est ici d'environ 1 pm, tandis que la largeur des marches (W2) est supérieure à (W1-lg)/2. On désigne ici par lg la longueur de grille. On forme sur la partie la
plus interne de la cavité 6 une électrode de grille consis-
tant par exemple en Al, en procédant par évaporation et décollement, et on effectue une opération de recuit pour produire ainsi une électrode de grille 2 (figures 2(h) et 2(i)). Ensuite, comme le montrent les figures 4(a) à 4(c), on forme sur la couche active 4 une électrode de
source 1 et une électrode de drain 3, chacune d'elles con-
sistant en AuGe/Ni/Au, pour obtenir ainsi un TEC représenté
sur la figure 1.
On décrira un autre processus de fabrication en
se référant aux figures 3(a) à 3(h).
En premier lieu, on forme une cavité 6a d'environ 2 à 3 pm de largeur, en utilisant la résine photosensible 7a qui est déposée sur la couche active 4 (figure 3(a)), et dans laquelle on a défini un motif correspondant à la cavité. Ensuite, on enlève la résine photosensible 7(a) et on recouvre la totalité de la surface avec la couche de protection de surface 8 (figure 3(b)). On forme un motif de grille au moyen de la résine photosensible 7b (figure 3(c)), et on attaque sélectivement la couche de protection de surface 8, par l'ouverture du motif de grille, après quoi on attaque sélectivement la couche active 4 (figure
3(d)). Ensuite, on attaque à nouveau sélectivement la cou-
che de protection de surface 8 (figure 3(e)), et on atta-
que sélectivement la couche active 4, pour former ainsi
une cavité présentant une configuration à marches multi-
ples (figure 3(f)). On forme une électrode de grille en métal 2 sur la partie la plus interne 6b, par évaporation et décollement, après quoi on effectue une opération de
recuit pour produire ainsi une électrode de grille 2 (fi-
gures 3(g) et 3(h)).
Ensuite, comme le montrent les figures 4(a) à 4(c), on forme l'électrode de source 1 et l'électrode de drain 3 sur la couche active 4, pour obtenir ainsi un TEC
représenté sur la figure 1.
Dans les étapes-du processus de fabrication des figures 2(a) à 2(i), du fait qu'on obtient une structure
de cavité à marches multiples en utilisant la résine photo-
sensible du motif de grille 7, avec l'augmentation du nom-
bre de cycles d'attaque de la couche active 4, la largeur
(Wl) de la partie la plus interne de la cavité 6 est pro-
gressivement augmentée jusqu'à une valeur plus élevée, qui est supérieure à la largeur de l'ouverture de la résine
photosensible 7.
Cependant, dans le processus de fabrication qui est représenté sur les figures 3(a) à 3(h), du fait que l'attaque de la couche active 4 est effectuée en utilisant
la résine photosensible 7a dans laquelle est formé un mo-
tif de cavité, la cavité 6a est formée avec une largeur
prédéterminée. On peut-donc donner à la largeur de la ca-
vité 6b dans la partie la plus interne une valeur infé-
rieure à la largeur de la partie la plus interne de la ca-
vité qui est formée dans le processus de fabrication des
figures 2(a) à 2(i).
Bien qu'un TEC en GaAs soit décrit dans le mode de réalisation considéré ci-dessus, on peut appliquer
l'invention à un transistor à mobilité des électrons éle-
vée, ayant une hétérojonction qui comprend des couches de
semiconducteurs ayant-des affinités électroniques diffé-
rentes, ou à d'autres TEC fabriqués à. partir de matériaux tels que le silicium, en obtenant des effets identiques à
ceux décrits ci-dessus.
Comme il ressort de façon évidente de la descrip-
tion précédente, et conformément à l'invention, la cavité est fabriquée avec une configuration à marches multiples telle qu'elle devienne progressivement plus profonde et plus étroite lorsqu'on- se rapproche de l'intérieur, et une
263.3100
électrode de grille est formée dans la partie la plus in-
terne de la cavité.
Conformément à l'invention, on forme une cavité avec une configuration à marches multiples telle qu'elle devienne progressivement plus profonde et plus étroite lorsqu'on se rapproche de l'intérieur, et on forme une électrode de grille dans la partie la plus interne de la
cavité. Dans cette structure de cavité, le champ électri-
que entre la grille et le drain est dispersé. Par consé-
quent, on peut obtenir à la fois une augmentation de la tension de claquage grille-drain et une augmentation de la résistance de drain. L'augmentation de la résistance
de drain est due à la diminution de l'injection de por-
teurs dans la couche tampon non dopée. En outre, du fait de la faible valeur de la largeur de la cavité dans la partie la plus interne, c'est-àdire la partie la plus profonde à partir de la surface de la couche active, il n'y a pas d'augmentation de la résistance parasite entre
la source et la grille.
Il va de soi que de nombreuses modifications
peuvent être apportées au dispositif et au procédé dé-
crits et représentés, sans sortir du cadre de l'invention.

Claims (3)

REVENDICATIONS
1. Transistor à effet de champ ou transistor à mobilité'élevée des électrons, comportant une structure de cavité dans la section de grille, caractérisé-é en ce qu'une cavité (6) est formée avec une configuration à plusieurs marches qui est telle que la cavité devienne progressivement plus profonde et plus étroite lorsqu'on se rapproche de l'intérieur; et une électrode de grille (2) est formée dans la partie la plus interne de cette
cavité (6).
2. Procédé de fabrication d'un transistor à ef-
fet de champ ou d'un transistor à mobilité des électrons
élevée, comportant une structure de cavité dans la sec-
tion de grille, caractérisé en ce qu'il comprend les étapes suivantes: on forme une couche active (4) et une couche de protection de surface du semiconducteur (8) sur un substrat semiconducteur (5); on forme-un motif de
grille consistant en résine photosensible (7) sur la cou-
che de protection de surface (8), et on attaque la couche
de protection de surface en utilisant comme masque le mo-
tif de grille (7); on attaque sélectivement la couche
active (4) et on'.attaque sélectivement la couche de pro-
tection de surface (8); on attaque sélectivement la couche de protection de surface (8) et on attaque sélectivement la couche active (4), pour produire une cavité présentant une configuration à marches; on répète plus de deux fois
cette série d'attaques sélectives, pour produire une ca-
vité présentant une configuration à marches multiples
(6); et on forme une électrode de grille (2) dans la par-
tie la plus interne de la cavité (6), et on forme des -électrodes de source/drain (1, 3) sur la couche active (4).
3. Procédé de fabrication d'un transistor à ef-
fet de champ ou d'un transistor à mobilité des électrons
élevée, comportant une structure de cavité dans la sec-
tion de grille, caractérisé en ce qu'il comprend les étapes suivantes: on forme une couche active (4) sur un substrat semiconducteur (5); on forme sur la couche active (4) un motif de cavité défini par une première couche de résine photosensible (7a), et on attaque la couche active (4) en utilisant ce motif de cavité à titre de masque, pour former
une cavité (6); on forme une couche de protection de sur-
face du semiconducteur (8) sur la totalité de la surface de la couche active (4) et du substrat (5); on forme sur la couche de protection de surface (8) un motif de grille qui est défini par une seconde couche de résine photosensible (7b), et on attaque la couche de protection de surface (8) en utilisant ce motif de grille en tant que masque,; on attaque sélectivement la couche active (4) et on attaque sélectivement la couche de protection de surface (8); on attaque sélectivement la couche de protection de surface (8) et on attaque sélectivement la couche active (4), pour produire ainsi une cavité présentant une configuration à marches; on répète plus d'une fois cette série d'attaques
sélectives pour produire une cavité présentant une confi-
guration à marches multiples (6); et on forme une électrode de grille (2) dans la partie la plus interne de la cavité (6) et on forme des électrodes de source/drain (1, 3) sur
la couche active (4).
FR898908206A 1988-06-20 1989-06-20 Transistor a effet de champ et procede de fabrication Expired - Lifetime FR2633100B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63153071A JPH023938A (ja) 1988-06-20 1988-06-20 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
FR2633100A1 true FR2633100A1 (fr) 1989-12-22
FR2633100B1 FR2633100B1 (fr) 1992-03-13

Family

ID=15554350

Family Applications (1)

Application Number Title Priority Date Filing Date
FR898908206A Expired - Lifetime FR2633100B1 (fr) 1988-06-20 1989-06-20 Transistor a effet de champ et procede de fabrication

Country Status (3)

Country Link
US (2) US4984036A (fr)
JP (1) JPH023938A (fr)
FR (1) FR2633100B1 (fr)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2673038A1 (fr) * 1991-02-14 1992-08-21 Mitsubishi Electric Corp Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible.
FR2685819A1 (fr) * 1991-12-31 1993-07-02 Thomson Composants Microondes Procede de realisation d'un transistor a effet de champ hyperfrequence.
EP0744774A3 (fr) * 1995-05-25 1998-01-28 Murata Manufacturing Co., Ltd. Transistor à effet de champ et son procédé de fabrication

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139968A (en) * 1989-03-03 1992-08-18 Mitsubishi Denki Kabushiki Kaisha Method of producing a t-shaped gate electrode
JPH0449626A (ja) * 1990-06-19 1992-02-19 Nec Corp 電界効果トランジスタ
CA2054470C (fr) * 1990-10-30 1997-07-01 Takao Nakamura Methode servant a fabriquer un dispositif supraconducteur ayant une couche d'oxyde supraconductrice d'epaisseur reduite et dispositif supraconducteur ainsi construit
JPH06177159A (ja) * 1992-10-09 1994-06-24 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
JPH06333954A (ja) * 1993-05-26 1994-12-02 Mitsubishi Electric Corp 電界効果トランジスタ及びその製造方法
US5480843A (en) * 1994-02-10 1996-01-02 Samsung Display Devices Co., Ltd. Method for making a field emission device
JPH08264562A (ja) * 1995-03-24 1996-10-11 Mitsubishi Electric Corp 半導体装置，及びその製造方法
JPH0936133A (ja) * 1995-07-14 1997-02-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5821576A (en) * 1995-10-18 1998-10-13 Northrop Grumman Corporation Silicon carbide power field effect transistor
US5976970A (en) * 1996-03-29 1999-11-02 International Business Machines Corporation Method of making and laterally filling key hole structure for ultra fine pitch conductor lines
JP3285132B2 (ja) * 1997-02-12 2002-05-27 株式会社デンソー 半導体装置の製造方法
US6194747B1 (en) * 1997-09-29 2001-02-27 Nec Corporation Field effect transistor
JP3209169B2 (ja) * 1997-11-28 2001-09-17 日本電気株式会社 ゲート電極の形成方法
WO1999040618A1 (fr) * 1998-02-09 1999-08-12 Koninklijke Philips Electronics N.V. Procede de fabrication d'un dispositif a semi-conducteur comprenant un transistor a effet de champ a canal enterre
KR100262940B1 (ko) * 1998-05-29 2000-09-01 이계철 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법
US6087207A (en) * 1998-09-29 2000-07-11 Raytheon Company Method of making pseudomorphic high electron mobility transistors
KR20030056571A (ko) * 2001-12-28 2003-07-04 한국전자통신연구원 전계 방출 소자
US7229903B2 (en) * 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
KR100666932B1 (ko) * 2005-06-28 2007-01-10 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100636680B1 (ko) * 2005-06-29 2006-10-23 주식회사 하이닉스반도체 리세스 게이트 및 비대칭 불순물영역을 갖는 반도체소자 및그 제조방법
KR100801729B1 (ko) * 2005-11-25 2008-02-11 주식회사 하이닉스반도체 함몰된 게이트구조를 갖는 트랜지스터 및 그 제조방법
WO2008028851A1 (fr) * 2006-09-04 2008-03-13 Koninklijke Philips Electronics N.V. Commande de croissance de nanostructure de carbone dans une structure d'interconnexion
EP2040299A1 (fr) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Dispositifs électriques dotés de caractéristiques de transfert améliorées et procédé pour personnaliser les caractéristiques de transfert d'un tel dispositif électrique
JP5244364B2 (ja) * 2007-10-16 2013-07-24 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5703565B2 (ja) * 2010-01-12 2015-04-22 住友電気工業株式会社 化合物半導体装置
US8703611B1 (en) * 2013-04-12 2014-04-22 United Microelectronics Corp. Method for manufacturing a semiconductor structure
US9431395B2 (en) 2014-07-01 2016-08-30 International Business Machines Corporation Protection of semiconductor-oxide-containing gate dielectric during replacement gate formation
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
US9461159B1 (en) 2016-01-14 2016-10-04 Northrop Grumman Systems Corporation Self-stop gate recess etching process for semiconductor field effect transistors
CN114965642B (zh) * 2022-05-24 2023-08-01 福州大学 一种基于原子层沉积半导体沟道的凹槽型场效应晶体管生物传感器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189681A (ja) * 1984-10-08 1986-05-07 Mitsubishi Electric Corp 電界効果トランジスタの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2821975C2 (de) * 1978-05-19 1983-01-27 Siemens AG, 1000 Berlin und 8000 München Metall-Halbleiter-Feldeffekttransistor (MESFET) und Verfahren zu dessen Herstellung
JPS5519881A (en) * 1978-07-28 1980-02-12 Mitsubishi Electric Corp Fieldeffect transistor
JPS586135A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp 半導体装置の製造方法
FR2532471A1 (fr) * 1982-09-01 1984-03-02 Labo Electronique Physique Procede de realisation d'ouverture de faible dimension, utilisation de ce procede pour la fabrication de transistors a effet de champ, a grille alignee submicronique, et transistors ainsi obtenus
JPS5975673A (ja) * 1982-10-22 1984-04-28 Nec Corp 半導体装置の製造方法
US4519127A (en) * 1983-02-28 1985-05-28 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a MESFET by controlling implanted peak surface dopants
JPS617666A (ja) * 1984-06-22 1986-01-14 Fujitsu Ltd 不揮発性半導体記憶装置
JPS6154672A (ja) * 1984-08-25 1986-03-18 Fujitsu Ltd 電界効果型半導体装置の製造方法
US4600932A (en) * 1984-10-12 1986-07-15 Gte Laboratories Incorporated Enhanced mobility buried channel transistor structure
JPS61208833A (ja) * 1985-03-13 1986-09-17 Rohm Co Ltd 半導体装置の製造方法
WO1987002179A1 (fr) * 1985-09-27 1987-04-09 Burroughs Corporation Procede de fabrication d'un trou conique d'interconnexion de couches dans du polyimide
IT1203822B (it) * 1986-06-30 1989-02-23 Selenia Ind Elettroniche Struttura multistrato di fotopolimero per la realizzazione di un doppio incasso autoallineante su gaas
IT1191977B (it) * 1986-06-30 1988-03-31 Selenia Ind Elettroniche Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione
JPS647664A (en) * 1987-06-30 1989-01-11 Toshiba Corp Manufacture of field-effect transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6189681A (ja) * 1984-10-08 1986-05-07 Mitsubishi Electric Corp 電界効果トランジスタの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN, vol. 10, no. 263 (E-435)[2319], 9 septembre 1986; & JP-A-61 89 681 (MITSUBISHI ELECTRIC CORP.) 07-05-1986 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2673038A1 (fr) * 1991-02-14 1992-08-21 Mitsubishi Electric Corp Procede de fabrication d'un transistor a effet de champ utilisant un masque de resine photosensible.
FR2685819A1 (fr) * 1991-12-31 1993-07-02 Thomson Composants Microondes Procede de realisation d'un transistor a effet de champ hyperfrequence.
EP0550317A1 (fr) * 1991-12-31 1993-07-07 Thomson Composants Microondes Procédé de réalisation d'un transistor à effet de champ hyperfréquence
EP0744774A3 (fr) * 1995-05-25 1998-01-28 Murata Manufacturing Co., Ltd. Transistor à effet de champ et son procédé de fabrication

Also Published As

Publication number Publication date
JPH023938A (ja) 1990-01-09
US4984036A (en) 1991-01-08
FR2633100B1 (fr) 1992-03-13
US5362677A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
FR2465317A2 (fr) Transistor a effet de champ a frequence de coupure elevee
FR2639762A1 (fr) Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
EP3117465B1 (fr) Transistor a effet de champ et a heterojonction.
FR2576711A1 (fr) Transistor a effet de champ a heterojonction
EP0305253B1 (fr) Transistor hyperfréquence à double hétérojonction
EP0051504B1 (fr) Transistors à effet de champ à grille ultra courte
FR2739976A1 (fr) Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication
JP2001077352A (ja) 半導体素子およびその製造方法
CN112614834A (zh) 一种增强型与耗尽型hemt器件的集成芯片及制备方法
FR2654256A1 (fr) Procede d'implantation ionique vis a vis d'une electrode d'un dispositif semiconducteur.
FR2496990A1 (fr) Transistor a effet de champ a barriere schottky
FR3068507A1 (fr) Realisation de regions semiconductrices dans une puce electronique
FR2673044A1 (fr) Transistor a effet de champ comprenant une couche enterree, et procede de fabrication.
EP0503731A1 (fr) Procédé de réalisation d'un transistor à haute mobilité électronique intégré
EP0197838B1 (fr) Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée
FR2700221A1 (fr) Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance.
FR2511194A1 (fr) Transistor a effet de champ et procede de fabrication
FR2696583A1 (fr) Dispositif à semiconducteurs, à couche de canal et couche d'alimentation en électrons, et procédé de fabrication.
FR2791178A1 (fr) NOUVEAU DISPOSITIF SEMI-CONDUCTEUR COMBINANT LES AVANTAGES DES ARCHITECTURES MASSIVE ET soi, ET PROCEDE DE FABRICATION
FR2593641A1 (fr) Procede pour fabriquer un transistor a effet de champ a grille isolee.
FR2764119A1 (fr) Transistor bipolaire a grille isolee et procede pour sa fabrication
EP0145566B1 (fr) Transistor de puissance à effet de champ, et procédé de réalisation de ce transistor
FR2579023A1 (fr) Composant semiconducteur a tenue en tension amelioree par sillons peripheriques multiples
FR2663157A1 (fr) Procede d'autoalignement des contacts metalliques sur un dispositif semiconducteur et semiconducteur autoaligne.
FR2561822A1 (fr) Dispositif semi-conducteur a effet de champ a faible tension de dechet

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights