FR2953636A1 - Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante - Google Patents

Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante Download PDF

Info

Publication number
FR2953636A1
FR2953636A1 FR0958749A FR0958749A FR2953636A1 FR 2953636 A1 FR2953636 A1 FR 2953636A1 FR 0958749 A FR0958749 A FR 0958749A FR 0958749 A FR0958749 A FR 0958749A FR 2953636 A1 FR2953636 A1 FR 2953636A1
Authority
FR
France
Prior art keywords
control gate
voltage
rear control
transistor
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0958749A
Other languages
English (en)
Other versions
FR2953636B1 (fr
Inventor
Carlos Mazure
Richard Ferrant
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR0958749A priority Critical patent/FR2953636B1/fr
Priority to US12/898,230 priority patent/US20110134690A1/en
Priority to EP10187012A priority patent/EP2333779A1/fr
Priority to TW099134576A priority patent/TW201123453A/zh
Priority to SG2010076537A priority patent/SG172527A1/en
Priority to CN2010105284181A priority patent/CN102087873A/zh
Priority to KR1020100106797A priority patent/KR20110065316A/ko
Priority to JP2010244690A priority patent/JP2011123985A/ja
Publication of FR2953636A1 publication Critical patent/FR2953636A1/fr
Application granted granted Critical
Publication of FR2953636B1 publication Critical patent/FR2953636B1/fr
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/20—DRAM devices comprising floating-body transistors, e.g. floating-body cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/711—Insulated-gate field-effect transistors [IGFET] having floating bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/4016—Memory devices with silicon-on-insulator cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

L'invention concerne un procédé de commande d'une cellule mémoire DRAM composée d'un transistor FET sur un substrat semi-conducteur sur isolant comprenant une couche mince (3) de matériau semi-conducteur séparée d'un substrat de base (1) par une couche isolante (2, BOX), le transistor disposant d'un canal (4) et de deux grilles de contrôle, une grille de contrôle avant (8, 11) étant disposée au-dessus du canal (4) et séparée de celui-ci par un diélectrique de grille (7, 10) et une grille de contrôle arrière (9, 12, 13, 17, 18) étant disposée dans le substrat de base et séparée du canal (4) par la couche isolante (BOX), caractérisé en ce que lors d'une opération de programmation de la cellule on utilise conjointement la grille de contrôle avant et la grille de contrôle arrière en appliquant une première tension sur la grille de contrôle avant et une seconde tension sur la grille de contrôle arrière, ladite première tension étant inférieure en amplitude à la tension nécessaire pour programmer la cellule lorsqu'aucune tension n'est appliquée sur la grille de contrôle arrière.

Description

DOMAINE DE L'INVENTION Le domaine de l'invention est celui des dispositifs semi-conducteurs, et plus particulièrement celui des dispositifs mémoire comprenant une pluralité de cellules mémoires.
L'invention concerne plus particulièrement un procédé de commande d'une cellule mémoire de type DRAM (acronyme du terme anglo-saxon « Dynamic Random Access Memory ») sur substrat semi-conducteur sur isolant (substrat SeOI selon la terminologie anglo-saxonne « Semiconductor On Insulator »).
ARRIERE PLAN DE L'INVENTION Une cellule mémoire DRAM conventionnelle est constituée par l'association d'un transistor et d'une capacité pour le stockage des charges. Plus récemment, une cellule mémoire DRAM constituée seulement d'un transistor a été proposée. Cette cellule exploite un effet de canal flottant pour stocker les charges et ne nécessite pas de capacité additionnelle. On a représenté sur la figure 1 une vue en section d'une telle cellule mémoire DRAM à canal flottant. La cellule DRAM à canal flottant est formée dans un substrat silicium sur isolant SOI (« Silicon On Insulator ») comprenant une couche mince de silicium 3 séparée du substrat de base 1 par l'intermédiaire d'une couche isolante enterrée 2 (généralement une couche d'oxyde désignée par le terme de « Buried Oxide Layer » ou BOX). Une région de source 5 et une région de drain 6 sont formées dans la couche mince 3 au dessus du BOX 2, une région de canal flottant 4 séparant les régions de source et de drain. Une couche diélectrique de grille 7 et une électrode de grille 8 sont séquentiellement déposées au dessus du canal flottant 4. La région de drain 6 est connectée à une ligne de bit BL (« Bit Line »), la région de source 5 est connectée à une ligne de source SL (« Source Line ») et l'électrode de grille 8 est connectée à une ligne de mot WL (« Word Line »).
Le canal flottant est électriquement isolé par le BOX, la couche diélectrique de grille, la région de source et la région de drain. Du fait de cette isolation, le canal flottant peut emmagasiner une charge électrique. Lors d'une opération d'écriture de données dans un tel transistor, le corps flottant vient, par un phénomène d'ionisation par impact, stocker des charges ce qui modifie la tension de seuil du transistor. Lors d'une opération de lecture de données, la quantité de courant circulant entre la source et le drain du transistor dépend ainsi de la quantité de charges stockées dans le corps flottant.
Les cellules DRAM susmentionnées présentent l'avantage de présenter un effet de corps caractéristique des dispositifs sur SeOI et qui consiste à stocker des charges ce qui modifie la tension de seuil du transistor. Afin d'utiliser cet effet, il est nécessaire d'appliquer une surtension à l'électrode de grille (via la ligne de mot WL). Ainsi, afin de pouvoir réaliser une opération d'écriture de l'état logique 1, on applique typiquement une tension supérieure à Vdd, où Vdd correspond à une tension nominale d'alimentation du dispositif. Cette surtension augmente le courant du dispositif et entraîne le phénomène d'ionisation par impact qui à son tour crée les charges qui seront stockées sous le canal, dans le corps flottant.
On comprend que le transistor est alors sollicité de part cette surtension. Il est ainsi d'usage d'utiliser des transistors de relativement grandes dimensions aptes à soutenir une telle sollicitation. Or un objectif constant dans le domaine d'application de l'invention est celui de la miniaturisation. On comprend donc qu'un besoin existe pour une solution permettant l'usage de transistors de plus petites dimensions dans des cellules mémoires DRAM. BREVE DESCRIPTION DE L'INVENTION L'invention a pour objectif de répondre à ce besoin, et propose à cet effet un procédé de commande d'une cellule mémoire DRAM composée d'un transistor FET sur un substrat semi-conducteur sur isolant comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base par une couche isolante, le transistor disposant d'un canal et de deux grilles de contrôle, une grille de contrôle avant étant disposée au-dessus du canal et séparée de celui-ci par un diélectrique de grille et une grille de contrôle arrière étant disposée dans le substrat de base et séparée du canal par la couche isolante, caractérisé en ce que lors d'une opération de programmation de la cellule on utilise conjointement la grille de contrôle avant et la grille de contrôle arrière en appliquant une première tension sur la grille de contrôle avant et une seconde tension sur la grille de contrôle arrière, ladite première tension étant inférieure en amplitude à la tension nécessaire pour programmer la cellule lorsqu'aucune tension n'est appliquée sur la grille de contrôle arrière. Certains aspects préférés, mais non limitatifs, de ce procédé sont les suivants : ù la seconde tension est positive ; ù lors d'une opération de maintien de la cellule, on applique une troisième tension à la grille de contrôle arrière ; ù la troisième tension est négative ou nulle ; ù lors d'une opération de lecture de la cellule, on applique une quatrième tension à la grille de contrôle arrière ; ù la quatrième tension est positive ; ù la grille de contrôle avant et la grille de contrôle arrière sont connectées ensemble et on applique sur la grille de contrôle avant une tension identique à la tension appliquée à la grille de contrôle arrière. BREVE DESCRIPTION DES DESSINS D'autres aspects, buts et avantages de la présente invention apparaîtront mieux à la lecture de la description détaillée suivante de formes de réalisation préférées de celle-ci, donnée à titre d'exemple non limitatif, et faite en référence aux dessins annexés sur lesquels : - la figure 1, déjà présentée précédemment, représente une cellule DRAM à corps flottant conventionnelle ; - la figure 2a représente une cellule mémoire DRAM à canal flottant sur SeOI destinée à être utilisée dans le procédé selon le premier aspect de l'invention ; - la figure 2b représente une cellule mémoire DRAM à canal flottant sur s SeOI destinée à être utilisée dans le procédé selon le premier aspect de l'invention selon une coupe perpendiculaire à la figure 2a ; - la figure 3 représente une cellule mémoire DRAM à canal flottant sur SeOI de type RCAT destinée à être utilisée dans le procédé selon le premier aspect de l'invention ; Zo - les figures 4a-4k illustrent différentes étapes de séquences de constitution et d'isolation d'une grille de contrôle arrière dans le substrat de base. DESCRIPTION DETAILLEE DE L'INVENTION En référence à la figure 2a, on a représenté une cellule mémoire DRAM 15 composée d'un transistor FET à canal flottant sur un substrat semi-conducteur sur isolant comprenant une couche mince de matériau semi-conducteur séparée d'un substrat de base 1 par une couche isolante 2, typiquement une couche d'oxyde enterrée BOX (« Buried Oxide Layer »). Le substrat semi-conducteur sur isolant est par exemple un substrat 20 silicium sur isolant SOI (« Silicon On Insulator ») Selon un mode de réalisation préférentiel, la couche isolante est une couche de SiO2. Selon une variante avantageuse, la couche isolante comprend une couche dielectrique (par example du nitrure de silicium, de Si3N4) qui peut être prise en sandwich entre deux couches de SiO2. 25 Le transistor comprend dans la couche mince une région de source 5, une région de drain 6 et un canal flottant 4 séparant la région de source de la région de drain. Sur cette figure 2a, le drain D et la source S sont en contact avec la couche d'oxyde enterré BOX de sorte que le corps du transistor FET est 30 totalement isolé des cellules adjacentes et par consequence flottant. La source S peut ainsi être partagée entre deux cellules mémoires adjacentes. Un tel partage permet de réduire la surface occupée par une cellule mémoire. On a représenté sur la figure 2b une coupe perpendiculaire à la figure s 2a selon l'axe Ilb-Ilb de la figure 2a. Si la figure 2a représente par exemple une vue en coupe sur une ligne de la matrice mémoire, la figure 2b représente alors une vue en coupe selon une colonne de la matrice mémoire. La figure 2b illustre l'isolation du corps du transistor (vis-à-vis des transistors le long de la même colonne) via des tranchées d'isolation latérales (selon la technique STI - « Shallow Trench Isolation » - désignant une isolation par tranchées) s'étendant en profondeur depuis la surface du substrat au moins jusqu'à la couche isolante 2, voire même en traversant cette couche isolante de façon à séparer les caissons, qui seront ultérieurement décrits et dans lesquels dans lesquelles sont formées les grilles de contrôle arrière. On comprendra que l'invention n'est pas limitée à une cellule mémoire totalement déplétée mais s'étend également à une cellule mémoire sur SeOI partiellement déplétée. De manière classiquement connue en soi, il s'avère alors également nécessaire d'isoler les cellules le long d'une ligne de la matrice mémoire afin d'isoler entre eux les canaux de cellules adjacentes. Cela est classiquement réalisé par l'intermédiaire de tranchées d'isolation latérales de type STI s'étendant en profondeur depuis la surface du substrat au moins jusqu'à la couche isolante, ou en traversant cette couche isolante de façon à séparer les caissons, qui seront ultérieurement décrits et dans lesquels dans lesquelles sont formées les grilles de contrôle arrière. La cellule mémoire comprend en outre une grille de contrôle avant 8 s'étendant en surface du substrat au-dessus du canal 4. La grille de contrôle avant 8 est isolée du canal flottant par l'intermédiaire d'une couche diélectrique de grille 7.
6 La cellule mémoire comprend en outre une grille de contrôle arrière 9 disposée dans le substrat de base 1 et séparée du canal flottant 4 par la couche isolante 2. La cellule mémoire dispose ainsi de deux grilles de contrôle : la grille de contrôle avant 8 classiquement utilisée, et la grille de contrôle arrière 9 proposée par l'invention qui est notamment destinée à être utilisée conjointement avec la grille de contrôle avant pour réaliser une opération de programmation de la cellule. A titre d'exemple purement illustratif, l'épaisseur de la couche mince du substrat semi-conducteur sur isolant (corps du transistor) est comprise entre 1,5 nm et 50 nm, l'épaisseur de la couche isolante (BOX) est comprise entre 1,5nm et 50 nm. La figure 3 illustre un autre mode de réalisation possible d'une cellule mémoire DRAM totalement déplétée conforme à l'invention, dans laquelle la grille de contrôle avant n'est pas agencée en surface du substrat, mais est au contraire noyée dans le canal flottant. La grille de contrôle avant 11 vient dans ce cas de figure remplir une tranchée formée dans l'épaisseur du canal 4, une couche diélectrique de grille 10 étant disposé sur les parois de la tranchée de manière à isoler la grille 11 du canal flottant 4. On définit ainsi un transistor de type RCAT selon la terminologie anglo-saxonne « Recessed Channel Array Transistor ». Ce second mode de réalisation est avantageux en ce que la largeur apparente du canal flottant est alors augmentée, ce qui permet notamment de contrecarrer des effets électriques indésirables connues sous l'acronyme SCE (« Short Channel Effects ») désignant des effets de canal court. On a pris dans ce qui précède l'exemple d'une cellule DRAM à canal flottant sur SeOl. L'invention s'étend toutefois également à une cellule DRAM sur SeOI réalisée par l'association d'un transistor et d'une capacité. Les figures 4a-4k figures 4a-4k illustrent différentes étapes de séquences de constitution et d'isolation d'une grille de contrôle arrière dans le
7 substrat de base. Sur ces figures, on a représenté à la fois le cas d'une grille de contrôle arrière de type P et de type N. La figure 4a représente un substrat SeOI comprenant une couche mince de matériau semi-conducteur 3 séparée d'un substrat de base 1 par une couche isolante 2. Lors d'une première étape, on définit des marques d'alignement dans le substrat SeOI de manière à permettre l'alignement nécessaire lors des étapes ultérieures de masquage et de formation de motifs (formation de caissons, de grilles de contrôle arrière, de structures d'isolation, etc.).
Cette première étape de marquage du substrat consiste ainsi à former dans le substrat une rainure, une tranchée, une mesa, ou tout autre signe (tel qu'une croix par exemple). La figure 4b illustre à cet effet la formation de mésas par gravure de la couche superficielle. On a recours pour ce faire aux procédés standards de 15 fabrication CMOS. En référence aux figures 4c, 4d et 4e, on a représenté différentes approches possibles pour la formation de caissons enterrés sous la couche isolante BOX (« wells » dans la terminologie anglo-saxonne) visant à assurer au final l'isolation d'une ou plusieurs grilles de contrôle arrière vis-à-vis du 20 substrat de base 1. Sur chacune des figures 4c, 4d et 4e, le substrat de base 1 est dopé de manière à présenter, dans une couche supérieure de celui-ci, une conductivité de type N. Le niveau de dopage est typiquement compris entre 1 1015 et 51016 cm-3. 25 Sur la figure 4c, on a réalisé, par implantation de dopants, un caisson 15 de type P en-dessous de la couche isolante 2 dans le substrat de base de type N 1. Le caisson 15 de type P est ainsi isolé du substrat de type N par une jonction pn. Sur la figure 4d, on a réalisé à la fois un caisson 15 de type P et un 30 caisson 14 de type N. Les caissons 14,15 sont isolés l'un de l'autre par une jonction pn.
8 Sur la figure 4e, on a réalisé à la fois un caisson 15 de type P et un caisson 14 de type N comme pour la figure 4d. On a en outre réalisé une tranchée d'isolation de type STI 16 s'étendant, depuis la surface du substrat SeOl, sous la couche isolante BOX, en profondeur dans le substrat de base 31, cette tranchée assurant l'isolation entre les caissons 14, 15. Le niveau de dopage dans les caissons des figures 4c, 4d et 4e est typiquement compris entre 51016 et 51018 cm-3. On notera que les étapes nécessaires pour fabriquer les structures représentées sur les figures 4c, 4d et 4e relèvent de procédés standards de 10 fabrication CMOS. Partant de la structure représentée sur la figures 4c (respectivement figure 4d et figure 4e), on met ensuite en oeuvre une implantation de dopants afin de former des grilles de contrôle arrière 12, 13, 17, 18 sous la couche isolante 2 comme représenté sur la figure 4f (respectivement figure 4g et 15 figure 4h). Le niveau de dopage pour la formation d'une grille de contrôle arrière est typiquement compris entre 51018 et 51020 cm-3. Comme représenté sur les figures 4g et 4h, la grille de contrôle arrière 12, 13, 17, 18 est isolée du substrat de base 1 par un caisson 14, 15 de 20 polarisation opposée (caisson 15 de type P pour la grille de contrôle arrière de type N 13, 18 ; caisson 14 de type N pour une grille de contrôle arrière de type P 12, 17). Dans le cas de la figure 4f, on n'a réalisé un caisson que pour une seule polarisation de grille de contrôle arrière (caisson P 13 d'isolation d'une grille 25 de contrôle arrière N 13, alors qu'une grille de contrôle arrière de type P 12 est agencée directement dans le substrat de base 1 polarisé N). On relèvera que d'une manière générale, la tension du caisson est choisie de façon à ce que la diode créée par le noeud électrique entre la grille de contrôle arrière et le caisson soit toujours en inverse, la diode isolant alors 30 la grille de contrôle arrière du caisson et de tout ce qu'il peut contenir (autres grilles de contrôles arrière notamment).
9 Selon un premier mode de réalisation représenté sur la figure 4h, la grille de contrôle arrière 17, 18 s'étend sous toute la largeur du caisson 14, 15. Dans ce cas de figure, la tranchée d'isolation 16 permet d'isoler les grilles de contrôle arrière 17, 18 entre elles.
Selon un autre mode de réalisation représentée sur la figure 4g, la grille de contrôle arrière 12, 13 est localisée pour ne s'étendre que sur une portion de la largeur du caisson 14, 15. On notera qu'une tranchée d'isolation peut également être prévue lorsque la grille de contrôle arrière est localisée en contribuant ainsi à l'isolation des caissons.
Selon une variante de réalisation non représentée, une seconde couche isolante, agencée dans le substrat de base en dessous de la couche isolante BOX, peut contribuer, totalement ou en partie, à isoler une grille de contrôle arrière du substrat de base. Partant de la structure représentée sur la figure 4f (respectivement figure 4g et figure 4h), on réalise ensuite un remplissage des mésas, et les cas échéant des tranchées d'isolation, par dépôt d'un diélectrique. Ce remplissage met en oeuvre des traitements standard de passivation des parois latérales, de remplissage et de planarisation de surface. Un ou plusieurs transistors (de même type) peuvent ensuite être formés 20 dans chacune des régions de la couche mince 3 délimitées par les régions d'isolation 19 formées du diélectrique ainsi déposé. Dans le cadre de l'invention, la grille de contrôle arrière est utilisée afin de modifier dynamiquement la tension de seuil effective du transistor. Plus particulièrement, la tension qui est appliquée à la grille de contrôle arrière est 25 modulée en fonction du type d'opérations de commande de la cellule (programmation, effacement, lecture, maintien). Un transistor dont le canal présente une conductivité de type N et une grille de contrôle arrière de conductivité P (on parle alors de grille de contrôle arrière avec fonction de travail) présente une tension seuil très élevée. Cette 30 tension de seuil peut alors être réduite en appliquant une tension positive sur la grille de contrôle arrière.
Un transistor dont le canal présente une conductivité de type N et une grille de contrôle arrière de conductivité N (on parle alors de grille de contrôle arrière sans fonction de travail) présente une tension seuil nominale qui peut être réduite en appliquant une tension positive sur la grille de contrôle arrière.
Cette variation de la tension de seuil du transistor via la grille de contrôle arrière peut être formulée selon Vth = Vto û a.VBG, où Vth représente la tension de seuil du transistor, VBG la tension appliquée à la grille de contrôle arrière, Vto la tension de seuil nominale (qui peut être en plus décalée par la fonction de travail selon que l'on utilise une grille de contrôle arrière de type N ou P ou métallique), et a un coefficient lié à l' architecture du transistor.
Tel que présenté dans la thèse « Architectures innovantes de mémoire non-volative embarquée sur film mince de silicium» soutenue par Germain Bossu en juin 2009 à l'Université de Provence Aix Marseille I, le coefficient a peut notamment être approximé selon a = 3.t°xl , où tox1 désigne tsi +3.ç2 l'épaisseur de la couche diélectrique de grille séparant la grille de contrôle avant du canal, tox2 désigne l'épaisseur de la couche isolante séparant la grille de contrôle arrière du canal et ts; désigne l'épaisseur de la couche mince.
On comprend donc que le type de dopage de la grille de contrôle arrière associé à un transistor décale ou non la tension de seuil nominale, et que la polarisation de la grille de contrôle arrière permet d'ajuster la tension de seuil.
Dans le cadre de l'invention, la polarité de la grille de contrôle arrière 6 est préférentiellement choisie de sorte que la grille de contrôle arrière ne présente pas de fonction de travail. Cette polarité doit ainsi être de même type que le transistor FET (soit une polarité de type N pour un transistor de type N, une polarité de type P pour un transistor de type P). L'invention s'étend toutefois également à une grille arrière présentant une tension de travail (polarité opposée à celle du transistor FET).
Par ailleurs l'invention n'est bien entendu pas limitée à un transistor de 30 type N, mais s'étend également à un transistor de type P.
11 Revenant au cas général d'une grille de contrôle arrière, une tension positive appliquée à la grille de contrôle arrière permet de diminuer la tension de seuil effective du transistor. On peut également venir augmenter la tension de seuil effective, via une tension négative appliquée à la grille de contrôle arrière, ce qui permet de diminuer les fuites, avantageusement dans un état globalement inactif du circuit. Dans le cadre de l'invention, la grille de contrôle arrière associé à un transistor d'une cellule DRAM SeOI est utilisée dynamiquement : la tension qui lui est appliquée est effectivement modulée en fonction du type d'opérations de commande de la cellule (programmation, effacement, lecture, maintien ou retention). L'invention propose ainsi d'utiliser conjointement la grille de contrôle avant et la grille de contrôle arrière lors d'une opération de programmation de la cellule en appliquant une première tension sur la grille de contrôle avant et une seconde tension sur la grille de contrôle arrière, ladite première tension étant inférieure en amplitude à la tension nécessaire pour programmer la cellule lorsqu'aucune tension n'est appliquée sur la grille de contrôle arrière. La seconde tension est positive, notamment égale à la tension d'alimentation nominale Vdd, dans le cas d'un transistor de canal N. Dans le cas d'une cellule à transistor de canal P, le fonctionnement reste symmetrique au cas d'un transistor de canal N. Les tensions appliquées sont alors référencées par rapport à Vdd et négatives par rapport à cette référence, en évoluant ainsi vers la tension nulle.
On prendra dans ce qui suit l'exemple d'un transistor de canal N. Selon un mode de réalisation préférentiel, la tension de grille de contrôle arrière est positive pour la programmation et nulle les autres opérations. Lors de la programmation, l'application d'une tension positive à la grille de contrôle arrière permet effectivement de diminuer la tension de seuil du transistor. La grille de contrôle avant peut alors n'être alimentée que par la tension nominale de lecture Vdd. Les tensions de programmation peuvent
12 ainsi être abaissées, ce qui aide considérablement à la conception des circuits périphériques (les circuits commande des lignes de mot n'ont plus à délivrer de hautes tensions, de sorte que le besoin de circuits générant la surtension est éliminé) et renforce la fiabilité de la cellule et du circuit en général. Dans la mesure où les sollicitations du transistor sont abaissées, il s'avère en outre possible d'utiliser des transistors de plus petites dimensions. Selon une variante de réalisation, on peut venir appliquer une troisième tension sur la grille de contrôle arrière lors d'une opération de maintien, pour permettre une meilleure rétention des charges dans le canal flottante. Une tension nulle ou légèrement négative (une tension proche de Vdd dans le cas d'un transistor de canal P) appliquée à la grille de contrôle arrière lors des opérations de maintien permet en particulier de limiter les fuites du transistor.
On retiendra que dans un souci de simplicité, il est préférable de travailler avec des tensions de grille de contrôle arrière égales à des valeurs simples (typiquement OV, VDD, éventuellement VDD/2) qui ne demandent pas ou peu de circuits (consommant de l'énergie) pour être disponibles. On retiendra toutefois que dans le cas où l'effet de grille de contrôle arrière sur la tension de seuil du transistor n'a pas l'amplitude désirée, on peut toujours moduler la tension appliquée à la grille de contrôle arrière pour compenser un « mauvais » ratio d'épaisseurs de la couche mince, de la couche isolante, et de la couche diélectrique de grille, en utilisant des tensions de grille de contrôle arrière différentes des valeurs simples mentionnées ci-dessus. Selon encore une autre variante, une quatrième tension, notamment une tension positive, est appliquée à la grille de contrôle arrière lors d'une opération de lecture. Une opération de lecture est en effet généralement suivie d'une restauration, c'est-à-dire une reprogrammation. L'application d'une tension positive à la grille de contrôle arrière lors d'une opération de
13 lecture s'avère alors avantageuse en ce qu'elle permet de réduire les tensions devant alors être appliquées à la grille de contrôle avant. On aura compris de ce qui précède que l'invention prévoit d'exploiter avantageusement une cellule mémoire disposant d'une grille de contrôle arrière individualisée. A tout le moins, seules les cellules agencées le long d'une même ligne ou d'une même colonne d'une matrice mémoire partagent la même grille de contrôle arrière. Une ligne de grille arrière peut ainsi être couplée à la grille de contrôle arrière chacune des cellules le long d'une ligne ou d'une colonne.
De manière connue en soi, une ligne de mot (`Word Line') est couplée à la grille de contrôle avant de chacune des cellules long d'une colonne de la matrice mémoire. On prévoit de manière préférentielle que la ligne de grille arrière s'étende en parallèle de la ligne de mot (la grille de contrôle arrière venant effectivement assister la grille de contrôle avant lors de la programmation). On peut également prévoir que la grille de contrôle avant et la grille de contrôle arrière d'une cellule mémoire soient connectées ensemble ce qui permet de diminuer le nombre de décodeurs nécessaires. En particulier, on peut relier la ligne de mot d'une colonne d'une matrice mémoire à la ligne de grille arrière qui lui est parallèle.

Claims (7)

  1. REVENDICATIONS1. Procédé de commande d'une cellule mémoire DRAM composée d'un transistor FET sur un substrat semi-conducteur sur isolant comprenant une couche mince (3) de matériau semi-conducteur séparée d'un substrat de base (1) par une couche isolante (2, BOX), le transistor disposant d'un canal (4) et de deux grilles de contrôle, une grille de contrôle avant (8, 11) étant disposée au-dessus du canal (4) et séparée de celui-ci par un diélectrique de grille (7, 10) et une grille de contrôle arrière (9, 12, 13, 17, 18) étant disposée dans le substrat de base et séparée du canal (4) par la couche isolante (BOX), caractérisé en ce que lors d'une opération de programmation de la cellule on utilise conjointement la grille de contrôle avant et la grille de contrôle arrière en appliquant une première tension sur la grille de contrôle avant et une seconde tension sur la grille de contrôle arrière, ladite première tension étant inférieure en amplitude à la tension nécessaire pour programmer la cellule lorsqu'aucune tension n'est appliquée sur la grille de contrôle arrière.
  2. 2. Procédé selon la revendication 1, dans lequel la seconde tension est 20 positive.
  3. 3. Procédé selon l'une des revendications 1 ou 2, dans lequel lors d'une opération de maintien de la cellule, on applique une troisième tension à la grille de contrôle arrière.
  4. 4. Procédé selon la revendication 3, dans lequel la troisième tension est négative ou nulle.
  5. 5. Procédé selon l'une des revendications précédentes, dans lequel lors 30 d'une opération de lecture de la cellule, on applique une quatrième tension à la grille de contrôle arrière. 25
  6. 6. Procédé selon la revendication 5, dans lequel la quatrième tension est positive. s
  7. 7. Procédé selon l'une des revendications précédentes, dans lequel la grille de contrôle avant et la grille de contrôle arrière sont connectées ensemble et on applique sur la grille de contrôle avant une tension identique à la tension appliquée à la grille de contrôle arrière.
FR0958749A 2009-12-08 2009-12-08 Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante Expired - Fee Related FR2953636B1 (fr)

Priority Applications (8)

Application Number Priority Date Filing Date Title
FR0958749A FR2953636B1 (fr) 2009-12-08 2009-12-08 Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
US12/898,230 US20110134690A1 (en) 2009-12-08 2010-10-05 METHOD OF CONTROLLING A DRAM MEMORY CELL ON THE SeOI HAVING A SECOND CONTROL GATE BURIED UNDER THE INSULATING LAYER
EP10187012A EP2333779A1 (fr) 2009-12-08 2010-10-08 Procédé de commande d'une cellule mémoire dram sur SeOI disposant d'une seconde grille de contrôle enterrée sous la couche isolante
TW099134576A TW201123453A (en) 2009-12-08 2010-10-11 Method of controlling a SeOI dram memory cell having a second control gate buried under the insulating layer
SG2010076537A SG172527A1 (en) 2009-12-08 2010-10-18 Method of controlling a seoi dram memory cell having a second control gate buried under the insulating layer
CN2010105284181A CN102087873A (zh) 2009-12-08 2010-10-28 控制具有第二控制栅极的dram存储器单元的方法
KR1020100106797A KR20110065316A (ko) 2009-12-08 2010-10-29 절연층 아래에 매설된 제2 제어 게이트를 갖는 ＳｅＯＩ ＤＲＡＭ 메모리 셀을 제어하는 방법
JP2010244690A JP2011123985A (ja) 2009-12-08 2010-10-29 第２のコントロールゲートを絶縁層の下に埋め込んだＳｅＯＩＤＲＡＭメモリセルをコントロールする方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0958749A FR2953636B1 (fr) 2009-12-08 2009-12-08 Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante

Publications (2)

Publication Number Publication Date
FR2953636A1 true FR2953636A1 (fr) 2011-06-10
FR2953636B1 FR2953636B1 (fr) 2012-02-10

Family

ID=42173895

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0958749A Expired - Fee Related FR2953636B1 (fr) 2009-12-08 2009-12-08 Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante

Country Status (8)

Country Link
US (1) US20110134690A1 (fr)
EP (1) EP2333779A1 (fr)
JP (1) JP2011123985A (fr)
KR (1) KR20110065316A (fr)
CN (1) CN102087873A (fr)
FR (1) FR2953636B1 (fr)
SG (1) SG172527A1 (fr)
TW (1) TW201123453A (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9214400B2 (en) * 2011-08-31 2015-12-15 Institute of Microelectronics, Chinese Academy of Sciences Semiconductor device with back gate isolation regions and method for manufacturing the same
FR3001333B1 (fr) * 2013-01-22 2016-05-06 Soitec Silicon On Insulator Grille arriere dans transistor de selection pour dram embarquee
CN103824861A (zh) * 2014-01-15 2014-05-28 上海新储集成电路有限公司 一种鳍状背栅的存储结构及其浮体单元的自动刷新方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233454A2 (fr) * 2001-02-19 2002-08-21 Kabushiki Kaisha Toshiba Dispositif de mémoire semi-conducteur et son procédé de manufacture
US20090010056A1 (en) * 2002-11-20 2009-01-08 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage

Family Cites Families (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169233A (en) * 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
KR100213602B1 (ko) * 1988-05-13 1999-08-02 가나이 쓰도무 다이나믹형 반도체 기억장치
US5028810A (en) * 1989-07-13 1991-07-02 Intel Corporation Four quadrant synapse cell employing single column summing line
JP2717740B2 (ja) * 1991-08-30 1998-02-25 三菱電機株式会社 半導体集積回路装置
EP0836194B1 (fr) * 1992-03-30 2000-05-24 Mitsubishi Denki Kabushiki Kaisha Dispositif à semi-conducteurs
US5325054A (en) * 1992-07-07 1994-06-28 Texas Instruments Incorporated Method and system for screening reliability of semiconductor circuits
US5306530A (en) * 1992-11-23 1994-04-26 Associated Universities, Inc. Method for producing high quality thin layer films on substrates
JP3488730B2 (ja) * 1993-11-05 2004-01-19 株式会社ルネサステクノロジ 半導体集積回路装置
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
JP3003088B2 (ja) * 1994-06-10 2000-01-24 住友イートンノバ株式会社 イオン注入装置
JP3549602B2 (ja) * 1995-01-12 2004-08-04 株式会社ルネサステクノロジ 半導体記憶装置
JP3288554B2 (ja) * 1995-05-29 2002-06-04 株式会社日立製作所 イオン注入装置及びイオン注入方法
JPH0982814A (ja) * 1995-07-10 1997-03-28 Denso Corp 半導体集積回路装置及びその製造方法
US6787844B2 (en) * 1995-09-29 2004-09-07 Nippon Steel Corporation Semiconductor device including transistor with composite gate structure and transistor with single gate structure, and method for manufacturing the same
JPH10256560A (ja) * 1997-01-10 1998-09-25 Sony Corp 半導体装置の駆動方法および半導体装置
JPH10208484A (ja) * 1997-01-29 1998-08-07 Mitsubishi Electric Corp 半導体記憶装置のデータ読出回路及び半導体記憶装置
US5889293A (en) * 1997-04-04 1999-03-30 International Business Machines Corporation Electrical contact to buried SOI structures
JP3699823B2 (ja) * 1998-05-19 2005-09-28 株式会社東芝 半導体装置
US6072217A (en) * 1998-06-11 2000-06-06 Sun Microsystems, Inc. Tunable threshold SOI device using isolated well structure for back gate
US6826730B2 (en) * 1998-12-15 2004-11-30 Texas Instruments Incorporated System and method for controlling current in an integrated circuit
US6372600B1 (en) * 1999-08-30 2002-04-16 Agere Systems Guardian Corp. Etch stops and alignment marks for bonded wafers
US6476462B2 (en) * 1999-12-28 2002-11-05 Texas Instruments Incorporated MOS-type semiconductor device and method for making same
US6417697B2 (en) * 2000-02-02 2002-07-09 Broadcom Corporation Circuit technique for high speed low power data transfer bus
US6300218B1 (en) * 2000-05-08 2001-10-09 International Business Machines Corporation Method for patterning a buried oxide thickness for a separation by implanted oxygen (simox) process
JP2002164544A (ja) * 2000-11-28 2002-06-07 Sony Corp 半導体装置
US6614190B2 (en) * 2001-01-31 2003-09-02 Hitachi, Ltd. Ion implanter
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法
JP2002260381A (ja) * 2001-02-28 2002-09-13 Toshiba Corp 半導体メモリ装置
JP4354663B2 (ja) * 2001-03-15 2009-10-28 株式会社東芝 半導体メモリ装置
US6548848B2 (en) * 2001-03-15 2003-04-15 Kabushiki Kaisha Toshiba Semiconductor memory device
US6611023B1 (en) * 2001-05-01 2003-08-26 Advanced Micro Devices, Inc. Field effect transistor with self alligned double gate and method of forming same
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
US6498057B1 (en) * 2002-03-07 2002-12-24 International Business Machines Corporation Method for implementing SOI transistor source connections using buried dual rail distribution
US6661042B2 (en) * 2002-03-11 2003-12-09 Monolithic System Technology, Inc. One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region
EP1357603A3 (fr) * 2002-04-18 2004-01-14 Innovative Silicon SA Dispositif semiconducteur
US6838723B2 (en) * 2002-08-29 2005-01-04 Micron Technology, Inc. Merged MOS-bipolar capacitor memory cell
JP2004179506A (ja) * 2002-11-28 2004-06-24 Seiko Epson Corp Ｓｏｉ構造を有する半導体基板及びその製造方法及び半導体装置
US7030436B2 (en) * 2002-12-04 2006-04-18 Micron Technology, Inc. Embedded DRAM gain memory cell having MOS transistor body provided with a bi-polar transistor charge injecting means
JP4077381B2 (ja) * 2003-08-29 2008-04-16 株式会社東芝 半導体集積回路装置
US6965143B2 (en) * 2003-10-10 2005-11-15 Advanced Micro Devices, Inc. Recess channel flash architecture for reduced short channel effect
JP2005158952A (ja) * 2003-11-25 2005-06-16 Toshiba Corp 半導体装置及びその製造方法
US7109532B1 (en) * 2003-12-23 2006-09-19 Lee Zachary K High Ion/Ioff SOI MOSFET using body voltage control
US20050255666A1 (en) * 2004-05-11 2005-11-17 Miradia Inc. Method and structure for aligning mechanical based device to integrated circuits
US7112997B1 (en) * 2004-05-19 2006-09-26 Altera Corporation Apparatus and methods for multi-gate silicon-on-insulator transistors
JP4795653B2 (ja) * 2004-06-15 2011-10-19 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7196921B2 (en) * 2004-07-19 2007-03-27 Silicon Storage Technology, Inc. High-speed and low-power differential non-volatile content addressable memory cell and array
US7560361B2 (en) * 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
KR100663359B1 (ko) * 2005-03-31 2007-01-02 삼성전자주식회사 리세스 채널 트랜지스터 구조를 갖는 단일 트랜지스터플로팅 바디 디램 셀 및 그 제조방법
US20060267064A1 (en) * 2005-05-31 2006-11-30 Infineon Technologies Ag Semiconductor memory device
US7274618B2 (en) * 2005-06-24 2007-09-25 Monolithic System Technology, Inc. Word line driver for DRAM embedded in a logic process
US7203096B2 (en) * 2005-06-30 2007-04-10 Infineon Technologies Flash Gmbh & Co. Kg Method and apparatus for sensing a state of a memory cell
JP2007018588A (ja) * 2005-07-06 2007-01-25 Toshiba Corp 半導体記憶装置および半導体記憶装置の駆動方法
JP4967264B2 (ja) * 2005-07-11 2012-07-04 株式会社日立製作所 半導体装置
JP4800700B2 (ja) * 2005-08-01 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いた半導体集積回路
US7314794B2 (en) * 2005-08-08 2008-01-01 International Business Machines Corporation Low-cost high-performance planar back-gate CMOS
JP4413841B2 (ja) * 2005-10-03 2010-02-10 株式会社東芝 半導体記憶装置及びその製造方法
JP4822791B2 (ja) * 2005-10-04 2011-11-24 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4604981B2 (ja) * 2005-11-24 2011-01-05 ソニー株式会社 半導体装置と光検出方法
JP5054919B2 (ja) * 2005-12-20 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100735613B1 (ko) * 2006-01-11 2007-07-04 삼성전자주식회사 이온주입설비의 디스크 어셈블리
US7304903B2 (en) * 2006-01-23 2007-12-04 Purdue Research Foundation Sense amplifier circuit
JP4762036B2 (ja) * 2006-04-14 2011-08-31 株式会社東芝 半導体装置
US20090096936A1 (en) * 2006-04-24 2009-04-16 Panasonic Corporation Receiving device, electronic device using the same, and receiving method
US7494902B2 (en) * 2006-06-23 2009-02-24 Interuniversitair Microelektronica Centrum Vzw (Imec) Method of fabricating a strained multi-gate transistor
KR100843055B1 (ko) * 2006-08-17 2008-07-01 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
US7560344B2 (en) * 2006-11-15 2009-07-14 Samsung Electronics Co., Ltd. Semiconductor device having a pair of fins and method of manufacturing the same
JP2008130670A (ja) * 2006-11-17 2008-06-05 Seiko Epson Corp 半導体装置、論理回路および電子機器
US8077536B2 (en) * 2008-08-05 2011-12-13 Zeno Semiconductor, Inc. Method of operating semiconductor memory device with floating body transistor using silicon controlled rectifier principle
JP5057430B2 (ja) * 2006-12-18 2012-10-24 ルネサスエレクトロニクス株式会社 半導体集積回路とその製造方法
JP4869088B2 (ja) * 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
JP5019436B2 (ja) * 2007-02-22 2012-09-05 ルネサスエレクトロニクス株式会社 半導体集積回路
US7541639B2 (en) * 2007-03-15 2009-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of fabricating the same
JP5594927B2 (ja) * 2007-04-11 2014-09-24 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
FR2915024A1 (fr) * 2007-04-12 2008-10-17 St Microelectronics Crolles 2 Procede de fabrication permettant l'homogeneisation de l'environnement de transistors et dispositif associe
EP2015362A1 (fr) * 2007-06-04 2009-01-14 STMicroelectronics (Crolles 2) SAS Matrice à semi-conducteurs et procédé de fabrication correspondant
US7449922B1 (en) * 2007-06-15 2008-11-11 Arm Limited Sensing circuitry and method of detecting a change in voltage on at least one input line
US7759714B2 (en) * 2007-06-26 2010-07-20 Hitachi, Ltd. Semiconductor device
FR2919112A1 (fr) * 2007-07-16 2009-01-23 St Microelectronics Crolles 2 Circuit integre comprenant un transistor et un condensateur et procede de fabrication
JP2009093708A (ja) * 2007-10-04 2009-04-30 Toshiba Corp 半導体記憶装置およびその駆動方法
KR100884344B1 (ko) * 2007-10-10 2009-02-18 주식회사 하이닉스반도체 비대칭 소스/드레인 접합을 갖는 불휘발성 메모리소자 및그 제조방법
US20090101940A1 (en) * 2007-10-19 2009-04-23 Barrows Corey K Dual gate fet structures for flexible gate array design methodologies
DE102007052097B4 (de) * 2007-10-31 2010-10-28 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines SOI-Bauelements mit einer Substratdiode
JP6053250B2 (ja) * 2008-06-12 2016-12-27 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US8012814B2 (en) * 2008-08-08 2011-09-06 International Business Machines Corporation Method of forming a high performance fet and a high voltage fet on a SOI substrate
US8120110B2 (en) * 2008-08-08 2012-02-21 International Business Machines Corporation Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate
KR101623958B1 (ko) * 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
KR101522400B1 (ko) * 2008-11-10 2015-05-21 삼성전자주식회사 인버터 및 그를 포함하는 논리소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1233454A2 (fr) * 2001-02-19 2002-08-21 Kabushiki Kaisha Toshiba Dispositif de mémoire semi-conducteur et son procédé de manufacture
US20090010056A1 (en) * 2002-11-20 2009-01-08 The Regents Of The University Of California Method and apparatus for capacitorless double-gate storage

Also Published As

Publication number Publication date
EP2333779A1 (fr) 2011-06-15
FR2953636B1 (fr) 2012-02-10
TW201123453A (en) 2011-07-01
JP2011123985A (ja) 2011-06-23
SG172527A1 (en) 2011-07-28
KR20110065316A (ko) 2011-06-15
CN102087873A (zh) 2011-06-08
US20110134690A1 (en) 2011-06-09

Similar Documents

Publication Publication Date Title
FR2953643A1 (fr) Cellule memoire flash sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
EP0712163B1 (fr) Dispositif à mémoire non-volatile électriquement effaçable et procédé de réalisation d'un tel dispositif
EP2415079B1 (fr) Circuit integre realise en soi presentant des transistors a tensions de seuil distinctes
EP1495496B1 (fr) Dispositif semiconducteur de memoire, non volatile, programmable et effacable electriquement, a une seule couche de materiau de grille, et plan memoire correspondant
FR2955203A1 (fr) Cellule memoire dont le canal traverse une couche dielectrique enterree
FR2953641A1 (fr) Circuit de transistors homogenes sur seoi avec grille de controle arriere enterree sous la couche isolante
FR2980035A1 (fr) Circuit integre realise en soi comprenant des cellules adjacentes de differents types
FR2958441A1 (fr) Circuit pseudo-inverseur sur seoi
FR2957186A1 (fr) Cellule memoire de type sram
FR3005203A1 (fr) Circuit integre sur soi comprenant un transistor de protection contre des decharges electrostatiques
EP2685501A1 (fr) Circuit integre sur soi comprenant un transistor de protection sous-jacent
FR2955204A1 (fr) Cellule memoire dram disposant d'un injecteur bipolaire vertical
EP2835825A1 (fr) Circuit integre sur soi muni d'un dispositif de protection contre les decharges electrostatiques
FR3021458A1 (fr) Inverseur cmos photonique
FR2955200A1 (fr) Dispositif, et son procede de fabrication, disposant d'un contact entre regions semi-conductrices a travers une couche isolante enterree
FR2953636A1 (fr) Procede de commande d'une cellule memoire dram sur seoi disposant d'une seconde grille de controle enterree sous la couche isolante
FR2991502A1 (fr) Procede de fabrication d'un circuit integre ayant des tranchees d'isolation avec des profondeurs distinctes
EP1748493A1 (fr) Cellule mémoire à un transistor à corps isolé à sensibilité de lecture améliorée
FR3003088A1 (fr) Transistor a effet tunnel
FR3114686A1 (fr) Transistor MOS à triple grille et procédé de fabrication d’un tel transistor
EP2419902B1 (fr) Point memoire ram a un transistor
EP1739749A2 (fr) Cellule mémoire à un transistor MOS à corps isolé à effet mémoire prolongé
EP4195905B1 (fr) Dispositif de pilotage de transistors et procédé de pilotage
WO2014057112A1 (fr) Circuit integre comportant des transistors avec des tensions de seuil differentes
EP2757590A1 (fr) Transistor à grille et à plan de masse couplés

Legal Events

Date Code Title Description
CD Change of name or company name

Owner name: SOITEC, FR

Effective date: 20120423

ST Notification of lapse

Effective date: 20130830