HK1095A - Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral - Google Patents

Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral Download PDF

Info

Publication number
HK1095A
HK1095A HK1095A HK1095A HK1095A HK 1095 A HK1095 A HK 1095A HK 1095 A HK1095 A HK 1095A HK 1095 A HK1095 A HK 1095A HK 1095 A HK1095 A HK 1095A
Authority
HK
Hong Kong
Prior art keywords
data
asynchronous
start bit
rate
interface
Prior art date
Application number
HK1095A
Other languages
German (de)
English (en)
Inventor
Lese Gregory
Davis Price John
Eric Richardson Ralph
Trong Than Cu
Douglas Vancura Mark
Original Assignee
At&T Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by At&T Corp. filed Critical At&T Corp.
Publication of HK1095A publication Critical patent/HK1095A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
    • H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Claims (12)

  1. Interface asynchrone pour le couplage de données entre un module de données et un périphérique asynchrone série, cette interface asynchrone étant configurable en réponse à des signaux de commande provenant du module de données et comprenant un moyen de commande (203) répondant aux signaux de commande provenant du module de données, un moyen (200, 410 et 430) pour recevoir un train de données asynchrone série provenant du périphérique asynchrone série, un moyen (200) pour déterminer une vitesse de réception des données du train de données asynchrone série transmis par le périphérique asynchrone série à l'interface asynchrone, et CARACTERISEE PAR le moyen de réception comprenant un moyen de comptage (202) disposé pour fonctionner dans une première configuration pour fournir une source d'horloge pour échantillonner et déterminer l'état un ou zéro de chaque bit dans les donnés reçues par l'interface asynchrone, et le moyen de détermination comprenant le moyen de comptage reconfiguré par le moyen de commande et disposé pour fonctionner dans une deuxième configuration pour mesurer la durée de la période du bit de départ dans un premier caractère reçu, le moyen de comptage incrémentant jusqu'à et fournissant un compte représentatif de la période du bit de départ, et un moyen de conversion de vitesse (201, 204 et 205) répondant à la fois au moyen de commande et au moyen de comptage pour réaligner le moyen de réception de train de données pour recevoir les données à une vitesse représentative de la période du bit de départ dans le premier caractère reçu.
  2. Interface selon la revendication 1, dans laquelle le moyen de comptage disposé pour fonctionner dans la première configuration comprend un détecteur de bit de départ (411) pour détecter le début de la période du bit de départ.
  3. Interface selon la revendication 1, dans laquelle le moyen de comptage reconfiguré par le moyen de commande et disposé pour fonctionner dans la deuxième configuration comprend un détecteur de bit de départ (411) configuré pour détecter le début et la fin de la période du bit de départ.
  4. Interface selon la revendication 3, dans laquelle le moyen de comptage reconfiguré par le moyen de commande et disposé pour fonctionner dans la deuxième configuration comprend un diviseur préalable (204) disposé pour fournir une source d'horloge de fréquence réduite de manière à ce que le compte fourni par le moyen de comptage soit directement représentatif de la période du bit de départ.
  5. Interface selon la revendication 4, dans laquelle le train de données asynchrone série est disposé de manière à ce que le premier bit utile dans le premier caractère reçu se produise avec l'état un.
  6. Interface selon la revendication 1, comprenant un moyen (125) pour s'interfacer avec un moyen de traitement externe, le moyen de traitement servant à fournir les signaux de commande au moyen de commande pour reconfigurer le moyen de commande chaque fois que la vitesse de réception des données provenant du périphérique asynchrone est à déterminer, et le moyen de conversion de vitesse servant à fournir au moyen de traitement les signaux d'état représentatifs de la vitesse de réception des données provenant du périphérique asynchrone.
  7. Méthode de couplage de données entre un module de données et un périphérique asynchrone série, les données provenant du périphérique asynchrone étant fournies à une interface asynchrone configurable en réponse à des signaux de commande provenant du module de données, cette méthode comprenant les étapes de:    fourniture d'un contrôleur répondant aux signaux de commande provenant du module de données,    réception d'un train de données asynchrone série provenant du périphérique asynchrone série,    détermination d'une vitesse de réception des données du train de données asynchrone série transmis par le périphérique asynchrone série à l'interface asynchrone, et    CARACTERISEE PAR    l'étape de réception comprenant le fonctionnement d'un compteur dans une première configuration pour fournir une source d'horloge pour échantillonner et déterminer l'état un ou zéro de chaque bit dans les donnés reçues par l'interface asynchrone, et l'étape de détermination comprenant le fonctionnement du compteur reconfiguré par le contrôleur et fonctionnant dans une deuxième configuration pour mesurer la durée de la période du bit de départ dans un premier caractère reçu, le compteur incrémentant jusqu'à et fournissant un compte représentatif de la période du bit de départ, et    le réalignement du compteur de manière à ce qu'il soit configuré pour fonctionner dans la première configuration pour fournir une source d'horloge pour échantillonner et pour recevoir des données à une vitesse représentative de la période du bit de départ dans le premier caractère reçu.
  8. Méthode selon la revendication 7, dans laquelle le compteur fonctionnant dans la première configuration comprend un détecteur de bit de départ pour détecter le début de la période du bit de départ.
  9. Méthode selon la revendication 7, dans laquelle le compteur reconfiguré par le contrôleur et fonctionnant dans la deuxième configuration comprend un détecteur de bit de départ configuré pour détecter le début et la fin de la période du bit de départ.
  10. Méthode selon la revendication 9, dans laquelle le compteur reconfiguré par le contrôleur et fonctionnant dans la deuxième configuration comprend un diviseur préalable disposé pour fournir une source d'horloge de fréquence réduite de manière à ce que le compte fourni par le moyen de comptage soit directement représentatif de la période du bit de départ.
  11. Méthode selon la revendication 10, comprenant l'étape de disposition du train de données asynchrone série de manière à ce que le premier bit utile dans le premier caractère reçu se produise avec l'état un.
  12. Méthode selon la revendication 7, comprenant l'étape d'interfaçage avec un processeur externe, le processeur fournissant les signaux de commande au contrôleur pour reconfigurer le contrôleur chaque fois que la vitesse de réception des données provenant du périphérique asynchrone est à déterminer, et l'étape de réalignement fournissant au processeur des signaux d'état représentatifs de la vitesse de réception des données provenant du périphérique asynchrone.
HK1095A 1987-03-02 1995-01-05 Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral HK1095A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/020,483 US4761800A (en) 1987-03-02 1987-03-02 Method and apparatus for detecting a rate of data transmission

Publications (1)

Publication Number Publication Date
HK1095A true HK1095A (en) 1995-01-13

Family

ID=21798862

Family Applications (1)

Application Number Title Priority Date Filing Date
HK1095A HK1095A (en) 1987-03-02 1995-01-05 Asynchronous interface and method for coupling data between a data module and a serial asynchronous peripheral

Country Status (10)

Country Link
US (1) US4761800A (fr)
EP (1) EP0281307B1 (fr)
JP (1) JPS63228844A (fr)
KR (1) KR910003393B1 (fr)
CN (1) CN1009893B (fr)
AU (1) AU584002B2 (fr)
CA (1) CA1287905C (fr)
DE (1) DE3889142T2 (fr)
ES (1) ES2051295T3 (fr)
HK (1) HK1095A (fr)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823312A (en) * 1986-10-30 1989-04-18 National Semiconductor Corp. Asynchronous communications element
US5241660A (en) * 1986-10-30 1993-08-31 National Semiconductor Corporation Buffered asynchronous communications element with receive/transmit control and status reporting
US5228129A (en) * 1987-04-01 1993-07-13 Digital Equipment Corporation Synchronous communication interface for reducing the effect of data processor latency
US5267263A (en) * 1987-04-23 1993-11-30 Cq Computer Communications, Inc. Method and apparatus for interfacing synchronous data devices over an asynchronous communications channel
US5230071A (en) * 1987-08-13 1993-07-20 Digital Equipment Corporation Method for controlling the variable baud rate of peripheral devices
JPH0821914B2 (ja) * 1987-09-30 1996-03-04 岩崎通信機株式会社 終端装置
US5008902A (en) * 1989-01-25 1991-04-16 International Business Machines Corp. Automatic baud rate detection
JPH0357349A (ja) * 1989-07-26 1991-03-12 Fujitsu Ltd 回線速度検出方式
ATE136409T1 (de) * 1989-09-29 1996-04-15 Siemens Ag Schaltungsanordnung zum überprüfen der einhaltung festgelegter übertragungsbitraten bei der übertragung von nachrichtenzellen
US5072407A (en) * 1990-01-08 1991-12-10 Gandalf Technologies, Inc. Serial data rate detection method and apparatus
US5052025A (en) * 1990-08-24 1991-09-24 At&T Bell Laboratories Synchronous digital signal to asynchronous digital signal desynchronizer
DE69027531D1 (de) * 1990-09-28 1996-07-25 Ibm Datenübertragungseinheit (DCE) mit einer durch ein Verarbeitungsmittel gesteuerten Taktgeberanordnung
JPH04287458A (ja) * 1991-03-18 1992-10-13 Fujitsu Ltd シリアルインターフェースの伝送速度制御方式およびデータ伝送を行う装置
JP2641999B2 (ja) * 1991-05-10 1997-08-20 日本電気株式会社 データ・フォーマット検出回路
FI89432C (fi) * 1991-06-26 1993-09-27 Nokia Mobile Phones Ltd Genering av en klockfrekvens i ett smart card graenssnitt
FR2691317B1 (fr) * 1992-05-15 1995-05-19 Sgs Thomson Microelectronics Procédé d'adressage automatique dans une installation, notamment une installation domestique.
US5627858A (en) * 1992-07-20 1997-05-06 Telefonaktiebolaget L M Ericsson Multi-channel autobauding circuit
US5682554A (en) * 1993-01-15 1997-10-28 Silicon Graphics, Inc. Apparatus and method for handling data transfer between a general purpose computer and a cooperating processor
US5838748A (en) * 1993-02-24 1998-11-17 Star Dynamic Corp. Communication interface between computer and synchronous digital telephone line employing asynchronous data transmission format and having enhanced reliability
FR2704663B1 (fr) * 1993-04-29 1995-06-23 Sgs Thomson Microelectronics Procédé et dispositif de détermination de la composition d'un circuit intégré.
US5379327A (en) * 1993-07-13 1995-01-03 Multi-Tech Systems, Inc. Synchronous-to-asynchronous converter
US5416480A (en) * 1994-04-08 1995-05-16 Interactive Process Controls Corp. Analog interface circuits for process controllers and process monitors
JPH07321875A (ja) * 1994-05-27 1995-12-08 Mita Ind Co Ltd データ受信制御装置
US6061411A (en) * 1995-12-22 2000-05-09 Compaq Computer Corporation Method and apparatus for synchronizing a serial bus clock to a serial bus function clock
US5715176A (en) * 1996-01-23 1998-02-03 International Business Machines Corporation Method and system for locating a frame position in an MPEG data stream
US6049888A (en) * 1996-03-04 2000-04-11 Scanning Devices, Inc. Method and apparatus for automatic communication configuration
US5835388A (en) * 1996-03-26 1998-11-10 Timex Corporation Apparatus and method for optical transmission of serial data using a serial communications port
US5903775A (en) * 1996-06-06 1999-05-11 International Business Machines Corporation Method for the sequential transmission of compressed video information at varying data rates
JP2954048B2 (ja) * 1996-11-19 1999-09-27 山形日本電気株式会社 ボーレート生成回路
US6084934A (en) * 1997-03-06 2000-07-04 International Business Machines Corporation Natural throttling of data transfer across asynchronous boundaries
KR19990010391A (ko) * 1997-07-16 1999-02-18 윤종용 휴대폰과 외부장치간의 데이터 전송률을 중재하는 장치 및 방법
US6198785B1 (en) 1997-09-29 2001-03-06 Lucent Technologies Inc. Autobaud rate detection and adjustment
US6097716A (en) * 1997-12-12 2000-08-01 Lucent Technologies Inc. Rate detection for multi-rate communications
US6683590B1 (en) 1998-03-20 2004-01-27 The University Of Hong Kong Tricolor LED display system having audio output
US6385208B1 (en) * 1998-06-02 2002-05-07 Cisco Technology, Inc. Serial media independent interface
US7031333B1 (en) * 1998-06-02 2006-04-18 Cisco Technology, Inc. Reduced pin count media independent interface
US6816934B2 (en) 2000-12-22 2004-11-09 Hewlett-Packard Development Company, L.P. Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol
DE10121912C2 (de) * 2001-05-05 2003-05-22 Phoenix Contact Gmbh & Co Verfahren zur zentralen Datenraten-Einstellung in einer Datenübertragungsanlage sowie Vorrichtung zur zentralen Datenraten-Einstellung
US6944248B2 (en) * 2001-05-17 2005-09-13 Bluebrook Associates Llc Data rate calibration for asynchronous serial communications
DE10232988B4 (de) * 2002-07-19 2007-11-22 Infineon Technologies Ag Verfahren und Vorrichtung zur getakteten Ausgabe asynchron empfangener Digitalsignale
US7062003B2 (en) * 2002-09-27 2006-06-13 Texas Instruments Incorporated Self-tuning baud rate generator for UART applications
JP4198089B2 (ja) * 2004-05-21 2008-12-17 富士通マイクロエレクトロニクス株式会社 通信システム
GB0414793D0 (en) * 2004-07-01 2004-08-04 Ttp Communications Ltd Determining characteristics of communications signals
WO2012101808A1 (fr) * 2011-01-27 2012-08-02 三菱電機株式会社 Dispositif d'interface de communication
JP2014056374A (ja) * 2012-09-12 2014-03-27 Renesas Electronics Corp 情報処理装置
CN104459369B (zh) * 2014-10-20 2017-05-17 北京工业大学 测量电信号在金属导线中传输速度的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001504A (en) * 1975-06-09 1977-01-04 International Business Machines Corporation Automatic terminal data rate selection
JPS5250101A (en) * 1975-10-20 1977-04-21 Toshiba Corp Start-stop synchronism control system
US4210777A (en) * 1978-06-15 1980-07-01 Frederick Electronics Corp. Pseudo-transparent stop bit generator
JPS61134145A (ja) * 1984-12-05 1986-06-21 Toshiba Corp 通信速度設定装置
JPS61206339A (ja) * 1985-03-11 1986-09-12 Oki Electric Ind Co Ltd インタフエ−ス速度変換方式
JPS6229238A (ja) * 1985-07-29 1987-02-07 Mitsubishi Electric Corp 調歩同期式シリアルデ−タの送受信装置
JPS6245255A (ja) * 1985-08-22 1987-02-27 Nec Corp デ−タ受信方式

Also Published As

Publication number Publication date
ES2051295T3 (es) 1994-06-16
EP0281307B1 (fr) 1994-04-20
AU1254688A (en) 1988-09-22
AU584002B2 (en) 1989-05-11
CN1009893B (zh) 1990-10-03
US4761800A (en) 1988-08-02
KR910003393B1 (ko) 1991-05-28
EP0281307A3 (en) 1990-10-31
JPS63228844A (ja) 1988-09-22
DE3889142T2 (de) 1994-09-15
KR880012044A (ko) 1988-10-31
DE3889142D1 (de) 1994-05-26
CN88101112A (zh) 1988-09-28
CA1287905C (fr) 1991-08-20
EP0281307A2 (fr) 1988-09-07

Similar Documents

Publication Publication Date Title
EP0281307B1 (fr) Interface asynchrone et méthode d'interfaçage de données entre un module de données et un périphérique série asynchrone
US20080144706A1 (en) At-command analyzing device
EP1070410B1 (fr) Detection automatique de la vitesse pour communications serie asynchrones
US5812875A (en) Apparatus using a state device and a latching circuit to generate an acknowledgement signal in close proximity to the request signal for enhancing input/output controller operations
CA1122296A (fr) Dispositif de transmission de donnees numeriques avec connexion d'option standard
US4805194A (en) Serial data communication system
US4635275A (en) Method and apparatus for detecting synchronous or asynchronous data transmission
US5379327A (en) Synchronous-to-asynchronous converter
US5191655A (en) Interface arrangement for facilitating data communication between a computer and peripherals
US5206888A (en) Start-stop synchronous communication speed detecting apparatus
US5966409A (en) Data transmission unit
US5068820A (en) Data transfer system having transfer discrimination circuit
US4740957A (en) Asynchronous addressable electronic key telephone system
US5721891A (en) Detection of N length bit serial communication stream
US20030202572A1 (en) Determining speed of a digital signal in a serial transmission line
EP0479607B1 (fr) Méthode et appareil de détection d'une séquence au bits de trame dans un système numérique de transmission de données
EP0405041B1 (fr) Interface de terminal ayant un récepteur pour de multiples canaux de communication HDLC servant au traitement de trames de gestion de réseau
KR100286536B1 (ko) 멀티드롭통신시스템의송신중재장치
KR940007555B1 (ko) 망동기 장치의 td 버스 인터페이스 방법
US6944560B2 (en) Method for eliminating noise signals in radio signal receiving devices
EP0490002B1 (fr) Circuit compteur de drapeaux
KR100299854B1 (ko) 멀티드롭통신시스템의송신중재장치
KR20000026467A (ko) 비동기 데이터 통신 장치
EP0265571B1 (fr) Mécanismes d'émission et de réception pour les scrutateurs de lignes d'un contrôleur de communication
KR19980014452A (ko) 자동 버드레이트 검출기

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)