HK27896A - Semiconductor integrated circuit having a plurality of oscillation circuits - Google Patents

Semiconductor integrated circuit having a plurality of oscillation circuits

Info

Publication number
HK27896A
HK27896A HK27896A HK27896A HK27896A HK 27896 A HK27896 A HK 27896A HK 27896 A HK27896 A HK 27896A HK 27896 A HK27896 A HK 27896A HK 27896 A HK27896 A HK 27896A
Authority
HK
Hong Kong
Prior art keywords
semiconductor integrated
integrated circuit
operating mode
flag
state
Prior art date
Application number
HK27896A
Other languages
English (en)
French (fr)
Inventor
Ito Takashi
Ishibashi Kenichi
Funatsu Kenzo
Yashiki Naoki
Iwata Katsumi
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Publication of HK27896A publication Critical patent/HK27896A/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microcomputers (AREA)
  • Power Sources (AREA)

Claims (25)

  1. Integrierte Halbleiterschaltung, insbesondere Mikrocomputer, mit    einer ersten Oszillatoreinrichtung (OSC1; DIV1) zum Erzeugen eines ersten Taktsignals mit einer ersten Frequenz,    einer zweiten Oszillatoreinrichtung (OSC2; DIV2) zum Erzeugen eines zweiten Taktsignals mit einer zweiten Frequenz, die kleiner ist als die erste Frequenz,    einer mit den ersten und zweiten Oszillatoreinrichtungen verbundenen Taktgeneratoreinrichtung (MPX, CPG) zum Bilden auf dem ersten Taktsignal basierender, erster interner Taktsignale bei einer ersten Betriebsart, auf dem zweiten Taktsignal basierender, zweiter interner Taktsignale bei einer zweiten Betriebsart und eines vorbestimmten Signalpegels bei einer dritten Betriebsart,    einer mit der Taktgeneratoreinrichtung gekoppelten Datenverarbeitungseinrichtung (CONT, EXEC; CPU) zum Betrieb unter Steuerung durch die Taktgeneratoreinrichtung und einer mit der Taktgeneratoreinrichtung und der Datenverarbeitungseinrichtung verbundenen Steuereinrichtung (CONT; SYNC) zum Steuern der Betriebsarten der Taktgeneratoreinrichtung, wobei das Schalten zwischen den Betriebsarten so durchgeführt wird, daß die ersten und zweiten internen Taktsignale jeweils synchron mit den ersten und zweiten Taktsignalen sind,    dadurch gekennzeichnet,    daß die Datenverarbeitungseinrichtung (CONT, EXEC; CPU) vorbestimmte Programme beim Empfang der ersten und zweiten internen Taktsignale von der ersten Taktgeneratoreinrichtung (MPX, CPG) ausführt und ihren Betrieb beim Empfang des vorbestimmten Signalpegels von der Taktgeneratoreinrichtung anhält, und    daß die Steuereinrichtung (CONT; SYNC) mit der ersten Oszillatoreinrichtung (OSC1; DIV1) zum Steuern des Betriebs der ersten Oszillatoreinrichtung verbunden ist, so daß die Erzeugung des ersten Taktsignals in der zweiten und dritten Betriebsart angehalten wird.
  2. Integrierte Halbleiterschaltung gemäß Anspruch 1, wobei die erste Oszillatoreinrichtung (OSC1; DIV1) ihren Betrieb aus einem Nicht-Betriebszustand in einen Betriebszustand bei der dritten Betriebsart umschaltet, wenn die Datenverarbeitungseinrichtung (CONT, EXEC; CPU) ihren Betrieb aus der dritten Betriebsart in die erste Betriebsart umschaltet.
  3. Integrierte Halbleiterschaltung gemäß Anspruch 1, die weiter eine auf der Grundlage des zweiten Taktsignals von der zweiten Oszillatorschaltung (OSC2) gesteuerte Zeitteilungsschaltung (TM) aufweist,    wobei die Zeitteilungsschaltung das zweite Taktsignal unterteilt, um Zeitmeßpulse zu bilden, und    wobei die Datenverarbeitungseinrichtung (CPU) eine Inkrementierschaltung zum Ausführen eines auf den Zeitmeßpulsen basierenden Inkrementierbetriebs der Zeitdaten enthält.
  4. Integrierte Halbleiterschaltung gemäß Anspruch 3, wobei der Inkrementierbetrieb der Inkrementiereinrichtung auf der Grundlage der zweiten internen Taktsignale gesteuert wird, wenn die Datenverarbeitungseinrichtung sich in der zweiten Betriebsart befindet.
  5. Integrierte Halbleiterschaltung gemäß Anspruch 4, wobei die Inkrementiereinrichtung den Inkrementierbetrieb auf der Grundlage der ersten internen Taktsignale ausführt, wenn die Datenverarbeitungseinrichtung sich in der ersten Betriebsart befindet.
  6. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 1 bis 5, wobei die Steuereinrichtung (CONT) wenigstens ein Register (REG) zum Speichern der Steuerdaten zum Liefern von Steuersignalen an die Taktgeneratorschaltung und an die erste Oszillatorschaltung aufweist.
  7. Integrierte Halbleiterschaltung gemäß Anspruch 6, wobei das Register (REG) und die Datenverarbeitungseinrichtung (CPU) über einen internen Bus miteinander verbunden sind und die Steuerdaten durch die Datenverarbeitungseinrichtung (CPU) in das Register geschrieben werden.
  8. Integrierte Halbleiterschaltung gemäß Anspruch 6 oder 7, wobei ein Zustand der Taktgeneratorschaltung (CPG) dazu bestimmt ist, die ersten internen Taktsignale, die zweiten internen Taktsignale oder keines der beiden ersten und zweiten internen Taktsignale abhängig von den im Register (REG) gespeicherten Steuerdaten zu erzeugen.
  9. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 1 bis 8, die weiter mit der ersten Oszillatorschaltung (OSC1; DIV1) und einem ersten externen Oszillator (X1) verbundene, erste externe Anschlüsse und mit der zweiten Oszillatorschaltung (OSC2; DIV2) und einem zweiten externen Oszillator (X2) verbundene, zweite externe Anschlüsse aufweist.
  10. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 1 bis 9,    wobei die erste Oszillatorschaltung einen ersten Oszillator (OSC1) und eine erste Frequenzteilerschaltung (DIV1) zum Unterteilen einer Frequenz der Ausgangssignale vom ersten Oszillator (OSC1) und zum Bilden der ersten internen Taktsignale aufweist,    wobei die zweite Oszillatorschaltung einen zweiten Oszillator (OSC2) und eine zweite Frequenzteilerschaltung (DIV2) zum Unterteilen einer Frequenz der Ausgangssignale vom zweiten Oszillator (OSC2) und zum Bilden zweiter Taktsignale aufweist, und    wobei die Taktgeneratorschaltung einen Multiplexer (MPX) und eine Taktgeneratorschaltung (CPG) aufweist, wobei der Multiplexer wahlweise die ersten oder zweiten Taktsignale an die Taktgeneratorschaltung zum Erzeugen der ersten bzw. zweiten internen Taktsignale liefert.
  11. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 1 bis 10, wobei die Datenverarbeitungseinrichtung (CPU) eine Speichereinrichtung zum Speichern der Zeitdaten, einen Micro-Read-Only-Memory zum Speichern der den Inkrementierbetrieb bestimmenden Befehle und eine durch den Micro-Read-Only-Memory gesteuerte Ausführeinrichtung aufweist.
  12. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 1 bis 11,    wobei die Datenverarbeitungseinrichtung eine auf der Grundlage der ersten oder zweiten internen Taktsignale gesteuerte Central-Processing-Unit aufweist.
  13. Integrierte Halbleiterschaltung gemäß Anspruch 6, die weiter einen mit der Datenverarbeitungseinrichtung und dem Register (REG) verbundenen internen Bus (BUS) aufweist,    wobei die Steuereinrichtung weiter eine jeweils mit dem internen Bus verbundene erste Kennung (LSON) und zweite Kennung (INTF) aufweist,    wobei die Steuereinrichtung die Taktgeneratoreinrichtung mit einen ersten Zustand besitzenden Steuersignalen versorgt, um von der dritten Betriebsart in die erste Betriebsart in Reaktion auf ein Liefern von einen vierten Zustand besitzenden Daten an die zweite Kennung umzuschalten, wenn die Datenverarbeitungseinrichtung sich in der dritten Betriebsart befindet und die erste Kennung einen fünften Zustand besitzende Daten speichert, und    wobei die Steuereinrichtung der Taktgeneratoreinrichtung einen zweiten Zustand besitzende Steuerdaten liefert, um aus der dritten Betriebsart in die zweite Betriebsart in Reaktion auf ein Liefern von den vierten Zustand besitzenden Daten an die zweite Kennung umzuschalten, wenn die Datenverarbeitungseinrichtung sich in der dritten Betriebsart befindet und die erste Kennung einen sechsten Zustand besitzende Daten speichert.
  14. Integrierte Halbleiterschaltung gemäß Anspruch 13, die weiter einen mit der zweiten Kennung verbundenen dritten externen Ausgang (INT) aufweist,    wobei die den vierten Zustand besitzenden Daten vom dritten externen Anschluß an die zweite Kennung geliefert werden.
  15. Integrierte Halbleiterschaltung gemäß Anspruch 13 oder 14,    wobei die den vierten Zustand besitzenden Daten von der Zeitteilerschaltung an die zweite Kennung geliefert werden.
  16. Integrierte Halbleiterschaltung gemäß Anspruch 15, wobei die Zeitteilerschaltung jede Sekunde die den vierten Zustand besitzenden Daten an die zweite Kennung liefert.
  17. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 13 bis 16,    wobei die zweite Kennung eine Unterbrechungskennung ist.
  18. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 13 bis 17,    wobei die Datenverarbeitungseinrichtung ihren Betrieb von der ersten Betriebsart oder der zweiten Betriebsart auf die dritte Betriebsart in Reaktion auf ein Liefern der den ersten oder zweiten Zustand besitzenden Daten an das Register (REG) in Übereinstimmung mit einer Ausführung eines Stopbefehls durch die Datenverarbeitungseinrichtung umschaltet.
  19. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 13 bis 18,    wobei die Datenverarbeitungseinrichtung die den fünften Zustand oder sechsten Zustand besitzenden Daten an die erste Kennung über den internen Bus liefert.
  20. Integrierte Halbleiterschaltung gemäß Anspruch 5, die weiter einen mit der Datenverarbeitungseinrichtung und dem Register (REG) verbundenen internen Bus (BUS) aufweist,    wobei die Steuereinrichtung weiter eine mit dem internen Bus verbundene Kennung (INTF) aufweist,    wobei die Steuereinrichtung die Taktgeneratoreinrichtung mit einen ersten Zustand besitzenden Steuersignalen beliefert, um aus der dritten Betriebsart in die erste Betriebsart in Reaktion auf ein Liefern von einen vierten Zustand besitzenden Daten an die Kennung umzuschalten, wenn die Datenverarbeitungseinrichtung sich in der dritten Betriebsart befindet, und    wobei die Steuereinrichtung die Taktgeneratoreinrichtung mit einen zweiten Zustand besitzenden Steuersignalen versorgt, um aus der dritten Betriebsart in die zweite Betriebsart in Reaktion auf ein Liefern von den vierten Zustand besitzenden Daten an die Kennung umzuschalten, wenn die Datenverarbeitungseinrichtung sich in der dritten Betriebsart befindet.
  21. Integrierte Halbleiterschaltung gemäß Anspruch 20, wobei die den vierten Zustand besitzenden Daten von der Zeitteilerschaltung an die Kennung geliefert werden.
  22. Integrierte Halbleiterschaltung gemäß Anspruch 21, wobei die Zeitteilerschaltung jede Sekunde die den vierten Zustand besitzenden Daten an die Kennung liefert.
  23. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 20 bis 22, wobei die Kennung eine Unterbrechungskennung ist.
  24. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 20 bis 23,    wobei die Datenverarbeitungseinrichtung ihren Betrieb aus der ersten Betriebsart oder der zweiten Betriebsart in die dritte Betriebsart in Reaktion auf ein Liefern von den den ersten Zustand oder den zweiten Zustand besitzenden Daten an das Register (REG) in Übereinstimmung mit einer Ausführung eines Haltebefehls durch die Datenverarbeitungseinrichtung umschaltet.
  25. Integrierte Halbleiterschaltung gemäß einem der Ansprüche 20 bis 24,    wobei die Datenverarbeitungseinrichtung die den fünften Zustand oder den sechsten Zustand besitzenden Daten an das Register über den internen Bus liefert.
HK27896A 1987-11-20 1996-02-15 Semiconductor integrated circuit having a plurality of oscillation circuits HK27896A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62293796A JP2614877B2 (ja) 1987-11-20 1987-11-20 半導体集積回路装置

Publications (1)

Publication Number Publication Date
HK27896A true HK27896A (en) 1996-02-23

Family

ID=17799268

Family Applications (1)

Application Number Title Priority Date Filing Date
HK27896A HK27896A (en) 1987-11-20 1996-02-15 Semiconductor integrated circuit having a plurality of oscillation circuits

Country Status (5)

Country Link
EP (1) EP0316943B1 (de)
JP (1) JP2614877B2 (de)
KR (1) KR0134780B1 (de)
DE (1) DE3853615T2 (de)
HK (1) HK27896A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2619961B2 (ja) * 1990-01-08 1997-06-11 松下電器産業株式会社 Ｐｗｍ方式ディジタルアナログ変換器用クロック発生装置
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
JP3089646B2 (ja) * 1990-05-17 2000-09-18 日本電気株式会社 Ｐｗｍ出力回路
DE69317758T2 (de) * 1992-12-28 1998-10-29 Advanced Micro Devices Inc Mikroprozessorschaltung mit zwei Taktsignalen
JPH0744432B2 (ja) * 1993-02-24 1995-05-15 日本電気株式会社 クロック生成装置
US5844435A (en) * 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
KR19990013066A (ko) * 1997-07-31 1999-02-25 윤종용 수정 발진기를 구비한 반도체 장치
CN1196987C (zh) * 1998-08-14 2005-04-13 西门子公司 为处理器控制的设备提供时钟脉冲的方法和装置
FR2850176B1 (fr) * 2003-01-16 2005-04-15 St Microelectronics Sa Microprocesseur comprenant un circuit de base de temps auto-calibre
EP1447736A1 (de) * 2003-02-06 2004-08-18 STMicroelectronics Mikroprozessor mit energiesparenden Betriebsmodi
EP2573683A1 (de) * 2010-05-20 2013-03-27 Renesas Electronics Corporation Datenprozessor und elektronische steuereinheit
US12556189B2 (en) * 2024-07-23 2026-02-17 Nanya Technology Corporation Clock signal generation circuit and clock signal generation method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4229699A (en) * 1978-05-22 1980-10-21 Data General Corporation Multiple clock selection system
US4463440A (en) * 1980-04-15 1984-07-31 Sharp Kabushiki Kaisha System clock generator in integrated circuit
JPS61109126A (ja) * 1984-10-31 1986-05-27 Mitsubishi Electric Corp １チップマイクロコンピュ−タ
US4748417A (en) * 1985-02-05 1988-05-31 Siemens Aktiengesellschaft Method and circuit arrangement for switching a clock-controlled device having a plurality of operating statuses
JPS61234417A (ja) * 1985-04-10 1986-10-18 Nec Corp マイクロコンピユ−タ
JPS6270923A (ja) * 1985-09-24 1987-04-01 Hitachi Ltd 発振回路を備えた集積回路
JPS62166419A (ja) * 1986-01-17 1987-07-22 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 多周波クロック発生装置

Also Published As

Publication number Publication date
DE3853615D1 (de) 1995-05-24
JPH01134616A (ja) 1989-05-26
EP0316943B1 (de) 1995-04-19
KR890009087A (ko) 1989-07-15
KR0134780B1 (ko) 1998-04-30
EP0316943A3 (en) 1990-03-21
EP0316943A2 (de) 1989-05-24
JP2614877B2 (ja) 1997-05-28
DE3853615T2 (de) 1995-08-24

Similar Documents

Publication Publication Date Title
US5261082A (en) Semiconductor integrated circuit having a plurality of oscillation circuits
JP2762670B2 (ja) データ処理装置
JP2676966B2 (ja) シングルチップマイクロコンピュータ
EP0316943B1 (de) Integrierte Halbleiterschaltung mit mehreren Taktschaltkreisen
EP0150316B1 (de) Taktimpulsgenerator
WO2001097576A3 (en) A system-on-a-chip
JP2643146B2 (ja) マイクロコンピュータのクロック生成回路
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
US5461652A (en) Clock control circuit
JPH08166834A (ja) クロック発生回路及びマイクロコンピュータ
JPH04348410A (ja) マイクロコンピュータ
JPH0724006B2 (ja) デ−タ処理装置
JPH05258087A (ja) マイコン
JPH0352087B2 (de)
JP2695547B2 (ja) 復帰入力回路
JPS60251418A (ja) 演算装置の動作周波数切り換え制御回路
JPS6270923A (ja) 発振回路を備えた集積回路
JPS61147324A (ja) クロツク制御回路
JPH035948Y2 (de)
JPH04171513A (ja) クロック発生回路
JPH02122318A (ja) 半導体集積回路装置
JPS61123916A (ja) マイクロコンピユ−タ
JPS60103426A (ja) マイクロコンピユ−タ
JPS59189426A (ja) クロツク供給制御方式
JPS6075915A (ja) デ−タ処理装置

Legal Events

Date Code Title Description
PC Patent ceased (i.e. patent has lapsed due to the failure to pay the renewal fee)